專利名稱：非揮發(fā)性存儲單元陣列的操作方法
技術領域：
本發(fā)明是有關于一種非揮發(fā)性存儲單元陣列(Non-Volatile MemoryArray)的操作方法，且特別是有關于一種單一存儲單元二位(1 Cell 2 Bits)儲存的可電抹除且可程序只讀存儲器(Electrically Erasable ProgrammableRead Only Memory，EEPROM)陣列的操作方法。
背景技術：
非揮發(fā)性存儲器中的可電抹除且可程序只讀存儲器具有可進行多次數(shù)據(jù)的存入、讀取、抹除等動作，且存入的數(shù)據(jù)在斷電后也不會消失的優(yōu)點，所以已成為個人計算機和電子設備所廣泛采用的一種存儲器器件。
典型的可電抹除且可程序只讀存儲器以摻雜的多晶硅制作浮柵極(Floating Gate)與控制柵極(Control Gate)。當存儲器進行程序化(Program)時，注入浮柵極的電子會均勻分布于整個多晶硅浮柵極層之中。然而，當多晶硅浮柵極層下方的穿隧氧化層有缺陷存在時，就容易造成器件儲存的電子的遺失，影響器件的可靠度。
于是，為了解決可電抹除可程序只讀存儲器器件漏電流的問題，而采用一電荷陷入層取代多晶硅浮柵極，此電荷陷入層的材質例如是氮化硅。在此電荷陷入層的上下通常各有一層氧化硅，而形成一種包含氧化硅/氮化硅/氧化硅(ONO)復合層在內的堆棧式(Stacked)柵極結構。對于此種可電抹除且可程序只讀存儲器而言，由于氮化硅具有捕捉電子與電洞的特性，且本身不會導電，對于穿隧氧化層中缺陷的敏感度較小，器件儲存的電子與電洞遺失的現(xiàn)象較不易發(fā)生。
而且，此種可電抹除且可程序只讀存儲器在進行程序化時，可以使堆棧式柵極第一側的源/漏極區(qū)具有較高的電壓，而在接近于第一側的源/漏極區(qū)的電荷陷入層中存入電子；并且也可以使堆棧式柵極第二側的源/漏極區(qū)具有較高的電壓，而在接近于第二側的源/漏極區(qū)的電荷陷入層中存入電子。故而，通過改變柵極與其兩側的源極/漏極區(qū)上所施加的電壓，單一的電荷陷入層之中可以存在兩群電子、單一群電子或是不存在電子。因此，此種可電抹除且可程序只讀存儲器可以在單一的存儲單元之中寫入四種狀態(tài)，為一種單一存儲單元二位(2 bits/cell)的非揮發(fā)性存儲器。
一般而言，此種可電抹除且可程序只讀存儲器利用信道熱電子注入模式(Channel Hot-Electron，CHE)，使電子注入電荷陷入層以進行程序化。而且在程序化之后，由于在漏極側(或源極側)的電荷陷入層上帶有凈負電荷，所以會令存儲單元的啟始電壓(VT)上升。而這些電子會在電荷陷入層中停留一段很長的時間(例如在85℃中，停留時間超過十年左右)，除非故意的將其抹除。在進行抹除操作時，則利用帶對帶熱電洞注入(Band-to-Band Hot Hole Injection)模式使得電洞注入陷入層內靠近漏極側(或源極側)并與儲存于該側的電子結合或電荷抵銷達成抹除的效果。在抹除之后，由于原本存在于漏極側(或源極側)的電荷陷入層上的負電荷被結合或抵銷，所以會令存儲單元的啟始電壓(VT)下降而成為抹除狀態(tài)。
然而，上述的可電抹除且可程序只讀存儲器是使用信道熱電子進行程序化，所以其電子注入的效率甚低。因此，在程序化的過程中需要施加較高電壓以提供較大的電流，并通過以增加程序化的速率。然而，當使用的電壓升高時，就會因為擊穿效應(Punch-through)所造成的高漏電流與低程序化效率，而導致電子器件的可靠度(Reliability)降低，特別是當存儲器器件的尺寸越小，擊穿效應(Punch-through)所造成的高漏電流與低程序化效率的情形就會越嚴重，而會限制器件尺寸縮小的程度。
發(fā)明內容
有鑒于此，本發(fā)明的一目的就是在提供一種非揮發(fā)性存儲單元陣列的操作方法，可以降低存儲單元電流，并且提高存儲器器件的操作速度。
本發(fā)明的另一目的就是在提供一種非揮發(fā)性存儲單元陣列的操作方法，能夠以單一位(Bit)、字節(jié)(Byte)、節(jié)區(qū)(Sector)為單位進行程序化。
為達成上述目的，本發(fā)明提供一種非揮發(fā)性存儲單元陣列的操作方法，此非揮發(fā)性存儲單元陣列包括復數(shù)個存儲單元列，各個存儲單元列中的存儲單元串聯(lián)連接于第一選擇晶體管與第二選擇晶體管之間；各存儲單元至少包括基底、源極區(qū)、漏極區(qū)、電荷陷入層與柵極；復數(shù)字元線在行方向平行排列，且連接同一行的存儲單元的柵極；復數(shù)上位線分別連接各第一選擇晶體管的源極；復數(shù)下位線分別連接各第二選擇晶體管的漏極；第一選擇柵極線連接同一行的第一選擇晶體管的柵極，第二選擇柵極線連接同一行的第二選擇晶體管的柵極；此方法在進行抹除操作時，于字符線上施加第一電壓，于存儲單元的基底上施加第二電壓，其中第一電壓與第二電壓的一電壓差足以使電子注入存儲單元的電荷陷入層，以進行整個存儲單元陣列的抹除。進行程序化操作時，于選定的存儲單元所耦接的字符線上施加第三電壓，非選定字符線上施加第四電壓，以打開存儲單元的信道，于選定的上位線施加第五電壓，非選定的上位線與下位線施加第六電壓，以利用熱電洞注入效應程序化存儲單元的源極側位。進行讀取操作時，于選定的存儲單元所耦接的字符線上施加第七電壓，非選定字符線上施加第八電壓，以打開存儲單元的信道，于選定的下位線施加第九電壓，非選定的上位線與下位線施加第十電壓，以讀取存儲單元的源極側位。
上述非揮發(fā)性存儲器的操作方法，還包括于選定的存儲單元所耦接的字符線上施加第三電壓，非選定字符線上施加第四電壓，以打開存儲單元的信道，于選定的下位線施加第五電壓，非選定下位線與上位線施加第六電壓，以利用熱電洞注入效應程序化存儲單元的一漏極側位。進行讀取操作時，于選定的存儲單元所耦接的字符線上施加第七電壓，非選定字符線上施加第八電壓，以打開存儲單元的信道，于選定的上位線施加第九電壓，非選定的下位線與上位線施加第十電壓，以讀取存儲單元的漏極側位。
本發(fā)明另外提出一種非揮發(fā)性存儲單元陣列的操作方法，適用于操作NAND型存儲單元陣列，該方法在進行抹除操作時，于字符線上施加第一電壓，于存儲單元的基底上施加第二電壓，其中第一電壓與第二電壓的一電壓差足以使電子注入存儲單元的電荷陷入層，以進行整個存儲單元陣列的抹除。
在本發(fā)明的非揮發(fā)性存儲單元陣列的操作模式中，其利用F-N穿隧效應(F-N Tunneling)抹除整個陣列的存儲單元。然后，利用熱電洞注入效應以單一存儲單元的單一位為單位進行程序化，而不會對其他存儲單元的程序化造成影響。同樣的，也可以對單一存儲單元單一位進行讀取操作。當然，本發(fā)明的非揮發(fā)性存儲單元陣列的程序化及讀取操作也可通過各種字符線、選擇柵極線、上位線與下位線的控制，而以字節(jié)、節(jié)區(qū)，或是區(qū)塊為單位進行程序化及讀取操作。
此外，本發(fā)明于進行非揮發(fā)性存儲單元陣列的操作時，利用F-N穿隧效應(F-N Tunneling)以進行存儲單元的抹除操作，并利用熱電洞注入效應以進行存儲單元的程序化操作。由于采用FN-穿隧效應，其電子注入效率較高，故可以降低抹除時的存儲單元電流，并同時能提高操作速度。因此，電流消耗小，可有效降低整個芯片的功率損耗。
為讓本發(fā)明的上述和其它目的、特征、和優(yōu)點能更明顯易懂，下文特舉一較佳實施例，并配合附圖，作詳細說明。
圖1為繪示一種非揮發(fā)性存儲單元陣列的電路簡圖；圖2A至圖2D為繪示本發(fā)明的非揮發(fā)性存儲單元陣列的抹除操作示意圖；圖3A至圖3D為繪示本發(fā)明的非揮發(fā)性存儲單元陣列程序化操作示意圖；以及圖4A至圖4D為繪示本發(fā)明的非揮發(fā)性存儲單元陣列讀取操作示意圖。
標號說明100基底102穿隧氧化層104電荷陷入層106介電層
108柵極110源極區(qū)112漏極區(qū)BLD1～BLD4下位線BLU1～BLU4上位線Qa1～Qdn存儲單元SG1、SG2選擇柵極線STa1～STd1、STa2～STd2選擇晶體管WL1～WLn字符線具體實施方式
圖1為繪示一種非揮發(fā)性存儲單元陣列的電路簡圖。其中，此非揮發(fā)性存儲單元陣列為NAND(與非門)型陣列。而本發(fā)明的非揮發(fā)性存儲單元陣列的操作方法適用于NAND(與非門)型陣列。在本實施例中以4列的NAND列存儲單元為例做說明。
請參照圖1，非揮發(fā)性存儲單元陣列包括復數(shù)個選擇晶體管STa1～STd1與STa2～STd2、復數(shù)個存儲單元Qa1～Qdn、復數(shù)條字符線WL1～WLn、選擇柵極線SG1與SG2。上位線BLU1～BLU4與下位線BLD1～BLD4。
存儲單元Qa1～Qan在列的方向形成存儲單元列，并串聯(lián)連接于選擇晶體管STa1與選擇晶體管STa2之間。存儲單元Qb1～Qbn在列的方向形成存儲單元列，并串聯(lián)連接于選擇晶體管STb1與選擇晶體管STb2之間。存儲單元Qc1～Qcn在列的方向形成存儲單元列，并串聯(lián)連接于選擇晶體管STc1與選擇晶體管STc2之間。存儲單元Qd1～Qdn在列的方向形成存儲單元列，并串聯(lián)連接于選擇晶體管STd1與選擇晶體管STd2之間。
復數(shù)字元線在行方向平行排列，且連接同一行的存儲單元的柵極。亦即，第一行的存儲單元Qa1～Qd1的柵極則耦接至所對應的字符線WL1。第二列的存儲單元Qa2～Qd2的柵極則耦接至所對應的字符線WL2。第三列的存儲單元Qa3～Qd3之柵極則耦接至所對應的字符線WL3。第四列的存儲單元Qa4～Qd4的柵極則耦接至所對應的字符線WL4。依此類推，第n列的存儲單元Qan～Qdn的柵極則耦接至所對應的字符線WLn。
選擇晶體管STa1～STd1的柵極則耦接至選擇柵極線SG1。選擇晶體管STa1～STd1的源極分別耦接至上位線BLU1～BLU4。選擇晶體管STa2～STd2的柵極則耦接至選擇柵極線SG2。選擇晶體管STa2～STd2的漏極分別耦接至下位線BLD1～BLD4。
接著請參照表一及圖2A至圖2D、圖3A至圖3D、圖4A至圖4D，以明了本發(fā)明的非揮發(fā)性存儲單元陣列的操作模式，其包括抹除(Erase，圖2A至圖2D)、程序化(Program，圖3A至圖3D)與數(shù)據(jù)讀取(Read，圖4A至圖4D)等操作模式。在下述說明中以圖1所示的存儲單元Qb2為實例做說明，而圖2B與圖2D、圖3B與圖3D、圖4B與圖4D則繪示單一非揮發(fā)性存儲單元的操作模式。
表一
如表一所示，本發(fā)明的抹除方法為對整個存儲單元陣列作抹除為例作說明。當然本發(fā)明的非揮發(fā)性存儲單元陣列的抹除操作也可通過各字符線的控制，而以節(jié)區(qū)或是區(qū)塊為單位進行抹除。
本發(fā)明的抹除方法可分為兩種，請同時參照圖2A與圖2B，其用以說明本發(fā)明的第一種抹除方法。當對存儲單元進行抹除時，于所有字符線WL1至WLn(柵極108)上施加偏壓+Vge，其例如是0伏特至20伏特左右，于基底100上施加偏壓-Vb，其例如是0伏特至-20伏特。于選擇柵極線SG1施加偏壓+Vst，其例如是5伏特左右，于選擇柵極線SG2施加偏壓+Vdt，其例如是5伏特左右。上位線BLU2(源極110)與下位線BLD2(漏極112)分別施加偏壓0伏特。于是施加于柵極108與基底100之間的電壓差(0伏特至40伏特)足以在柵極108與基底100之間建立一個大的電場，而得以利用F-N穿隧效應(F-N Tunneling)使電子由信道穿過穿隧氧化層102注入電荷陷入層104中，如圖2B所示。在抹除之后，由于在電荷陷入層104上帶有凈負電荷，所以會令存儲單元的啟始電壓(VT)上升。
請同時參照圖2C與圖2D，其用以說明本發(fā)明的第二種抹除方法。當對整個存儲單元進行抹除時，于所有字符線WL1至WLn(柵極108)上施加偏壓-Vge，其例如是0伏特至-20伏特左右。于基底100上施加偏壓+Vb，其例如是0伏特至20伏特。選擇柵極線SG1、選擇柵極線SG2、上位線BLU2(源極110)與下位線BLD2(漏極112)為浮置。使施加于柵極108與基底100之間的電壓差(0伏特至-40伏特)足以在柵極108與基底100之間建立一個大的電場，而得以利用F-N穿隧效應(F-N Tunneling)使電子由柵極108穿過介電層106注入電荷陷入層104中，如圖2D所示。在抹除之后，由于在電荷陷入層104上帶有凈負電荷，所以會令存儲單元的啟始電壓(VT)上升。
請同時參照圖3A與圖3B，當對存儲單元Qb2漏極側位進行程序化操作時，于選定字符線WL2(柵極108)上施加偏壓-Vgp，其例如是0伏特至-15伏特左右。其它未選定字符線WL1、WL3～WLn上施加偏壓Vg，其例如是10伏特左右，以打開存儲單元的信道區(qū)。于選擇柵極線SG1施加偏壓+Vst，其例如是5伏特左右，以打開選擇晶體管STa1～STd1的信道，而使上位線BLU1～BLU4分別與存儲單元Qa1～Qd1的源極電性連接。于選擇柵極線SG2施加偏壓+Vdt，其例如是5伏特左右，以打開選擇晶體管STa2～STd2的信道，而使下位線BLD1～BLD4分別與存儲單元Qan～Qdn的漏極電性連接。選定下位線BLD2(漏極112)施加偏壓Vdp，其例如是5伏特左右，非選定下位線BLD1、BLD3、BLD4的電壓則為0伏特。上位線BLU1～BLU4(源極110)電壓為0伏特。在此種偏壓情況下，柵極108與漏極112的重疊區(qū)產生深度空乏(Deep Depletion)的現(xiàn)象，并且由于垂直于穿隧氧化層的高電場，而使得靠近漏極側的電洞能夠經過穿隧氧化層的能障進入電荷陷入層104中(熱電洞注入效應(Hot HoleInjection))，如圖3B所示。在程序化之后，由于原本存在于漏極側的電荷陷入層104上的負電荷被注入的電洞中和，所以會令存儲單元的啟始電壓(VT)下降。
在對存儲單元Qb2漏極側位進行程序化操作時，共享同一字符線WL2的存儲單元Qa2、Qc2、Qd2的漏極側位，由于下位線BLD1、BLD3、BLD4皆為0伏特，因此不會被程序化。
同樣的，請同時參照圖3C與圖3D，當對存儲單元Qb2源極側位進行程序化操作時，于字符線WL2(柵極108)上施加偏壓-Vgp，其例如是0伏特至-15伏特左右。其它未選定字符線WL1、WL3～WLn上施加偏壓Vg，其例如是10伏特左右，以打開存儲單元的信道區(qū)。于選擇柵極線SG1施加偏壓+Vst，其例如是5伏特左右，以打開選擇晶體管STa1～STd1的信道，而使上位線BLU1～BLU4分別與存儲單元Qa1～Qd1的源極電性連接。于選擇柵極線SG2施加偏壓+Vdt，其例如是5伏特左右，以打開選擇晶體管STa2～STd2的信道，而使下位線BLD1～BLD4分別與存儲單元Qan～Qdn的漏極電性連接。上位線BLU2(源極110)上施加偏壓Vdp，其例如是5伏特左右，非選定上位線BLU1、BLU3、BLU4的電壓則為0伏特。下位線BLD1～BLD4(漏極112)電壓為0伏特。在此種偏壓情況下，柵極108與源極110的重疊區(qū)產生深度空乏(Deep Depletion)的現(xiàn)象，并且由于垂直于穿隧氧化層的高電場，而使得靠近源極側的電洞能夠經過穿隧氧化層的能障進入電荷陷入層104中(熱電洞注入效應(Hot HoleInjection))，如圖3D所示。在程序化之后，由于原本存在于源極側的電荷陷入層104上的負電荷被注入的電洞中和，所以會令存儲單元的啟始電壓(VT)下降。
在當對存儲單元Qb2源極側位進行程序化操作時，共享同一字符線WL2的存儲單元Qa2、Qc2、Qd2的源極側位，由于上位線BLU1、BLU3、BLU4皆為0伏特，因此不會被程序化。
而且在上述說明中，雖以存儲元件陣列中單一存儲單元的單一位為單位進行程序化，然而本發(fā)明的非揮發(fā)性存儲單元陣列的程序化也可通過各字符線、選擇柵極線、上位線與下位線的控制，而以字節(jié)、節(jié)區(qū)，或是區(qū)塊為單位進行程序化。
請同時參照圖4A與圖4B，當讀取存儲單元Qb2源極側位的數(shù)據(jù)時，于選擇柵極線SG1施加偏壓+Vst，其例如是5伏特左右，以打開選擇晶體管STa1～STd1的信道，而使上位線BLU1～BLU4分別與存儲單元Qa1～Qd1的源極電性連接。于選擇柵極線SG2施加偏壓+Vdt，其例如是5伏特左右，以打開選擇晶體管STa2～STd2的信道，而使下位線BLD1～BLD4分別與存儲單元Qan～Qdn的漏極電性連接。于下位線BLD2(漏極112)上施加1.5伏特左右的偏壓Vdr，非選定下位線BLD1、BLD3、BLD4的電壓為0伏特。字符線WL2(柵極108)施加3伏特左右的偏壓Vcc，其它未選定字符線WL1、WL3～WLn上施加偏壓Vg，其例如是5伏特左右，以打開存儲單元的信道區(qū)。上位線BLU1～BLU4(源極110)上施加0伏特的偏壓。由于此時電荷陷入層104上總電荷量為負的存儲單元的信道關閉且電流很小，而電荷陷入層104上總電荷量略正的存儲單元的信道打開且電流大，故可通過存儲單元的信道開關/信道電流大小來判斷儲存于此存儲單元中的數(shù)字信息是「1」還是「0」。
請同時參照圖4C與圖4D，當讀取存儲單元Qb2漏極側位的數(shù)據(jù)時，于選擇柵極線SG1施加偏壓+Vst，其例如是5伏特左右，以打開選擇晶體管STa1～STd1的信道，而使上位線BLU1～BLU4分別與存儲單元Qa1～Qd1的源極電性連接。于選擇柵極線SG2施加偏壓+Vdt，其例如是5伏特左右，以打開選擇晶體管STa2～STd2的信道，而使下位線BLD1～BLD4分別與存儲單元Qan～Qdn的漏極電性連接。于上位線BLU2(源極110)上施加1.5伏特左右的偏壓Vsr，非選定上位線BLU1、BLU3、BLU4的電壓為0伏特。字符線WL2(柵極108)施加偏壓Vcc，其例如是3伏特左右。其它未選定字符線WL1、WL3～WLn上施加偏壓Vg，其例如是5伏特左右，以打開存儲單元的信道區(qū)。下位線BLD1～BLD4(漏極110)上施加0伏特的偏壓。由于此時電荷陷入層104上總電荷量為負的存儲單元的信道關閉且電流很小，而電荷陷入層104上總電荷量略正的存儲單元的信道打開且電流大，故可通過存儲單元的信道開關/信道電流大小來判斷儲存于此存儲單元中的數(shù)字信息是「1」還是「0」。
而且在上述說明中，雖以存儲元件陣列中單一存儲單元的單一位為單位進行讀取操作，然而本發(fā)明的非揮發(fā)性存儲單元陣列的讀取操作也可通過各字符線、選擇柵極線、上位線與下位線的控制，而讀取以字節(jié)、節(jié)區(qū)，或是區(qū)塊為單位的數(shù)據(jù)。
在本發(fā)明的非揮發(fā)性存儲單元陣列的操作模式中，其利用F-N穿隧效應(F-N Tunneling)抹除整個陣列的存儲單元。然后，利用熱電洞注入效應以單一存儲單元的單一位為單位進行程序化，而不會對其他存儲單元的程序化造成影響。同樣的，也可以對單一存儲單元單一位進行讀取操作。當然，本發(fā)明的非揮發(fā)性存儲單元陣列的程序化及讀取操作也可通過各個字符線、選擇柵極線、上位線與下位線的控制，而以字節(jié)、節(jié)區(qū)，或是區(qū)塊為單位進行程序化及讀取操作。
此外，本發(fā)明于進行非揮發(fā)性存儲單元陣列的操作時，利用F-N穿隧效應(F-N Tunneling)以進行存儲單元的抹除操作，并利用熱電洞注入效應以進行存儲單元的程序化操作。由于采用FN-穿隧效應，其電子注入效率較高，故可以降低抹除時的存儲單元電流，并同時能提高操作速度。因此，電流消耗小，可有效降低整個芯片的功率損耗。
雖然本發(fā)明已以一較佳實施例公開如上，然其并非用以限定本發(fā)明，任何熟悉此技術者，在不脫離本發(fā)明的精神和范圍內，當可作些許之更動與潤飾，因此本發(fā)明的保護范圍當視權利要求所界定為準。
權利要求
1.一種非揮發(fā)性存儲單元陣列的操作方法，該非揮發(fā)性存儲單元陣列包括復數(shù)個存儲單元列，各該存儲單元列中的該些存儲單元串聯(lián)連接于一第一選擇晶體管與一第二選擇晶體管之間；各該存儲單元至少包括具一基底、一源極區(qū)、一漏極區(qū)、一電荷陷入層與一柵極；復數(shù)字元線在行方向平行排列，且連接同一行的該些存儲單元的該柵極；復數(shù)上位線分別連接各該些第一選擇晶體管的源極；復數(shù)下位線分別連接各該些第二選擇晶體管的漏極；一第一選擇柵極線連接同一行的該些第一選擇晶體管的柵極，一第二選擇柵極線連接同一行的該些第二選擇晶體管的柵極；其特征在于該方法包括在進行抹除操作時，于該些字符線上施加一第一電壓，于該些存儲單元的該基底上施加一第二電壓，該第一電壓與該第二電壓的電壓差足以使電子注入該些存儲單元的該電荷陷入層，以進行整個存儲單元陣列的抹除；進行程序化操作時，于選定的該存儲單元所耦接的該字符線上施加一第三電壓，非選定該些字符線上施加一第四電壓，以打開該些存儲單元的信道，于選定的該上位線施加一第五電壓，非選定該些上位線與該些下位線施加一第六電壓，以利用熱電洞注入效應程序化該存儲單元的一源極側位；以及進行讀取操作時，于選定的該存儲單元所耦接的該字符線上施加一第七電壓，非選定該些字符線上施加一第八電壓，以打開該些存儲單元的信道，于選定的該下位線施加一第九電壓，非選定該些上位線與該些下位線施加一第十電壓，以讀取該存儲單元的該源極側位。
2.如權利要求1所述的非揮發(fā)性存儲器的操作方法，其特征在于還包括于選定的該存儲單元所耦接的該字符線上施加該第三電壓，非選定該些字符線上施加該第四電壓，以打開該些存儲單元的信道，于選定的該下位線施加該第五電壓，非選定該些下位線與該些上位線施加該第六電壓，以利用熱電洞注入效應程序化該存儲單元的一漏極側位。
3.如權利要求2所述的非揮發(fā)性存儲器的操作方法，其特征在于還包括進行讀取操作時，于選定的該存儲單元所耦接的該字符線上施加該第七電壓，非選定該些字符線上施加該第八電壓，以打開該些存儲單元的信道，于選定的該上位線施加該第九電壓，非選定該些下位線與該些上位線施加該第十電壓，以讀取該存儲單元的該漏極側位。
4.如權利要求1所述的非揮發(fā)性存儲器的操作方法，其特征在于該電壓差為0伏特至-40伏特左右。
5.如權利要求1所述的非揮發(fā)性存儲器的操作方法，其特征在于該第一電壓為0伏特至-20伏特左右。
6.如權利要求1所述的非揮發(fā)性存儲器的操作方法，其特征在于該第二電壓為0伏特至20伏特左右。
7.如權利要求1所述的非揮發(fā)性存儲器的操作方法，其特征在于該第三電壓為0伏特至-15伏特左右。
8.如權利要求1所述的非揮發(fā)性存儲器的操作方法，其特征在于該第四電壓為0伏特至10伏特左右。
9.如權利要求1所述的非揮發(fā)性存儲器的操作方法，其特征在于該第五電壓為0伏特至10伏特左右。
10.如權利要求1所述的非揮發(fā)性存儲器的操作方法，其特征在于該第六電壓為0伏特至10伏特左右。
11.如權利要求1所述的非揮發(fā)性存儲器的操作方法，其特征在于該第七電壓為0伏特至10伏特左右。
12.如權利要求1所述的非揮發(fā)性存儲器的操作方法，其特征在于該第八電壓為0伏特至10伏特左右。
13.如權利要求1所述的非揮發(fā)性存儲器的操作方法，其特征在于該第九電壓為0伏特至5伏特左右。
14.如權利要求1所述的非揮發(fā)性存儲器的操作方法，其特征在于該第十電壓為0伏特至5伏特左右。
15.一種非揮發(fā)性存儲單元陣列的操作方法，適用于操作NAND型存儲單元陣列，該存儲單元陣列包括復數(shù)個存儲單元列，各該存儲單元列中的該些存儲單元串聯(lián)連接于一第一選擇晶體管與一第二選擇晶體管之間；各該存儲單元至少包括具一基底、一源極區(qū)、一漏極區(qū)、一電荷陷入層與一柵極；復數(shù)字元線在行方向平行排列，且連接同一行的該些存儲單元的該柵極；復數(shù)上位線分別連接各該些第一選擇晶體管的源極；復數(shù)下位線分別連接各該些第二選擇晶體管的漏極；一第一選擇柵極線連接同一行的該些第一選擇晶體管的柵極，一第二選擇柵極線連接同一行的該些第二選擇晶體管的柵極，其特征在于該方法包括在進行抹除操作時，于該些字符線上施加一第一電壓，于該些存儲單元的該基底上施加一第二電壓，該第一電壓與該第二電壓的一電壓差足以使電子注入該些存儲單元的該電荷陷入層，以進行整個存儲單元陣列的抹除。
16.如權利要求15所述的非揮發(fā)性存儲器的操作方法，其特征在于包括進行程序化操作時，于選定的該存儲單元所耦接的該字符線上施加一第三電壓，非選定該些字符線上施加一第四電壓，以打開該些存儲單元的信道，于選定的該上位線施加一第五電壓，非選定該些上位線與該些下位線施加一第六電壓，以利用熱電洞注入效應程序化該存儲單元的一源極側位。
17.如權利要求15所述的非揮發(fā)性存儲器的操作方法，其特征在于還包括進行程序化操作時，于選定的該存儲單元所耦接的該字符線上施加該第三電壓，非選定該些字符線上施加該第四電壓，以打開該些存儲單元的信道，于選定的該下位線施加該第五電壓，非選定該些下位線與該些上位線施加該第六電壓，以利用熱電洞注入效應程序化該存儲單元的一漏極側位。
18.如權利要求15所述的非揮發(fā)性存儲器的操作方法，其特征在于還包括進行讀取操作時，于選定的該存儲單元所耦接的該字符線上施加一第七電壓，非選定該些字符線上施加一第八電壓，以打開該些存儲單元的信道，于選定的該下位線施加一第九電壓，非選定該些上位線與該些下位線施加一第十電壓，以讀取該存儲單元的該源極側位。
19.如權利要求15所述的非揮發(fā)性存儲器的操作方法，其特征在于還包括進行讀取操作時，于選定的該存儲單元所耦接的該字符線上施加該第七電壓，非選定該些字符線上施加該第八電壓，以打開該些存儲單元的信道，于選定的該上位線施加該第九電壓，非選定該些下位線與該些上位線施加該第十電壓，以讀取該存儲單元的該漏極側位。
20.如權利要求15所述的非揮發(fā)性存儲器的操作方法，其特征在于該電壓差為0伏特至-40伏特左右。
21.如權利要求15所述的非揮發(fā)性存儲器的操作方法，其特征在于該第一電壓為0伏特至20伏特左右。
22.如權利要求15所述的非揮發(fā)性存儲器的操作方法，其特征在于該第二電壓為0伏特至-20伏特左右。
23.如權利要求16所述的非揮發(fā)性存儲器的操作方法，其特征在于該第三電壓為0伏特至-15伏特左右。
24.如權利要求16所述的非揮發(fā)性存儲器的操作方法，其特征在于該第四電壓為0伏特至10伏特左右。
25.如權利要求16所述的非揮發(fā)性存儲器的操作方法，其特征在于該第五電壓為0伏特至10伏特左右。
26.如權利要求16所述的非揮發(fā)性存儲器的操作方法，其特征在于該第六電壓為0伏特至10伏特左右。
27.如權利要求18所述的非揮發(fā)性存儲器的操作方法，其特征在于該第七電壓為0伏特至10伏特左右。
28.如權利要求18所述的非揮發(fā)性存儲器的操作方法，其特征在于該第八電壓為0伏特至10伏特左右。
29.如權利要求18所述的非揮發(fā)性存儲器的操作方法，其特征在于該第九電壓為0伏特至5伏特左右。
30.如權利要求18所述的非揮發(fā)性存儲器的操作方法，其特征在于該第十電壓為0伏特至5伏特左右。
31.一種非揮發(fā)性存儲單元陣列的操作方法，該非揮發(fā)性存儲單元陣列包括復數(shù)個存儲單元列，各該存儲單元列中的該些存儲單元串聯(lián)連接于一第一選擇晶體管與一第二選擇晶體管之間；各該存儲單元至少包括具一基底、一源極區(qū)、一漏極區(qū)、一電荷陷入層與一柵極；復數(shù)字元線在行方向平行排列，且連接同一行的該些存儲單元的該柵極；復數(shù)上位線分別連接各該些第一選擇晶體管的源極；復數(shù)下位線分別連接各該些第二選擇晶體管的漏極；其特征在于該方法包括進行抹除操作時，以電子注入該些存儲單元的該電荷陷入層，以進行整個存儲單元陣列的抹除；以及進行程序化操作時，利用電洞注入效應程序化該存儲單元的一側位。
全文摘要
一種非揮發(fā)性存儲單元陣列的操作方法，適用于操作NAND型存儲單元陣列，其中各個存儲單元具有電荷陷入層。在進行此非揮發(fā)性存儲單元陣列的操作時，利用F－N穿隧效應進行整個存儲單元陣列的抹除，并利用熱電洞注入效應進行單一存儲單元單一位的編碼。由于采用F－N穿隧效應，其電子注入效率較高，故可以降低抹除時的存儲單元電流，并同時能提高操作速度。而且，電流消耗小，可有效降低整個芯片的功率損耗。
文檔編號H01L27/115GK1536578SQ03109100
公開日2004年10月13日 申請日期2003年4月3日 優(yōu)先權日2003年4月3日
發(fā)明者葉致鍇, 蔡文哲, 盧道政 申請人:旺宏電子股份有限公司