專利名稱：淺溝渠隔離的平坦化方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體制造工藝，特別是有關(guān)于淺溝渠隔離的平坦化方法，由不同選擇比的研漿進(jìn)行多步驟的平坦化制造過(guò)程，以快速地在晶圓的淺溝渠隔離形成均勻化的構(gòu)形。
背景技術(shù)：
隨著半導(dǎo)體制造工藝的微細(xì)化，組件的高性能及高度集成化的要求越來(lái)越高，使得平坦化工藝中組件表面結(jié)構(gòu)的平整性格外重要。特別是在淺溝渠隔離制程中，經(jīng)常利用化學(xué)機(jī)械研磨(Chemical Mechanical Polishing，CMP)進(jìn)行介電層的研磨制程。如圖1和圖2所示，是傳統(tǒng)淺溝渠隔離的平坦化方法的制造流程剖面圖。
首先在圖1中，在基材100上依序形成墊氧化層102與氮化硅層104，且在基材100中形成淺溝渠106。隨后在基材100與淺溝渠106中，使用化學(xué)氣相沉積法(CVD)形成氧化硅層110。然后在圖2中，進(jìn)行單一研磨制程，利用高選擇比的研漿，直接以化學(xué)機(jī)械研磨(CMP)法去除高于氮化硅層104的氧化硅層110。在圖3中，以熱磷酸去除氮化硅層104，最后使用氫氟酸水溶液去除墊氧化層102，以在淺溝渠106中形成氧化硅插塞112。
由于化學(xué)機(jī)械研磨制程是利用高選擇比的研漿，由單一制程步驟研磨氧化硅層110，實(shí)驗(yàn)結(jié)果顯示，在晶粒區(qū)域114以外的晶圓區(qū)域116的氧化硅層高度差高達(dá)700至1000埃，甚至更高。也就是說(shuō)，在晶圓中心的晶粒區(qū)域114與晶圓區(qū)域116的高度差過(guò)大，使得整片晶圓的均勻度不佳，影響制程的合格率。
此外，在晶圓的研磨制程中，高選擇比研漿對(duì)氧化硅層110的移除速率較低。因此，當(dāng)使用單一步驟進(jìn)行研磨制程時(shí)，不僅會(huì)降低研磨制程的產(chǎn)量，同時(shí)也會(huì)耗費(fèi)大量的研漿，才能移除特定高度的氧化硅層。而且研磨的時(shí)間越長(zhǎng)，越容易產(chǎn)生磨痕及缺陷，而嚴(yán)重影響組件的品質(zhì)，因而提高整體的制造成本。尤其是當(dāng)組件的集成度越高時(shí)，高選擇比研漿的研磨時(shí)間比一般選擇比研漿所花費(fèi)的研磨時(shí)間更長(zhǎng)。
因此，如何改善晶圓區(qū)域及晶粒區(qū)域的表面均勻度，以及如何利用化學(xué)機(jī)械研磨制程快速地形成淺溝渠隔離結(jié)構(gòu)，以降低生產(chǎn)成本，已成為目前半導(dǎo)體廠商亟需解決的課題。

發(fā)明內(nèi)容
本發(fā)明的主要目的是利用淺溝渠隔離的平坦化方法，由不同選擇比的研漿進(jìn)行多步驟的平坦化制程，以快速地在晶圓上形成淺溝渠隔離。
本發(fā)明的另一目的是利用淺溝渠隔離的平坦化方法，由不同選擇比的研漿進(jìn)行多步驟的平坦化制程，以形成表面均勻的晶圓區(qū)域及晶粒區(qū)域。
本發(fā)明的另一目的是利用淺溝渠隔離的平坦化方法，由均勻表面結(jié)構(gòu)的晶圓區(qū)域及晶粒區(qū)域，以有效保護(hù)組件區(qū)域。
根據(jù)上述的目的，本發(fā)明提出一種淺溝渠隔離的平坦化方法。首先提供一基材，接著依序在基材上形成墊氧化層及掩膜(Mask)層。然后在墊氧化層及掩膜層中形成開(kāi)口，并且暴露出基材。接著利用掩膜層作為蝕刻掩膜，用以蝕刻暴露的基材，在基材中形成溝渠。然后在溝渠中形成介電層，且介電層高于掩膜層。
隨后進(jìn)行第一平坦化步驟，由第一研漿移除一部份的介電層，并暴露出掩膜層。第一平坦化步驟的主要作用是用于快速地移除一部份的介電層。本發(fā)明所述的選擇比是指研漿對(duì)介電層及掩膜層的移除速率，也即研漿的選擇比越高，表示移除介電層的速率高于掩膜層。
接著進(jìn)行第二平坦化步驟，由第二研漿移除另一部份的介電層及一部份的掩膜層，其中第一平坦化步驟的移除速率高于第二平坦化步驟。最后以熱磷酸移除另一部份的掩膜層，再利用氫氟酸水溶液去除墊氧化層，在溝渠內(nèi)留下氧化硅插塞，形成淺溝渠隔離的結(jié)構(gòu)。
進(jìn)行第一平坦化制程時(shí)，利用第一研漿快速地移除整片晶圓上一部份的介電層。由于在暴露出掩膜層之前，所需研磨的介電層的厚度高于掩膜層的厚度，所以本發(fā)明由第一研漿對(duì)介電層具有較高的研磨速率的特性，使第一研漿快速地移除整片晶圓上一部份的介電層，以節(jié)省大量的研磨制程時(shí)間。
而在暴露出掩膜層之后，使用第二研漿進(jìn)行第二平坦化制程，對(duì)介電層及掩膜層同時(shí)進(jìn)行研磨制程。由于在第二平坦化制程所需研磨的厚度比第一平坦化制程小，利用高選擇比的第二研漿研磨介電層，形成較佳的均勻表面，并且保留較厚的掩膜層，以有效保護(hù)組件區(qū)域。
具體而言，進(jìn)行第二平坦化制程時(shí)，在組件密度較高或是組件密度差異較大的晶粒區(qū)域中，利用高選擇比的第二研漿對(duì)掩膜層及介電層具有不同的移除速率，以第二研漿對(duì)掩膜層具有較低的移除率，保留較厚且均勻的掩膜層，以由掩膜層保護(hù)晶粒區(qū)域中的組件。并且利用第二研漿對(duì)介電層具有較高的移除速率，以較短的時(shí)間持續(xù)快速移除晶粒區(qū)域及晶圓區(qū)域的介電層，形成均勻表面構(gòu)形，維持整片晶圓的表面均勻度。
由上所述，本發(fā)明的有益效果是利用不同選擇比的研漿進(jìn)行淺溝渠隔離的平坦化方法，利用多步驟的平坦化制程，在晶粒區(qū)域及晶圓區(qū)域的介電層形成較佳均勻度，改善淺溝渠隔離的表面平整性。
為使本發(fā)明的上述和其它目的、特征及優(yōu)點(diǎn)更明顯易懂，現(xiàn)配合附圖和具體實(shí)施方式
，作詳細(xì)說(shuō)明如下。


圖1～圖3是傳統(tǒng)淺溝渠隔離的平坦化方法的制造流程剖面圖；圖4～圖9是本發(fā)明的一較佳實(shí)施例的淺溝渠隔離的平坦化方法的制造流程剖面圖。
其中，附圖標(biāo)記說(shuō)明如下100 基材 102 墊氧化層104 氮化硅層 106 淺溝渠110 氧化硅層 112 氧化硅插塞114 晶粒區(qū)域 116 晶圓區(qū)域200 基材 202 墊氧化層204 掩膜層205 晶粒區(qū)域206 溝渠 207 晶圓區(qū)域208 介電層210 插塞
具體實(shí)施例方式
針對(duì)現(xiàn)有技術(shù)的問(wèn)題，本發(fā)明提供一種淺溝渠隔離的平坦化方法，是利用不同選擇比(Selectivity Ratio)的研漿進(jìn)行多步驟的平坦化制程，在初期的第一平坦化步驟中，使用第一研漿快速地移除整片晶圓上一部份的介電層。而在后續(xù)的第二平坦化步驟中，進(jìn)一步使用第二研漿均勻地移除晶圓區(qū)域及晶粒區(qū)域的一部份的掩膜層及另一部份的介電層，以由另一部份的掩膜層，在制程中保護(hù)組件區(qū)域，并且在晶圓區(qū)域及晶粒區(qū)域形成均勻表面結(jié)構(gòu)的淺溝渠隔離。此外本發(fā)明也適用于其它介電材質(zhì)的平坦化制程。
如圖4～圖9所示，是依據(jù)本發(fā)明利用高選擇比研漿的淺溝渠平坦化方法的制造流程剖面圖。在圖4中，提供一基材200，接著依序在基材200上形成墊氧化層202及掩膜層204。其中掩膜層204例如可為使用低壓化學(xué)氣相沉積法(LPCVD)沉積氮化硅材質(zhì)或是其它的介電材質(zhì)，以保護(hù)晶粒區(qū)域205的組件。掩膜層204的厚度介于700至2000埃之間。而墊氧化層202用于減低基材200與掩膜層204之間的接觸應(yīng)力。
然后在圖5中，在墊氧化層202及掩膜層204中形成開(kāi)口，并且暴露出基材200。接著利用掩膜層204作為蝕刻掩膜，用以蝕刻暴露的基材200，以在基材200中形成溝渠206。隨后在圖6中，在溝渠206中形成介電層208，且介電層208高于掩膜層204。本發(fā)明的較佳實(shí)施例中，介電層208例如可為使用化學(xué)氣相沉積(CVD)法沉積氧化硅材質(zhì)，且介電層208的厚度介于5000至9000埃之間。
在隨后的圖7中，進(jìn)行第一平坦化步驟，由第一研漿移除一部份的介電層208，并曝露出掩膜層204。第一研漿的介電層/掩膜層的選擇比介于1至10之間。本發(fā)明較佳實(shí)施例中，第一研漿包含硅土材質(zhì)、氧化鈰(CeO2)或是以去離子水稀釋的第二研漿。第一平坦化步驟的主要作用用于快速地移除一部份的介電層208，且第一研漿的成本低于第二研漿。本發(fā)明所述的選擇比是指研漿對(duì)介電層及掩膜層的移除速率，也即研漿的選擇比越高，表示移除介電層的速率高于掩膜層。
接著在圖8中，進(jìn)行第二平坦化步驟，由第二研漿移除另一部份的介電層208及一部份的掩膜層204，其中第一平坦化步驟的移除速率高于第二平坦化步驟。第二研漿的介電層/掩膜層的選擇比介于25至60之間。本發(fā)明的較佳實(shí)施例中，高選擇比的第二研漿包含氧化鈰。
最后在圖9中，以熱磷酸移除另一部份的掩膜層204，再利用氫氟酸水溶液去除墊氧化層202，在溝渠206內(nèi)留下氧化硅插塞210，形成淺溝渠隔離的結(jié)構(gòu)。
進(jìn)行第一平坦化制程時(shí)，利用第一研漿快速地移除整片晶圓上一部份的介電層208。由于在暴露出掩膜層204之前，所需研磨的介電層208的厚度高于掩膜層204的厚度，所以本發(fā)明由第一研漿對(duì)介電層208具有較高的研磨速率的特性，使第一研漿快速地移除整片晶圓上一部份的介電層208，以節(jié)省大量的研磨制程時(shí)間。
而在暴露出掩膜層204之后，使用第二研漿進(jìn)行第二平坦化制程，對(duì)介電層208及掩膜層204同時(shí)進(jìn)行研磨制程。由于在第二平坦化制程所需研磨的厚度較第一平坦化制程小，利用高選擇比的第二研漿研磨介電層208，形成較佳的均勻表面，并且保留較厚的掩膜層204，以有效保護(hù)晶粒區(qū)域205的組件。
具體而言，進(jìn)行第二平坦化制程時(shí)，在組件密度較高或是組件密度差異較大的晶粒區(qū)域205中，利用高選擇比的第二研漿對(duì)掩膜層204及介電層208具有不同的移除速率，以第二研漿對(duì)掩膜層204具有較低的移除率，保留較厚且均勻的掩膜層204，以借助掩膜層204保護(hù)晶粒區(qū)域205中的組件。并且利用第二研漿對(duì)介電層208具有較高的移除速率，以較短的時(shí)間持續(xù)快速移除晶粒區(qū)域205及晶圓區(qū)域207的介電層208，形成均勻表面構(gòu)形，維持整片晶圓的表面均勻度。
本發(fā)明較佳實(shí)施例中，在晶粒區(qū)域205范圍內(nèi)的介電層204的高度差介于200至260埃之間，而在晶粒區(qū)域205以外的晶圓區(qū)域207的介電層208的高度差介于300至500埃之間。而且根據(jù)實(shí)驗(yàn)結(jié)果顯示，在相同產(chǎn)能的條件下，第二研漿消耗量低于傳統(tǒng)研漿的消耗量，約為傳統(tǒng)的五分之一，甚至更少，而第一研漿的用量與第二研漿的用量相當(dāng)。此外，由于掩膜層204的厚度遠(yuǎn)低于介電層208的厚度，使得第二研漿的研磨時(shí)間較短，有效降低表面區(qū)域的磨痕數(shù)量。
綜上所述，本發(fā)明利用不同選擇比的研漿進(jìn)行淺溝渠隔離的平坦化方法，利用多步驟的平坦化制程，在晶粒區(qū)域及晶圓區(qū)域的介電層形成較佳均勻度，改善淺溝渠隔離的表面平整性。先利用第一研漿快速地對(duì)整片晶圓的介電層進(jìn)行平坦化制程，提高制程的產(chǎn)能。再由第二研漿，以較少的研磨時(shí)間，大幅減少研漿的使用量，避免在晶圓區(qū)域及晶粒區(qū)域的表面形成磨痕。
本發(fā)明已揭示較佳實(shí)施例如上，僅用于幫助了解本發(fā)明的實(shí)施，并非用以限定本發(fā)明，本技術(shù)領(lǐng)域的普通技術(shù)人員，在不脫離本發(fā)明的精神范圍內(nèi)，所做出的等效變換，均包含在本發(fā)明的專利范圍內(nèi)。
權(quán)利要求
1.一種淺溝渠隔離的平坦化方法，至少包含下列步驟提供一基材；依序在該基材上形成墊氧化層及掩膜層；在該墊氧化層及該掩膜層中形成開(kāi)口，并且暴露出該基材；蝕刻暴露的該基材，以在該基材中形成溝渠；在該基材的該溝渠中形成介電層，且所述介電層高于該掩膜層；進(jìn)行第一平坦化步驟，由第一研漿移除一部份的該介電層，并暴露出該掩膜層；進(jìn)行第二平坦化步驟，由第二研漿移除另一部份的該介電層及一部份的該掩膜層，其中該第一平坦化步驟的移除速率高于該第二平坦化步驟；移除另一部份的該掩膜層；以及移除該墊氧化層。
2.一種淺溝渠隔離的平坦化方法，至少包含下列步驟依序形成墊氧化層及掩膜層在一基材上；在該墊氧化層及該掩膜層中形成開(kāi)口，并且暴露出該基材；蝕刻暴露的該基材，以在該基材中形成溝渠；在該基材的該溝渠中形成介電層，且該介電層高于該掩膜層；進(jìn)行第一平坦化步驟，由第一研漿移除一部份的該介電層，并曝露出該掩膜層；進(jìn)行第二平坦化步驟，由第二研漿移除另一部份的該介電層及一部份的該掩膜層，其中該第一研漿的該介電層/該掩膜層的選擇比小于該第二研漿的該介電層/該掩膜層的該選擇比；以及移除另一部份的該掩膜層。
3.如權(quán)利要求1或2所述的淺溝渠隔離的平坦化方法，其特征在于，該第一平坦化步驟中使用的該第一研漿的該介電層/該掩膜層的選擇比介于1至10之間。
4.如權(quán)利要求1或2所述的淺溝渠隔離的平坦化方法，其特征在于，該第二平坦化步驟中使用的該第二研漿的該介電層/該掩膜層的選擇比介于25至60之間。
5.如權(quán)利要求1或2所述的淺溝渠隔離的平坦化方法，其特征在于，該第一平坦化步驟中使用的該第一研漿至少包含硅土材質(zhì)或氧化鈰。
6.如權(quán)利要求1或2所述的淺溝渠隔離的平坦化方法，其特征在于，該第一平坦化步驟中使用的該第一研漿至少包含利用去離子水稀釋的該第二研漿。
7.如權(quán)利要求1或2所述的淺溝渠隔離的平坦化方法，其特征在于，該第二平坦化步驟中使用的該第二研漿至少包含氧化鈰。
8.如權(quán)利要求1或2所述的淺溝渠隔離的平坦化方法，其特征在于，該掩膜層的材質(zhì)至少包含氮化硅。
9.如權(quán)利要求1或2所述的淺溝渠隔離的平坦化方法，其特征在于，該介電層的材質(zhì)至少包含氧化硅。
全文摘要
一種淺溝渠隔離的平坦化方法，至少包含下列步驟提供一基材；依序在該基材上形成墊氧化層及掩膜層；在該墊氧化層及該掩膜層中形成開(kāi)口，并且暴露出該基材；蝕刻暴露的該基材，以在該基材中形成溝渠；在該基材的該溝渠中形成介電層，且所述介電層高于該掩膜層；進(jìn)行第一平坦化步驟，由第一研漿移除一部分的該介電層，并暴露出該掩膜層；進(jìn)行第二平坦化步驟，由第二研漿移除另一部分的該介電層及一部分的該掩膜層，其中該第一平坦化步驟的移除速率高于該第二平坦化步驟；移除另一部分的該掩膜層；以及移除該墊氧化層。由以上方法，可在制程中保護(hù)組件區(qū)域，并且在晶圓區(qū)域及晶粒區(qū)域形成均勻表面結(jié)構(gòu)的淺溝渠隔離。
文檔編號(hào)H01L21/70GK1540741SQ03122408
公開(kāi)日2004年10月27日 申請(qǐng)日期2003年4月24日 優(yōu)先權(quán)日2003年4月24日
發(fā)明者曾同慶, 章勛明, 楊禮嘉, 侯全評(píng) 申請(qǐng)人:臺(tái)灣積體電路制造股份有限公司