專利名稱：半導(dǎo)體裝置及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及具有溝構(gòu)造的半導(dǎo)體裝置及其制造方法，特別是涉及具有溝構(gòu)造的功率(power)MOSFET及其制造方法。
在溝中嵌入了由多晶硅構(gòu)成的柵電極。柵電極的多晶硅被擴(kuò)散了雜質(zhì)，形成P型或N型半導(dǎo)體，電阻值下降。
可是，擴(kuò)散了雜質(zhì)的多晶硅的電阻值例如是薄膜電阻為20Ω/cm2左右。具有這樣的高電阻值柵電極的MOSFET，電路的開關(guān)時(shí)間長。因此，這樣的MOSFET無法應(yīng)用于高速開關(guān)元件和高速工作電路。
另外，伴隨著開關(guān)損失大，MOSFET的耗電升高。
本發(fā)明的另一目的在于提供耗電低的半導(dǎo)體裝置。
本發(fā)明的又一目的在于提供能高速工作的半導(dǎo)體裝置的制造方法。
本發(fā)明的再一目的在于提供耗電低的半導(dǎo)體裝置的制造方法。
本發(fā)明的半導(dǎo)體裝置包含在半導(dǎo)體襯底的表層部中，在形成為溝道區(qū)域從內(nèi)壁面露出的溝的所述內(nèi)壁面(特別是內(nèi)壁側(cè)面)上形成的柵絕緣膜；在所述溝內(nèi)，隔著所述柵絕緣膜與所述溝的內(nèi)壁面相對地配置，并具有以金屬元素為主體的低電阻層的柵電極。
根據(jù)本發(fā)明，柵電極具有以金屬元素為主體的低電阻層，所以與只由多晶硅構(gòu)成的柵電極相比，電阻值低(例如，薄膜電阻為0.3Ω/cm2左右)。柵電極的薄膜電阻理想的是在5Ω/cm2以下，更理想的是在1Ω/cm2以下。
據(jù)此，形成在半導(dǎo)體裝置上的元件的開關(guān)時(shí)間變短，該半導(dǎo)體裝置能進(jìn)行高速工作。例如，當(dāng)使用多晶硅作為柵電極時(shí)，使MOSFET導(dǎo)通所必要的時(shí)間ton為15～20nsec(納秒)左右，使MOSFET斷開所必要的時(shí)間toff為50～80nsec左右。這時(shí)，如果使用具有電阻層的作為柵電極，例如ton能縮短到5～10nsec左右，toff能縮短到20～40nsec左右。
另外，因?yàn)樵摪雽?dǎo)體裝置能降低開關(guān)損失，所以能降低耗電。因此，該半導(dǎo)體裝置能適用于DC-DC轉(zhuǎn)換電路用和開關(guān)電路用。
所述低電阻層可以包含Al、Cu、W、Ti、Ni、Mo、Co和Ag中的一種以上。
通過由這些金屬元素構(gòu)成的低電阻層，能降低柵電極的電阻值。低電阻層可以由這些金屬元素的一種構(gòu)成，也可以是由這些金屬元素的2種以上構(gòu)成的合金(例如是Al和Cu的合金)。
在半導(dǎo)體裝置的制造步驟中，在半導(dǎo)體襯底上形成了柵電極后，當(dāng)具有熱處理該半導(dǎo)體襯底的步驟時(shí)，低電阻層理想的是由W、Mo等高熔點(diǎn)金屬或固相線溫度高的合金或化合物構(gòu)成。低電阻層的熔點(diǎn)或固相線溫度，理想的是在1000℃以上。
低電阻層可以包含金屬元素以外的元素(例如Si和N)，例如可以包含Al和Si的合金，也可以包含TiN。
所述半導(dǎo)體裝置，理想的是還包含設(shè)置為存在于所述低電阻層和所述柵電極之間的多晶硅層。
如果在柵絕緣膜之上直接形成低電阻層，則包含在低電阻層中的金屬元素向柵絕緣膜擴(kuò)散，有時(shí)會(huì)破壞柵絕緣膜的電絕緣性。通過在柵絕緣膜和低電阻層之間形成多晶硅層，能防止構(gòu)成低電阻層的金屬元素向柵絕緣膜的擴(kuò)散。
另外，在多晶硅和低電阻層的界面附近有時(shí)形成構(gòu)成低電阻層的金屬元素的硅化物(silicide)。因?yàn)檫@樣的硅化物具有低電阻值，所以柵電極的電阻低。
本發(fā)明的半導(dǎo)體裝置的制造方法的特征在于包括在半導(dǎo)體襯底的表層部形成溝，使溝道區(qū)域從內(nèi)壁面(特別是內(nèi)壁側(cè)面)露出的溝形成步驟；形成覆蓋所述溝的內(nèi)壁面的柵絕緣膜的步驟；在所述溝內(nèi)形成以金屬元素為主體的低電阻層，使其隔著所述柵絕緣膜，與所述溝的內(nèi)壁面相對的低電阻層形成步驟。
根據(jù)該半導(dǎo)體裝置的制造方法，能制造上述結(jié)構(gòu)的半導(dǎo)體裝置。溝形成步驟例如能基于蝕刻進(jìn)行。柵絕緣膜例如可以通過使溝的內(nèi)壁面附近熱氧化而形成。
低電阻層形成步驟還包含例如通過濺射法、蒸鍍法、電鍍法的任意一種，形成以金屬元素為主體的低電阻層的步驟。
參照附圖而描述的實(shí)施例的說明，使本發(fā)明的上述或其他目的、特征和效果變得更清楚。
圖2(a)、2(b)和2(c)是用于說明

圖1的MOSFET的制造方法的圖解剖視圖。
每隔一定間隔割斷N+源極層4，形成了P+層5。另外，在相鄰的2個(gè)P+層5之間，貫通N+源極層4和P-溝道層3，形成了到N-層2的厚度方向途中的溝6。即P-溝道層3配置為沿著溝6的內(nèi)側(cè)壁面。溝6的寬度例如是0.5μm左右，溝6的深度例如為1.5μm左右。
在溝6的內(nèi)表面和N+源極層4之上形成了柵氧化膜7。柵氧化膜7的厚度例如為400埃。
除了溝6的上部，填充溝6而形成了柵電極10。在圖1中，柵電極10向垂直于紙面的方向延伸，在圖外的位置取出到外部。柵電極10包含挨著柵氧化膜7配置的多晶硅層8；形成在該多晶硅層8的內(nèi)側(cè)、由W(鎢)構(gòu)成的低電阻層9。多晶硅層8的厚度例如為2000埃。
在多晶硅層8和低電阻層9的界面附近形成了低電阻層9的金屬硅化物(silicide)。據(jù)此，多晶硅層8的一部分或全部被低電阻化。
在柵電極10和N+源極層4之上形成了氧化硅層11。氧化硅層11的厚度例如為6000埃左右。
在P+層5之上，形成了貫通柵氧化膜7和氧化硅層11的接觸孔12。在氧化硅層11之上和接觸孔12內(nèi)形成了由Al或由Al和Si的合金構(gòu)成的電極膜14。電極膜14的厚度例如是30μm左右。
在硅襯底1的與N-外延生長層2相反一側(cè)的面上形成了由包含Au、Ti、Ni、Ag等的層疊的多個(gè)金屬膜構(gòu)成的金屬復(fù)合膜13。在金屬復(fù)合膜13中的與硅襯底1挨著的部分形成了由Au構(gòu)成的膜。該MOSFET能夠用形成了金屬復(fù)合膜13的面連接引線框等。
在以上的MOSFET中，因?yàn)闁烹姌O10的大部分可用低電阻層9形成，所以該柵電極10的電阻低(例如，薄膜電阻為0.3Ω/cm2左右)。據(jù)此，形成在MOSFET上的元件的開關(guān)時(shí)間變短，該MOSFET能進(jìn)行高速工作。
另外，該MOSFET能降低開關(guān)損失，所以能減低耗電，該MOSFET能應(yīng)用于例如DC-DC轉(zhuǎn)換電路和開關(guān)電路等。
圖2(a)、2(b)和2(c)是用于說明圖1的MOSFET的制造方法的圖解剖視圖。
首先，在硅襯底1上形成N-外延生長層2，從N-外延生長層2的表面擴(kuò)散形成P型半導(dǎo)體的雜質(zhì)，而使N-外延生長層2的上部為P-溝道層3。這時(shí)，P-溝道層3的雜質(zhì)濃度例如為2.0×1016atoms/cm3左右。P-溝道層3的厚度例如為1.0μm左右。
接著，通過把在給定位置具有開口的抗蝕劑作為掩模的雜質(zhì)擴(kuò)散，在P-溝道層3的上部分別形成P+層5和N+源極層4。這時(shí)，N+源極層4的雜質(zhì)濃度例如為1.0×1019atoms/cm3左右。N+源極層4的厚度例如為0.5μm左右。這時(shí)，P-溝道層3的厚度例如為0.5μm左右。
接著，通過把在給定位置(相鄰的兩個(gè)P+層5之間)具有開口的抗蝕劑作為掩模的蝕刻，貫通N+源極層4和P-溝道層3，形成到N-外延生長層2的厚度方向途中的溝6。溝6的寬度例如是0.5μm，溝6的深度例如是1.5μm左右。
加熱形成了這些各層的硅襯底1，使N+源極層4和P+層5的表面附近以及溝6的內(nèi)表面附近熱氧化，形成柵氧化膜7。柵氧化膜7的厚度例如是400埃。圖2(a)表示了該狀態(tài)。
接著，沿著柵氧化膜7的表面形成多晶硅層8。多晶硅層8的形成例如可基于CVD(Chemical Vapor Deposition)法。多晶硅層8的厚度例如為2000埃。
多晶硅層8之上，例如通過濺射法沉積W(鎢)原子，形成低電阻層9(圖2(b))。低電阻層9形成為填充溝6，溝6外的低電阻層9的厚度例如是20000埃。這時(shí)，在多晶硅層8和低電阻層9的界面附近形成了構(gòu)成低電阻層9的W(鎢)的硅化物(硅)。
通過在低電阻層9和柵氧化膜7之間存在多晶硅層8，使在低電阻層9成膜時(shí)或其后的步驟中，構(gòu)成低電阻層9的金屬元素不向柵氧化膜7擴(kuò)散。據(jù)此，能避免損害柵氧化膜7的電絕緣性的事情。
接著，在硅襯底1的與N-外延生長層2相反一側(cè)的面上形成了金屬復(fù)合膜13(參照圖1)后，進(jìn)行了熱處理。這時(shí)，由具有高熔點(diǎn)(3400℃)的W構(gòu)成的低電阻層9不熔化。
接著，通過蝕刻除去多晶硅層8以及低電阻層9的溝6外的部分和位于溝6內(nèi)上部的部分。在除去了多晶硅層8以及低電阻層9后，柵氧化膜7露出。然后，通過CVD法，覆蓋柵氧化膜7、多晶硅層8、低電阻層9的露出表面形成了氧化硅層11。氧化硅層11的厚度例如是6000埃左右。
然后，通過把在給定位置具有開口的抗蝕劑作為掩模的蝕刻，形成了貫通柵氧化膜7和氧化硅層11的接觸孔12，使P+層5和其周邊的N+源極層4露出。然后，例如通過濺射法，形成了由Al或Al和Si的合金構(gòu)成的電極膜14(圖2(c))，使其填充接觸孔12。電極膜14被成膜為例如30μ·m左右厚度。
在以上的制造方法中，不是通過自動(dòng)對齊使柵電極和溝道對位。因此，即使不把容易應(yīng)用自動(dòng)對齊技術(shù)的多晶硅作為柵電極10使用，也不會(huì)發(fā)生問題。
本發(fā)明的實(shí)施例的說明如上所述，但是本發(fā)明能以其它形態(tài)實(shí)施。例如，能應(yīng)用本發(fā)明的半導(dǎo)體裝置不局限于MOSFET，例如可以是IGBT(Insulated Gate Bipolar Transistor)。
低電阻層9不局限于由W構(gòu)成，可以是由Al(鋁)、Cu(銅)、Ti(鈦)、Ni(鎳)、Mo(鉬)、Co(鈷)、Ag(銀)中的一種構(gòu)成，或包含由Al、Cu、W、Ti、Ni、Mo、Co和Ag中的2種以上構(gòu)成的合金(例如Al和Cu的合金)。
另外，低電阻層9可以包含金屬元素以外的元素(例如Si或N)，例如可以包含Al和Si的合金，也可以包含TiN(氮化鈦)。
在MOSFET的制造工序中，當(dāng)具有上述的熱處理工序時(shí)，低電阻層9理想的是由熔點(diǎn)高的金屬(例如W、Mo等)或固相線溫度高的合金或化合物構(gòu)成。這時(shí)，低電阻層9的熔點(diǎn)固相線溫度理想的是在1000℃以上。
低電阻層9的形成除了濺射法以外，可以基于蒸鍍法(例如，CVD法)或電鍍法。根據(jù)構(gòu)成低電阻層9的金屬的種類，能從這些成膜方法選擇適合的方法。
代替氧化硅層11，可以形成PSG(Phospho Silicate Glass)膜和BPSG(Boro-Phospho Silicate Glass)膜。
雖然，詳細(xì)說明了本發(fā)明的實(shí)施例，但是這些不過是為了明確本發(fā)明的技術(shù)內(nèi)容而使用的具體例，本發(fā)明不應(yīng)該解釋為限定于這些具體例，本發(fā)明的精神和范圍只由附加的權(quán)利要求書限定。
本申請對應(yīng)于2002年4月30日向日本專利局提出的特愿2002-128054號(hào)，通過引用，本申請的全部內(nèi)容被納入這里。
權(quán)利要求
1.一種半導(dǎo)體裝置，包含在半導(dǎo)體襯底的表層部中，在形成為溝道區(qū)域從內(nèi)壁面露出的溝的所述內(nèi)壁面上形成的柵絕緣膜；在所述溝內(nèi)，隔著所述柵絕緣膜與所述溝的內(nèi)壁面相對地配置，并具有以金屬元素為主體的低電阻層的柵電極。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其中所述低電阻層包含Al、Cu、W、Ti、Ni、Mo、Co和Ag中的一種以上。
3.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其中所述低電阻層包含由Al和Si構(gòu)成的合金。
4.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其中所述柵電極包含TiN。
5.根據(jù)權(quán)利要求1～4中的任意一項(xiàng)所述的半導(dǎo)體裝置，其中還包含設(shè)置為存在于所述低電阻層和所述柵電極之間的多晶硅層。
6.一種半導(dǎo)體裝置的制造方法，包含在半導(dǎo)體襯底的表層部形成溝，使溝道區(qū)域從內(nèi)壁面露出的溝形成步驟；形成覆蓋在所述溝的內(nèi)壁面上的柵絕緣膜的步驟；在所述溝內(nèi)形成以金屬元素為主體的低電阻層，使其隔著所述柵絕緣膜，與所述溝的內(nèi)壁面相對的低電阻層形成步驟。
7.根據(jù)權(quán)利要求6所述的半導(dǎo)體裝置的制造方法，其中所述低電阻層形成步驟還包含通過濺射法、蒸鍍法、電鍍法的任意一種，形成以金屬元素為主體的低電阻層的步驟。
全文摘要
一種半導(dǎo)體裝置，在半導(dǎo)體襯底的表面部中具有形成為溝道區(qū)域從內(nèi)壁面露出的溝。該半導(dǎo)體裝置具有形成在溝的內(nèi)壁面上的柵絕緣膜；配置在該溝內(nèi)、并隔著柵絕緣膜與溝的內(nèi)壁面相對的柵電極。柵電極具有以金屬元素為主體的低電阻層。
文檔編號(hào)H01L21/02GK1455460SQ0312307
公開日2003年11月12日 申請日期2003年4月30日 優(yōu)先權(quán)日2002年4月30日
發(fā)明者吉持賢一 申請人:羅姆股份有限公司