專利名稱：絕緣柵薄膜晶體管及其控制系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種絕緣柵場效應(yīng)晶體管和以此構(gòu)成的集成電路，并且更特別地，涉及一種把半導(dǎo)體薄膜，例如SOI(Semiconductor On Insulator絕緣體基半導(dǎo)體)或者SON(Semiconductor On Nothing無基半導(dǎo)體)應(yīng)用于溝道形成區(qū)的技術(shù)。在某些例子中半導(dǎo)體薄膜形成在絕緣襯底(SOI)上，在某些其它例子中半導(dǎo)體薄膜通過襯底被懸或保持在兩端處于空洞狀態(tài)(SON)，并且在另一些例子中半導(dǎo)體薄膜具有以一末端連接到襯底的凸出部分。
如果晶體管是形成在半導(dǎo)體襯底上的體MOS晶體管，通過連接一阱到柵電極并且如果晶體管是部分耗盡SOI MOS晶體管，通過連接一體到柵電極時(shí)，動(dòng)態(tài)閾值電壓控制方法是可以實(shí)現(xiàn)的，以便柵電極作為信號(hào)輸入端(參考文獻(xiàn)1F.Assadeargi等人的“用于超低電壓工作的動(dòng)態(tài)閾值電壓MOSFET(DTMOS)”AIEEE電子器件通訊(AIEEE Electron Device Letters)，15卷，12期，第510-512頁，1994年12月)。
術(shù)語部分耗盡的SOI，簡略為PD SOI，是指其中耗盡層僅部分地伸展在其半導(dǎo)體薄膜的深度方向以給其一中性區(qū)的SOI。“體(body)”是用于其中形成溝道的上述半導(dǎo)體薄膜的簡稱。
另一方面，其中厚度和雜質(zhì)濃度的結(jié)合以便耗盡層覆蓋半導(dǎo)體薄膜的整個(gè)深度的SOI被稱為FD(完全耗盡的)SOI。在FDSOI中，在一定的柵極電壓范圍內(nèi)，在柵極下面的體對(duì)于整個(gè)深度被耗盡以便提供不中性的區(qū)域。因此，不像體MOS和PDSOIMOS，連接體到柵極并且輸入ON信號(hào)到其上不能更有助于FDSOI控制晶體管閾值電壓地絕對(duì)值。這是因?yàn)楫?dāng)體被耗盡時(shí)，在源區(qū)和形成溝道的體的部分之間的正向偏置是難以實(shí)現(xiàn)的。
關(guān)于通過柵絕緣膜在兩導(dǎo)電柵極之間夾著一半導(dǎo)體構(gòu)成的絕緣柵晶體管的一項(xiàng)專利在U.K.(英國)于1935年被授予給O.Heil。然而，它沒有提及或甚至暗示具有這種結(jié)構(gòu)的晶體管作為微溝道晶體管是有利的。
相反，第一次在記載中，發(fā)明人推薦其中完全耗盡的(FD)半導(dǎo)體薄膜夾在第一導(dǎo)電柵極和具有柵絕緣膜的第三導(dǎo)電柵極之間的晶體管結(jié)構(gòu)，在記錄中第一次作為克服單個(gè)柵極MOS晶體管小型化的限制的方法在最近幾年應(yīng)用到實(shí)踐中。發(fā)明人給具有這種結(jié)構(gòu)的晶體管命名為XMOS晶體管(參考文獻(xiàn)2Sekigawa、YHayashi、K.Ishii、S.Fujita的“用于3D-IC”的MOS晶體管，關(guān)于固態(tài)器件和材料的第17次會(huì)議，東京，1985年，最終綱要和最近的新聞?wù)狝17thConference on Solid State Devices and Materials，C-3-9 LN，第14-16頁。參考文獻(xiàn)3Hayashi的“在未來0.025μm的時(shí)期有效的器件設(shè)計(jì)的指南A Guideto Device Design Effective in the Coming Age of 0.025μm”，Nikkei Microdevice1988年7月，第121-125頁。)。近來，許多人發(fā)表了以雙柵MOS晶體管命名的微型化研究的成果。
具有這種結(jié)構(gòu)的晶體管利用第三導(dǎo)電柵極的電位可以改變從第一柵極觀測到的柵極閾值電壓是公知的。然而，當(dāng)?shù)谌龑?dǎo)電柵極的電位被固定時(shí)，亞閾的傾斜增加并且ON-OFF轉(zhuǎn)變電壓變大給這些晶體管帶來不良的開關(guān)效率的缺陷。此外，通過第三導(dǎo)電柵極電位單獨(dú)地控制閾值電壓的方法具有閾值電壓可變范圍受到很大限制的缺陷。這種方法的另一個(gè)問題是，當(dāng)應(yīng)用到其中第三導(dǎo)電柵極設(shè)置在半導(dǎo)體薄膜的背面的SOI結(jié)構(gòu)和類似的結(jié)構(gòu)時(shí)，該方法需要用于從每個(gè)晶體管的第三導(dǎo)電柵極中引出電連接布線的額外的面積和工藝步驟。

發(fā)明內(nèi)容
考慮到上述的問題而產(chǎn)生本發(fā)明，并且因此本發(fā)明的一個(gè)目的是提供一種技術(shù)，用于通過電子控制從當(dāng)FDSOI晶體管處在不工作狀態(tài)時(shí)的柵極閾值電壓變化到當(dāng)其處在工作狀態(tài)時(shí)柵極閾值電壓，以及一種體現(xiàn)該技術(shù)的晶體管。本發(fā)明的另一個(gè)目的是提供一種技術(shù)，用于如以雙柵MOS晶體管為代表的，其中耗盡的半導(dǎo)體薄膜通過柵絕緣膜夾在第一導(dǎo)電柵極和第三導(dǎo)電柵極之間的絕緣柵晶體管，它可以電子控制柵極閾值電壓而不改變第三導(dǎo)電柵極的電位，以及提供這樣的晶體管。
從而，根據(jù)本發(fā)明，如在圖1的截面圖的例子中所示，絕緣柵晶體管由以下構(gòu)成具有第一主表面101和面對(duì)第一主表面的第二主表面102的半導(dǎo)體薄膜100；形成在半導(dǎo)體薄膜的第一主表面上的第一柵絕緣膜210；形成在第一柵絕緣膜上的第一導(dǎo)電柵極310；通過第一導(dǎo)電柵極彼此面對(duì)的第一半導(dǎo)體區(qū)110和第二半導(dǎo)體區(qū)120，它們同第一導(dǎo)電柵極絕緣、和半導(dǎo)體薄膜110接觸并且具有第一導(dǎo)電類型；具有相反導(dǎo)電類型并且與半導(dǎo)體薄膜接觸的第三半導(dǎo)體區(qū)(未示出)。進(jìn)一步，在半導(dǎo)體薄膜100中，其中第一導(dǎo)電柵極電位引起在第一主表面101和第二主表面102之間，第一導(dǎo)電柵下的第一和第二半導(dǎo)體區(qū)之間的載流子耗盡，存在一種被采用的方法，其中相反導(dǎo)電類型的載流子2從相反導(dǎo)電類型的第三半導(dǎo)體區(qū)被注入到薄膜中之后，接下來第一電位被施加到導(dǎo)電柵極用于引起夾在第一半導(dǎo)體區(qū)和第二半導(dǎo)體區(qū)之間的半導(dǎo)體薄膜的表面上的第一導(dǎo)電類型的溝道。
未在圖1中示出的第三半導(dǎo)體區(qū)，例如，設(shè)定的位置以便具有與在圖面垂直的方向上延伸的半導(dǎo)體薄膜100的延伸部分的接觸。在圖1中半導(dǎo)體薄膜100被具有形成在其表面上的絕緣層20的襯底10支持。在大多數(shù)情況下，襯底10由硅形成并且絕緣層20是氧化硅膜。具有在其表面上的絕緣層的支持襯底被稱為絕緣襯底。完全由絕緣材料形成的絕緣襯底，例如石英襯底，也可以作為支持襯底。可供選擇的結(jié)構(gòu)(將遲后在實(shí)施例中描述)在于半導(dǎo)體薄膜的一個(gè)末端，或者是第一半導(dǎo)體區(qū)、第二半導(dǎo)體區(qū)或第三半導(dǎo)體區(qū)的末端，被襯底支持。
根據(jù)本發(fā)明的第二種方法，另一方面，從第一導(dǎo)電柵極觀測到的柵極閾值電壓通過在固定周期內(nèi)控制在半導(dǎo)體薄膜中積累的相反導(dǎo)電類型的載流子的總量被控制，載流子的總量是通過從相反導(dǎo)電類型的第三半導(dǎo)體區(qū)向夾在第一半導(dǎo)體區(qū)和第二半導(dǎo)體區(qū)之間的部分半導(dǎo)體薄膜供給相反導(dǎo)電類型的載流子而獲得，或者通過將那些載流子吸收到第三半導(dǎo)體區(qū)中而獲得。這種方法適合于通過柵絕緣膜在第一導(dǎo)電柵極和第三導(dǎo)電柵極之間夾住耗盡的半導(dǎo)體薄膜而構(gòu)成的絕緣柵晶體管。
將在向其中注入相反導(dǎo)電類型的載流子的半導(dǎo)體薄膜中引起第一導(dǎo)電類型的溝道所需的柵極電壓減少相應(yīng)于相反導(dǎo)電類型的注入的載流子或電荷的數(shù)目的水平。這意味著柵極閾值電壓等效地朝下降邊改變。如果柵極閾值電壓在增強(qiáng)類型的范圍內(nèi)變化，這意味著柵極閾值電壓的絕對(duì)值下降。
在本發(fā)明中，比半導(dǎo)體薄膜的雜質(zhì)濃度高的相反導(dǎo)電類型的第三半導(dǎo)體區(qū)被提供在半導(dǎo)體薄膜中以便向半導(dǎo)體薄膜中注入相反導(dǎo)電類型的載流子或從半導(dǎo)體薄膜中引出相反導(dǎo)電類型的載流子。當(dāng)?shù)谌雽?dǎo)體區(qū)和第一或第二半導(dǎo)體區(qū)被正向偏置時(shí)，相反導(dǎo)電類型的載流子被注入到半導(dǎo)體薄膜中。在注入之后，相反導(dǎo)電類型的載流子積累在半導(dǎo)體薄膜中，除非不斷地供給，否則積累的載流子的總量減少并且當(dāng)載流子的壽命終止時(shí)最終沒有剩余。
另一方面，依靠半導(dǎo)體薄膜的表面電位，通過加熱或通過高場效應(yīng)區(qū)中的雪崩倍增而產(chǎn)生的相反導(dǎo)電類型的載流子可以積累在半導(dǎo)體薄膜中并且改變從第一導(dǎo)電柵極觀測到的柵極閾值電壓。如果無意識(shí)積累的相反導(dǎo)電類型的這些載流子被從半導(dǎo)體薄膜中吸引到第三半導(dǎo)體區(qū)，柵極閾值電壓可被控制并且被設(shè)定到預(yù)期的水平。為了吸引載流子到第三半導(dǎo)體區(qū)，在第三半導(dǎo)體區(qū)和第一或第二半導(dǎo)體區(qū)之間基本上零偏置或相反偏置。
此外，本發(fā)明的方法和絕緣柵晶體管可以通過第三半導(dǎo)體區(qū)的電位控制柵極閾值電壓。當(dāng)應(yīng)用到通過柵絕緣膜在第一導(dǎo)電柵極和第三導(dǎo)電柵極之間夾住耗盡的半導(dǎo)體薄膜構(gòu)成的絕緣柵晶體管時(shí)，該方法通過利用相對(duì)于第三導(dǎo)電柵極的電位的第三半導(dǎo)體區(qū)的電位控制半導(dǎo)體薄膜中積累的相反導(dǎo)電類型的載流子的總量，可以穩(wěn)固地控制從第一導(dǎo)電柵極觀測到的柵極閾值電壓。


在附圖中圖1示出了本發(fā)明絕緣柵薄膜晶體管的柵極閾值電壓控制方法的原理的截面圖；圖2A和2B分別是根據(jù)本發(fā)明一個(gè)實(shí)施例的形成在SOI襯底上的絕緣柵薄膜晶體管的平面圖和及其的截面圖；圖3是本發(fā)明一個(gè)實(shí)施例的平面圖，其中第三半導(dǎo)體區(qū)夾在多個(gè)第二半導(dǎo)體區(qū)之間并且第二導(dǎo)電柵極從第一導(dǎo)電柵極連續(xù)；圖4是其中第三半導(dǎo)體區(qū)接觸夾在第一和第二半導(dǎo)體區(qū)之間的部分半導(dǎo)體薄膜、第二導(dǎo)電柵極從第一導(dǎo)電柵極延伸以及第二柵絕緣膜是和第一柵絕緣膜同樣的膜的本發(fā)明一個(gè)實(shí)施例的平面圖；圖5A和5B分別是當(dāng)本發(fā)明應(yīng)用到具有第一主表面?zhèn)壬系牡谝粚?dǎo)電柵極和第二主表面?zhèn)壬系牡谌龑?dǎo)電柵極的絕緣柵晶體管時(shí)的平面圖和截面圖；圖6是本發(fā)明應(yīng)用到COMS反相器的一個(gè)實(shí)施例的等效電路圖；圖7A和7B分別是圖6的反相器的平面圖和在圖7A的平面圖中沿著線X-X’截取的截面圖；以及圖8A到8G示出了在圖7A和7B中示出的實(shí)施例的制造工藝的流程圖。
具體實(shí)施例方式
實(shí)施模式作為有效地實(shí)現(xiàn)本發(fā)明的模式，第三半導(dǎo)體區(qū)的末端設(shè)置在相反導(dǎo)電類型的載流子可從夾在第一半導(dǎo)體區(qū)和第二半導(dǎo)體區(qū)之間的一部分半導(dǎo)體薄膜中擴(kuò)散的距離內(nèi)，以便從第三半導(dǎo)體區(qū)到形成溝道的部分半導(dǎo)體薄膜的傳送相反導(dǎo)電類型的載流子，或以便從這部分向第三半導(dǎo)體區(qū)吸引載流子。
另一種用于有效地實(shí)現(xiàn)本發(fā)明的晶體管的模式是如圖2A和2B所示的絕緣柵晶體管。在該晶體管中，半導(dǎo)體薄膜從夾在第一半導(dǎo)體區(qū)110和第二半導(dǎo)體區(qū)120之間的半導(dǎo)體薄膜部分103延伸到第三半導(dǎo)體區(qū)130。半導(dǎo)體薄膜的延伸部分用104作標(biāo)記。第二柵絕緣膜220形成在延伸部分104上，以及第二導(dǎo)電柵極320形成在第二柵絕緣膜220上。
圖2A是本發(fā)明上述實(shí)施例的平面圖，同時(shí)，圖2B是沿平面圖的線X-X’截取的截面圖。在圖2A和2B中，參考標(biāo)記10指示支持襯底，以及20指示用于使半導(dǎo)體薄膜同支持襯底絕緣的絕緣膜。113、123和133分別地表示連接到第一、第二和第三半導(dǎo)體區(qū)的布線接觸。第一柵絕緣膜用210作標(biāo)記，設(shè)置在布線下面的所謂的場絕緣膜用400作標(biāo)記以及設(shè)置在第一導(dǎo)電柵極上的絕緣膜用410作標(biāo)記。421表示用于使第一導(dǎo)電柵極和第二導(dǎo)電柵極絕緣的層間柵絕緣膜，以及413表示形成在第三半導(dǎo)體區(qū)和其它部分上的絕緣膜。313和323分別地指示連接到第一和第二導(dǎo)電柵極的布線接觸。
下面描述當(dāng)?shù)谝粚?dǎo)電類型是n型以及相反的導(dǎo)電類型是p型時(shí)晶體管的運(yùn)行。盡管標(biāo)記變化的方向是相反的，但在下面的描述中給出的原理和效果也將應(yīng)用到第一導(dǎo)電類型是p型的例子中。用于從接近零的低電位到第一正電位的轉(zhuǎn)變的ON電壓施加于第一導(dǎo)電柵極。但是首先，通過將第三p型半導(dǎo)體區(qū)設(shè)定為第二正電位和將第二導(dǎo)電柵極設(shè)定為接近零的低電位或負(fù)電位，在第二導(dǎo)電柵極下面的半導(dǎo)體薄膜中感應(yīng)p溝道，以便相反導(dǎo)電類型的載流子，也就是空穴，通過p溝道注入到在第一導(dǎo)電柵極下面的半導(dǎo)體薄膜中。
此時(shí)，這樣設(shè)置第二正電位以致在第二正電位和第二導(dǎo)電柵極的電位之間的電位差比相對(duì)于相反導(dǎo)電類型(在該例中的p溝道)的載流子的第二導(dǎo)電柵極的閾值電壓Vthr的絕對(duì)值大。如果第一導(dǎo)電類型的電位是接近零的低電位，空穴也注入并且分散在第一導(dǎo)電柵極下面的第一和第二半導(dǎo)體區(qū)之間的半導(dǎo)體薄膜中?？昭ㄔ谶B接成為n溝道漏區(qū)和n溝道源區(qū)的第一和第二半導(dǎo)體區(qū)的方向的垂直方向擴(kuò)散。用于縮短在具有寬溝道的n溝道的晶體管中注入空穴的時(shí)間的一種方法的例子是把第二半導(dǎo)體區(qū)分成兩部分并且在這兩部分之間設(shè)置第三半導(dǎo)體區(qū)，如圖3所示。在圖中的橫向方向可重復(fù)這種排布以便具有多個(gè)第三半導(dǎo)體區(qū)。
在圖3所示的實(shí)例中，第一導(dǎo)電柵極和第二導(dǎo)電柵極是連續(xù)的。圖2A和2B所示的結(jié)構(gòu)也能使用連續(xù)的第一導(dǎo)電柵極和第二導(dǎo)電柵極，可以幫助減少輸入端子的數(shù)目和晶體管所占用的面積。然而，當(dāng)?shù)谝粚?dǎo)電柵極和第二導(dǎo)電柵極是連續(xù)的時(shí)候，第三半導(dǎo)體區(qū)的電位范圍和用于注入相反導(dǎo)電類型載流子的連續(xù)柵極的電位范圍比當(dāng)使用獨(dú)立的柵極時(shí)要窄。可以通過將一層絕緣膜兼作為第一柵絕緣膜和第二柵絕緣膜來縮短制造工藝。
在圖2A中的第三半導(dǎo)體區(qū)接觸半導(dǎo)體薄膜的延伸部分。如圖4所示當(dāng)?shù)谌雽?dǎo)體區(qū)接觸夾在第一和第二半導(dǎo)體區(qū)之間的半導(dǎo)體薄膜的部分時(shí)，本發(fā)明的方法也能實(shí)行。然而，因?yàn)榈谌雽?dǎo)體區(qū)接觸到第一和第二半導(dǎo)體區(qū)的可能性很大，這種排布具有結(jié)電容增加的缺陷。
相反導(dǎo)電類型的載流子通過它從第三半導(dǎo)體區(qū)移動(dòng)的溝道處于在半導(dǎo)體薄膜的延伸部分104中。如果該溝道的部分摻雜具有第一導(dǎo)電類型的雜質(zhì)(在該例中半導(dǎo)體薄膜已經(jīng)摻雜了相反導(dǎo)電類型的雜質(zhì))或者在該溝道中形成高濃度雜質(zhì)部分，可以獲得防止相反導(dǎo)電類型的載流子流回到第三半導(dǎo)體區(qū)中的阻擋層。這樣，從第二導(dǎo)電柵極看到的相反導(dǎo)電類型載流子溝道的柵極閾值電壓轉(zhuǎn)換到增加的一側(cè)。
另一種用于有效地實(shí)現(xiàn)本發(fā)明的優(yōu)選的晶體管的模式是如圖5A和5B所示的絕緣柵晶體管。該晶體管的特征在于至少包括具有第一主表面101和面對(duì)第一主表面的第二主表面102的半導(dǎo)體薄膜(分為部分103和104)；
形成在半導(dǎo)體薄膜的第一主表面上的第一柵絕緣膜210；形成在第一柵絕緣膜上的第一導(dǎo)電柵極310；穿過第一導(dǎo)電柵極互相面對(duì)、與第一導(dǎo)電柵極絕緣、接觸半導(dǎo)體薄膜并且具有第一導(dǎo)電類型的第一半導(dǎo)體區(qū)110和第二半導(dǎo)體區(qū)120；具有相反導(dǎo)電類型并且和半導(dǎo)體薄膜接觸的第三半導(dǎo)體區(qū)130；形成在夾在第一半導(dǎo)體區(qū)和第二半導(dǎo)體區(qū)之間的半導(dǎo)體薄膜部分103的第二主表面上的第三柵極絕緣膜230；以及接觸第三柵極絕緣膜230的第三導(dǎo)電柵極330。
圖5A是上述實(shí)施例的平面圖，同時(shí)，圖5B是沿平面圖的線X-X’截取的截面圖。在圖5A和5B中，參考標(biāo)記10指示支持襯底以及20指示在支持襯底10的表面上的絕緣膜。113和123分別地表示連接到第一和第二半導(dǎo)體區(qū)的布線接觸。133表示連接到第三半導(dǎo)體區(qū)的布線接觸。設(shè)置在布線下面的所謂的場絕緣膜用400作標(biāo)記、設(shè)置在第一導(dǎo)電柵極上的絕緣膜用431作標(biāo)記、413表示形成在第三半導(dǎo)體區(qū)和其它部分上的絕緣膜以及設(shè)置在第三柵極導(dǎo)電膜上的絕緣膜用433作標(biāo)記。313指示連接到第一導(dǎo)電柵極的布線接觸。如果必要，還提供用333表示連接到第三導(dǎo)電柵極的布線接觸。圖5A和5B中所示的在特殊例子中的第三導(dǎo)電柵極330的長度足以達(dá)到第三半導(dǎo)體區(qū)，并且不是直接達(dá)到而是通過第三柵絕緣膜230達(dá)到的。然而，該長度也不是必須延伸到第三導(dǎo)電柵極。
為了更有效地實(shí)行本發(fā)明的上述實(shí)施例，第三半導(dǎo)體區(qū)的末端設(shè)置在相反導(dǎo)電類型的載流子可從半導(dǎo)體薄膜的一部分中擴(kuò)散的距離內(nèi)，該部分半導(dǎo)體薄膜是夾在第一半導(dǎo)體區(qū)和第二半導(dǎo)體區(qū)之間，以便可靠地運(yùn)送相反導(dǎo)電類型的載流子到在第一和第二半導(dǎo)體區(qū)之間的半導(dǎo)體薄膜的一部分中并且形成溝道。
在第三柵絕緣膜上的第三導(dǎo)電柵極可以延伸直到到達(dá)第三半導(dǎo)體區(qū)下面的區(qū)域。通過第三柵極下面引起的溝道或者耗盡層，相反導(dǎo)電類型的載流子從第三半導(dǎo)體區(qū)輸送到夾在第一和第二半導(dǎo)體區(qū)之間的半導(dǎo)體薄膜的部分中，或者從半導(dǎo)體薄膜的這部分中遷移到第三半導(dǎo)體區(qū)。
下面描述當(dāng)?shù)谝粚?dǎo)電類型是n型以及相反的導(dǎo)電類型是p型時(shí)晶體管的運(yùn)行。下面的描述中給出的原理和效果也將應(yīng)用到第一導(dǎo)電類型是p型的例子中，盡管符號(hào)變化的方向是相反的。當(dāng)?shù)诙雽?dǎo)體區(qū)的電位是0V和第三半導(dǎo)體區(qū)的電位是0V時(shí)，第一導(dǎo)電柵極的閾值電壓是Vth10以及相對(duì)于相反導(dǎo)電類型的載流子的第三導(dǎo)電柵極的閾值電壓是Vthr30(當(dāng)偏置條件是這樣時(shí)以致第一和第三導(dǎo)電柵極都達(dá)到精確的閾值電壓)。
例如，當(dāng)?shù)谌龑?dǎo)電柵極偏置以便閾值電壓設(shè)定到(Vthr30-1)V以及第三半導(dǎo)體區(qū)偏置以設(shè)定它的電壓V3到-1V時(shí)，第一導(dǎo)電柵極的柵極閾值電壓Vth1增加到Vth1-1。此后，第三半導(dǎo)體區(qū)的電壓V3改變到0V或改變到不引起大的電流流動(dòng)的到第二半導(dǎo)體區(qū)的正向電壓范圍內(nèi)。在這種情況下，第一導(dǎo)電柵極的柵極閾值電壓Vth1從Vth1_-1變化量由ΔVth1表示，并且ΔVth1表示為ΔV3*(k3*t1/(k1*t3+αd))。
在上面的表達(dá)式中，t1和k1分別是第一柵絕緣膜的厚度和介電常數(shù)，t3和k3分別是第三柵絕緣膜的厚度和介電常數(shù)，d表示半導(dǎo)體薄膜的厚度并且小于1，ΔV3表示V3的變化量，*表示乘號(hào)，以及/是除號(hào)。這表示第一導(dǎo)電柵極的柵極閾值電壓可以通過第三半導(dǎo)體區(qū)的電位改變而不改變第三導(dǎo)電柵極的電壓。
在常規(guī)的晶體管中，當(dāng)?shù)谌龑?dǎo)電柵極在使第三導(dǎo)電柵極的電壓超過Vthr30以及感應(yīng)更多的相反導(dǎo)電類型的載流子進(jìn)入半導(dǎo)體薄膜的方向(如果相反導(dǎo)電類型是p型時(shí)的負(fù)向方向)偏置時(shí)，從第一導(dǎo)電柵極看到的柵極閾值電壓幾乎不變。相反，本發(fā)明通過相反導(dǎo)電類型的第三半導(dǎo)體區(qū)的電位能擴(kuò)寬柵極閾值電壓的變化的范圍。
當(dāng)本發(fā)明的第三導(dǎo)電柵極在使第三導(dǎo)電柵極的電壓接近Vthr30或超過Vthr30以及感應(yīng)更多的相反導(dǎo)電類型的載流子進(jìn)入半導(dǎo)體薄膜的方向偏置時(shí)，通過用第三半導(dǎo)體區(qū)連接第一導(dǎo)電柵極和輸入信號(hào)到柵極也可能控制Vth。
如果在上述的實(shí)施例中由相反導(dǎo)電類型的半導(dǎo)體形成第三導(dǎo)電柵極，因?yàn)榛旌想妷涸诟袘?yīng)相反導(dǎo)電類型的載流子到半導(dǎo)體薄膜的第二主表面的方向，偏置第三導(dǎo)電柵極是不必要的。在晶體管不具有第三導(dǎo)電柵極的情況下，像現(xiàn)有技術(shù)那樣，通過從第一導(dǎo)電類型的半導(dǎo)體中形成柵極、從相反導(dǎo)電類型的半導(dǎo)體中形成溝道以及利用雜質(zhì)濃度很難設(shè)定柵極閾值電壓到增強(qiáng)側(cè)。這是因?yàn)?，在完全耗盡的SOI和SON中，半導(dǎo)體薄膜的摻雜濃度較低并且厚度較薄。
在這種情況下，由相反導(dǎo)電類型的半導(dǎo)體形成第一導(dǎo)電柵極可以容易地得到增強(qiáng)型變化。而且，如果第二導(dǎo)電柵極具有相反導(dǎo)電類型，安全地實(shí)施本發(fā)明的方法將更容易，因?yàn)橄喾磳?dǎo)電類型的載流子能容易地流進(jìn)第二導(dǎo)電柵極下面的半導(dǎo)體薄膜中，而不用對(duì)第二導(dǎo)電柵極施加與電源電壓的極性相反的電壓。作為優(yōu)選的導(dǎo)電柵極材料的半導(dǎo)體是硅或鍺化硅。特別地，p型鍺化硅給硅n溝道絕緣柵極晶體管帶來了優(yōu)選的閾值電壓。
實(shí)施例圖6是本發(fā)明一個(gè)實(shí)施例的CMOS反相器的等效電路圖。n溝道MOS晶體管和p溝道MOS晶體管的漏極端子分別用113n和113p作標(biāo)記。n溝道MOS晶體管和p溝道MOS晶體管的源極端子分別用123n和123p作標(biāo)記。133n和133p是晶體管的控制端子。313n和313p是晶體管的第一柵極端子。323n和323p是晶體管的第二柵極端子?？刂贫俗?33n和133p分別地連接到n溝道MOS晶體管和p溝道MOS晶體管的第三半導(dǎo)體區(qū)。在圖6中，IN表示輸入端子以及OUT表示輸出端子。Ctrl_n和Ctrl_p分別是n溝道和p溝道晶體管的Vth控制端子。電源電壓端子用Vdd作標(biāo)記，同時(shí)Vss表示用于低電源電壓的端子，在數(shù)字電路中，低電源電壓通常具有地電位。
圖7A和7B示出了由圖6的電路建立半導(dǎo)體集成電路的例子。圖7A是該集成電路的平面圖。圖7B是沿著圖7A中線X-X’的截面圖。
參考標(biāo)記10指示支持襯底，在該例中，支持襯底是n型硅<100>面的高電阻晶片。具有100nm厚度的硅氧化膜用20作標(biāo)記。103n和103p分別表示n溝道MOS晶體管和p溝道MOS晶體管的半導(dǎo)體薄膜的部分。半導(dǎo)體薄膜部分103n和103p在厚度上各自大約是30nm并且形成溝道。104n和104p分別表示n溝道和p溝道MOS晶體管的半導(dǎo)體薄膜的延伸部分，并且延伸部分104n和104p用作相反導(dǎo)電類型的載流子的溝道。110n和110p表示晶體管的漏區(qū)(第一半導(dǎo)體區(qū))。120n和120p是晶體管的源區(qū)(第二半導(dǎo)體區(qū))。130n和130p是晶體管的第三半導(dǎo)體區(qū)并且具有相反的導(dǎo)電類型。210n和210p是晶體管的第一柵極氮氧化物膜并且各自具有2.7nm的厚度。220n和220p是晶體管的第二柵極氮氧化物膜。310n和320n是n溝道晶體管的連續(xù)的第一和第二導(dǎo)電柵極。310p和320p是p溝道晶體管的連續(xù)的第一和第二導(dǎo)電柵極。第一導(dǎo)電柵極在長度上各自是100nm，在該實(shí)施例中，由硅薄膜或鍺化硅薄膜的疊層形成。第一、第二和第三半導(dǎo)體區(qū)包括通過外延生長形成在半導(dǎo)體薄膜上的半導(dǎo)體膜。
下面參考圖8A到8G和圖7B描述該實(shí)施例的制造步驟。
(a)高電阻的硅晶片用作支持襯底10以及具有大約100nm厚度的硅氧化膜20和具有大約4×1017atoms/cc(原子/立方厘米)且其層厚約為35nm的n型雜質(zhì)濃度的硅薄膜100形成在襯底上用以制備SOI襯底。
(b)在上面得到的SOI上，通過熱氧化生長直到其達(dá)到大約7nm厚度的氧化膜41以及通過CVD在氧化膜41上形成大約50nm厚度的氮化硅膜42。然后，通過公知的光刻技術(shù)形成光刻膠圖形51用以留下在晶體管區(qū)的硅薄膜的部分。
(c)利用光刻膠圖形51作掩模，在提供相對(duì)于硅氧化膜的選擇比率的蝕刻條件下刻蝕氮化硅膜。然后去除光刻膠圖形并且清洗襯底表面。通過去除氮化硅膜而被暴露的硅氧化膜的暴露表面在高溫氧化下被氧化直到氧化硅膜401生長到大約60nm的厚度。通過該步驟，硅薄膜100分割成各個(gè)制作晶體管的部分?？蛇x擇的，公知的STI(shallow trench isolation淺溝槽隔離)技術(shù)可用來分割硅薄膜。
用熱磷酸基蝕刻劑去除氮化硅膜42以及用緩沖氫氟酸基蝕刻劑去除氧化硅膜41用以暴露硅薄膜100的表面。通過熱氧化在硅薄膜100的表面形成2.7nm厚度的氧化硅膜200。此后，通過從氮?dú)狻錃饣螂瘹獾牡入x子體向襯底表面引入氮原子團(tuán)并且設(shè)定襯底溫度為400℃，在5-7％的氮化比率下使用ECR(Electron Cyclotron Resonance電子回旋共振)、ICP(Inductively Coupled Plasma感應(yīng)耦合等離子體)、或者其它高密度等離子體設(shè)備作表面氮化。然后襯底在高純度氮?dú)鈿夥障罗D(zhuǎn)移并且在氮?dú)庵?00℃的溫度進(jìn)行熱處理用于退火表面缺陷。氮化的氧化硅膜用作第一和第二柵氧化膜。
(d)接下來，通過淀積形成導(dǎo)電柵極薄膜300。首先淀積大約10nm的純硅形成純硅薄膜301。然后，通過淀積形成厚度為200nm的含有大約60％的鍺并且摻雜硼的鍺化硅薄膜302。然后淀積大約50nm厚度的硼摻雜硅形成硼摻雜硅薄膜303。利用的材料氣體是甲硅烷(SiH4)、鍺烷(GeH4)和乙硼烷(B2H6)。在其上形成大約100nm厚度的氮化硅膜43。
通過淀積形成最初的純硅薄膜是為了接下來形成的鍺化硅薄膜的組分均勻化并且使微膜厚度的分布平坦。在下面的制造步驟中通過溫度和時(shí)間在膜中擴(kuò)散鍺和硼。因此柵極導(dǎo)電膜的電特性可以認(rèn)作是硼摻雜鍺化硅的電特性。
使用如ArF印刷術(shù)和電子束印刷術(shù)的公知技術(shù)用于具有大約100nm的柵長度的導(dǎo)電柵極的光刻膠圖形形成在上述的氮化硅膜/導(dǎo)電柵極薄膜上。在通過RIE技術(shù)以光刻膠圖形用作掩模順次蝕刻氮化硅膜、硅膜、鍺化硅膜和硅膜。
通過光刻版形狀的光刻膠膜和氮化硅膜/導(dǎo)電柵極薄膜被用作選擇掩模，以便通過在低加速電壓(對(duì)于硼大約是4KeV、對(duì)于砷大約是15KeV)下的離子注入選擇地形成n型漏區(qū)(114n)的擴(kuò)展區(qū)、源區(qū)(124n)的擴(kuò)展區(qū)、n型第三區(qū)(134p)的擴(kuò)展區(qū)、p型漏區(qū)(114p)的擴(kuò)展區(qū)、源區(qū)(124p)的擴(kuò)展區(qū)和p型第三區(qū)(134n)的擴(kuò)展區(qū)。在離子注入中，設(shè)定劑量(大約3×1013)以便得到大約1019atoms/cc(原子/立方厘米)的雜質(zhì)濃度。
(e)利用公知的柵極側(cè)壁絕緣膜工藝，各具有大約40nm厚度的絕緣膜側(cè)壁403形成在第一和第二柵極的側(cè)面。對(duì)源區(qū)和漏區(qū)部分表面上的氧化膜進(jìn)行濕刻蝕用于給硅薄膜表面形成氫終止面。此后，具有大約70nm厚度的晶態(tài)硅層105通過選擇外延技術(shù)選擇地生長在用作漏區(qū)(110n和110p)、源區(qū)(120n和120p)和第三半導(dǎo)體區(qū)(130p和130n)的半導(dǎo)體薄膜100的部分上。
(f)通過光刻版形狀的光刻膠膜和絕緣膜側(cè)壁403被用作砷和硼的離子注入的掩模，用于形成n溝道漏區(qū)(110n)和源區(qū)(120n)、p溝道第三半導(dǎo)體區(qū)(n型)(130p)、p溝道漏區(qū)(110p)和源區(qū)(120p)、以及n溝道第三半導(dǎo)體區(qū)(p型)(130n)。雜質(zhì)離子不僅引入到由選擇外延生長形成的結(jié)晶硅層而且引入到下層SOI半導(dǎo)體薄膜部分中。在注入中，設(shè)定砷的劑量以便獲得大約1021atoms/cc(原子/立方厘米)的雜質(zhì)濃度以及設(shè)定硼的劑量為一定的值以便得到大約1020atoms/cc(原子/立方厘米)的雜質(zhì)濃度。
(g)用熱磷酸等對(duì)導(dǎo)電柵極薄膜(300)上的氮化硅膜43進(jìn)行濕腐蝕。然后清洗表面，利用蒸發(fā)淀積鎳到大約20nm的厚度，接著進(jìn)行燒結(jié)。在絕緣膜上的沒有發(fā)生反應(yīng)的鎳用酸腐蝕掉留下鎳化硅層。通過高溫?zé)Y(jié)，硅化物層110n和110p形成在漏區(qū)上。同時(shí)，硅化物層120n和120p形成在源區(qū)上、硅化物層130n和130p形成在第三半導(dǎo)體區(qū)以及硅化物層310n、320n、310p和320p形成在柵極上。
在表面上用CVD形成氧化硅膜作為布線層間絕緣膜440。按照需要在膜中開出接觸孔以及用氮化鈦、鎢或類似的材料形成接觸插塞500。然后利用蒸發(fā)形成鋁薄膜。用光刻和RIE(反應(yīng)離子蝕刻)形成布線圖形以獲得第一層布線600(此處，達(dá)到圖7B的狀態(tài))。此后，按需要形成由銅線或類似的材料構(gòu)成的層間絕緣膜和多層布線，最終，形成鈍化層。
在像上述形成的CMOS電路中，當(dāng)?shù)谌雽?dǎo)體區(qū)的電壓是0V時(shí)，n溝道晶體管的柵極閾值電壓大約是0.23V以及p溝道晶體管的柵極閾值電壓大約是-0.2V。
在上述反相器電路的情況中，在時(shí)間到達(dá)10皮秒數(shù)量級(jí)之前，并且輸入信號(hào)從0V改變到Vdd時(shí)，如果0.4V和Vdd之間的電壓施加到n溝道晶體管的第三半導(dǎo)體區(qū)，甚至當(dāng)Vdd大約是0.4V左右時(shí)，n溝道晶體管的Vth變化到大約0V，并且獲得完全驅(qū)動(dòng)力。
另一方面，當(dāng)輸入信號(hào)從Vdd改變到0V時(shí)，在達(dá)到完成輸入信號(hào)的改變的10皮秒數(shù)量級(jí)之前，(Vdd-0.4)V和0V之間的電壓施加到p溝道晶體管的第三半導(dǎo)體區(qū)。從而，p溝道晶體管的Vth大約在0V并且獲得充分的驅(qū)動(dòng)力。
相反導(dǎo)電類型的載流子通過溝道移至第三半導(dǎo)體區(qū)，該溝道在半導(dǎo)體薄膜的延伸部分104中。如果此溝道的一部分摻雜具有第一導(dǎo)電類型(在該例中，半導(dǎo)體薄膜已經(jīng)摻雜相反導(dǎo)電類型的雜質(zhì))的雜質(zhì)或一個(gè)高濃度雜質(zhì)區(qū)形成在該溝道上，就可獲得用于防止相反導(dǎo)電類型的載流子回流至第三半導(dǎo)體區(qū)的阻擋層。通過這種方法，從第二導(dǎo)電柵極觀測到的相反導(dǎo)電類型載流子溝道的柵極閾值電壓變換到增強(qiáng)的一側(cè)。
在上述的實(shí)施例中，代替p型第三區(qū)的延伸區(qū)134n，具有不同雜質(zhì)濃度(在該例中，是較高的雜質(zhì)濃度)的部分可以通過在n溝道MOS晶體管的半導(dǎo)體薄膜延伸部分的空穴的溝道中具有設(shè)定在大約3×1012離子/cm2的劑量的砷注入形成。這樣設(shè)定相對(duì)于空穴到大約-0.4V的柵極閾值電壓，因此，與形成相對(duì)于空穴的半導(dǎo)體薄膜部分的第一溝道的柵極閾值電壓相比，其朝增加的一側(cè)變換。這樣形成了阻擋空穴注入到形成半導(dǎo)體薄膜的第一溝道中的阻擋層，并且通過感應(yīng)n溝道的第一導(dǎo)電柵極的電壓，空穴不再退回到第三半導(dǎo)體區(qū)130p。
在上述的實(shí)施例中，n溝道MOS晶體管的導(dǎo)電柵極由p型硅形成并且形成n型MOS晶體管的半導(dǎo)體薄膜部分的第一溝道具有n型導(dǎo)電和4×1017離子/cm3的雜質(zhì)濃度，同時(shí)，p溝道MOS晶體管的導(dǎo)電柵極由n型硅形成并且形成p型MOS晶體管的半導(dǎo)體薄膜部分的第一溝道具有p型導(dǎo)電和4×1017離子/cm3的雜質(zhì)濃度。當(dāng)?shù)谌雽?dǎo)體區(qū)的電位是0V時(shí)，這樣設(shè)定用于n溝道晶體管的柵極閾值電壓到0.48V并且用于p溝道晶體管的柵極閾值電壓到-0.48V。在輸入柵極信號(hào)以前，通過施加于n溝道晶體管的第三半導(dǎo)體區(qū)的電壓等于或高于0.4V并且施加于p溝道晶體管的第三半導(dǎo)體區(qū)的電壓等于或小于(Vdd-0.4)V時(shí)，柵極閾值電壓的絕對(duì)值變?yōu)榇蠹s0.1V。從而，即使當(dāng)電源電壓大約是0.6V時(shí)，也可獲得具有很小漏電流的高速度CMOSLSI。
另一方面，在圖5A和5B中，如果第一導(dǎo)電柵極由n型硅形成并且第三導(dǎo)電柵極由p型硅形成，那么n溝道晶體管的Vth大約是0.25V并且p溝道晶體管的Vth大約是-0.25V。當(dāng)?shù)谝粚?dǎo)電柵極由p型硅形成并且第三導(dǎo)電柵極由n型硅形成時(shí)，那么n溝道晶體管的Vth也大約是0.25V并且p溝道晶體管的Vth也大約是-0.25V。以這種方式設(shè)計(jì)電路可以利用第三半導(dǎo)體區(qū)的電位穩(wěn)定地控制半導(dǎo)體薄膜中相反導(dǎo)電類型載流子的濃度。
當(dāng)?shù)谌雽?dǎo)體區(qū)對(duì)于源區(qū)的電位是0V時(shí)，Vth的絕對(duì)值差不多是0.25V，同時(shí)，如果電位是0.4V時(shí)，Vth的絕對(duì)值是0.05V。電子控制可能與用于施加控制信號(hào)到第三半導(dǎo)體區(qū)而設(shè)定的時(shí)間間隔無關(guān)。半導(dǎo)體薄膜的雜質(zhì)濃度希望為零。半導(dǎo)體薄膜的預(yù)期厚度是柵極長度的1/3或更短，以便避免穿通。特別地，如果柵極的長度是20nm，半導(dǎo)體薄膜的厚度預(yù)期是7nm或更低。可類似地預(yù)期柵絕緣膜、第一柵絕緣和第三柵絕緣膜是其表面被氮化的2nm厚的氧化硅膜。在電源電壓是0.4V處，由該實(shí)施例的晶體管構(gòu)成的反相器、NAND或者NOR電路的待機(jī)電流很小而驅(qū)動(dòng)電流很大。
在上述的實(shí)施例中，被施加到第三半導(dǎo)體區(qū)的控制信號(hào)可以通過上游兩級(jí)的反相器、NOR或NAND的輸出驅(qū)動(dòng)。如果來自p溝道和n溝道晶體管的第三半導(dǎo)體區(qū)的布線相連接，那么反相器或類似器件的Vth可以由控制信號(hào)控制。
當(dāng)由多個(gè)晶體管構(gòu)成的電路組作為組被控制時(shí)，來自組中的n溝道晶體管的第三半導(dǎo)體區(qū)的布線互相連接并且來自組中的p溝道晶體管的第三半導(dǎo)體區(qū)的布線互相連接。一個(gè)控制信號(hào)提供給n溝道晶體管的連接布線上以及另一個(gè)控制信號(hào)提供給p溝道晶體管的連接布線上用于控制待機(jī)電源和電路的開關(guān)速度。
在本發(fā)明中，除硅單晶薄膜半導(dǎo)體薄膜還可以是鍺化硅單晶薄膜或者是應(yīng)變硅/鍺化硅疊層。除氧化硅膜外柵極絕緣膜還可以是氮氧化硅膜、氮化硅膜、氧化鋁膜、氧化鉿膜、氧化硅-鉿混合膜、氧化鋯膜、或氧化硅-鋯混合膜。除多晶硅膜或鍺化硅膜外導(dǎo)電柵極還可以是鎢膜、氮化鈦膜、或鈦/氮化鈦疊層。第一、第二和第三半導(dǎo)體區(qū)不僅可以形成在半導(dǎo)體薄膜中也可以形成在半導(dǎo)體薄膜的頂部，并且金屬硅化物或金屬薄膜可以附加在其上用以形成一疊層。由此對(duì)于所屬領(lǐng)域的技術(shù)人員可以很容易地在可修改的范圍內(nèi)實(shí)現(xiàn)本發(fā)明。
在本說明書中第一、第二和第三半導(dǎo)體區(qū)被描述為與半導(dǎo)體薄膜“接觸”。這種接觸狀態(tài)可以由引入雜質(zhì)原子到半導(dǎo)體薄膜并在膜中形成第一、第二和第三半導(dǎo)體區(qū)而獲得，或通過淀積在半導(dǎo)體薄膜上形成第一第二和第三半導(dǎo)體區(qū)而獲得。
本發(fā)明可以同時(shí)應(yīng)用到PDSOI和FDSOI，并且當(dāng)應(yīng)用到PDSOI時(shí)，本發(fā)明能提供現(xiàn)有技術(shù)很難得到的效果。
本發(fā)明不僅可以電子學(xué)方法控制PDSOI和體絕緣柵晶體管的Vth還可以電子學(xué)方法控制FDSOI和FDSON絕緣柵晶體管的Vth。
此外，本發(fā)明能擴(kuò)大雙柵絕緣柵晶體管的柵極閾值電壓的電子控制的范圍，可以在常規(guī)MOS晶體管的小型化的限制以外進(jìn)一步微型化。如果雙柵絕緣柵晶體管的第三導(dǎo)電柵極位于下部分中，那么柵極閾值電壓可以僅通過改變第三半導(dǎo)體區(qū)的電位得到控制，而不用建立從第三導(dǎo)電柵極到每一個(gè)晶體管的連接。
由于在FDSOI中比在PDSOI中以更低的半導(dǎo)體薄膜的雜質(zhì)濃度引入溝道，本發(fā)明可以電子學(xué)方法控制具有較大溝道遷移率的晶體管的Vth。
根據(jù)本發(fā)明，僅當(dāng)注入相反導(dǎo)電類型的載流子時(shí)，電流從第三半導(dǎo)體區(qū)流通，并且在穩(wěn)定狀態(tài)下必要的電流水平大約是載流子復(fù)合電流。具有由相反導(dǎo)電類型形成的本發(fā)明的導(dǎo)電柵極，待機(jī)柵極閾值電壓可以設(shè)定遠(yuǎn)離在增強(qiáng)側(cè)。這樣可以使絕緣柵晶體管，甚至是完全耗盡SOI晶體管同時(shí)具有較大的ON電流和小的OFF電流成為可能。
權(quán)利要求
1.一種控制絕緣柵晶體管的方法，該絕緣柵晶體管包括具有第一主表面和面對(duì)第一主表面的第二主表面的半導(dǎo)體薄膜；形成在半導(dǎo)體薄膜的第一主表面上的第一柵絕緣膜；形成在第一柵絕緣膜上的第一導(dǎo)電柵極；穿過第一導(dǎo)電柵極互相面對(duì)、同第一導(dǎo)電柵極絕緣、接觸半導(dǎo)體薄膜并且具有第一導(dǎo)電類型的第一半導(dǎo)體區(qū)和第二半導(dǎo)體區(qū)；具有相反導(dǎo)電類型并且與半導(dǎo)體薄膜接觸的第三半導(dǎo)體區(qū)，該半導(dǎo)體薄膜具有這樣的厚度和雜質(zhì)濃度關(guān)系，以便第一導(dǎo)電柵極電位引起在第一導(dǎo)電柵極下的第一和第二半導(dǎo)體區(qū)之間在第一主表面和第二主表面之間的載流子的耗盡，該方法包括從相反導(dǎo)電類型的第三半導(dǎo)體區(qū)向薄膜中注入相反導(dǎo)電類型的載流子；并且接著第一電位被施加到導(dǎo)電柵極，用于在夾在第一半導(dǎo)體區(qū)和第二半導(dǎo)體區(qū)之間的半導(dǎo)體薄膜的表面上引起第一導(dǎo)電類型的溝道。
2.一種控制絕緣柵晶體管的方法，該絕緣柵晶體管包括具有第一主表面和面對(duì)第一主表面的第二主表面的半導(dǎo)體薄膜；形成在半導(dǎo)體薄膜的第一主表面上的第一柵絕緣膜；形成在第一柵絕緣膜上的第一導(dǎo)電柵極；穿過第一導(dǎo)電柵極互相面對(duì)、同第一導(dǎo)電柵極絕緣、接觸半導(dǎo)體薄膜并且具有第一導(dǎo)電類型的第一半導(dǎo)體區(qū)和第二半導(dǎo)體區(qū)；具有相反導(dǎo)電類型并且與半導(dǎo)體薄膜接觸的第三半導(dǎo)體區(qū)，該半導(dǎo)體薄膜具有這樣的厚度和雜質(zhì)濃度關(guān)系，以便第一導(dǎo)電柵極電位引起在第一導(dǎo)電柵極下的第一和第二半導(dǎo)體區(qū)之間在第一主表面和第二主表面之間的載流子的耗盡，該方法包括從相反導(dǎo)電類型的半導(dǎo)體薄膜中吸收相反導(dǎo)電類型的載流子到第三半導(dǎo)體區(qū)，用于控制柵極閾值電壓到預(yù)期的水平。
3.一種應(yīng)用權(quán)利要求1或2的方法的絕緣柵晶體管，其中，第三半導(dǎo)體區(qū)的末端設(shè)置在其中相反導(dǎo)電類型的載流子從半導(dǎo)體薄膜的一部分中擴(kuò)散的距離內(nèi)，該半導(dǎo)體薄膜的一部分夾在第一半導(dǎo)體區(qū)和第二半導(dǎo)體區(qū)之間。
4.一種應(yīng)用權(quán)利要求1或2的方法的絕緣柵晶體管，其中，半導(dǎo)體薄膜從半導(dǎo)體薄膜的一部分延伸到相反導(dǎo)電類型的第三半導(dǎo)體區(qū)，該半導(dǎo)體薄膜的一部分夾在第一半導(dǎo)體區(qū)和第二半導(dǎo)體區(qū)之間，以及其中，第二柵絕緣膜形成在半導(dǎo)體薄膜的延伸部分上并且第二導(dǎo)電柵極設(shè)置在第二柵絕緣膜上。
5.根據(jù)權(quán)利要求4的絕緣柵晶體管，其中，第一導(dǎo)電柵極和第二導(dǎo)電柵極是連續(xù)的。
6.根據(jù)權(quán)利要求4的絕緣柵晶體管，其中，第三半導(dǎo)體區(qū)與該半導(dǎo)體薄膜的一部分接觸，該半導(dǎo)體薄膜的一部分夾在第一半導(dǎo)體區(qū)和第二半導(dǎo)體區(qū)之間，以及其中，第二柵絕緣膜和第二導(dǎo)電柵極是同第一柵絕緣膜和第一導(dǎo)電柵極一樣的膜。
7.根據(jù)權(quán)利要求4的絕緣柵晶體管，其中，具有多個(gè)面對(duì)第一半導(dǎo)體區(qū)的第二半導(dǎo)體區(qū)，以及其中，第三半導(dǎo)體區(qū)設(shè)置在多個(gè)第二半導(dǎo)體區(qū)之間。
8.一種應(yīng)用權(quán)利要求1或2的方法的絕緣柵晶體管，其中，絕緣柵晶體管包括形成在半導(dǎo)體薄膜的一部分的第二主表面上的第三柵絕緣膜，該半導(dǎo)體薄膜的一部分夾在第一半導(dǎo)體區(qū)和第二半導(dǎo)體區(qū)之間，以及其中，第三導(dǎo)電柵極與第三柵絕緣膜接觸。
9.一種絕緣柵晶體管，至少包括具有第一主表面和面對(duì)第一主表面的第二主表面的半導(dǎo)體薄膜；形成在半導(dǎo)體薄膜的第一主表面上的第一柵絕緣膜；形成在第一柵絕緣膜上的第一導(dǎo)電柵極；穿過第一導(dǎo)電柵極互相面對(duì)、同第一導(dǎo)電柵極絕緣、接觸半導(dǎo)體薄膜并且具有第一導(dǎo)電類型的第一半導(dǎo)體區(qū)和第二半導(dǎo)體區(qū)；具有相反導(dǎo)電類型并且與半導(dǎo)體薄膜接觸的第三半導(dǎo)體區(qū)；形成在半導(dǎo)體薄膜的一部分的第二主表面上的第三柵絕緣膜，該半導(dǎo)體薄膜的一部分夾在第一半導(dǎo)體區(qū)和第二半導(dǎo)體區(qū)之間；以及與第三柵絕緣膜接觸的第三導(dǎo)電柵極，其中，第三半導(dǎo)體區(qū)的末端設(shè)置在其中相反導(dǎo)電類型的載流子從半導(dǎo)體薄膜的一部分中擴(kuò)散的距離內(nèi)，該半導(dǎo)體薄膜的一部分夾在第一半導(dǎo)體區(qū)和第二半導(dǎo)體區(qū)之間，以及其中，從第一導(dǎo)電柵極觀測到的柵閾值電壓通過第三半導(dǎo)體區(qū)的電位控制。
10.一種絕緣柵晶體管，至少包括具有第一主表面和面對(duì)第一主表面的第二主表面的半導(dǎo)體薄膜；形成在半導(dǎo)體薄膜的第一主表面上的第一柵絕緣膜；形成在第一柵絕緣膜上的第一導(dǎo)電柵極；穿過第一導(dǎo)電柵極互相面對(duì)、同第一導(dǎo)電柵極絕緣、接觸半導(dǎo)體薄膜并且具有第一導(dǎo)電類型的第一半導(dǎo)體區(qū)和第二半導(dǎo)體區(qū)；具有相反導(dǎo)電類型并且與半導(dǎo)體薄膜接觸的第三半導(dǎo)體區(qū)；形成在半導(dǎo)體薄膜的一部分的第二主表面上的第三柵絕緣膜，該半導(dǎo)體薄膜的一部分夾在第一半導(dǎo)體區(qū)和第二半導(dǎo)體區(qū)之間；以及與第三柵絕緣膜接觸的第三導(dǎo)電柵極，其中，第三導(dǎo)電柵極延伸直到其部分地與第三半導(dǎo)體區(qū)重疊，第三柵絕緣膜夾在其間，以便從第一導(dǎo)電柵極觀測到的柵閾值電壓通過第三半導(dǎo)體區(qū)的電位控制。
11.根據(jù)權(quán)利要求3、4、5、6、7、8、9或10的絕緣柵晶體管，其中，半導(dǎo)體薄膜形成在絕緣襯底上。
12.根據(jù)權(quán)利要求8、9或10的絕緣柵晶體管，其中，支持半導(dǎo)體薄膜的襯底的表面部分作為第三導(dǎo)電柵極。
13.根據(jù)權(quán)利要求3、4、5、6、7、8、9或10的絕緣柵晶體管，其中，至少半導(dǎo)體薄膜的末端被襯底支持。
14.根據(jù)權(quán)利要求3、4、5、6、7、8、9、10、11、12或13的絕緣柵晶體管，其中，第一導(dǎo)電柵極由相反導(dǎo)電類型的硅形成。
15.根據(jù)權(quán)利要求3、4、5、6、7、8、9、10、11、12或13的絕緣柵晶體管，其中，第二導(dǎo)電柵極由相反導(dǎo)電類型的硅形成。
16.根據(jù)權(quán)利要求3、4、5、6、7、8、9、10、11、12或13的絕緣柵晶體管，其中，第三導(dǎo)電柵極由相反導(dǎo)電類型的硅形成。
17.根據(jù)權(quán)利要求14、15或16的絕緣柵晶體管，其中，導(dǎo)電柵極由相反導(dǎo)電類型的鍺化硅形成。
18.根據(jù)權(quán)利要求3、4、5、6、7、8、9、10、11、12或13的絕緣柵晶體管，其中，第一和第二導(dǎo)電柵極由平均含有45-60％的鍺的p型鍺化硅形成，以及其中，夾在第一半導(dǎo)體區(qū)和第二半導(dǎo)體區(qū)之間的該半導(dǎo)體薄膜的一部分含有1.2×1012至1.6×1012離子/cm2濃度的n型雜質(zhì)。
19.根據(jù)權(quán)利要求3、4、5、6、7、8、9、10、11、12或13的絕緣柵晶體管，其中，第一和第二導(dǎo)電柵極由平均含有45-60％的鍺的p型鍺化硅層和硅層的疊層形成，以及其中，夾在第一半導(dǎo)體區(qū)和第二半導(dǎo)體區(qū)之間的該半導(dǎo)體薄膜的一部分含有1.2×1012至1.6×1012離子/cm2濃度的n型雜質(zhì)。
20.根據(jù)權(quán)利要求3、4、5、6、7、8、9、10、11、12或13的絕緣柵晶體管，其中，具有比夾在第一半導(dǎo)體區(qū)和第二半導(dǎo)體區(qū)之間的半導(dǎo)體薄膜的一部分高的雜質(zhì)濃度的部分形成在通向相反導(dǎo)電類型的第三半導(dǎo)體區(qū)的半導(dǎo)體薄膜的延伸部分中。
21.根據(jù)權(quán)利要求3、4、5、6、7、8、9、10、11、12或13的絕緣柵晶體管，其中，半導(dǎo)體薄膜摻雜相反導(dǎo)電類型的雜質(zhì)，以及其中摻雜第一導(dǎo)電類型雜質(zhì)的一部分形成在通向相反導(dǎo)電類型的第三半導(dǎo)體區(qū)的半導(dǎo)體薄膜的延伸部分中。
全文摘要
在形成半導(dǎo)體薄膜的絕緣柵晶體管中柵極閾值電壓可被電子學(xué)方法控制，例如，完全耗盡的SOI，耗盡第一和第二主表面之間的載流子。相反導(dǎo)電類型的第三半導(dǎo)體區(qū)設(shè)置在其與半導(dǎo)體薄膜接觸的位置。在半導(dǎo)體薄膜中的載流子的量通過將相反導(dǎo)電類型的載流子從第三半導(dǎo)體區(qū)施加到半導(dǎo)體薄膜中被控制，或者通過從半導(dǎo)體薄膜向第三半導(dǎo)體區(qū)吸引相反導(dǎo)電類型的載流子被控制。
文檔編號(hào)H01L29/786GK1452225SQ03136778
公開日2003年10月29日 申請(qǐng)日期2003年4月10日 優(yōu)先權(quán)日2002年4月10日
發(fā)明者林豐, 長谷川尚, 吉田宜史, 小山內(nèi)潤 申請(qǐng)人:精工電子有限公司, 林豐