專利名稱：高速內(nèi)存的封裝結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種高速內(nèi)存的封裝結(jié)構(gòu)，特別是其導(dǎo)線架接著于芯片的方式及結(jié)構(gòu)，從而可利于使用電性能較佳的銅合金，并大量縮小封裝體體積。
背景技術(shù)：
傳統(tǒng)上，一般動態(tài)隨機(jī)存取內(nèi)存(dynamic random access memory，DRAM)是利用小外引腳封裝并將引腳直接跨接在芯片上(thin small outlinepackage and lead on chip，TSOP LOC)的封裝制程。其導(dǎo)線架是利用TSOPLOC膠帶接著于芯片的頂端面，其工作溫度約為400攝氏度，且導(dǎo)線架引腳形成”海鷗腳”形并使用為一種鎳鐵合金的合金42。此類封裝體的封裝厚度通常為1～1.5mm，其優(yōu)點(diǎn)是體積小且成本低。
前述現(xiàn)有的高速內(nèi)存的封裝結(jié)構(gòu)，其采用的TSOP LOC封裝制程，形成”海鷗腳”形的導(dǎo)線架引腳不但限制其厚度的微小化，且其使用的合金42的電性特性不佳，比較其電阻(electric resistance)即遠(yuǎn)大于銅合金。另外，其導(dǎo)線架以工作溫度約400攝氏度，利用TSOP LOC膠帶接著于芯片，不但在成本上會提高(能源成本)，且在高溫下對于設(shè)備及芯片會造成損害。因此，本發(fā)明基于現(xiàn)有的高速內(nèi)存的封裝結(jié)構(gòu)的缺點(diǎn)進(jìn)行改進(jìn)。

發(fā)明內(nèi)容
本發(fā)明提供一種高速內(nèi)存的封裝結(jié)構(gòu)，以實(shí)際解決一個(gè)或數(shù)個(gè)前述相關(guān)技術(shù)中的限制及缺點(diǎn)。
為達(dá)到上述目的，本發(fā)明提供一種高速內(nèi)存的封裝結(jié)構(gòu)，其主要是將一半導(dǎo)體芯片與一導(dǎo)線架電性連接后，再用環(huán)氧樹酯封裝形成一包覆層。該芯片具有半導(dǎo)體集成電路，其具有數(shù)個(gè)電極的端面為朝下，并與該導(dǎo)線架電性連接；該導(dǎo)線架具有配合該芯片的電極的數(shù)個(gè)引腳，各個(gè)引腳以一種低溫?zé)崴苄阅z帶粘著于該芯片的下表面，其工作溫度約為280攝氏度，并一一通過金線將各個(gè)對應(yīng)的引腳及電極以電性連接，各個(gè)引腳一端形成內(nèi)凹的凹槽并朝側(cè)向延伸外露于該包覆層的側(cè)邊底部。另外，該導(dǎo)線架是由銅合金材質(zhì)所制成，且在其各個(gè)引腳的外露端預(yù)鍍上利于接著電路板的金屬合金。
基于前述本發(fā)明高速內(nèi)存的封裝結(jié)構(gòu)，其可以達(dá)到以下的作用與效果1.本發(fā)明的高速內(nèi)存的封裝結(jié)構(gòu)，該導(dǎo)線架是以引腳直接跨接在芯片上(LOC)的形式裝設(shè)于該芯片的下表面，且其各個(gè)引腳的外露端自該包覆層的側(cè)邊底部朝外延伸而出，使得封裝體的體積可大為降低。
2.本發(fā)明的高速內(nèi)存的封裝結(jié)構(gòu)，其導(dǎo)線架主體是利用銅合金材質(zhì)所制成，因此，可提高導(dǎo)線架的電性特性，且利于高頻高速運(yùn)算半導(dǎo)體組件的需求。
3.由于本發(fā)明的高速內(nèi)存的封裝結(jié)構(gòu)所使用的膠帶是一種低溫?zé)崴苄阅z帶，其工作溫度遠(yuǎn)低于400攝氏度，約為280攝氏度，因此，可避免限制或損毀設(shè)備或封裝的芯片。
4.由于本發(fā)明的高速內(nèi)存的封裝結(jié)構(gòu)中，其導(dǎo)線架各個(gè)引腳外露端預(yù)鍍適當(dāng)?shù)慕饘俸辖穑虼?，可利于完成的封裝體接著于電路板。
5.通過本發(fā)明的高速內(nèi)存的封裝結(jié)構(gòu)，其與傳統(tǒng)的小外引腳封裝并以TSOP LOC的封裝制程是兼容的，因此，可直接轉(zhuǎn)換TSOP LOC制程的設(shè)備，而達(dá)到本發(fā)明高速內(nèi)存的封裝結(jié)構(gòu)的封裝制程。
以下將配合附圖對本發(fā)明的目的及功能作進(jìn)一步說明。


圖1為本發(fā)明高速內(nèi)存的封裝結(jié)構(gòu)的局部剖面示意圖。
圖2為本發(fā)明高速內(nèi)存的封裝結(jié)構(gòu)的俯視圖。
圖中1芯片11電極2導(dǎo)線架21引腳22膠帶23金線
24凹槽3包覆層具體實(shí)施方式
以下將針對本發(fā)明較佳實(shí)施例配合所附圖標(biāo)作進(jìn)一步地詳細(xì)說明。
參考圖1和圖2，所示為本發(fā)明高速內(nèi)存的封裝結(jié)構(gòu)的一種較佳實(shí)施例，其主要是將一半導(dǎo)體芯片1與一導(dǎo)線架2電氣連接后，再以環(huán)氧樹酯封裝形成一包覆層3所構(gòu)成。
芯片1具有半導(dǎo)體集成電路，其具有數(shù)個(gè)電極11的端面為朝下，并以電氣連接導(dǎo)線架2。
導(dǎo)線架2具有配合芯片1的電極11的數(shù)個(gè)引腳21，各個(gè)引腳21分別通過膠帶22粘附至該芯片1下表面，并一一通過金線23以電氣連接各個(gè)對應(yīng)的引腳21及電極11，該金線23及電極11的配合形成以引腳直接跨接在芯片上(lead on chip，LOC)的形式。
另外，導(dǎo)線架2中的各個(gè)引腳21一端朝側(cè)向延伸外露于包覆層3的側(cè)邊底部，且各個(gè)引腳21的外露端形成內(nèi)凹的凹槽24，并預(yù)鍍適當(dāng)?shù)慕饘伲珏a、鉛、銀、銅、鎳、金或其合金，以利于完成的封裝體接著于電路板。
由于前述的導(dǎo)線架2是裝設(shè)于芯片1的下表面，且其各個(gè)引腳21的外露端是自包覆層3的側(cè)邊底部朝外延伸而出，使得其各個(gè)引腳21的外露端無須承受整個(gè)封裝體的重量，因此，其主體可利用彈性系數(shù)雖然較差，但電性特性更好的銅合金材質(zhì)制成。
前述的膠帶22是一種低溫?zé)崴苄阅z帶，其工作溫度遠(yuǎn)低于400攝氏度，在本實(shí)施例中，前述的工作溫度約為280攝氏度，且其容許的溫度范圍為±20攝氏度。
基于本發(fā)明高速內(nèi)存的封裝結(jié)構(gòu)，其與傳統(tǒng)的小外引腳封裝并將引腳直接跨接在芯片上(thin small outline package and lead on chip，TSOP LOC)的封裝制程是兼容的，其不同處在于其導(dǎo)線架2的結(jié)構(gòu)及材質(zhì)、膠帶22的材質(zhì)，以及其尺寸不同，因此，可直接轉(zhuǎn)換TSOP LOC制程的設(shè)備，而達(dá)到本發(fā)明高速內(nèi)存的封裝結(jié)構(gòu)的封裝制程。
以上所述僅為用以解釋本發(fā)明的較佳實(shí)施例，并非企圖具以對本發(fā)明作任何形式上的限制，因此，凡有在相同的發(fā)明精神下所作有關(guān)本發(fā)明的任何修飾或變更，皆仍應(yīng)包括在本發(fā)明意圖保護(hù)的范圍。
權(quán)利要求
1.一種高速內(nèi)存的封裝結(jié)構(gòu)，其是將一半導(dǎo)體芯片電氣連接到一導(dǎo)線架后，再以環(huán)氧樹酯封裝形成一包覆層，其特征在于所述芯片具有半導(dǎo)體集成電路，其具有數(shù)個(gè)電極的端面為朝下，并以電氣連接到所述導(dǎo)線架；所述導(dǎo)線架具有配合該芯片的電極的數(shù)個(gè)引腳，各個(gè)引腳分別通過膠帶粘附至該芯片下表面，并一一通過金線以電氣連接各個(gè)對應(yīng)的引腳及電極；各個(gè)引腳的一端朝側(cè)向延伸外露于該包覆層的側(cè)邊底部。
2.根據(jù)權(quán)利要求1所述的高速內(nèi)存的封裝結(jié)構(gòu)，其特征在于所述金線及電極的配合形成以引腳直接跨接在芯片上(lead on chip，LOC)的形式。
3.根據(jù)權(quán)利要求1所述的高速內(nèi)存的封裝結(jié)構(gòu)，其特征在于各個(gè)引腳的外露端形成內(nèi)凹的凹槽。
4.根據(jù)權(quán)利要求1所述的高速內(nèi)存的封裝結(jié)構(gòu)，其特征在于各個(gè)引腳的外露端預(yù)鍍金屬。
5.根據(jù)權(quán)利要求4所述的高速內(nèi)存的封裝結(jié)構(gòu)，其特征在于各個(gè)引腳的外露端預(yù)鍍的金屬為錫、鉛、銀、銅、鎳、金或其合金。
6.根據(jù)權(quán)利要求1所述的高速內(nèi)存的封裝結(jié)構(gòu)，其特征在于所述導(dǎo)線架為銅合金材質(zhì)所制成。
7.根據(jù)權(quán)利要求1所述的高速內(nèi)存的封裝結(jié)構(gòu)，其特征在于所述膠帶為一種低溫?zé)崴苄阅z帶，其工作溫度為280攝氏度，并低于400攝氏度。
8.根據(jù)權(quán)利要求1所述的高速內(nèi)存的封裝結(jié)構(gòu)，其特征在于所述膠帶的工作溫度為攝氏280度，且其容許的溫度范圍為±20攝氏度。
全文摘要
本發(fā)明涉及一種高速內(nèi)存的封裝結(jié)構(gòu)，其主要是將一半導(dǎo)體芯片電氣連接的一導(dǎo)線架后，再以環(huán)氧樹脂封裝形成一包覆層。該芯片具有半導(dǎo)體集成電路，并通過數(shù)個(gè)電極以電氣連接該導(dǎo)線架；該導(dǎo)線架具有配合該芯片的電極的數(shù)個(gè)引腳，各個(gè)引腳以一種低溫?zé)崴苄阅z帶粘著于該芯片下表面，其工作溫度約為280攝氏度，且在外露端形成內(nèi)凹的凹槽并朝側(cè)向延伸外露于該包覆層的側(cè)邊底部。并且，該導(dǎo)線架是銅合金材質(zhì)所制成，且其各個(gè)引腳的外露端預(yù)鍍利于接著電路板的金屬合金。因此，可降低封裝體的體積、提高導(dǎo)線架的電性特性，并可直接轉(zhuǎn)換TSOP LOC制程的設(shè)備進(jìn)行本發(fā)明封裝制程。
文檔編號H01L21/60GK1567587SQ0314630
公開日2005年1月19日 申請日期2003年7月8日 優(yōu)先權(quán)日2003年7月8日
發(fā)明者王怡凱 申請人:泰特科技股份有限公司