專利名稱：集成電路卡的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及IC卡。更詳細(xì)地說，涉及配備了由具有將電荷量或極化的變化變換為電流量的功能的場效應(yīng)晶體管構(gòu)成的存儲(chǔ)元件的IC卡。
背景技術(shù)：
在圖24中示出了作為現(xiàn)有技術(shù)的IC卡的結(jié)構(gòu)。在IC卡9內(nèi)，內(nèi)置MPU(超小型運(yùn)算處理裝置)部901、連接部902和數(shù)據(jù)存儲(chǔ)部903。在MPU部901內(nèi)，有運(yùn)算部904、控制部905、ROM(只讀存儲(chǔ)器)906和RAM(隨機(jī)存取存儲(chǔ)器)907，它們被形成于1塊芯片上。上述各部用布線908(包含數(shù)據(jù)總線、電源線等)連接。另外，連接部902與外部的讀出器/寫入器909當(dāng)IC卡9被安裝于讀出器/寫入器909中時(shí)被連接在一起，向卡供給電力，同時(shí)進(jìn)行數(shù)據(jù)的交換。
數(shù)據(jù)存儲(chǔ)部903由可改寫的存儲(chǔ)元件構(gòu)成，一般來說，多采用EEPROM(可進(jìn)行電擦除的可編程只讀存儲(chǔ)器)。另一方面，ROM906一般多采用掩模ROM，主要存儲(chǔ)供驅(qū)動(dòng)MPU用的程序。
IC卡可以有現(xiàn)金卡、信用卡、個(gè)人信息卡、預(yù)付卡等極多的應(yīng)用，但用于更廣泛的普及的關(guān)鍵之一是進(jìn)一步低成本化。在構(gòu)成IC卡的部件之中，存儲(chǔ)部的低成本化也是重要的課題。
發(fā)明的公開本發(fā)明是鑒于上述課題而進(jìn)行的，其目的在于，通過安裝使用了可進(jìn)一步微細(xì)化的存儲(chǔ)元件的存儲(chǔ)器，提供低成本的IC卡。
為了解決上述課題，本發(fā)明的IC卡是配備了具有多個(gè)存儲(chǔ)元件的數(shù)據(jù)存儲(chǔ)部的IC卡，其特征在于上述存儲(chǔ)元件具備半導(dǎo)體襯底、設(shè)置于半導(dǎo)體襯底內(nèi)的阱區(qū)或配置于絕緣體上的半導(dǎo)體膜；在上述半導(dǎo)體襯底上、設(shè)置于半導(dǎo)體襯底內(nèi)的阱區(qū)上或配置于絕緣體上的半導(dǎo)體膜上所形成的柵絕緣膜；在上述柵絕緣膜上所形成的單一的柵電極；
在上述單一的柵電極側(cè)壁的兩側(cè)所形成的2個(gè)存儲(chǔ)功能體；配置于上述單一的柵電極下的溝道區(qū)；以及配置于上述溝道區(qū)的兩側(cè)的擴(kuò)散層區(qū)，依賴于保持在上述存儲(chǔ)功能體內(nèi)的電荷的多寡或極化矢量，以對(duì)上述柵電極施加電壓時(shí)的使從上述一個(gè)擴(kuò)散層區(qū)流到另一擴(kuò)散層區(qū)的電流量變化的方式而構(gòu)成。
按照上述結(jié)構(gòu)的IC卡，在具有上述數(shù)據(jù)存儲(chǔ)部的上述存儲(chǔ)元件中，存儲(chǔ)功能體獨(dú)立于柵絕緣膜而形成，并且是在柵電極的兩側(cè)形成。因此，由于各存儲(chǔ)功能體被柵電極隔離，所以有效地抑制了改寫時(shí)的干擾。另外，由于存儲(chǔ)功能體所承擔(dān)的存儲(chǔ)功能與柵絕緣膜所承擔(dān)的晶體管工作功能被分離，所以可減薄柵絕緣膜的膜厚以抑制短溝道效應(yīng)。因此，存儲(chǔ)元件的微細(xì)化變得容易。
上述存儲(chǔ)元件的微細(xì)化是容易的，可縮小具有多個(gè)上述存儲(chǔ)元件的上述數(shù)據(jù)存儲(chǔ)部的面積。因而，可削減上述數(shù)據(jù)存儲(chǔ)部的成本。因此，削減了配備了上述數(shù)據(jù)存儲(chǔ)部的IC卡的成本。
在一種實(shí)施形態(tài)中，上述IC卡包括邏輯運(yùn)算部。因此，對(duì)上述IC卡而言，并不限于單一的存儲(chǔ)功能，而是可賦予各種功能。
在一種實(shí)施形態(tài)中，由于上述IC卡包括與外部設(shè)備的通信裝置和將從外部照射的電磁波變換成電力的集電裝置，所以無需配備與外部設(shè)備進(jìn)行電連接用的端子。因此，可防止通過上述端子的靜電擊穿。另外，由于不一定必須與外部設(shè)備緊密接觸，所以使用形態(tài)的自由度增大。此外，由于構(gòu)成上述數(shù)據(jù)存儲(chǔ)部的上述存儲(chǔ)元件在較低的電源電壓下工作，所以可使上述集電裝置的電路小型化，削減成本。
在一種實(shí)施形態(tài)中，其特征在于，上述數(shù)據(jù)存儲(chǔ)部和上述邏輯運(yùn)算部在1塊芯片上形成。
按照上述實(shí)施形態(tài)的結(jié)構(gòu)，內(nèi)置于IC卡中的芯片數(shù)減少，成本被削減。此外，由于形成構(gòu)成上述數(shù)據(jù)存儲(chǔ)部的上述存儲(chǔ)元件的工藝與形成構(gòu)成上述邏輯運(yùn)算部的元件的工藝非常相似，兩種元件的混合安裝特別容易。因此，通過在1塊芯片上形成上述邏輯運(yùn)算部和上述數(shù)據(jù)存儲(chǔ)部，可使成本削減效果特別大。
在一種實(shí)施形態(tài)中，其特征在于，上述邏輯運(yùn)算部包括存儲(chǔ)規(guī)定上述邏輯運(yùn)算部的工作的程序的存儲(chǔ)裝置，上述存儲(chǔ)裝置可從外部進(jìn)行改寫，上述存儲(chǔ)裝置包括具有與上述數(shù)據(jù)存儲(chǔ)部的存儲(chǔ)元件相同的結(jié)構(gòu)的存儲(chǔ)元件。
按照上述實(shí)施形態(tài)，由于上述存儲(chǔ)裝置可從外部進(jìn)行改寫，所以根據(jù)需要，通過改寫上述程序，可飛速地提高IC卡的功能。由于上述存儲(chǔ)元件容易實(shí)現(xiàn)微細(xì)化，所以即使用上述存儲(chǔ)元件置換例如掩模ROM，也可使芯片面積的增大限于最小限度。此外，由于形成上述存儲(chǔ)元件的工藝和形成構(gòu)成上述邏輯運(yùn)算部的元件的工藝非常相似，兩種元件的混合安裝容易，可將成本增加抑制到最小限度。
在一種實(shí)施形態(tài)中，其特征在于，可使上述存儲(chǔ)元件的每1個(gè)存儲(chǔ)2位的信息。
按照上述實(shí)施形態(tài)，上述存儲(chǔ)元件的每1個(gè)存儲(chǔ)2位的信息是可能的，可充分地發(fā)揮其能力。所以，與1個(gè)元件存儲(chǔ)1位的信息的情況相比，每1位的元件面積為1/2，可進(jìn)一步減小上述數(shù)據(jù)存儲(chǔ)部或上述存儲(chǔ)裝置的面積。因此，進(jìn)一步削減了IC卡的成本。
在一種實(shí)施形態(tài)中，其特征在于，上述存儲(chǔ)功能體具有第1絕緣體、第2絕緣體和第3絕緣體，上述存儲(chǔ)功能體具有其中有蓄積電荷的功能的由上述第1絕緣體構(gòu)成的膜被上述第2絕緣體和上述第3絕緣體夾持的結(jié)構(gòu)，上述第1絕緣體是氮化硅，上述第2和第3絕緣體是氧化硅。
上述實(shí)施形態(tài)的結(jié)構(gòu)可提高IC卡的工作速度，同時(shí)可使可靠性得到提高。
在一種實(shí)施形態(tài)中，由于在上述溝道區(qū)上的由上述第2絕緣體構(gòu)成的膜的厚度比上述柵絕緣膜的厚度薄，并且為0.8nm以上，可降低IC卡的電源電壓?；蛘撸墒笽C卡的工作速度得到提高。
在一種實(shí)施形態(tài)中，由于在上述溝道區(qū)上的由上述第2絕緣體構(gòu)成的膜的厚度比上述柵絕緣膜的厚度厚，并且為20nm以下，可增大上述數(shù)據(jù)存儲(chǔ)部的存儲(chǔ)容量，使其功能得到提高。或者，可削減制造成本。
在一種實(shí)施形態(tài)中，由于上述有蓄積電荷的功能的由上述第1絕緣體構(gòu)成的膜包含具有與上述柵絕緣膜的表面大致平行的表面的部分，可使IC卡的可靠性得到提高。
在一種實(shí)施形態(tài)中，由于上述有蓄積電荷的功能的由上述第1絕緣體構(gòu)成的膜包含與上述柵電極的側(cè)面大致平行地延伸的部分，可使IC卡的工作速度得到提高。
在一種實(shí)施形態(tài)中，由于上述存儲(chǔ)功能體的至少一部分與上述擴(kuò)散層區(qū)的一部分重疊而形成，可使IC卡的工作速度得到提高。
附圖的簡單說明

圖1是表示本發(fā)明實(shí)施形態(tài)10的IC卡的結(jié)構(gòu)圖。
圖2是表示將構(gòu)成本發(fā)明實(shí)施形態(tài)10的IC卡的一部分的存儲(chǔ)元件排列成單元陣列狀的例子的電路圖。
圖3是表示本發(fā)明實(shí)施形態(tài)11的IC卡的結(jié)構(gòu)圖。
圖4是表示本發(fā)明實(shí)施形態(tài)12的IC卡的結(jié)構(gòu)圖。
圖5是本發(fā)明實(shí)施形態(tài)1的存儲(chǔ)元件的主要部分的概略剖面圖。
圖6是圖5的主要部分的放大概略剖面圖。
圖7是圖5的變形的主要部分的放大概略剖面圖。
圖8是表示本發(fā)明實(shí)施形態(tài)1的存儲(chǔ)元件的電學(xué)特性的曲線圖。
圖9是本發(fā)明實(shí)施形態(tài)1的存儲(chǔ)元件的變形的主要部分的概略剖面圖。
圖10是本發(fā)明實(shí)施形態(tài)2的存儲(chǔ)元件的主要部分的概略剖面圖。
圖11是本發(fā)明實(shí)施形態(tài)3的存儲(chǔ)元件的主要部分的概略剖面圖。
圖12是本發(fā)明實(shí)施形態(tài)4的存儲(chǔ)元件的主要部分的概略剖面圖。
圖13是本發(fā)明實(shí)施形態(tài)5的存儲(chǔ)元件的主要部分的概略剖面圖。
圖14是本發(fā)明實(shí)施形態(tài)6的存儲(chǔ)元件的主要部分的概略剖面圖。
圖15是本發(fā)明實(shí)施形態(tài)7的存儲(chǔ)元件的主要部分的概略剖面圖。
圖16是說明本發(fā)明的存儲(chǔ)元件的寫入工作用的圖。
圖17是說明本發(fā)明的存儲(chǔ)元件的寫入工作用的圖。
圖18是說明本發(fā)明的存儲(chǔ)元件的第1擦除工作用的圖。
圖19是說明本發(fā)明的存儲(chǔ)元件的第2擦除工作用的圖。
圖20是說明本發(fā)明的存儲(chǔ)元件的讀出工作用的圖。
圖21是表示本發(fā)明的存儲(chǔ)元件的電學(xué)特性的曲線圖。
圖22是表示作為現(xiàn)有技術(shù)的EEPROM的電學(xué)特性的曲線圖。
圖23是表示構(gòu)成標(biāo)準(zhǔn)邏輯部的晶體管的概略剖面圖。
圖24是表示現(xiàn)有技術(shù)的IC卡的結(jié)構(gòu)圖。
實(shí)施發(fā)明的最佳形態(tài)首先，關(guān)于在本發(fā)明的IC卡中所使用的存儲(chǔ)元件，將在以下說明其概略。
本發(fā)明的存儲(chǔ)元件主要由柵絕緣膜、在柵絕緣膜上所形成的柵電極、在柵電極的兩側(cè)所形成的存儲(chǔ)功能體、分別配置于與存儲(chǔ)功能體的柵電極相反一側(cè)的源/漏區(qū)(擴(kuò)散層區(qū))和配置于柵電極下面的溝道區(qū)構(gòu)成。
該存儲(chǔ)元件通過向1個(gè)存儲(chǔ)功能體內(nèi)存儲(chǔ)2值或2值以上的信息，具有作為存儲(chǔ)4值或4值以上的信息的存儲(chǔ)元件的功能?？墒?，該存儲(chǔ)元件不一定必須具有存儲(chǔ)4值或4值以上的信息的功能，例如，也可具有存儲(chǔ)2值信息的功能。
理想情況是，本發(fā)明的存儲(chǔ)元件在半導(dǎo)體襯底上、最好在半導(dǎo)體襯底內(nèi)所形成的第1導(dǎo)電類型的阱區(qū)上形成。
作為半導(dǎo)體襯底，只要是在半導(dǎo)體器件中使用的襯底，并無特別限定，例如，可使用硅、鍺等元素半導(dǎo)體、GaAs、InGaAs、ZnSe等的化合物半導(dǎo)體襯底、SOI襯底或多層SOI襯底等各種襯底。也可使用在玻璃或塑料基板上具有半導(dǎo)體層的襯底。其中，最好是硅襯底或形成了硅層作為表面半導(dǎo)體層的SOI襯底。半導(dǎo)體襯底或半導(dǎo)體層盡管流過內(nèi)部的電流量有多有少，但單晶(例如，外延生長的單晶)、多晶或無定形中的任何一種均可。
在該半導(dǎo)體襯底上或半導(dǎo)體層上，最好形成元件隔離區(qū)。進(jìn)而，可將晶體管、電容器、電阻器等元件、由它們構(gòu)成的電路、半導(dǎo)體器件或?qū)娱g絕緣膜組合在一起，用單層或多層結(jié)構(gòu)形成。再有，元件隔離區(qū)可由LOCOS(硅局部氧化)膜、溝槽氧化膜、STI膜等各種元件隔離膜形成。半導(dǎo)體襯底具有P型或N型的導(dǎo)電類型均可，在半導(dǎo)體襯底上最好至少形成1個(gè)第1導(dǎo)電類型(P型或N型)的阱區(qū)。半導(dǎo)體襯底和阱區(qū)的雜質(zhì)濃度可使用在該領(lǐng)域內(nèi)熟知的范圍的濃度。再有，在使用SOI襯底作為半導(dǎo)體襯底的情況下，在表面半導(dǎo)體層內(nèi)也可形成阱區(qū)，但在溝道區(qū)下也可具有體區(qū)。
柵絕緣膜通常只要是在半導(dǎo)體器件中使用的絕緣膜即可，并無特別限定，例如，可使用氧化硅膜、氮化硅膜等絕緣膜；氧化鋁膜、氧化鈦膜、氧化鉭膜、氧化鉿膜等強(qiáng)電介質(zhì)膜的單層膜或?qū)盈B膜。其中，最好是氧化硅膜。柵絕緣膜例如取1～20nm左右，最好取1～6nm左右的膜厚是適當(dāng)?shù)摹沤^緣膜可僅在柵電極正下方形成，或者可形成得比柵電極大(在寬度方面)。
柵電極在柵絕緣膜上以通常在半導(dǎo)體器件中使用的形狀形成。柵電極在實(shí)施形態(tài)之中除非特別指定，并無特別限定，導(dǎo)電膜例如可舉出多晶硅；銅、鋁 等金屬；鎢、鈦、鉭等高熔點(diǎn)金屬；以及與高熔點(diǎn)金屬的硅化物等單層膜或?qū)盈B膜等。柵電極的膜厚例如用50～400nm左右的膜厚形成是適當(dāng)?shù)?。再有，在柵電極的下面形成溝道區(qū)，但溝道區(qū)最好不僅在柵電極下面，而且包含柵電極和在柵長度方向上的柵端的外側(cè)的區(qū)域下面形成。這樣，在存在未被柵電極覆蓋的溝道區(qū)的情況下，該溝道區(qū)最好被柵絕緣膜或后述的存儲(chǔ)功能體覆蓋。
存儲(chǔ)功能體至少有保持電荷，或蓄積、保持電荷的功能，或包含具有陷獲電荷的功能的膜或區(qū)域而構(gòu)成。作為具有這些功能的物質(zhì)，可舉出氮化硅；硅；含磷、硼等雜質(zhì)的硅酸鹽玻璃；碳化硅；氧化鋁；氧化鉿、氧化鋯、氧化鉭等強(qiáng)電介質(zhì)；氧化鋅；以及金屬等。存儲(chǔ)功能體例如可用含氮化硅膜的絕緣體膜；導(dǎo)電膜或在內(nèi)部含半導(dǎo)體層的絕緣體膜；以及含導(dǎo)體點(diǎn)或半導(dǎo)體點(diǎn)1個(gè)以上的絕緣體膜等的單層或?qū)盈B結(jié)構(gòu)形成。其中，氮化硅膜因存在陷獲電荷的多個(gè)能級(jí)而可獲得大的滯后特性，另外，電荷保持時(shí)間長，不存在因漏泄通道的發(fā)生而造成的電荷漏泄問題，從而保持特性良好，進(jìn)而，在LSI(大規(guī)模集成電路)工藝中是以極其標(biāo)準(zhǔn)的方式使用的材料，從而是理想的。
通過使用其內(nèi)部含氮化硅膜等具有電荷保持功能的絕緣膜的絕緣膜作為存儲(chǔ)功能體，可提高與存儲(chǔ)保持相關(guān)的可靠性。這是因?yàn)榈枋墙^緣體，即使在其一部分發(fā)生了電荷的漏泄的情況下，整個(gè)氮化硅膜中的電荷也不至立即消失的緣故。此外，在排列多個(gè)存儲(chǔ)元件的情況下，即使縮短存儲(chǔ)元件間的距離，鄰接的存儲(chǔ)功能體相接觸，也不至像存儲(chǔ)功能體由導(dǎo)體構(gòu)成的情形那樣失去存儲(chǔ)在各自的存儲(chǔ)功能體中的信息。另外，由于可使接觸栓更接近存儲(chǔ)功能體而配置，可視情況與存儲(chǔ)功能體重疊地配置，所以存儲(chǔ)元件的微細(xì)化變得容易。
此外，為了提高與存儲(chǔ)保持相關(guān)的可靠性，具有保持電荷的功能的絕緣膜不一定必須是膜狀，具有保持電荷的功能的絕緣體最好離散地存在于絕緣膜中。具體地說，難以保持電荷的材料例如最好以點(diǎn)狀分散于氧化硅中。
另外，通過使用導(dǎo)電膜或其內(nèi)部含半導(dǎo)體層的絕緣體膜作為存儲(chǔ)功能體，由于可自由地控制電荷向?qū)w或半導(dǎo)體中的注入量，具有容易多值化的效果。
此外，通過使用含1個(gè)以上導(dǎo)體點(diǎn)或半導(dǎo)體點(diǎn)的絕緣體膜作為存儲(chǔ)功能體，容易進(jìn)行因電荷的直接隧道效應(yīng)所造成的寫入·擦除，有降低功耗的效果。
也就是說，存儲(chǔ)功能體最好還包含電荷難以逃逸的區(qū)域或具有電荷難以逃逸的功能的膜。作為具有電荷難以逃逸的功能的膜，可舉出氧化硅膜等。
存儲(chǔ)功能體直接地或經(jīng)絕緣膜在柵電極的兩側(cè)形成，另外，直接地或經(jīng)柵絕緣膜或絕緣膜配置在半導(dǎo)體襯底(阱區(qū)、體區(qū)或源/漏區(qū)或擴(kuò)散層區(qū))上。柵電極兩側(cè)的電荷保持膜可直接地或經(jīng)絕緣膜覆蓋柵電極的所有側(cè)壁而形成，或者覆蓋一部分而形成。在用導(dǎo)電膜作為電荷保持膜的情況下，電荷保持膜最好經(jīng)絕緣膜配置，以免與半導(dǎo)體襯底(阱區(qū)、體區(qū)或源/漏區(qū)或擴(kuò)散層區(qū))或柵電極直接接觸。例如，可舉出導(dǎo)電膜與絕緣膜的層疊結(jié)構(gòu)、使導(dǎo)電膜以點(diǎn)狀等分散于絕緣膜內(nèi)的結(jié)構(gòu)；以及配置于在柵的側(cè)壁上所形成的側(cè)壁絕緣膜內(nèi)的一部分上的結(jié)構(gòu)等。
存儲(chǔ)功能體最好具有用由第2絕緣體構(gòu)成的膜和由第3絕緣體構(gòu)成的膜夾持由蓄積電荷的第1絕緣體構(gòu)成的膜的夾層結(jié)構(gòu)。由于蓄積電荷的第1絕緣體呈膜狀，因電荷的注入而在短時(shí)間內(nèi)提高了第1絕緣體內(nèi)的電荷密度，另外，可使電荷密度均勻。在蓄積電荷的第1絕緣體內(nèi)的電荷分布不均勻的情況下，在保持過程中電荷在第1絕緣體內(nèi)移動(dòng)，有降低存儲(chǔ)元件的可靠性的可能性。另外，蓄積電荷的第1絕緣體由于用另外的絕緣膜與導(dǎo)體部(柵電極、擴(kuò)散層區(qū)、半導(dǎo)體襯底)隔開，可抑制電荷的漏泄，得到充分的保持時(shí)間。因此，在具有上述夾層結(jié)構(gòu)的情況下，能夠確保存儲(chǔ)元件的高速改寫、可靠性的提高和充分的保持時(shí)間。作為滿足上述條件的存儲(chǔ)功能體，尤其理想的情況是，將上述第1絕緣體定為氮化硅膜，將第2和第3絕緣體定為氧化硅膜。氮化硅膜因存在陷獲電荷的多個(gè)能級(jí)?？傻玫酱蟮臏筇匦?。另外，由于氧化硅膜和氮化硅膜在LSI工藝中是以極其標(biāo)準(zhǔn)的方式一起使用的材料，從而是理想的。另外，作為第1絕緣體，除氮化硅外，還可使用氧化鉿、氧化鉭、氧化釔等。此外，作為第2和第3絕緣體，除氧化硅外，還可使用氧化鋁等。再有，上述第2和第3絕緣體可以是不同的物質(zhì)，也可以是相同的物質(zhì)。
存儲(chǔ)功能體在柵電極的兩側(cè)形成，另外，配置在半導(dǎo)體襯底(阱區(qū)、體區(qū)或源/漏區(qū)或擴(kuò)散層區(qū))上。
存儲(chǔ)功能體中所包含的電荷保持膜直接地或隔著絕緣膜在柵電極的兩側(cè)形成，另外，直接地或隔著柵絕緣膜或絕緣膜配置在半導(dǎo)體襯底(阱區(qū)、體區(qū)或源/漏區(qū)或擴(kuò)散層區(qū))上。柵電極兩側(cè)的電荷保持膜最好直接地或隔著絕緣膜覆蓋柵電極的所有側(cè)壁或者覆蓋其一部分而形成。作為應(yīng)用例，在柵電極的下端部具有凹部的情況下，可直接地或隔著絕緣膜，以完全填埋凹部或填埋凹部的一部分的方式形成。
柵電極最好僅在存儲(chǔ)功能體的側(cè)壁形成，或者不覆蓋存儲(chǔ)功能體的上部。由于通過這樣的配置，接觸栓可與柵電極更接近地配置，存儲(chǔ)元件的微細(xì)化變得容易。另外，具有如此簡單的配置的存儲(chǔ)元件的制造容易，可提高成品率。
源/漏區(qū)作為與半導(dǎo)體襯底或阱區(qū)導(dǎo)電類型相反的擴(kuò)散層區(qū)，分別配置在與存儲(chǔ)功能體的柵電極相反的一側(cè)。源/漏區(qū)與半導(dǎo)體襯底或阱區(qū)的結(jié)的雜質(zhì)濃度最好是陡峻的。這是因?yàn)闊犭娮踊驘峥昭ㄔ诘碗妷合赂咝У匕l(fā)生，在較低的電壓下可高速工作的緣故。源/漏區(qū)的結(jié)深并無特別限定，可根據(jù)欲得到的存儲(chǔ)元件的性能等作適當(dāng)?shù)恼{(diào)整。再有，在使用SOI襯底作為半導(dǎo)體襯底的情況下，源/漏區(qū)可具有比表面半導(dǎo)體層的膜厚小的結(jié)深，但最好具有與表面半導(dǎo)體層的膜厚大致相同程度的結(jié)深。
源/漏區(qū)可與柵電極端重疊地配置，也可偏移柵電極端而配置。特別是，在偏移的情況下，在對(duì)柵電極施加電壓時(shí)的電荷保持膜下的偏移區(qū)的反型容易程度隨蓄積于存儲(chǔ)功能體內(nèi)的電荷量而有大的變化，存儲(chǔ)效應(yīng)增大，同時(shí)短溝道效應(yīng)減少，從而是理想的。但是，如果偏移過大，則由于源·漏之間的驅(qū)動(dòng)電流顯著地減小，所以比起與柵長度方向平行的方向上的電荷保持膜的厚度，以偏移量，即從柵長度方向上的一方的柵電極端到靠近一方的源·漏區(qū)的距離短的一方為宜。特別重要的是，存儲(chǔ)功能體中的電荷蓄積區(qū)的至少一部分與擴(kuò)散層區(qū)即源/漏區(qū)的一部分重疊。這是因?yàn)闃?gòu)成本發(fā)明的IC卡的存儲(chǔ)元件的本質(zhì)在于利用僅存在于存儲(chǔ)功能體的側(cè)壁部的柵電極與源/漏區(qū)之間的電壓差，依靠橫截存儲(chǔ)功能體的電場而改寫存儲(chǔ)內(nèi)容的緣故。源·漏之間的驅(qū)動(dòng)電流顯著地減小。因此，偏移量可通過存儲(chǔ)效應(yīng)和驅(qū)動(dòng)電流雙方取適當(dāng)?shù)闹档姆绞絹頉Q定。
源/漏區(qū)的一部分可延伸至比溝道區(qū)表面，即柵絕緣膜的下表面高的位置。此時(shí)，在半導(dǎo)體襯底內(nèi)所形成的源/漏區(qū)上，與該源/漏區(qū)一體化的導(dǎo)電膜被層疊地構(gòu)成是適當(dāng)?shù)?。作為?dǎo)電膜，例如可舉出多晶硅、無定形硅等半導(dǎo)體、硅化物、上述金屬和高熔點(diǎn)金屬等。其中，多晶硅是理想的。由于在多晶硅中的雜質(zhì)擴(kuò)散速度比在半導(dǎo)體襯底中要大得多，易于將半導(dǎo)體襯底內(nèi)的源/漏區(qū)的結(jié)深做淺，易于抑制短溝道效應(yīng)。再有，此時(shí)，該源/漏區(qū)的一部分最好與柵電極一起夾持電荷保持膜的至少一部分而配置。
本發(fā)明的存儲(chǔ)元件以柵絕緣膜上所形成的單一的柵電極、源區(qū)、漏區(qū)和半導(dǎo)體襯底作為4個(gè)端子，通過賦予這4個(gè)端子的每一個(gè)以規(guī)定的電位，進(jìn)行寫入、擦除、讀出各工作。具體的工作原理和工作電壓的例子將在后面敘述。在將本發(fā)明的存儲(chǔ)元件配置成陣列狀而構(gòu)成存儲(chǔ)單元陣列的情況下，由于可用單一的控制柵控制各存儲(chǔ)單元，所以可減少字線的條數(shù)。
本發(fā)明的存儲(chǔ)元件可利用通常的半導(dǎo)體工藝，例如利用與在柵電極的側(cè)壁形成層疊結(jié)構(gòu)的存儲(chǔ)元件側(cè)壁襯墊的方法同樣的方法來形成。具體地說，可舉出在形成了柵電極后，形成絕緣膜(第2絕緣體)/電荷蓄積膜(第1絕緣體)/絕緣膜(第2絕緣體)的層疊膜，在適當(dāng)?shù)臈l件下進(jìn)行刻蝕，以存儲(chǔ)元件側(cè)壁襯墊狀的方式保留這些膜的方法。此外，可根據(jù)所希望的存儲(chǔ)功能體的結(jié)構(gòu)，選擇適當(dāng)側(cè)壁形成時(shí)的條件及淀積物。
以下，對(duì)用于本發(fā)明的IC卡的存儲(chǔ)元件，示出詳細(xì)的具體例子。
(實(shí)施形態(tài)1)如圖5所示，本實(shí)施形態(tài)1的存儲(chǔ)元件由存儲(chǔ)功能體161、162保持電荷的區(qū)域(可以是蓄積電荷的區(qū)域，也可以是具有保持電荷的功能的膜)和電荷難以逃逸的區(qū)域(可以是具有電荷難以逃逸的功能的膜)構(gòu)成。例如，具有ONO(氧化物-氮化物-氧化物)結(jié)構(gòu)。即，作為由第1絕緣體構(gòu)成的膜的一例的氮化硅膜142被作為由第2絕緣體構(gòu)成的膜的一例的氧化硅膜141和作為由第3絕緣體構(gòu)成的膜的一例的氧化硅膜143夾持，構(gòu)成存儲(chǔ)功能體162、162。在這里，氮化硅膜142具有保持電荷的功能。另外，氧化硅膜141、143起著具有使蓄積在氮化硅膜142中的電荷難以逃逸的功能的膜的作用。
另外，保持存儲(chǔ)功能體161、162中的電荷的區(qū)域(氮化硅膜142)分別與擴(kuò)散層區(qū)112、113重疊。在這里，所謂重疊，意味著在擴(kuò)散層區(qū)112、113的至少一部分區(qū)域上，存在保持電荷的區(qū)域(氮化硅膜142)的至少一部分。再有，111是半導(dǎo)體襯底，114是柵絕緣膜，117是柵電極，171(柵電極與擴(kuò)散層區(qū)的)偏移區(qū)。圖中雖未示出，但在柵絕緣膜114的下面，半導(dǎo)體襯底111的最表面部形成溝道區(qū)。
現(xiàn)說明保持存儲(chǔ)功能體161、162中的電荷的區(qū)域142與擴(kuò)散層區(qū)112、113重疊的效果。
圖6是圖5右側(cè)的存儲(chǔ)功能體162外圍部的放大圖。W1表示柵電極114與擴(kuò)散層區(qū)113的偏移量。另外，W2表示柵電極的溝道長度方向的截面上的存儲(chǔ)功能體162的寬度，但存儲(chǔ)功能體162之中遠(yuǎn)離氮化硅膜142的柵電極117的側(cè)端由于與遠(yuǎn)離柵電極117一側(cè)的存儲(chǔ)功能體162的端部一致，所以將存儲(chǔ)功能體162的寬度定義為W2。存儲(chǔ)功能體162與擴(kuò)散層區(qū)113的重疊量用W2-W1表示。特別重要的是，在存儲(chǔ)功能體162之中，氮化硅膜142與擴(kuò)散層區(qū)113重疊，也就是說，滿足W2＞W(wǎng)1的關(guān)系。
再有，如圖7所示，在存儲(chǔ)功能體162a之中遠(yuǎn)離氮化硅膜142a的柵電極一側(cè)的端部與遠(yuǎn)離柵電極一側(cè)的存儲(chǔ)功能體162a的端部不一致的情況下，可將W2定義為從柵電極端到氮化硅膜142a的遠(yuǎn)離柵電極一側(cè)的端部。
圖8表示在圖6的結(jié)構(gòu)中將存儲(chǔ)功能體162的寬度W2固定在100nm，使偏移量W1變化時(shí)的漏電流Id。在這里，當(dāng)假定存儲(chǔ)功能體162為擦除狀態(tài)(蓄積空穴)，假定擴(kuò)散層區(qū)112、113分別為源區(qū)、漏區(qū)時(shí)，漏電流Id通過器件模擬求得。
從圖8可知，在W1大于100nm(即，氮化硅膜142與擴(kuò)散層區(qū)113不重疊)時(shí)，漏電流Id急劇減少。由于漏電流值與讀出工作速度大致成正比，所以在W1大于100nm時(shí)存儲(chǔ)器的性能急劇惡化。另一方面，在氮化硅膜142與擴(kuò)散層區(qū)113重疊的范圍內(nèi)，漏電流的減少趨緩。因此，作為具有保持電荷的功能的膜的氮化硅膜142的至少一部分最好與源/漏區(qū)重疊。
依據(jù)上述器件模擬的結(jié)果，當(dāng)假定W2固定在100nm，W1作為設(shè)計(jì)值為60nm和100nm時(shí)，制作了存儲(chǔ)單元陣列。當(dāng)W1為60nm時(shí)，氮化硅膜142與擴(kuò)散層區(qū)112、113作為設(shè)計(jì)值重疊40nm；當(dāng)W1為100nm時(shí)，作為設(shè)計(jì)值無重疊。在測定了這些存儲(chǔ)單元陣列的讀出時(shí)間的結(jié)果后，在考慮了其結(jié)果的分散性的最壞的情況下進(jìn)行比較，將W1作為設(shè)計(jì)值為60nm的情況的一方在讀出存取時(shí)間方面要快100倍。在實(shí)用上，讀出存取時(shí)間最好為每1位為100納秒以下，但在W1＝W2時(shí)可知，始終無法達(dá)到該條件。另外，在考慮了制造分散性的情況下，判明以W2-W1＞10nm為更好。
存儲(chǔ)功能體161中所存儲(chǔ)的信息的讀出與上述器件模擬相同，最好將擴(kuò)散層區(qū)112定為源區(qū)，將擴(kuò)散層區(qū)113定為漏區(qū)，在接近于溝道區(qū)中的漏區(qū)一側(cè)形成夾斷點(diǎn)。即，在讀出存儲(chǔ)于2個(gè)存儲(chǔ)功能體161、162之中的一方的信息時(shí)，夾斷點(diǎn)在溝道區(qū)內(nèi)，最好使之在接近于2個(gè)存儲(chǔ)功能體161、162之中的另一方的區(qū)域內(nèi)形成。由此，一個(gè)重大的原因是，例如，不管存儲(chǔ)功能體162的存儲(chǔ)狀況如何，均能以高靈敏度檢測出存儲(chǔ)功能體161的存儲(chǔ)信息，可進(jìn)行2位工作。
另一方面，在使信息僅存儲(chǔ)在2個(gè)存儲(chǔ)功能體161、162的一方的情況下，或者，在使2個(gè)存儲(chǔ)功能體161、162在相同的存儲(chǔ)狀態(tài)下使用的情況下，讀出時(shí)也可不一定形成夾斷點(diǎn)。
再有，在圖5中雖然沒有示出，但最好在半導(dǎo)體襯底111的表面形成阱區(qū)(在N溝道元件的情況下，為P型阱)。通過形成阱區(qū)，使溝道區(qū)的雜質(zhì)濃度最適合于存儲(chǔ)工作(改寫工作和讀出工作)，并且控制其它的電學(xué)特性(耐壓、結(jié)電容、短溝道效應(yīng))變得容易。
從提高存儲(chǔ)器的保持特性的觀點(diǎn)看，存儲(chǔ)功能體最好包含具有保持電荷的功能的電荷保持膜和絕緣膜。在本實(shí)施形態(tài)中，作為電荷保持膜使用了具有陷獲電荷的能級(jí)的氮化硅膜142，作為絕緣膜使用了具有防止蓄積在電荷保持膜內(nèi)的電荷散逸的作用的氧化硅膜141、143。借助于存儲(chǔ)功能體包含電荷保持膜和絕緣膜，可防止電荷的散逸，以提高保持特性。此外，與存儲(chǔ)功能體僅用電荷保持膜構(gòu)成的情況相比，可適度地減小電荷保持膜的體積。通過適度地減小電荷保持膜的體積，可限制電荷保持膜內(nèi)的電荷的移動(dòng)，抑制在存儲(chǔ)保持中因電荷移動(dòng)而引起特性變化。
另外，存儲(chǔ)功能體包含與柵絕緣膜表面大致平行地配置的電荷保持膜，換言之，存儲(chǔ)功能體中的電荷保持膜的上表面最好被配置成位于距柵絕緣膜上表面相等的距離處。具體地說，如圖9所示，存儲(chǔ)功能體162的電荷保持膜142b具有與柵絕緣膜114表面大致平行的面。換言之，電荷保持膜142b最好從與柵絕緣膜114表面對(duì)應(yīng)的高度起以均勻的高度形成。在存儲(chǔ)功能體162中，由于具有與柵絕緣膜114表面大致平行的電荷保持膜142b，可依據(jù)蓄積在電荷保持膜142b中的電荷的多寡，有效地控制偏移區(qū)171內(nèi)的反型層的形成容易程度，進(jìn)而可增大存儲(chǔ)效應(yīng)。另外，通過使電荷保持膜142b與柵絕緣膜114的表面大致平行，即使在偏移量(W1)分散的情況下也可使存儲(chǔ)效應(yīng)的變化保持為較小，可抑制存儲(chǔ)效應(yīng)的分散性。而且，可抑制電荷向電荷保持膜142b的上部方向移動(dòng)，抑制在存儲(chǔ)保持中因電荷移動(dòng)而引起特性變化。
此外，存儲(chǔ)功能體162最好包含隔開與柵絕緣膜114的表面大致平行的電荷保持膜142b與溝道區(qū)(或阱區(qū))的絕緣膜(例如，氧化硅膜144之中偏移區(qū)171上的部分)。利用該絕緣膜，可抑制蓄積于電荷保持膜內(nèi)的電荷的散逸，進(jìn)而得到保持特性良好的存儲(chǔ)元件。
再有，通過控制電荷保持膜142b的膜厚，同時(shí)將電荷保持膜142b下面的絕緣膜(氧化硅膜144之中偏移區(qū)171上的部分)的膜厚控制為恒定值，可使從半導(dǎo)體襯底表面到蓄積于電荷保持膜142b中的電荷的距離大體保持恒定。也就是說，可將從半導(dǎo)體襯底表面到蓄積于電荷保持膜142b中的電荷的距離控制在從電荷保持膜142b下面的絕緣膜的最小膜厚值到電荷保持膜142b下面的絕緣膜的最大膜厚值與電荷保持膜142b的最大膜厚值的和之間。由此，可大體上控制因蓄積于電荷保持膜142b中的電荷而發(fā)生的電力線的密度，可使存儲(chǔ)元件的存儲(chǔ)效應(yīng)的很大的分散性減至非常小。
(實(shí)施形態(tài)2)在本實(shí)施形態(tài)2中，如圖10所示，存儲(chǔ)功能體162的電荷保持膜142具有大致均勻的膜厚。此外，上述電荷保持膜142具有作為有與柵絕緣膜114的表面大致平行的表面的部分的一例的第1部181和作為與柵電極117的側(cè)面大致平行地延伸的部分的一例的第2部182。
在對(duì)柵電極117施加正電壓的情況下，存儲(chǔ)功能體162中的電力線如箭頭183那樣，在第1部181和第2部182中兩次通過氮化硅膜142。再有，在對(duì)柵電極117施加負(fù)電壓時(shí)，電力線的方向相反。在這里，氮化硅膜142的介電常數(shù)約為6，氧化硅膜141、143的介電常數(shù)約為4。因此，與電荷保持膜142僅由第1部構(gòu)成的情況相比，可使電力線183方向上的存儲(chǔ)功能體162的有效的介電常數(shù)增大，使電力線的兩端的電位差進(jìn)一步減小。即，施加于柵電極117上的電壓的大部分是為了使偏移區(qū)171中的電場增強(qiáng)而使用的。
在改寫工作時(shí)，電荷之所以注入到氮化硅膜142中，是因?yàn)樗l(fā)生的電荷系由偏移區(qū)171中的電場引入的緣故。因此，由于電荷保持膜142包含第2部182，在改寫工作時(shí)，向存儲(chǔ)功能體162注入的電荷增加，改寫速度增大。
再有，在氧化硅膜143的部分也被氮化硅膜替代的情況下，也就是說，在電荷保持膜對(duì)于與柵絕緣膜114的表面對(duì)應(yīng)的高度不均勻的情況下，電荷向氮化硅膜的上方向的移動(dòng)變得顯著，保持特性惡化。
電荷保持膜如不用氮化硅膜，而用介電常數(shù)非常大的氧化鉿等強(qiáng)電介質(zhì)形成則更好。
此外，存儲(chǔ)功能體最好還包含隔開與柵絕緣膜表面大致平行的電荷保持膜與溝道區(qū)(或阱區(qū))的絕緣膜(氧化硅膜141之中偏移區(qū)171上的部分)。利用該絕緣膜，可抑制蓄積于電荷保持膜中的電荷的散逸，進(jìn)而提高保持特性。
另外，存儲(chǔ)功能體最好還包含隔開柵電極與沿大致平行于柵電極側(cè)面的方向延伸的電荷保持膜的絕緣膜(氧化硅膜141之中與柵電極相接的部分)。利用該絕緣膜，可防止電荷從柵電極注入到電荷保持膜中以改變電學(xué)特性，可提高存儲(chǔ)元件的可靠性。
此外，與上述實(shí)施形態(tài)1一樣，最好將電荷保持膜142下面的絕緣膜(氧化硅膜141之中偏移區(qū)171上的部分)的膜厚控制為恒定值，進(jìn)而將配置在柵電極側(cè)面上的絕緣膜(氧化硅膜141之中與柵電極117相接的部分)的膜厚控制為恒定值。由此，可大體上控制因蓄積于電荷保持膜142中的電荷而發(fā)生的電力線的密度，同時(shí)可防止電荷漏泄。
(實(shí)施形態(tài)3)本實(shí)施形態(tài)3涉及柵電極、存儲(chǔ)功能體和源/漏區(qū)之間距離的最優(yōu)化。
如圖11所示，A為溝道長度方向的截面上的柵電極長度，B為源/漏區(qū)之間的距離(溝道長度)，C為一方存儲(chǔ)功能體的端部到另一方存儲(chǔ)功能體的端部的距離，也就是說，示出從具有保持溝道長度方向的截面上的一個(gè)存儲(chǔ)功能體內(nèi)的電荷的功能的膜的端部(遠(yuǎn)離柵電極的一側(cè))到具有保持另一存儲(chǔ)功能體內(nèi)的電荷的功能的膜的端部(遠(yuǎn)離柵電極的一側(cè))的距離。
首先，最好是B＜C。在溝道區(qū)之中柵電極117下面的部分與源/漏區(qū)112、113之間存在偏移區(qū)171。由于B＜C，借助于蓄積在存儲(chǔ)功能體161、162(氮化硅膜142)中的電荷，有效地改變了偏移區(qū)171的整個(gè)區(qū)域中反型的容易性。因此，存儲(chǔ)效應(yīng)增大，尤其可實(shí)現(xiàn)讀出工作的高速化。
另外，在柵電極117與源/漏區(qū)112、113有偏移的情況下，也就是說，在A＜B成立的情況下，對(duì)柵電極117施加電壓時(shí)的偏移區(qū)171的反型的容易性隨蓄積于存儲(chǔ)功能體161、162中的電荷量而有大的變化，存儲(chǔ)效應(yīng)增大，同時(shí)可減小短溝道效應(yīng)。但是，只要存儲(chǔ)效應(yīng)有所體現(xiàn)，就不一定必須存在。在沒有偏移區(qū)171的情況下，如果源/漏區(qū)112、113的雜質(zhì)濃度足夠低，則在存儲(chǔ)功能體161、162(氮化硅膜142)中可發(fā)現(xiàn)存儲(chǔ)效應(yīng)。
因此，最好是A＜B＜C。
(實(shí)施形態(tài)4)如圖12所示，本實(shí)施形態(tài)4的存儲(chǔ)元件除將上述實(shí)施形態(tài)1中的半導(dǎo)體襯底定為SOI(絕緣體上的硅)襯底外，具有與上述實(shí)施形態(tài)1的結(jié)構(gòu)實(shí)質(zhì)上相同的結(jié)構(gòu)。
本存儲(chǔ)元件系在半導(dǎo)體襯底186上形成掩埋氧化膜188，再在其上形成SOI層。在SOI層內(nèi)，形成擴(kuò)散層區(qū)112、113，在除此以外的區(qū)域形成體區(qū)(半導(dǎo)體層)187。
利用本存儲(chǔ)元件，也可取得與上述實(shí)施形態(tài)3的存儲(chǔ)元件同樣的作用效果。此外，由于可顯著地減小擴(kuò)散層區(qū)112、113與體區(qū)182的結(jié)電容，所以元件的高速化及低功耗化成為可能。
(實(shí)施形態(tài)5)如圖13所示，本實(shí)施形態(tài)5的存儲(chǔ)元件除了與N型的源/漏區(qū)112、113的溝道側(cè)鄰接、添加P型高濃度區(qū)191以外，具有與上述實(shí)施形態(tài)1實(shí)質(zhì)上相同的結(jié)構(gòu)。
即，賦予P型高濃度區(qū)191中的P型的雜質(zhì)(例如硼)濃度比賦予區(qū)域192中的P型的雜質(zhì)濃度高。P型高濃度區(qū)191中的P型的雜質(zhì)濃度例如為5×1017～1×1019cm-3是適當(dāng)?shù)摹Ａ硗?，區(qū)域192的P型的雜質(zhì)濃度例如可設(shè)定為5×1016～1×1018cm-3。
這樣，通過設(shè)置P型高濃度取191，源/漏區(qū)112、113與半導(dǎo)體襯底111的結(jié)在存儲(chǔ)功能體161、162的正下方為突變結(jié)。因此，寫入和擦除工作時(shí)，容易發(fā)生熱載流子，可使寫入工作和擦除工作的電壓降低，或者可使寫入工作和擦除工作高速化。此外，由于區(qū)域192的雜質(zhì)濃度較低，所以存儲(chǔ)器處于擦除狀態(tài)時(shí)的閾值降低，漏電流增大。因而，讀出速度得到提高。因此，可降低改寫電壓或增高改寫速度，而且可得到使讀出速度為高速的存儲(chǔ)元件。
另外，在圖13中，在源/漏區(qū)112、113附近，在存儲(chǔ)功能體161、162的下面(即，不是柵電極的正下方)，通過設(shè)置P型高濃度區(qū)191，作為晶體管整體的閾值顯著地上升。該上升的程度顯著地大于P型高濃度區(qū)191位于柵電極117的正下方的情形。在寫入電荷(在晶體管為N溝道型的情況下，為電子)蓄積于存儲(chǔ)功能體161、162中的情況下，其差值進(jìn)一步增大。另一方面，在足夠的擦除電荷(在晶體管為N溝道型的情況下，為空穴)蓄積于存儲(chǔ)功能體中的情況下，作為晶體管整體的閾值降低至由柵電極117下面的溝道區(qū)(區(qū)域192)的雜質(zhì)濃度決定的閾值。即，擦除時(shí)的閾值與P型高濃度區(qū)191的雜質(zhì)濃度無關(guān)，另一方面，寫入時(shí)的閾值卻受到非常大的影響。因而，通過將P型高濃度區(qū)191位于存儲(chǔ)功能體的下面，配置于源/漏區(qū)112、113附近，只有寫入時(shí)的閾值有非常大的變動(dòng)，可顯著地增大存儲(chǔ)效應(yīng)(寫入時(shí)與擦除時(shí)的閾值之差)。
(實(shí)施形態(tài)6)如圖14所示，本實(shí)施形態(tài)6的存儲(chǔ)元件除了與隔開電荷保持膜(氮化硅膜142)與溝道區(qū)或阱區(qū)的絕緣膜(氧化硅膜141)的厚度T1比柵絕緣膜114的厚度T2薄以外，具有與實(shí)施形態(tài)1實(shí)質(zhì)上相同的結(jié)構(gòu)。
出于存儲(chǔ)器在改寫工作時(shí)的耐壓的要求，柵絕緣膜114的厚度T2存在下限值。但是，絕緣膜的厚度T1可減至比厚度T2薄，而與耐壓的要求無關(guān)。
在本實(shí)施形態(tài)6的存儲(chǔ)元件中，如上所述，對(duì)絕緣膜的厚度T1的設(shè)計(jì)自由度之所以高，出于以下的原因。在本實(shí)施形態(tài)6的存儲(chǔ)元件中，隔開電荷保持膜與溝道區(qū)或阱區(qū)的絕緣膜并不被柵電極117和溝道區(qū)或阱區(qū)夾持。因此，在柵電極117與溝道區(qū)或阱區(qū)之間起作用的高電場不直接作用于隔開電荷保持膜與溝道區(qū)或阱區(qū)的絕緣膜上，而是有在橫向擴(kuò)展較弱的電場從柵電極117作用于該絕緣膜上。因此，可使絕緣膜的厚度T1減至比柵絕緣膜114的厚度T2薄，而與對(duì)柵絕緣膜114的耐壓的要求無關(guān)。另一方面，例如，在以閃速存儲(chǔ)器為代表的EEPROM中，隔開浮置柵與溝道區(qū)或阱區(qū)的絕緣膜由于被柵電極(控制柵)和溝道區(qū)或阱區(qū)夾持，受到來自柵電極的高電場的直接作用。因此，在EEPROM中，隔開浮置柵與溝道區(qū)或阱區(qū)的絕緣膜的厚度受到限制，阻礙了存儲(chǔ)元件的功能的最佳化。
從以上可知，在本實(shí)施形態(tài)6的存儲(chǔ)元件中，隔開電荷保持膜與溝道區(qū)或阱區(qū)的絕緣膜并不被柵電極117和溝道區(qū)或阱區(qū)夾持，這成為提高絕緣膜的厚度T1的自由度的本質(zhì)上的原因。
通過減薄絕緣膜的厚度T1，電荷向存儲(chǔ)功能體161、162中的注入變得容易，可降低改寫工作和擦除工作的電壓，或者使改寫工作和擦除工作高速化，另外，在電荷蓄積于氮化硅膜142中時(shí)，由于在溝道區(qū)或阱區(qū)上感生的電荷量增加，所以可使存儲(chǔ)效應(yīng)增大。
可是，如圖10的箭頭184所示，在存儲(chǔ)功能體161、162中的電力線也很短，通不過氮化硅膜142。由于在這樣短的電力線上電場強(qiáng)度較強(qiáng)，所以沿著該電力線的電場在改寫工作時(shí)起了大的作用。通過減薄絕緣膜的厚度T1，氮化硅膜142向圖的下側(cè)移動(dòng)，用箭頭183表示的電力線通過氮化硅膜。因此，可使沿著電力線184的存儲(chǔ)功能體161、162中的有效介電常數(shù)增大，進(jìn)一步減小電力線兩端的電位差。因此，對(duì)柵電極117施加的電壓的大部分被用來增強(qiáng)偏移區(qū)中的電場，使寫入工作和擦除工作高速化。
從以上可知，關(guān)于氧化硅膜141的厚度T1和柵絕緣膜114的厚度T2，由于T1＜T2，所以不會(huì)降低存儲(chǔ)器的耐壓性能，可使寫入工作和擦除工作的電壓降低，或者使寫入工作和擦除工作高速化，從而進(jìn)一步增大了存儲(chǔ)效應(yīng)。
再有，更為理想的是，絕緣膜的厚度T1可使制造工藝的均勻性及膜的品質(zhì)維持恒定的水準(zhǔn)，而且是保持特性不至極端惡化的界限的0.8nm以上。
具體地說，在設(shè)計(jì)規(guī)則需要很高耐壓的液晶驅(qū)動(dòng)器LSI的情況下，為了驅(qū)動(dòng)液晶面板上的TFT(薄膜晶體管)，需要最大的15～18V的電壓。因此，無法使柵氧化膜薄膜化。在將本發(fā)明的存儲(chǔ)元件與上述液晶驅(qū)動(dòng)器LSI混合安裝，作為圖像調(diào)整用的情況下，可用本發(fā)明的存儲(chǔ)元件最佳地設(shè)計(jì)獨(dú)立于柵絕緣膜厚、隔開電荷保持膜(氮化硅膜142)與溝道區(qū)或阱區(qū)的絕緣膜的厚度。例如，對(duì)于柵電極長度(字線寬度)為250nm的存儲(chǔ)單元，可獨(dú)立地設(shè)定T1＝20nm、T2＝10nm，可實(shí)現(xiàn)寫入效率高的存儲(chǔ)單元(即使T1比通常的邏輯晶體管厚也不會(huì)發(fā)生短溝道效應(yīng)的原因是源·漏區(qū)相對(duì)于柵電極發(fā)生了偏移)。
(實(shí)施形態(tài)7)如圖15所示，本實(shí)施形態(tài)7的存儲(chǔ)元件除了與隔開電荷保持膜(氮化硅膜142)與溝道區(qū)或阱區(qū)的絕緣膜(氧化硅膜141)的厚度T1比柵絕緣膜114的厚度T2厚以外，具有與實(shí)施形態(tài)1實(shí)質(zhì)上相同的結(jié)構(gòu)。
出于防止元件的短溝道效應(yīng)的要求，柵絕緣膜114的厚度T2存在上限值。但是，絕緣膜的厚度T1可增至比柵絕緣膜114的T2厚，而與防止元件的短溝道效應(yīng)的要求無關(guān)。即，在按比例微細(xì)化取得進(jìn)展時(shí)(在對(duì)柵絕緣膜114進(jìn)行了薄膜化時(shí))，由于使絕緣膜的膜厚T1與柵絕緣膜的厚度獨(dú)立地進(jìn)行了最佳的設(shè)計(jì)，所以取得存儲(chǔ)功能體161、162不妨礙按比例微細(xì)化的效果。
在本實(shí)施形態(tài)7的存儲(chǔ)元件中，如上所述，對(duì)絕緣膜的厚度T1的設(shè)計(jì)自由度高的原因如已述的那樣，隔開電荷保持膜與溝道區(qū)或阱區(qū)的絕緣膜并不被柵電極117和溝道區(qū)或阱區(qū)夾持。因此，可使絕緣膜的厚度T1增至比柵絕緣膜114的厚度T2厚，而與防止對(duì)柵絕緣膜114的短溝道的要求無關(guān)。
通過增厚柵絕緣膜114的T1，可防止蓄積于存儲(chǔ)功能體161、162中的電荷散逸，改善元件的保持特性。
因此，關(guān)于絕緣膜的厚度T1和柵絕緣膜114的厚度T2，由于定為T1＞T2，所以不會(huì)使元件的短溝道效應(yīng)惡化，可改善保持特性。
再有，考慮到改寫速度的降低，絕緣膜的厚度T1最好在20nm以下。
具體地說，在以閃速存儲(chǔ)器為代表的現(xiàn)有的非易失性存儲(chǔ)器中，選擇柵電極構(gòu)成寫入·擦除柵電極，與上述寫入·擦除柵電極對(duì)應(yīng)的柵絕緣膜(包含浮置柵)兼用電荷蓄積膜。因此，由于微細(xì)化(為了抑制短溝道效應(yīng)，薄膜化是必須的)的要求與確?？煽啃?為了抑制保持電荷的漏泄，隔開浮置柵與溝道區(qū)或阱區(qū)的絕緣膜的厚度無法減薄至7nm以下)的要求相反，所以微細(xì)化是困難的。實(shí)際上，按照ITRS(國際半導(dǎo)體技術(shù)路線圖)，物理上的柵長度的微細(xì)化在約0.2微米以下，尚未引人注目。在本發(fā)明的存儲(chǔ)元件中，如上所述，通過獨(dú)立地設(shè)計(jì)絕緣膜的厚度T1和柵絕緣膜114的厚度T2，微細(xì)化成為可能。例如，在本發(fā)明中，對(duì)柵電極長度(字線寬度)為45nm的存儲(chǔ)單元，按T2＝4nm、T1＝7nm獨(dú)立地設(shè)定，實(shí)現(xiàn)了不會(huì)發(fā)生短溝道效應(yīng)的存儲(chǔ)元件。即使將柵絕緣膜114的厚度T2設(shè)定為比通常的邏輯晶體管厚也不會(huì)發(fā)生短溝道效應(yīng)的原因是源/漏區(qū)112、113相對(duì)于柵電極117發(fā)生了偏移。另外，在本發(fā)明的存儲(chǔ)元件中，由于源/漏區(qū)112、113相對(duì)于柵電極117發(fā)生了偏移，所以與通常的邏輯晶體管相比，更容易實(shí)現(xiàn)微細(xì)化。
如概括上述內(nèi)容，則由于不存在對(duì)存儲(chǔ)功能體161、162的上部輔助寫入、擦除的電極，所以在輔助寫入、擦除的電極與溝道區(qū)或阱區(qū)之間起作用的強(qiáng)電場不直接作用在隔開電荷保持膜與溝道區(qū)或阱區(qū)的絕緣膜上，而是只有在橫向擴(kuò)展的較弱的電場從柵電極117作用于該絕緣膜上。因此，對(duì)于相同的加工時(shí)代，保持微細(xì)化至與邏輯晶體管的柵長度相同程度以上的柵長度的存儲(chǔ)單元的實(shí)現(xiàn)成為可能。
(實(shí)施形態(tài)8)本實(shí)施形態(tài)8涉及存儲(chǔ)元件的工作方法。
首先，用圖16和圖17說明存儲(chǔ)元件的寫入工作遠(yuǎn)離。在圖中，203表示柵絕緣膜，204表示柵電極，WL表示字線，BL1表示第1位線，BL2表示第2位線。再有，在這里，說明第1存儲(chǔ)功能體231a和第2存儲(chǔ)功能體231b具有保持電荷的功能的情形。
在這里，所謂寫入，是指在存儲(chǔ)元件為N溝道型的情況下，向存儲(chǔ)功能體231a、231b注入電子。以后，假定存儲(chǔ)元件為N溝道型進(jìn)行說明。
例如，為了將電子注入(寫入)到第2存儲(chǔ)功能體231b中，如圖16所示，將第1擴(kuò)散層區(qū)207a(具有N型的導(dǎo)電類型)定為源區(qū)，將第2擴(kuò)散層區(qū)207b(具有N型的導(dǎo)電類型)定為漏區(qū)。例如，可對(duì)第1擴(kuò)散層區(qū)207a和P型阱區(qū)202施加0V，對(duì)第2擴(kuò)散層區(qū)207b施加+5V，對(duì)柵電極204施加+5V。按照這樣的電壓條件，反型層226雖然從第1擴(kuò)散層區(qū)207a(源區(qū))延伸，但達(dá)不到第2擴(kuò)散層區(qū)207b(漏區(qū))，夾斷點(diǎn)發(fā)生了。電子在從夾斷點(diǎn)到第2擴(kuò)散層區(qū)207b(漏區(qū))被強(qiáng)電場加速，形成所謂的熱電子(高能的傳導(dǎo)電子)。通過將該熱電子注入到第2存儲(chǔ)功能體231b中進(jìn)行寫入。再有，在第1存儲(chǔ)功能體231a附近，由于不發(fā)生熱電子，所以不進(jìn)行寫入。
這樣一來，可將電子注入到第2存儲(chǔ)功能體231b中，進(jìn)行寫入。
另一方面，為了將電子注入(寫入)到第1存儲(chǔ)功能體231a中，如圖17所示，將第2擴(kuò)散層區(qū)207b定為源區(qū)，將第1擴(kuò)散層區(qū)207a定為漏區(qū)。例如，可對(duì)第2擴(kuò)散層區(qū)207b和P型阱區(qū)202施加0V，對(duì)第1擴(kuò)散層區(qū)207a施加+5V，對(duì)柵電極204施加+5V。這樣，所謂將電子注入到第2存儲(chǔ)功能體207b的情況，是指通過調(diào)換源/漏區(qū)，可將電子注入到第1存儲(chǔ)功能體231a中，進(jìn)行寫入。
接著，在圖18、圖19和圖20中說明上述存儲(chǔ)元件的擦除工作原理。
在擦除存儲(chǔ)于第1存儲(chǔ)功能體231a中的信息的第1方法中，如圖18所示，可對(duì)第1擴(kuò)散層區(qū)207a施加正電壓(例如+5V)，對(duì)P型阱區(qū)202施加0V，對(duì)第1擴(kuò)散層區(qū)207a與P型阱區(qū)202的PN結(jié)施加反向偏壓，進(jìn)而對(duì)柵電極204施加負(fù)電壓(例如-5V)。這時(shí)，在上述PN結(jié)之中柵電極204附近，由于施加了負(fù)電壓的柵電極204的影響，電勢的梯度尤為陡峻。因此，因帶間隧穿，在PN結(jié)的P型阱區(qū)202一側(cè)發(fā)生了熱空穴(高能的空穴)。該熱空穴在具有負(fù)電位的柵電極204方向被吸引的結(jié)果是，向第1存儲(chǔ)功能體231a進(jìn)行空穴注入。這樣一來，就進(jìn)行了第1存儲(chǔ)功能體231a的擦除。這時(shí)，可對(duì)第2擴(kuò)散層區(qū)207b施加0V。
在擦除存儲(chǔ)于第2存儲(chǔ)功能體231b中的信息時(shí)，在上述情況中，可調(diào)換第1擴(kuò)散層區(qū)207a與第2擴(kuò)散層區(qū)231b的電位。也就是說，可使第1擴(kuò)散層區(qū)207a的施加電壓為0V，使第2擴(kuò)散層區(qū)207b的施加電壓為+5V。
在擦除存儲(chǔ)于第1存儲(chǔ)功能體231a中的信息的第2方法中，如圖19所示，可對(duì)第1擴(kuò)散層區(qū)207a施加正電壓(例如+4V)，對(duì)第2擴(kuò)散層區(qū)207b施加0V，對(duì)柵電極204施加負(fù)電壓(例如-4V)，對(duì)P型阱區(qū)202施加正電壓(例如+0.8V)。這時(shí)，在P型阱區(qū)202與第2擴(kuò)散層區(qū)207b之間施加正向電壓，電子被注入到P型阱區(qū)202中。所注入的電子擴(kuò)散至P型阱區(qū)202與第1擴(kuò)散層區(qū)207a的PN結(jié)，在該處受到強(qiáng)電場加速，成為熱電子。該熱電子在PN結(jié)中產(chǎn)生電子-空穴對(duì)。即，通過在P型阱區(qū)202與第2擴(kuò)散層區(qū)207b之間施加正向電壓，注入到P型阱區(qū)202的電子成為引發(fā)劑，在位于相反一側(cè)的PN結(jié)處發(fā)生熱空穴。在PN結(jié)處發(fā)生的熱空穴在具有負(fù)電位的柵電極204方向被吸引的結(jié)果是，向第1存儲(chǔ)功能體231a進(jìn)行空穴注入。
按照該第2方法，在P型阱區(qū)202與第1擴(kuò)散層區(qū)207a的PN結(jié)中，即使在僅施加靠帶間隧穿不足以發(fā)生熱空穴的電壓的情況下，從第2擴(kuò)散層區(qū)207b注入的電子成為在PN結(jié)處產(chǎn)生電子-空穴對(duì)的引發(fā)劑，可使熱空穴發(fā)生。因此，可降低擦除工作時(shí)的電壓。特別是，在擴(kuò)散層區(qū)207a、207b與柵電極204發(fā)生偏移的情況下，利用施加了負(fù)電位的柵電極204，減少了上述PN結(jié)變?yōu)橥蛔兘Y(jié)的效應(yīng)。因此，雖然靠帶間隧穿難以發(fā)生熱空穴，但第2方法可補(bǔ)足其缺點(diǎn)，在低電壓下實(shí)現(xiàn)擦除工作。
再有，在擦除存儲(chǔ)于第1存儲(chǔ)功能體231a中的信息的情況下，在第1擦除方法中，必須向第1擴(kuò)散層區(qū)207a施加+5V，但在第2擦除方法中，用+4V就足夠了。這樣，按照該第2方法，由于可降低擦除時(shí)的電壓，從而可減少功耗，抑制熱載流子引起的存儲(chǔ)元件的惡化。
無論采取第1、第2擦除方法中的哪一種方法，本發(fā)明的存儲(chǔ)元件均具有難以引起過擦除的特征。所謂過擦除，是隨著蓄積于存儲(chǔ)功能體中的空穴的量增大而不飽和的閾值降低的一種現(xiàn)象。采用以閃速存儲(chǔ)器為代表的EEPROM成了大問題，特別是產(chǎn)生了在閾值為負(fù)時(shí)存儲(chǔ)單元的選擇變得不可能這樣致命的工作不良。在本發(fā)明的存儲(chǔ)元件中，即使在有大量的空穴蓄積于存儲(chǔ)功能體中的情況下，通過僅在存儲(chǔ)功能體下面感生電子，對(duì)柵絕緣膜下面的溝道區(qū)的電勢幾乎不產(chǎn)生影響。由于擦除時(shí)的閾值由柵絕緣膜下面的電勢決定，所以難以引起過擦除。
接著，用圖20說明上述存儲(chǔ)元件的讀出工作原理。
在讀出存儲(chǔ)于第1存儲(chǔ)功能體231a中的信息的情況下，如圖20所示，將第1擴(kuò)散層區(qū)207a定為源區(qū)，將第2擴(kuò)散層區(qū)207b定為漏區(qū)，使晶體管在飽和區(qū)工作。例如，可對(duì)第1擴(kuò)散層區(qū)207a和P型阱區(qū)202施加0V，對(duì)第2擴(kuò)散層區(qū)207b施加+1.8V，對(duì)柵電極204施加+2V。這時(shí)，在電子不蓄積于第1存儲(chǔ)功能體231a中的情況下，漏電流容易流過。另一方面，在電子蓄積于第1存儲(chǔ)功能體231a中的情況下，由于在第1存儲(chǔ)功能體231a附近難以形成反型層，所以漏電流難以流過。因此，通過檢測漏電流，可讀出第1存儲(chǔ)功能體231a的存儲(chǔ)信息。這時(shí)，由于在漏附近被夾斷，所以第2存儲(chǔ)功能體231b中的電荷蓄積的有無對(duì)漏電流不產(chǎn)生影響。
在讀出存儲(chǔ)于第2存儲(chǔ)功能體231b中的信息的情況下，將第2擴(kuò)散層區(qū)207b定為源區(qū)，將第1擴(kuò)散層區(qū)207a定為漏區(qū)，使晶體管在飽和區(qū)工作。例如，可對(duì)第2擴(kuò)散層區(qū)207b和P型阱區(qū)202施加0V，對(duì)第1擴(kuò)散層區(qū)207a施加+1.8V，對(duì)柵電極204施加+2V。這樣，所謂讀出存儲(chǔ)于第1存儲(chǔ)功能體231a中的信息的情況，是指通過調(diào)換源/漏區(qū)，可進(jìn)行存儲(chǔ)于第2存儲(chǔ)功能體231b中的信息的讀出。
再有，在保留未被柵電極204覆蓋的溝道區(qū)的情況下，在未被柵電極204覆蓋的溝道區(qū)中，利用存儲(chǔ)功能體231a、231b的剩余電荷的有無使反型層消失或形成的結(jié)果是，得到了大的滯后(閾值的變化)。但是，如偏移區(qū)的寬度太大，則漏電流大大減少，讀出速度大幅度變慢。因此，最好決定偏移區(qū)的寬度，以得到充分的滯后和讀出速度。
即使是擴(kuò)散層區(qū)207a、207b達(dá)到柵電極204端部的情況，也就是擴(kuò)散層區(qū)207a、207b與柵電極204重疊的情況，雖然晶體管的閾值幾乎不因?qū)懭牍ぷ鞫兓?漏端處的寄生電阻卻發(fā)生很大的變化，漏電流大大減少(1個(gè)數(shù)量級(jí)以上)。因此，通過檢測出漏電流，讀出是可能的，可得到作為存儲(chǔ)器的功能。但是，在需要較大的存儲(chǔ)滯后效應(yīng)的情況下，以擴(kuò)散層區(qū)207a、207b與柵電極204不重疊為宜。
按照以上的工作方法，每1個(gè)晶體管可有選擇地進(jìn)行2位的寫入和擦除。另外，通過將字線WL與存儲(chǔ)元件的柵電極204連接，將第1位線BL1與第1擴(kuò)散層區(qū)207a連接，將第2位線BL2與第2擴(kuò)散層區(qū)207b連接，以此排列存儲(chǔ)元件，可構(gòu)成存儲(chǔ)單元陣列。
另外，在上述工作方法中，通過調(diào)換源區(qū)與漏區(qū)，每1個(gè)晶體管可進(jìn)行2位的寫入和擦除，但可固定源區(qū)和漏區(qū)，使之作為1位存儲(chǔ)器而工作。這時(shí)，可使源/漏區(qū)的一方定為共同固定電壓，使與源/漏區(qū)連接的位線的條數(shù)減半。
從以上的說明可知，按照上述存儲(chǔ)元件，存儲(chǔ)功能體231a、231b獨(dú)立于柵絕緣膜203而形成，并且在柵電極204的兩側(cè)形成。因此，2位工作是可能的。此外，由于各存儲(chǔ)功能體231a、231b被柵電極204隔離，所以有效地抑制了改寫時(shí)的干擾。另外，由于存儲(chǔ)功能體231a、231b被柵電極204隔離，所以可使柵絕緣膜203薄膜化，抑制短溝道效應(yīng)。因此，存儲(chǔ)元件的微細(xì)化變得容易。
(實(shí)施形態(tài)9)本實(shí)施形態(tài)9涉及進(jìn)行了存儲(chǔ)元件的改寫時(shí)的電學(xué)特性的變化。
圖21是在N溝道型存儲(chǔ)元件的存儲(chǔ)功能體中的電荷量發(fā)生了變化時(shí)的漏電流Id對(duì)柵電壓Vg的特性(實(shí)測值)。再有，在圖21中，實(shí)線表示在擦除狀態(tài)下的漏電流Id與柵電壓Vg的關(guān)系，虛線表示在寫入狀態(tài)下的漏電流Id與柵電壓Vg的關(guān)系。
從圖21可知，在從擦除狀態(tài)(在圖21中，為實(shí)線表示的狀態(tài))進(jìn)行寫入工作的情況下，不僅閾值簡單地上升，而且尤其是在亞閾區(qū)曲線的斜率顯著地減少。因此，即使在柵電壓Vg比較高的區(qū)域，擦除狀態(tài)與寫入狀態(tài)下的漏電流之比增大。例如，即使在Vg＝2.5V時(shí)，電流比可保持在2個(gè)數(shù)量級(jí)以上。這樣的特性與EEPROM的情況(圖22)有很大的不同。再有，在圖22中，實(shí)線表示在擦除狀態(tài)下的漏電流的對(duì)數(shù)Log(Id)與柵電壓Vg的關(guān)系，虛線表示在寫入狀態(tài)下的漏電流的對(duì)數(shù)Log(Id)與柵電壓Vg的關(guān)系。
這種特性的出現(xiàn)是為使柵電極與擴(kuò)散層區(qū)發(fā)生偏移，柵電場難以及于偏移區(qū)而引起的特有的現(xiàn)象。在存儲(chǔ)元件處于寫入狀態(tài)時(shí)，即使對(duì)柵電極施加正電壓，在存儲(chǔ)功能體下面的偏移區(qū)中成為反型層極難生成的狀態(tài)。這成為在圖21的寫入狀態(tài)下亞閾區(qū)的Id-Vg曲線的斜率減小的原因。另一方面，在存儲(chǔ)元件處于擦除狀態(tài)時(shí)，在偏移區(qū)感生了高密度的電子。而且，在對(duì)柵電極施加0V時(shí)(即處于關(guān)斷狀態(tài)時(shí))，在柵電極下面的溝道不感生電子(因而關(guān)斷電流小)。這成為在擦除狀態(tài)下亞閾區(qū)的Id-Vg曲線的斜率大、且在閾值以上的區(qū)域電流的增加率(電導(dǎo))也大的原因。
從以上的說明可知，本發(fā)明的存儲(chǔ)元件可使寫入時(shí)和擦除時(shí)的漏電流之比特別地增大。
以下，記述配備了上述實(shí)施形態(tài)1～7中所述的存儲(chǔ)元件的IC卡的實(shí)施例。
(實(shí)施形態(tài)10)用圖1和圖2說明本實(shí)施形態(tài)10的IC卡。圖1是表示IC卡的結(jié)構(gòu)的圖。圖2表示將由用于IC卡的存儲(chǔ)元件構(gòu)成的單元形成為陣列狀時(shí)的電路圖的例子。
在圖1中，1是IC卡，501是MPU部，502是連接部，503是數(shù)據(jù)存儲(chǔ)部，504是運(yùn)算部，505是控制部，506是ROM，507是RAM，508是布線，509是讀出器/寫入器。本實(shí)施形態(tài)10的IC卡由于具有與圖24所示的現(xiàn)有的IC卡相同的結(jié)構(gòu)，所以其說明從略。
本實(shí)施形態(tài)10的IC卡之所以與圖24的現(xiàn)有的IC卡不同，是使用了在數(shù)據(jù)存儲(chǔ)部503中可微細(xì)化、從而可削減制造成本的存儲(chǔ)元件，也就是說使用了在實(shí)施形態(tài)1～7中所述的存儲(chǔ)元件。
在將由上述存儲(chǔ)元件構(gòu)成的數(shù)據(jù)存儲(chǔ)部和由通常的邏輯晶體管構(gòu)成的邏輯運(yùn)算部混合安裝于1塊芯片上的情況下，由于存儲(chǔ)元件和通常的邏輯晶體管的混合安裝工藝極為容易，所以進(jìn)一步增大了本發(fā)明的IC卡的制造成本降低效果。以下，說明上述存儲(chǔ)元件和通常的邏輯晶體管的混合安裝工藝的容易性。
該存儲(chǔ)元件可經(jīng)與通常的邏輯晶體管大致相同的工序形成。作為一例，說明圖5所示的存儲(chǔ)元件的形成順序。首先，用熟知的順序在半導(dǎo)體襯底111上形成柵絕緣膜114和柵電極117。接著，在半導(dǎo)體襯底111的整個(gè)面上，用熱氧化法形成或用CVD(化學(xué)氣相淀積)法淀積膜厚為0.8～20nm的氧化硅膜，如為膜厚為3～10nm的氧化硅膜則更好。接著，在上述氧化硅膜的整個(gè)面上，用CVD法淀積膜厚為2～15nm的氮化硅膜，如為膜厚為3～10nm的氮化硅膜則更好。進(jìn)而，在上述氮化硅膜的整個(gè)面上，用CVD法淀積20～70nm的氧化硅膜。
接著，通過用各向異性刻蝕法刻蝕氧化硅膜/氮化硅膜/氧化硅膜，在柵電極的側(cè)壁將最適合于存儲(chǔ)的存儲(chǔ)功能體形成為存儲(chǔ)元件側(cè)壁襯墊狀。
其后，以柵電極117和側(cè)壁襯墊狀的存儲(chǔ)功能體作為掩模，通過離子注入，形成擴(kuò)散層區(qū)(源/漏區(qū))112、113。其后，可用熟知的順序進(jìn)行硅化物工序及上部布線工序。
從上述順序可知，形成存儲(chǔ)元件用的順序是與通常的標(biāo)準(zhǔn)邏輯晶體管形成工藝的親和性非常高的順序。構(gòu)成標(biāo)準(zhǔn)邏輯部的晶體管在圖23中所示的結(jié)構(gòu)是一般的。圖23所示的晶體管7由半導(dǎo)體襯底311、柵絕緣膜312、柵電極313、用絕緣膜構(gòu)成的側(cè)壁襯墊314、源區(qū)317、漏區(qū)318和IDD(輕摻雜漏)區(qū)319的結(jié)構(gòu)要素構(gòu)成。上述結(jié)構(gòu)接近于上述存儲(chǔ)元件的結(jié)構(gòu)。為了將構(gòu)成上述標(biāo)準(zhǔn)邏輯部的晶體管變更為上述存儲(chǔ)元件，例如，只要將作為存儲(chǔ)功能體的功能附加到上述側(cè)壁襯墊314上，除去LDD區(qū)319即可。更具體地說，可將側(cè)壁襯墊314例如變更為與圖5的存儲(chǔ)功能體161、162相同的結(jié)構(gòu)。這時(shí)，可選擇氧化硅膜141、143、氮化硅膜142的膜厚構(gòu)成比，使存儲(chǔ)元件進(jìn)行恰當(dāng)?shù)墓ぷ?。?gòu)成上述標(biāo)準(zhǔn)邏輯部的晶體管7的存儲(chǔ)元件側(cè)壁襯墊314的膜結(jié)構(gòu)即使是與圖5的存儲(chǔ)功能體161、162相同的結(jié)構(gòu)，存儲(chǔ)元件側(cè)壁襯墊寬度(即氧化硅膜141、143與氮化硅膜142的總膜厚)也是恰當(dāng)?shù)?，只要使之在不引起改寫工作的電壓范圍?nèi)工作，就不會(huì)損害晶體管性能。另外，為了將構(gòu)成上述標(biāo)準(zhǔn)邏輯部的晶體管和上述存儲(chǔ)元件混合安裝，還有必要只在上述存儲(chǔ)元件部不形成LDD結(jié)構(gòu)。為了形成LDD結(jié)構(gòu)，在形成了上述柵電極后、形成上述存儲(chǔ)功能體(存儲(chǔ)元件側(cè)壁襯墊)前，可進(jìn)行LDD形成用的雜質(zhì)注入。因此，在進(jìn)行上述LDD形成用的雜質(zhì)注入時(shí)，用光致抗蝕劑僅掩蔽上述存儲(chǔ)元件部，即可容易地將上述存儲(chǔ)元件和構(gòu)成上述標(biāo)準(zhǔn)邏輯部的晶體管進(jìn)行混合安裝。此外，如果用構(gòu)成上述標(biāo)準(zhǔn)邏輯部的晶體管構(gòu)成SRAM，則可容易地將非易失性存儲(chǔ)器、邏輯電路、SRAM(靜態(tài)隨機(jī)存取存儲(chǔ)器)進(jìn)行混合安裝。
可是，在上述存儲(chǔ)元件部中，在必須施加比上述標(biāo)準(zhǔn)邏輯部高的電壓的情況下，只要將高耐壓阱形成用掩模和高耐壓柵絕緣膜形成用掩模添加到標(biāo)準(zhǔn)邏輯形成用掩模中即可。可是，多在現(xiàn)有的IC卡中使用的EEPROM的形成工藝與標(biāo)準(zhǔn)邏輯工藝有顯著的不同。所以，比起將EEPROM用作非易失性存儲(chǔ)器、與邏輯電路混合安裝的現(xiàn)有的情況，可飛速地削減掩模塊數(shù)和工藝數(shù)。因此，提高了混合安裝了邏輯電路和非易失性存儲(chǔ)器的芯片的成品率，削減了成本。
按照上述存儲(chǔ)元件，存儲(chǔ)功能體獨(dú)立于柵絕緣膜形成，并且在柵電極的兩側(cè)形成。因此，2位工作是可能的。此外，各存儲(chǔ)功能體由于被柵電極隔離，所以有效地抑制了改寫時(shí)的干擾。另外，由于存儲(chǔ)功能體所承擔(dān)的存儲(chǔ)功能與柵絕緣膜所承擔(dān)的晶體管工作功能被分離，所以可減薄柵絕緣膜膜厚，抑制短溝道效應(yīng)。因此，存儲(chǔ)元件的微細(xì)化變得容易。
圖2是排列上述存儲(chǔ)元件而構(gòu)成的存儲(chǔ)單元陣列的一例的電路圖。在圖2中，Wm表示第m條字線(因此，W1表示第1條字線)，B1n表示第n條第1位線，B2m表示第m條第2位線，Mmn表示與第m條字線(第m條第2位線)和第n條第1位線連接的存儲(chǔ)單元。存儲(chǔ)單元陣列的排列不限于上述例子，可將第1位線與第2位線平行地配置，也可將第2位線全部連接在一起，作為共同的源線等。
由于上述存儲(chǔ)元件容易實(shí)現(xiàn)微細(xì)化，而且2位工作是可能的，所以要縮小排列了上述存儲(chǔ)元件的存儲(chǔ)單元陣列的面積也變得容易。因此，可削減存儲(chǔ)單元陣列的成本。如果將該存儲(chǔ)單元陣列用于IC卡的數(shù)據(jù)存儲(chǔ)部503，則削減了IC卡的成本。
再有，也可用上述存儲(chǔ)元件構(gòu)成ROM506。這樣一來，對(duì)存儲(chǔ)驅(qū)動(dòng)MPU部501用的程序的ROM506，可從外部進(jìn)行改寫，可飛速地提高IC卡的功能。由于上述存儲(chǔ)元件容易實(shí)現(xiàn)微細(xì)化，而且2位工作是可能的，所以即使用上述存儲(chǔ)元件置換掩模ROM，也幾乎不招致芯片面積的增大。另外，形成上述存儲(chǔ)元件的工序與通常的CMOS形成工藝幾乎沒有不同，所以與邏輯電路部的混合安裝是容易的。
用于本發(fā)明的IC卡的存儲(chǔ)元件的存儲(chǔ)功能體例如如圖5所示的存儲(chǔ)元件那樣，由蓄積電荷的第1絕緣體構(gòu)成的膜最好具有被由第2絕緣體構(gòu)成的膜和由第3絕緣體構(gòu)成的膜夾持的夾層結(jié)構(gòu)。這時(shí)，上述第1絕緣體是氮化硅、上述第2和第3絕緣膜是氧化硅的情況尤為理想。具有這樣的存儲(chǔ)功能體的存儲(chǔ)元件可進(jìn)行高速改寫，具有高可靠性和充分的保持特性。因此，如果將這樣的存儲(chǔ)元件用于本發(fā)明的IC卡，則可提高IC卡的工作速度，提高可靠性。
另外，用于本發(fā)明的IC卡的存儲(chǔ)元件最好使用實(shí)施形態(tài)6的存儲(chǔ)元件。即，隔開電荷保持膜(氮化硅膜142)與溝道區(qū)或阱區(qū)的絕緣膜的厚度(T1)比柵絕緣膜的厚度(T2)薄，最好為0.8nm以上。這樣的存儲(chǔ)元件在低電壓下進(jìn)行寫入工作和擦除工作，或者寫入工作和擦除工作高速化。此外，存儲(chǔ)元件的存儲(chǔ)效應(yīng)變大。因此，如果將這樣的存儲(chǔ)元件用于本發(fā)明的IC卡，則可降低IC卡的電源電壓，或提高工作速度。
另外，用于本發(fā)明的IC卡的存儲(chǔ)元件最好用實(shí)施形態(tài)7的存儲(chǔ)元件。即，隔開電荷保持膜(氮化硅膜142)與溝道區(qū)或阱區(qū)的絕緣膜的厚度(T1)比柵絕緣膜的厚度(T2)厚，最好為20nm以下。由于這樣的存儲(chǔ)元件不使存儲(chǔ)元件的短溝道效應(yīng)惡化，可改善保持特性，所以即使高集成化，也能得到充分的存儲(chǔ)保持特性。因此，如果將這樣的存儲(chǔ)元件用于本發(fā)明的IC卡，則可增大數(shù)據(jù)存儲(chǔ)部的存儲(chǔ)容量，提高性能，或者可削減成本。
另外，用于本發(fā)明的IC卡的存儲(chǔ)元件最好如實(shí)施形態(tài)1中所述的那樣，保持存儲(chǔ)功能體161、162中的電荷的區(qū)域(氮化硅膜142)分別與擴(kuò)散層區(qū)112、113重疊。這樣的存儲(chǔ)元件可使讀出速度成為充分高的速度。因此，如果將這樣的存儲(chǔ)元件用于本發(fā)明的IC卡，則可提高IC卡的工作速度。
另外，用于本發(fā)明的IC卡的存儲(chǔ)元件最好如實(shí)施形態(tài)1中所述的那樣，存儲(chǔ)功能體包含與柵絕緣膜表面大體平行地配置的電荷保持膜。這樣的存儲(chǔ)元件由于可減小存儲(chǔ)元件的存儲(chǔ)效應(yīng)的分散性，所以可抑制讀出電流的分散性。此外，由于可減小存儲(chǔ)保持中的存儲(chǔ)元件的特性變化，所以提高了存儲(chǔ)保持特性。因此，如果將這樣的存儲(chǔ)元件用于本發(fā)明的IC卡，則可提高IC卡的可靠性。
另外，用于本發(fā)明的IC卡的存儲(chǔ)元件最好如實(shí)施形態(tài)2中所述的那樣，存儲(chǔ)功能體包含與柵絕緣膜表面大體平行地配置的電荷保持膜，而且包含與柵電極側(cè)面大體平行地延伸的部分。因此，如果將這樣的存儲(chǔ)元件用于本發(fā)明的IC卡，則可提高IC卡的工作速度。
(實(shí)施形態(tài)11)用圖3說明本實(shí)施形態(tài)11的IC卡。
圖3的IC卡2的結(jié)構(gòu)與IC卡1的結(jié)構(gòu)不同之處在于，MPU部501和數(shù)據(jù)存儲(chǔ)部503在1塊半導(dǎo)體芯片上形成，構(gòu)成了混合安裝數(shù)據(jù)存儲(chǔ)部的MPU部510。
如在實(shí)施形態(tài)1中所述的那樣，由于構(gòu)成數(shù)據(jù)存儲(chǔ)部503的存儲(chǔ)元件與構(gòu)成MPU部510的邏輯電路部(運(yùn)算部504和控制部505)的元件的形成工藝非常相似，混合安裝兩種元件非常容易。如果將數(shù)據(jù)存儲(chǔ)部503內(nèi)置于MPU部510中，并在1塊芯片上形成，則可大大減少IC卡的成本。這時(shí)，如果將上述存儲(chǔ)元件用于數(shù)據(jù)存儲(chǔ)部503中，則與使用了例如EEPROM的情況相比，混合安裝工藝被顯著地簡化。因此，因在1塊芯片上形成MPU部和數(shù)據(jù)存儲(chǔ)部而造成的成本削減效果尤其會(huì)增大。
再有，與實(shí)施形態(tài)1的情況一樣，也可用上述存儲(chǔ)元件構(gòu)成ROM506。這樣一來，對(duì)存儲(chǔ)驅(qū)動(dòng)MPU部510用的程序的ROM506，可從外部進(jìn)行改寫，可飛速地提高IC卡的功能。由于上述存儲(chǔ)元件容易實(shí)現(xiàn)微細(xì)化，而且2位工作是可能的，所以即使用上述存儲(chǔ)元件置換掩模ROM，也幾乎不招致芯片面積的增大。另外，形成上述存儲(chǔ)元件的工序與通常的CMOS形成工藝幾乎沒有不同，所以與邏輯電路部的混合安裝是容易的。
(實(shí)施形態(tài)12)用圖4說明本實(shí)施形態(tài)12的IC卡。
圖4的IC卡3的結(jié)構(gòu)與IC卡2的結(jié)構(gòu)不同之處在于，是非接觸型。因此，控制部505不與連接部連接，而與RF接口部511連接。RF接口部511還與天線部512連接。天線部512具有與外部設(shè)備的通信和集電功能。RF接口部511具有對(duì)從天線部512傳遞的高頻信號(hào)進(jìn)行整流、供給電力的功能和信號(hào)的調(diào)制和解調(diào)功能。再有，RF接口部511和天線部512可與MPU部510混合安裝在1塊芯片上。
由于本實(shí)施形態(tài)的IC卡3是非接觸型，可防止通過了連接部的靜電擊穿。另外，由于不一定需要與外部設(shè)備緊密接觸，所以使用形態(tài)的自由度增大。此外，構(gòu)成數(shù)據(jù)存儲(chǔ)部503的存儲(chǔ)元件如上述實(shí)施形態(tài)8中詳細(xì)敘述的那樣，由于與現(xiàn)有的EEPROM(約12V的電源電壓)相比，可在低的電源電壓(約9V)下工作，所以可使RF接口部111的電路小型化，削減成本。
權(quán)利要求
1.一種IC卡，它是配備了具有多個(gè)存儲(chǔ)元件(M11、…、Mmn)的數(shù)據(jù)存儲(chǔ)部(503)的IC卡，其特征在于上述存儲(chǔ)元件(M11、…、Mmn)具備半導(dǎo)體襯底(111)、設(shè)置于半導(dǎo)體襯底內(nèi)的阱區(qū)(202)或配置于絕緣體(188)上的半導(dǎo)體膜(187)；在上述半導(dǎo)體襯底(111)上、設(shè)置于半導(dǎo)體襯底內(nèi)的阱區(qū)(202)上或配置于絕緣體(188)上的半導(dǎo)體膜(187)上所形成的柵絕緣膜(114、203)；在上述柵絕緣膜(114、203)上所形成的單一的柵電極(117、204)；在上述單一的柵電極(117、204)側(cè)壁的兩側(cè)所形成的2個(gè)存儲(chǔ)功能體(161、162、162a、231a、231b)；配置于上述單一的柵電極(117、204)下的溝道區(qū)；以及配置于上述溝道區(qū)的兩側(cè)的擴(kuò)散層區(qū)(112、113、207a、207b)，依賴于保持在上述存儲(chǔ)功能體(161、162、162a、231a、231b)內(nèi)的電荷的多寡或極化矢量，以對(duì)上述柵電極(117、204)施加電壓時(shí)的使從上述一個(gè)擴(kuò)散層區(qū)(112、113、207a、207b)流到另一擴(kuò)散層區(qū)(112、113、207a、207b)的電流量變化的方式而構(gòu)成。
2.如權(quán)利要求1所述的IC卡，其特征在于包括邏輯運(yùn)算部(504)。
3.如權(quán)利要求2所述的IC卡，其特征在于包括與外部設(shè)備(509)的通信裝置(502、512)；以及將從外部照射的電磁波變換成電力的集電裝置(511)。
4.如權(quán)利要求2所述的IC卡，其特征在于上述數(shù)據(jù)存儲(chǔ)部(503)和上述邏輯運(yùn)算部(504)在1塊芯片上形成。
5.如權(quán)利要求2所述的IC卡，其特征在于上述邏輯運(yùn)算部(504)包括存儲(chǔ)規(guī)定上述邏輯運(yùn)算部(504)的工作的程序的存儲(chǔ)裝置(506)，上述存儲(chǔ)裝置(506)可從外部進(jìn)行改寫，上述存儲(chǔ)裝置(506)包括具有與上述數(shù)據(jù)存儲(chǔ)部的存儲(chǔ)元件(M11、…、Mmn)相同的結(jié)構(gòu)的存儲(chǔ)元件。
6.如權(quán)利要求1所述的IC卡，其特征在于可使上述存儲(chǔ)元件(M11、…、Mmn)的每1個(gè)存儲(chǔ)2位的信息。
7.如權(quán)利要求1所述的IC卡，其特征在于上述存儲(chǔ)功能體(161、162、162a、231a、231b)具有第1絕緣體、第2絕緣體和第3絕緣體，上述存儲(chǔ)功能體(161、162、162a、231a、231b)具有其中有蓄積電荷的功能的由上述第1絕緣體構(gòu)成的膜(142、142a、142b)被上述第2絕緣體和上述第3絕緣體夾持的結(jié)構(gòu)，上述第1絕緣體是氮化硅，上述第2和第3絕緣體是氧化硅。
8.如權(quán)利要求7所述的IC卡，其特征在于在上述溝道區(qū)上的由上述第2絕緣體構(gòu)成的膜(141)的厚度(T1)比上述柵絕緣膜(114、203)的厚度(T2)薄，并且為0.8nm以上。
9.如權(quán)利要求7所述的IC卡，其特征在于在上述溝道區(qū)上的由上述第2絕緣體構(gòu)成的膜(141)的厚度(T1)比上述柵絕緣膜(114、203)的厚度(T2)厚，并且為20nm以下。
10.如權(quán)利要求7所述的IC卡，其特征在于上述有蓄積電荷的功能的由第1絕緣體構(gòu)成的膜(142、142a、142b)包含具有與上述柵絕緣膜(114、203)的表面大致平行的表面的部分(181)。
11.如權(quán)利要求10所述的IC卡，其特征在于上述有蓄積電荷的功能的由上述第1絕緣體構(gòu)成的膜(142、142a、142b)包含與上述柵電極(117、204)的側(cè)面大致平行地延伸的部分(182)。
12.如權(quán)利要求1所述的IC卡，其特征在于上述存儲(chǔ)功能體(161、162、162a、231a、231b)的至少一部分與上述擴(kuò)散層區(qū)的一部分重疊而形成。
全文摘要
IC卡包括由多個(gè)存儲(chǔ)元件構(gòu)成的數(shù)據(jù)存儲(chǔ)部503。該存儲(chǔ)元件包括半導(dǎo)體襯底、設(shè)置于半導(dǎo)體襯底內(nèi)的阱區(qū)或配置于絕緣體上的半導(dǎo)體膜；在半導(dǎo)體襯底上、設(shè)置于半導(dǎo)體襯底內(nèi)的阱區(qū)上或配置于絕緣體上的半導(dǎo)體膜上所形成的柵絕緣膜；在柵絕緣膜上所形成的單一的柵電極；在單一的柵電極側(cè)壁的兩側(cè)所形成的2個(gè)存儲(chǔ)功能體；配置于單一的柵電極下的溝道區(qū)；以及配置于上述溝道區(qū)的兩側(cè)的擴(kuò)散層區(qū)。由此，通過安裝使用了可進(jìn)一步微細(xì)化的存儲(chǔ)元件的存儲(chǔ)器，提供低成本的IC卡。
文檔編號(hào)H01L27/115GK1656619SQ0381248
公開日2005年8月17日 申請日期2003年5月29日 優(yōu)先權(quán)日2002年5月31日
發(fā)明者巖田浩, 柴田晃秀, 足立浩一郎 申請人:夏普株式會(huì)社