專利名稱：電子部件封裝結(jié)構(gòu)和生產(chǎn)該結(jié)構(gòu)的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種電子部件封裝結(jié)構(gòu)和生產(chǎn)該結(jié)構(gòu)的方法，更具體來說，涉及具有這種由多個電子部件相互連接在一起、并被埋入到一個絕緣層中的結(jié)構(gòu)的電子部件封裝結(jié)構(gòu)，以及生產(chǎn)這種產(chǎn)品的方法。
背景技術(shù)：
LSI技術(shù)作為實(shí)現(xiàn)多媒體裝置的關(guān)鍵技術(shù)，向著更高的數(shù)據(jù)傳輸速率和更大的數(shù)據(jù)傳輸能力不斷地發(fā)展。因此，作為LSI和電子裝置之間的接口，更高密度的封裝技術(shù)也在不斷地發(fā)展。
為了適應(yīng)進(jìn)一步的更高密度的要求，開發(fā)出了多片封裝(半導(dǎo)體裝置)技術(shù)，其中，多個半導(dǎo)體芯片在基片(substrate)上從三維方向上被壓制成薄片(laminate)并被封裝。作為舉例，提出了具有這樣結(jié)構(gòu)的半導(dǎo)體裝置多個半導(dǎo)體芯片在三維方向上安裝在布線基片(wiring substrate)上，而它們分別埋入到絕緣層中，并且多個半導(dǎo)體芯片通過在絕緣層和布線圖樣中形成的通路孔相互連接到一起。例如，在專利申請文獻(xiàn)(KOKAI)2001-196525(專利文獻(xiàn)1)、專利申請文獻(xiàn)(KOKAI)2001-177045(專利文獻(xiàn)2)，和專利申請文獻(xiàn)(KOKAI)2001-323645(專利文獻(xiàn)3)中，提出了這樣的半導(dǎo)體裝置。
近年來，為了適應(yīng)更高密度的封裝，目前正在研究一種結(jié)構(gòu)，其中，埋在絕緣層中、通過形成在半導(dǎo)體芯片和絕緣層中的通路孔(via hole)而相互連接在一起的多個半導(dǎo)體芯片被封裝起來。上述的專利文獻(xiàn)1至3都與多個半導(dǎo)體芯片通過形成于絕緣層中的通路孔而相互連接在一起的結(jié)構(gòu)有關(guān)。沒有考慮上述封裝結(jié)構(gòu)。

發(fā)明內(nèi)容
本發(fā)明的一個目標(biāo)是提供一種電子部件封裝結(jié)構(gòu)，在該結(jié)構(gòu)中，電子部件被埋入到絕緣層中，并且多個電子部件通過在電子部件和絕緣層中形成的通路孔而相互連接在一起；并使得可以以一種簡單的方法生產(chǎn)該結(jié)構(gòu)，以及一種生產(chǎn)該結(jié)構(gòu)的方法。
本發(fā)明涉及一種電子部件封裝結(jié)構(gòu)，它包括包含預(yù)定布線圖樣的布線基片；電子部件，在它的元件形成表面上的連接終端，被倒裝(filp-chip)連接到布線圖樣上；用來覆蓋電子部件的絕緣層；形成于電子部件的預(yù)定部位和位于連接終端上的絕緣層中的通路孔；形成于絕緣層上面、并通過通路孔連接到連接終端的疊加布線圖樣(overlying wiring pattern)。
在本發(fā)明的電子部件封裝結(jié)構(gòu)中，首先，電子部件(半導(dǎo)體芯片，或者諸如此類)的連接終端被倒裝連接到布線基片上的布線圖樣。之后，形成用來覆蓋電子部件的絕緣層。之后，通過用RIE(活性離子腐蝕)或者激光連續(xù)蝕刻電子部件和位于連接終端上的絕緣層的預(yù)定部位，從而形成通路孔，連接終端從每個通路孔中暴露出來。之后，通過形成在電子部件和絕緣層中的通路孔連接到連接終端上的疊加布線圖樣被形成于絕緣層上。
用這種方式，在本發(fā)明的電子部件封裝結(jié)構(gòu)中，例如，通過一個蝕刻步驟，通路孔被連續(xù)形成在絕緣層和電子部件中，并且，通過一個電鍍步驟，形成了通過通路孔連接到連接終端上、并延伸到絕緣層上面的疊加布線圖樣。也就是說，由于本發(fā)明的電子部件封裝結(jié)構(gòu)是通過非常簡單的生產(chǎn)方法來生產(chǎn)的，它的生產(chǎn)成本降低了，并防止了生產(chǎn)中指定交付日期的延遲。
在本發(fā)明的一種優(yōu)選模式中，厚度被變薄到大約150μm或者更少的半導(dǎo)體芯片被用作電子部件。此外，與電子部件同樣的結(jié)構(gòu)體、絕緣層、以及疊加布線圖樣形成于布線基片的布線圖樣上面，它們可以以多層方式，在疊加布線圖樣上被重復(fù)n次(n是為1或者更大的整數(shù))，并且多個電子部件可以通過通路孔相互連接到一起。
在這種情況下，由于電子部件封裝結(jié)構(gòu)的總厚度可以被降低，這樣的封裝結(jié)構(gòu)可以適應(yīng)于更高的密度。此外，由于上面和下面的電子部件通過在垂直方向上的布線而相互連接到一起，比起在半導(dǎo)體芯片通過導(dǎo)線連接的情況下，或者在側(cè)向(lateral direction)上提供了伴隨以布線路由(wiring routing)的線路的情況下，布線長度可以有所縮短。結(jié)果是，在高頻應(yīng)用中的半導(dǎo)體裝置可以適應(yīng)更高速率的信號。
本發(fā)明也涉及一種生產(chǎn)電子部件封裝結(jié)構(gòu)的方法，該方法包括以下步驟將在元件形成表面上具有連接終端的電子部件的連接終端倒裝連接到形成于底部基片(base substrate)的上面或者上方(onor over)的布線圖樣；形成用來覆蓋電子部件的絕緣層；通過在預(yù)定部位從絕緣層的上表面蝕刻到電子部件的元件形成表面，形成深度到達(dá)連接終端的通路孔；在絕緣層上形成疊加布線圖樣，它通過通路孔連接到連接終端。
如上所述，通過使用本發(fā)明的生產(chǎn)電子部件封裝結(jié)構(gòu)的方法，生產(chǎn)本發(fā)明的電子部件封裝結(jié)構(gòu)可以很簡單地實(shí)現(xiàn)。
在本發(fā)明的一個優(yōu)選模式中，形成疊加布線圖樣的步驟包括以下步驟在絕緣層上形成在包括通路孔的預(yù)定部位中具有開口部分(opening portion)的保護(hù)層(resist film)；通過使用布線圖樣和作為電鍍電源層而連接到布線圖樣的電子部件的連接終端的電鍍方法，應(yīng)用從通路孔的底部部分暴露出來的連接終端向上的鍍層(plating)，在通路孔和保護(hù)層的開口部分中形成導(dǎo)電層圖樣，并除去保護(hù)層，以獲得疊加布線圖樣。
通過這樣做，在從通路孔和保護(hù)層的開口部分中形成導(dǎo)電層圖樣的步驟中，通過順序地應(yīng)用從通路孔的底部部分暴露出來的連接終端向上的鍍層，從而形成導(dǎo)電層圖樣。這樣，導(dǎo)電層圖樣被填充并形成，而不會在通路孔中形成空隙。其結(jié)果是，由于在電子部件的連接終端和疊加布線圖樣之間，通過通路孔進(jìn)行連接的可靠性可以獲得改善，電子部件封裝結(jié)構(gòu)生產(chǎn)的產(chǎn)量可以獲得提高。


附圖1A至1K是生產(chǎn)本發(fā)明的第一個實(shí)施例的電子部件封裝結(jié)構(gòu)的方法的側(cè)視圖。
附圖2A至2L是生產(chǎn)本發(fā)明的第二個實(shí)施例的電子部件封裝結(jié)構(gòu)的方法的側(cè)視圖，其中附圖2I是通過從附圖2H的頂部看過去而描繪的透視平面圖。
附圖3是本發(fā)明的第二個實(shí)施例的電子部件封裝結(jié)構(gòu)的另一種模式的側(cè)視圖側(cè)視圖。
具體實(shí)施例方式
在下文中，將通過參考附圖，對本發(fā)明的實(shí)施例進(jìn)行闡述。
(第一個實(shí)施例)附圖1A至1K是按照步驟的順序排列的，示出了生產(chǎn)本發(fā)明的第一個實(shí)施例的電子部件封裝結(jié)構(gòu)的方法的側(cè)視圖。在生產(chǎn)本發(fā)明的第一個實(shí)施例的電子部件封裝結(jié)構(gòu)的方法中，首先，如附圖1A所示，準(zhǔn)備好半導(dǎo)體晶片10，在它上面形成有預(yù)定元件、多層布線等(圖中未顯示)。由鋁(Al)或者類似材料制成的連接墊10a形成于半導(dǎo)體晶片10的元件形成表面上，以暴露在外。這樣，如附圖1B所示，通過打磨半導(dǎo)體晶片10的元件非形成表面(后表面)，半導(dǎo)體晶片10的厚度被減少到大約150μm或者更少。
之后，如附圖1C中所示，在對應(yīng)于連接墊10a的預(yù)定部位的部分具有開口部分12a的保護(hù)層12形成于半導(dǎo)體晶片10的后表面之上。之后，通過RIE(活性離子腐蝕)，并使用保護(hù)層12作為掩模，半導(dǎo)體晶片10從后表面?zhèn)缺晃g刻。這樣，就形成了通路孔10b，每個通路孔10b的深度到達(dá)位于半導(dǎo)體晶片的元件形成表面?zhèn)壬厦娴倪B接墊10a。
之后，如附圖1D所示，保護(hù)層12被除去。之后，通過CVD或者類似方法，由氧化硅層或者類似材料構(gòu)成的無機(jī)絕緣層14被形成于通路孔10b的內(nèi)表面以及半導(dǎo)體晶片10的后表面上。之后，通過激光或者類似方法，無機(jī)絕緣層14被從通路孔10b的底部部分去除。這樣，連接墊10a(在附圖1D中，這部分由A表示)被從通路孔10b的底部暴露出來。形成無機(jī)絕緣層14是為了使填充在通路孔10b中的半導(dǎo)體與半導(dǎo)體晶片10隔離。
之后，如附圖1E所示，通過非電解鍍(electroless plating)或者陰極空隙噴鍍(sputter)的方法，晶粒銅層(seed Cu film)(未示出)被形成于通路孔10b的內(nèi)表面和半導(dǎo)體晶片10的后表面上。之后，在包含通路孔10b的預(yù)定部位具有開口部分12a的保護(hù)層12被形成于晶粒銅層上面。之后，通過使用晶粒銅層作為電鍍電源層進(jìn)行電鍍，銅層圖樣16a形成于通路孔10b和保護(hù)層12的開口部分12a中。
之后，如附圖1F所示，保護(hù)層12被去除。之后，通過使用銅層圖樣16a作為掩模來蝕刻晶粒銅層，形成了通過通路孔10b連接到連接墊10a的貫通電極16。之后，如附圖1G所示，通過切割半導(dǎo)體晶片10，獲得了被分成單獨(dú)的一片的半導(dǎo)體芯片20。連接到半導(dǎo)體芯片20的連接墊10a的凸起(bump)11在半導(dǎo)體晶片10被切割之前或之后形成。連接墊10a和凸起11是連接終端的一個例子。這樣，除了半導(dǎo)體芯片20，還可以使用不同的電子部件，比如電容器或者類似部件。
之后，如附圖1H所示，準(zhǔn)備好了布線基片40，半導(dǎo)體芯片20安裝在其上面。在此布線基片40中，在樹脂構(gòu)成的底部基片30中有通孔30a，之后，連接到底部基片30的第一布線圖樣32的通孔電鍍層(through-hole plating layer)30b被分別形成于通孔30a的內(nèi)表面之上，之后通孔被以樹脂體(resin body)30c填充。
也具有通路孔34x的第一個夾層絕緣層(interlayer insulatingfilm)34被形成于第一布線圖樣32之上。之后，第二布線圖樣32a形成于第一個夾層絕緣層34上面，每個第二布線圖樣都通過通路孔34x連接到第一個布線圖樣32上。
之后，如附圖1I所示，半導(dǎo)體芯片20的突起11被倒裝焊接到布線基片40的第二布線圖樣32a上。之后，未充滿的樹脂18被填充到半導(dǎo)體芯片20與第二布線圖樣32a和第一個夾層絕緣層34之間的空隙(clearances)中。
之后，形成了用來覆蓋半導(dǎo)體芯片20的第二個夾層絕緣層34a。之后，位于半導(dǎo)體芯片20的貫通電極16上面的、第二個夾層絕緣層34a的預(yù)定部分被激光或者類似方法蝕刻。這樣，形成了第二通路孔34y，每個第二通路孔的深度都可以到達(dá)貫通電極16的上表面。
之后，如附圖1J所示，通過與用來在上面的半導(dǎo)體晶片10的通路孔10b中形成貫通電極16的方法相同的方法(半添加(semi-additive)方法，或者類似方法)，形成了通過第二通路孔34y連接到貫通電極16的第三布線圖樣32b(疊加布線圖樣)。
這樣，在這之后，從將上述半導(dǎo)體芯片20的凸起11倒裝焊接到第二布線圖樣32a上面的步驟，到形成第三布線圖樣32b的步驟，其中的各個步驟可以以預(yù)定次數(shù)重復(fù)。這樣，多個半導(dǎo)體芯片20逐個被埋入夾層絕緣層中，并被三維封裝，并且多個半導(dǎo)體芯片20通過形成于半導(dǎo)體芯片20和夾層絕緣層之中的通路孔而相互連接到一起。
這樣，如附圖1K所示，形成了焊接保護(hù)層21，它在第三布線圖樣32b的連接部位具有開口部分。之后，通過非電解鍍，在第三布線圖樣的連接部位形成了鎳/金(Ni/Au)層42。
之后，具有凸起11的疊加半導(dǎo)體芯片20a的凸起11被倒裝焊接到第三布線圖樣32b的鎳/金層42上。通過上述安排，就獲得了本實(shí)施例的電子部件封裝結(jié)構(gòu)1。
在第一個實(shí)施例的電子部件封裝結(jié)構(gòu)1中，其厚度薄到大約150μm(最好為大約50μm)的半導(dǎo)體芯片20被倒裝連接到第二布線圖樣32a，同時這樣的芯片被埋入第二個夾層絕緣層34a中。之后，在半導(dǎo)體芯片20中形成了通路孔10b，之后，通過通路孔10b，元件形成表面上的連接墊10a被連接到后表面上的貫通電極16。覆蓋半導(dǎo)體芯片20的第二個夾層絕緣層34a之中也形成了通路孔34y，之后，通過通路孔34y，形成了連接到貫通電極16的第三布線圖樣32b。
此外，每個具有類似結(jié)構(gòu)的多個半導(dǎo)體芯片20可以在三維方向上被堆疊成一個多層結(jié)構(gòu)，之后，這些半導(dǎo)體芯片20可以通過形成于這些芯片之中的貫通電極16以及形成于夾層絕緣層之中的通路孔相互連接到一起。
此外，疊加半導(dǎo)體芯片20a的凸起11被倒裝焊接到第三布線圖樣32b的鎳/金層42上。
當(dāng)封裝結(jié)構(gòu)被這樣構(gòu)造時，不僅可以降低電子部件封裝結(jié)構(gòu)的總厚度，而且半導(dǎo)體芯片20的上下表面可以通過垂直方向上的線路相互連接到一起。這樣，相較于半導(dǎo)體芯片通過導(dǎo)線連接的情況，或者在側(cè)向上提供與布線路由相結(jié)合的線路的情況，布線長度可以被縮短。結(jié)果是，在高頻應(yīng)用中，半導(dǎo)體裝置可以適應(yīng)信號的更高速率。
(第二個實(shí)施例)附圖2A至2L是按照步驟的順序顯示的，示出了生產(chǎn)本發(fā)明的第二個實(shí)施例的電子部件封裝結(jié)構(gòu)的方法的側(cè)視圖。在上述的第一個實(shí)施例中，具有貫通電極16的第一個半導(dǎo)體芯片20被倒裝在布線基片40上，之后形成第二個夾層絕緣層34a，之后，形成通路孔34y，以暴露貫通電極16。之后，通過第二個夾層絕緣層34a中的通路孔34y連接到位于半導(dǎo)體芯片20的后表面上面的貫通電極16的第三布線圖樣32b在第二個夾層絕緣層34a上形成。
用這種方法，在第一個實(shí)施例中，為了形成通過通路孔連接到半導(dǎo)體芯片20的連接墊10a上的第三布線圖樣32b，以上升到第二個夾層絕緣層34a上，首先，必須分別通過獨(dú)立的步驟(需要兩次形成通路孔的步驟(RIE步驟和激光步驟))，在半導(dǎo)體芯片20和第二個夾層絕緣層34a中形成通路孔10b、34y。此外，必須在半導(dǎo)體芯片20的通路孔10b中形成貫通電極16，并且，必須在后面的步驟中(需要兩次電鍍步驟)，在第二個夾層絕緣層34a中的通路孔34y中形成第三布線圖樣32b。
在上述的RIE步驟(或者激光步驟)和電鍍步驟中使用的生產(chǎn)設(shè)備相當(dāng)昂貴。這樣，如第一個實(shí)施例一樣，如果RIE或者電鍍步驟的工時增加，那么就需要沉重的設(shè)備投資，其結(jié)果是，可以預(yù)料到這種情況導(dǎo)致了生產(chǎn)投資的增加。此外，在一些情況下，這樣的缺點(diǎn)會導(dǎo)致，由于生產(chǎn)工時增加了，因而指定的交付日期被延遲。
第二個實(shí)施例的生產(chǎn)電子部件封裝結(jié)構(gòu)的方法可以克服這樣的缺點(diǎn)。
在本發(fā)明的第二個實(shí)施例的生產(chǎn)電子部件封裝結(jié)構(gòu)的方法中，首先，如附圖2A所示，準(zhǔn)備好用于生產(chǎn)組合布線基片(built-upwiring substrate)的底部基片30。底部基片30用絕緣材料制成，例如樹脂或者類似材料。之后，在底部基片30中形成了通孔30a。連接到設(shè)置在底部基片30的兩個表面上的第一布線圖樣32的通孔電鍍層30b形成于通孔30a之中。樹脂體30c被填充在通孔30a的孔中。
之后，用來覆蓋第一個布線圖樣32的第一個夾層絕緣層34分別形成于底部基片30的兩個表面上。如同第一個夾層絕緣層34，采用了例如環(huán)氧樹脂、聚酰亞胺樹脂、聚亞苯基醚樹脂(polyphenyleneether resin)或者類似的材料。換言之，通過分別在位于底部基片30的兩個表面上的第一布線圖樣32上面層壓一個樹脂膜，之后在80至140℃下進(jìn)行退火處理，從而形成樹脂層。
這樣，樹脂層作為第一個夾層絕緣層34，除了上述層壓樹脂膜的方法之外，還可以通過螺旋涂層(spin coating)方法，或者印刷方法而形成。除了樹脂層外，還可以使用無機(jī)絕緣層，例如氧化硅層或者由CVD方法形成的類似的層。
之后，通過用激光分別蝕刻位于在底部基片30的兩個表面?zhèn)壬系牡谝徊季€圖樣32上面的第一個夾層絕緣層的預(yù)定部位，形成了第一通路孔34x。之后，例如通過半添加方法，第二布線圖樣32a被分別形成于位于底部基片30的兩個表面?zhèn)壬厦娴牡谝粋€夾層絕緣層34之上，每個第二布線圖樣32a都通過第一通路孔34x連接到第一布線圖樣上。
更具體來說，第一個晶粒銅層(未示出)通過非電解鍍或者陰極空隙噴鍍的方法形成于第一個通路孔34x和第一個夾層絕緣層34的內(nèi)表面上。之后，具有對應(yīng)于第二布線圖樣的開口部分的保護(hù)層(未示出)被形成于晶粒銅層上面。之后，通過使用晶粒銅層作為電鍍電源層進(jìn)行電鍍，銅層圖樣(未示出)形成于保護(hù)層的開口部分之中，之后，保護(hù)層被去除，之后，通過使用銅層圖樣作為掩模來蝕刻晶粒銅層，形成了第二布線圖樣32a。這樣，還可以通過消去方法(subtractive method)或者全添加方法(full additive method)，而不是半添加方法，來形成第二布線圖樣32a。
之后，如附圖2B所示，準(zhǔn)備好具有連接墊10a和連接到元件形成表面上的凸起的半導(dǎo)體芯片20。換言之，如同上述第一個實(shí)施例中的附圖1A和1B，具有預(yù)定元件和連接墊10a、并且厚度大約為400μm的半導(dǎo)體晶片10的元件非形成表面(后表面)被打磨。這樣，半導(dǎo)體晶片10的厚度被縮減到大約150μm或者更少，(最好是50μm或者更少)。之后，通過切割半導(dǎo)體晶片10獲得了被分成單獨(dú)的一片的半導(dǎo)體芯片20。半導(dǎo)體芯片20的凸起11在半導(dǎo)體晶片被切割之前或者之后形成。
這樣，連接墊10a和凸起11是連接終端的一個例子。半導(dǎo)體晶片10也是作為電子部件的一個例子而被列出。但是，除了這些之外，還可以使用各種電子部件，比如電容器或者類似部件。
在第二個實(shí)施例中，通路孔不是在這時被形成于半導(dǎo)體芯片20中。如上所述，通路孔在半導(dǎo)體芯片20被安裝之后形成。
之后，與附圖2B中所示的類似，半導(dǎo)體芯片20的突起11被倒裝焊接到第二布線圖樣32a上。之后，未充滿的樹脂18被填充到半導(dǎo)體芯片20與第二布線圖樣32a以及第一個夾層絕緣層34之間的空隙中?；蛘?，在半導(dǎo)體芯片20被焊接之前，先把絕緣樹脂(NCF或NCP)涂敷到包含半導(dǎo)體芯片20的被安裝部分的區(qū)域之中，之后它們可以在該樹脂的介入下被倒裝焊接在一起。
之后，如附圖2C所示，第二個夾層絕緣層34a被形成于半導(dǎo)體芯片20和第二布線圖樣32a之上。這樣，半導(dǎo)體芯片20被埋入第二個夾層絕緣層34a。第二個夾層絕緣層34a是使用與上述第一個夾層絕緣層34同樣的材料和方法而形成的。此時，第二個夾層絕緣層34a也被形成于位于底部基片30的沒有安裝半導(dǎo)體芯片20的表面上的第二布線圖樣32a之上。
之后，如附圖2D所示，通過光蝕刻法(photolithography)形成保護(hù)層13，它具有開口部分13a，以暴露位于半導(dǎo)體芯片20的連接墊10a上面的第二個夾層絕緣層34a的預(yù)定部分。之后，采用保護(hù)層13作為掩膜，第二個夾層絕緣層34a和半導(dǎo)體芯片20通過RIE(活性離子腐蝕)被蝕刻。這樣，就形成了通路孔36，它們每個深度都到達(dá)半導(dǎo)體芯片20的連接墊10a。
下面將詳細(xì)描述本步驟的一個優(yōu)選模式。首先，第二個夾層絕緣層(樹脂層)34a在RIE條件下被蝕刻，其中使用氧(O2)作為蝕刻氣體，壓力設(shè)定為10到100Pa，階段溫度(stage temperature)被設(shè)定為從室溫到大約100℃。之后，半導(dǎo)體芯片(硅芯片)20在RIE條件下被蝕刻，其中使用六氟化硫(SF6)作為蝕刻氣體，壓力設(shè)定為10到100Pa，階段溫度被設(shè)定為從室溫到大約100℃。同時，蝕刻被由鋁(Al)或者類似材料制成的連接墊10a終止。之后，去除保護(hù)層13。
在這個RIE步驟中，第二個夾層絕緣層34a和半導(dǎo)體芯片20可以分別在同一RIE裝置的不同的室(chamber)中被蝕刻，或者它們可以在交換過蝕刻氣體之后，在同一個室中被蝕刻。
在該步驟中，如附圖2E所示，通路孔36可以通過激光形成，以代替上述的RIE。作為這種情況的一個優(yōu)選模式，第二個夾層絕緣層(樹脂層)34a和半導(dǎo)體芯片(硅芯片)20可以通過YAG激光在同樣的條件下被連續(xù)蝕刻，其中YAG激光的振動波長為355nm，頻率為1000到5000Hz。在這種情況下，通過激光進(jìn)行的蝕刻也由連接板10a終止。
通過這種方法，在生產(chǎn)本實(shí)施例的電子部件封裝結(jié)構(gòu)的方法中，在第二個夾層絕緣層34a被形成于半導(dǎo)體芯片20上之后使用RIE或者激光，這樣，通過連續(xù)蝕刻第二個夾層絕緣層34a和半導(dǎo)體芯片20形成了通路孔36。就是說，通過很簡單的方法，通路孔36被同時形成于第二個夾層絕緣層34a和半導(dǎo)體芯片20中。
這樣，在上述第一個實(shí)施例中，由于通路孔10b必須通過蝕刻被減薄且硬度很小的半導(dǎo)體晶片10而形成，如果考慮到在用RIE或者類似裝置蝕刻被減薄的半導(dǎo)體晶片10中的處理等等，對于減少厚度就有一個限制。然而，在第二個實(shí)施例中，由于通路孔36的形成環(huán)境中，被減薄的半導(dǎo)體芯片20安裝在硬度很大的布線基片40上，從半導(dǎo)體晶片10的厚度可以比第一個實(shí)施例減少的觀點(diǎn)來看，第二個實(shí)施例更加便利。
之后，如附圖2F所示，通過CVD或者類似方法，由氧化硅層或者類似物質(zhì)構(gòu)成的無機(jī)絕緣層38被形成于通路孔36的內(nèi)表面和第二個夾層絕緣層34a的上表面。形成這種無機(jī)絕緣層38是為了將半導(dǎo)體芯片20與后面步驟中填充在通路孔36中的導(dǎo)體隔開。這樣，由于無機(jī)絕緣層38也被作為夾層絕緣層，有時包含無機(jī)絕緣層38的第二個夾層絕緣層34a也被稱為第二個夾層絕緣層34a(絕緣層)。
之后，如附圖2G所示，在通路孔36的底部部分的無機(jī)絕緣層38被激光或者類似方法蝕刻并去除。這樣，半導(dǎo)體芯片20的連接墊10a的一部分(在附圖2G中由B表示的部分)從通路孔36的底部部分暴露出來。
之后，下面將會解釋通過電鍍形成第三布線圖樣的方法，其中第三布線圖樣通過通路孔36連接到半導(dǎo)體芯片20的連接墊10a。在本實(shí)施例中，如附圖2H所示，第二布線圖樣32a連接到位于在形成第三布線圖樣之前的外部圓周部分之上的外部框架布線部分(outer-frame wiring portion)33，并且，用于提供電鍍電流的電鍍電源部分33x也被限定在外部框架布線部分33之內(nèi)。開口部分34x通過蝕刻第二個夾層絕緣層34a和位于電鍍電源部分33x之上的無機(jī)絕緣層38而形成。這樣，電鍍電源部分33x從開口部分34x的內(nèi)側(cè)暴露出來。
之后，電鍍裝置的陰極電極15通過電鍍連接到外部框架布線部分33的電鍍電源部分33x，之后，連接到外部框架布線裝置33的第二布線圖樣32a起到電鍍電源層的作用。就是說，電鍍電流通過第二布線圖樣32a和連接到第二布線圖樣32a的半導(dǎo)體芯片20的凸起11供給半導(dǎo)體芯片20的連接墊10a。
附圖2I描繪了通過從附圖2H的頂部透視其結(jié)構(gòu)的透視圖。這樣，附圖2H相應(yīng)于在附圖2I中沿著I-I方向的側(cè)視圖和在附圖2I中沿著II-II方向的側(cè)視圖的合成視圖。在附圖2I中，保護(hù)層19被省略而沒有表示出來。
如附圖2I所示，半導(dǎo)體芯片20的突起11被焊接到梳齒狀的第二布線圖樣32a上。這些第二布線圖樣32a被連接到外部框架布線部分33，外部框架部分33設(shè)置在半導(dǎo)體芯片20的封裝區(qū)域的外部周邊部分上面。此外，開口部分34x被形成于限定在外部框架布線部分33內(nèi)的電鍍電源部分33x中，之后，電鍍裝置的陰極電極15連接到電鍍電源部分33x。之后，如上所述，電鍍電流從電鍍電源部分33x，通過第二布線圖樣32a和凸起11，提供給從通路孔36的底部部分暴露出來的連接墊10a。
盡管沒有在附圖2I中明確示出，多個半導(dǎo)體芯片20被安裝在多個安裝區(qū)域中，并具有各自相似的結(jié)構(gòu)，并且，在多個安裝區(qū)域中的各個第二布線圖樣32a被連接到上述外部框架布線部分33。以這種方式，有可能同時向形成于多個安裝區(qū)域之中的第二布線圖樣32a提供電鍍電流。
為了將外部框架布線部分33中的電鍍電源部分33x暴露出來，在上述形成通路孔36的步驟和從通路孔36的底部部分去除無機(jī)絕緣層38的步驟中，第二個夾層絕緣層34a和在電鍍電源部分33x上面的無機(jī)絕緣層38可以在各自的步驟中同時被蝕刻。
之后，如附圖2H所示，用來作為電鍍掩膜的保護(hù)層19在無機(jī)絕緣層38上面被形成圖樣(is patterned)。保護(hù)層19形成了這樣的圖樣，使得在外部框架布線部分33中的電鍍電源部分33x被暴露出來，并且開口部分19a被形成于包含通路孔36的預(yù)定部位之中。
之后，通過對銅層使用電鍍裝置，使陰極電極15連接到在外部框架布線部分33中的電鍍電源部分33x，之后使用保護(hù)層19作為掩膜開始對銅層進(jìn)行電鍍。
此時，如上所述，由于作為電鍍電源層的第二布線圖樣32a通過半導(dǎo)體芯片20的突起11電氣連接到連接墊10a，電鍍電流被提供給半導(dǎo)體芯片20的連接墊10a。
因此，銅層(導(dǎo)電層)朝著從連接墊10a的上表面往上的部位順序形成，其中連接墊10a是從通路孔36的底部部分中暴露出來的(從底部向上的系統(tǒng))。也就是，在銅層(導(dǎo)電層)被填充在通路孔36中之后，銅層圖樣(導(dǎo)電層圖樣)被形成于保護(hù)層19的開口部分19a。之后，保護(hù)層19被去除。
這樣，如附圖2J所示，形成銅塞(Cu plug)31和第三布線圖樣32b，并且半導(dǎo)體芯片20的連接墊10a和第三布線圖樣32b通過通路孔36電氣連接到一起。
用這種方法，由于銅層是通過使用從通路孔36的底部部分中暴露出來的連接墊10a作為電鍍電源層，從通路孔36的底部部分開始向上順序形成的，就避免了在通路孔36中生成空隙，從而，銅層被穩(wěn)定地填充在通路孔36中。這樣，即使通路孔36具有很高的長度直徑比(aspect ratio)，即直徑大約為20μm或者更少，而深度大約為40μm或者更多，也可以避免生成空隙，這樣，提高了連接墊10a和第三布線圖樣32b之間的電連接的可靠性。
在這種情況下，在形成第三布線圖樣32b的步驟中，可以使用在上面形成第二布線圖樣32a的步驟中解釋過的半添加方法，或者消去方法，或者全添加方法。
之后，第二個通路孔34y被形成于沒有安裝半導(dǎo)體芯片20的底部基片30的表面?zhèn)壬系牡诙€夾層絕緣層34a中。之后，形成第三布線圖樣32b，每個第三布線圖樣都通過第二通路孔34y連接到第二個布線圖樣32a。
之后，如附圖2K所示，在底部基片30的兩個表面?zhèn)榷夹纬闪撕附颖Ｗo(hù)層21，它在位于第三布線圖樣32b的連接部分32x處具有開口部分21a，之后，鎳/金層42通過使用焊接保護(hù)層21作為掩膜而進(jìn)行的無電解鍍，被形成于位于底部基片30的兩個表面?zhèn)戎系牡谌季€圖樣32b的連接部分32x中。
之后，具有突起11的疊加半導(dǎo)體芯片20a的突起11被倒裝焊接在位于第三布線圖樣32b上面的鎳/金層42上。
之后，附圖2K中的結(jié)構(gòu)體(structural body)被分成預(yù)定區(qū)域，每個預(yù)定區(qū)域包括預(yù)定數(shù)目的半導(dǎo)體芯片20。此時，連接到上述第二布線圖樣32a的外部框架布線部分33被到去。這樣，在其上形成了焊接保護(hù)層21的、附圖2J中的結(jié)構(gòu)體被分開之后，疊加半導(dǎo)體芯片20a可以被安裝。
結(jié)果是，如附圖2L所示，獲得了本發(fā)明的第二個實(shí)施例的電子部件封裝結(jié)構(gòu)1a。在本實(shí)施例的電子部件封裝結(jié)構(gòu)1a中，LGA(搭接排板柵格陣列)結(jié)構(gòu)類型被簡化了。這樣，焊接球被安裝在位于安裝基片(mounting substrate)(母板)上面的布線墊(wiringpads)上，之后，焊接球電氣連接到位于電子部件封裝結(jié)構(gòu)1a的后表面?zhèn)壬系牡谌季€圖樣32b上。否則，相反地，凸起可以被安裝在電子部件封裝結(jié)構(gòu)1a的第三布線圖樣32b的連接部分32x上。
接下來，下面將舉例說明第二個實(shí)施例的另一種模式。附圖3是本發(fā)明的第二個實(shí)施例的電子部件封裝結(jié)構(gòu)的另一種模式的側(cè)視圖。在附圖3中，與在附圖2L中同樣的附圖標(biāo)記被分配給同樣的元件，并且此處省略了對它們的解釋。
換言之，從上面在附圖2B中安裝半導(dǎo)體芯片20的步驟，到在附圖2J中形成第三布線圖樣32b的步驟，其中的各個步驟可以在上述附圖2J中的步驟之后(在形成了第三布線圖樣32b之后)被重復(fù)n次(n是為1或者更大的整數(shù))。此外，在附圖2L中，可以在未安裝半導(dǎo)體芯片20的底部基片30的表面?zhèn)劝惭b一片或者更多的半導(dǎo)體芯片20，以具有同樣的結(jié)構(gòu)。
附圖3中顯示了電子部件封裝結(jié)構(gòu)1b，作為上述另一個模式的例子。兩個半導(dǎo)體芯片20安裝在底部基片30的一個表面?zhèn)?，處于這樣一種狀態(tài)這兩個半導(dǎo)體芯片分別埋入第二個、第三個夾層絕緣層34a、34b，并且其凸起11分別被倒裝連接到第二、第三布線圖樣32a、32b。之后，兩個半導(dǎo)體芯片20通過分別形成于這些半導(dǎo)體芯片以及第二個、第三個夾層絕緣層34a、34b之中的通路孔36相互連接到一起。之后，疊加半導(dǎo)體芯片20a的凸起11被倒裝連接到第四布線圖樣32c上面的鎳/金層42，作為最上層。
半導(dǎo)體芯片20也按照同樣的結(jié)構(gòu)安裝在底部基片20的另一個表面?zhèn)?。這樣，安裝在底部基片30的兩個表面?zhèn)鹊亩鄠€半導(dǎo)體芯片20通過通路孔36和底部基片30上面的通路孔30a相互連接到一起。
用這種方法，可以使用這樣的模式多個半導(dǎo)體芯片20以多層的方式被安裝在底部基片30的兩個表面?zhèn)龋@些芯片被分別埋入夾層絕緣層，并且多個半導(dǎo)體芯片20也通過通路孔36等相互連接到一起。
如上所述，在本實(shí)施例的電子部件封裝結(jié)構(gòu)1a、1b中，夾層絕緣層或者布線圖樣可選地形成于底部基片30的兩個表面上，并且半導(dǎo)體芯片20在它們被埋入預(yù)定的絕緣層的情況下，被倒裝連接到預(yù)定的布線圖樣上。之后，通路孔36被形成于半導(dǎo)體芯片20和覆蓋半導(dǎo)體芯片的夾層絕緣層的預(yù)定部分之中，其中每個通路孔36的深度都到達(dá)位于半導(dǎo)體芯片20的元件形成表面?zhèn)壬厦娴倪B接墊10a。
通過通路孔36連接到半導(dǎo)體芯片20的連接墊10a上面的布線圖樣也被形成于覆蓋半導(dǎo)體芯片20的夾層絕緣層上。由于通路孔36通過一個蝕刻步驟被連續(xù)形成于夾層絕緣層和半導(dǎo)體芯片20之中，它們的側(cè)表面作為在不同的深度處保持連續(xù)的相同表面而形成。此外，疊加半導(dǎo)體芯片20a的凸起11被連接到最上面的布線圖樣。
這樣，可以獲得這樣的模式通過用上述方法以多層方式在三維方向上安裝多個半導(dǎo)體芯片20，被分別埋入夾層絕緣層的多個半導(dǎo)體芯片20通過通路孔36相互連接到一起。
第二個實(shí)施例的電子部件封裝結(jié)構(gòu)可以達(dá)到與第一實(shí)施例同樣的優(yōu)點(diǎn)。
并且，在生產(chǎn)第二個實(shí)施例的電子部件封裝結(jié)構(gòu)1a、1b的方法中，通路孔36通過以RIE或者激光方法連續(xù)蝕刻第二個夾層絕緣層34a和半導(dǎo)體芯片20而形成。通過這樣做，通路孔36可以僅通過步驟很少的非常簡單的方法來形成。此外，通過通路孔36而連接到半導(dǎo)體芯片20的連接墊10a的第三布線圖樣32b可以通過一個電鍍步驟形成，以建立上述的第二個夾層絕緣層。
這樣，比起在第一個實(shí)施例中那樣，即在半導(dǎo)體芯片20中形成貫通電極16之后才安裝半導(dǎo)體芯片20的情況下，使用昂貴生產(chǎn)儀器的RIE步驟和電鍍步驟的工時可以被縮減。結(jié)果是，諸如生產(chǎn)成本高、延遲指定交付日期等缺點(diǎn)可以被克服。
由于連接墊10a從通路孔36的底部部分暴露出來，并且在通過電鍍在通路孔36中形成第三布線圖樣32b的過程中，連接墊10a被用作電鍍電源層，因而避免了在通路孔36中形成空隙。其結(jié)果是，由于在半導(dǎo)體芯片20的連接墊10a和第三布線圖樣32b之間的連接的可靠性可以被提高，生產(chǎn)該電子部件封裝結(jié)構(gòu)的產(chǎn)量也可以提高。
權(quán)利要求
1.電子部件封裝結(jié)構(gòu)，包括包含預(yù)定布線圖樣的布線基片；電子部件，其元件形成表面上的連接終端被倒裝連接到布線圖樣上；用來覆蓋電子部件的絕緣層；在電子部件的預(yù)定部位和位于連接終端上的絕緣層中形成的通路孔；在絕緣層上形成、并通過通路孔連接到連接終端的疊加布線圖樣。
2.如權(quán)利要求1所述的電子部件封裝結(jié)構(gòu)，其中在電子部件和絕緣層中形成的通路孔的側(cè)表面由連續(xù)的相同表面構(gòu)成。
3.電子部件封裝結(jié)構(gòu)，包括包含預(yù)定布線圖樣的布線基片；電子部件，其元件形成表面上的連接終端被倒裝連接到布線圖樣上，以及具有通過在電子部件中形成的第一通路孔連接到連接終端的貫通電極的電子部件；用來覆蓋電子部件的絕緣層；在貫通電極上的絕緣層的預(yù)定部位中形成的第二通路孔；在絕緣層上形成的、并通過第二通路孔連接到貫通電極的疊加布線圖樣。
4.如權(quán)利要求1所述的電子部件封裝結(jié)構(gòu)，其中在電子部件中形成的通路孔的側(cè)表面除了底部部分之外都由無機(jī)絕緣層所覆蓋。
5.如權(quán)利要求1所述的電子部件封裝結(jié)構(gòu)，其中電子部件是厚度大約為150μm或者更少的半導(dǎo)體芯片。
6.如權(quán)利要求1所述的電子部件封裝結(jié)構(gòu)，其中與電子部件同樣的結(jié)構(gòu)體、絕緣層、以及在布線基片的布線圖樣上形成的疊加布線圖樣可以以多層方式在疊加布線圖樣上被重復(fù)n次(n是為1或者更大的整數(shù))，并且多個電子部件可以通過通路孔相互連接到一起。
7.如權(quán)利要求1所述的電子部件封裝結(jié)構(gòu)，其中疊加電子部件的連接終端被倒裝連接到疊加布線圖樣。
8.生產(chǎn)電子部件封裝結(jié)構(gòu)的方法，包括以下步驟將在元件形成表面上具有連接終端的電子部件的連接終端倒裝連接到在底部基片的上面或者上方形成的布線圖樣；形成用來覆蓋電子部件的絕緣層；通過在預(yù)定部位處從絕緣層的上表面蝕刻到電子部件的元件形成表面，形成深度到達(dá)連接終端的通路孔；在絕緣層上形成疊加布線圖樣，它通過通路孔連接到連接終端。
9.生產(chǎn)電子部件封裝結(jié)構(gòu)的方法，包括以下步驟將電子部件的連接終端倒裝連接到在布線基片的上面或者上方形成的布線圖樣，該電子部件在元件形成表面上具有連接終端，并具有通過位于后表面上的第一通路孔連接到連接終端的貫通電極；形成用來覆蓋電子部件的絕緣層；通過蝕刻位于貫通電極上的絕緣層的預(yù)定部位，形成深度到達(dá)貫通電極的第二通路孔；在絕緣層上形成疊加布線圖樣，它通過第二通路孔連接到貫通電極。
10.如權(quán)利要求8所述的生產(chǎn)電子部件封裝結(jié)構(gòu)的方法，其中在形成通路孔的步驟中，絕緣層和電子部件通過RIE或者激光來進(jìn)行蝕刻。
11.如權(quán)利要求8所述的生產(chǎn)電子部件封裝結(jié)構(gòu)的方法，其中形成疊加布線圖樣的步驟包括以下步驟在絕緣層上形成在包括通路孔的預(yù)定部位中具有開口部分的保護(hù)層；通過使用布線圖樣和作為電鍍電源層而連接到布線圖樣的電子部件的連接終端的電鍍方法，應(yīng)用從通路孔的底部部分暴露出來的連接終端向上的電鍍，在通路孔和保護(hù)層的開口中形成導(dǎo)電層圖樣；除去保護(hù)層，以獲得疊加布線圖樣。
12.如權(quán)利要求8所述的生產(chǎn)電子部件封裝結(jié)構(gòu)的方法，在形成通路孔的步驟之后，但是在形成疊加布線圖樣的步驟之前，還包括以下步驟在通路孔的內(nèi)表面和絕緣層上形成無機(jī)絕緣層；從通路孔的底部部分去除無機(jī)絕緣層，以暴露通路孔的底部部分上面的連接終端。
13.如權(quán)利要求8所述的生產(chǎn)電子部件封裝結(jié)構(gòu)的方法，其中通過將從將電子部件倒裝連接到布線圖樣的步驟到形成疊加布線圖樣的步驟，之間的各個步驟重復(fù)n次(n是為1或者更大的整數(shù))，形成了一種結(jié)構(gòu)，在這種結(jié)構(gòu)中，多個電子部件以一種多層方式在三維方向上被堆疊在一起，并通過通路孔相互連接到一起。
14.如權(quán)利要求8所述的生產(chǎn)電子部件封裝結(jié)構(gòu)的方法，在形成疊加布線圖樣的步驟之后，還包括下面的步驟將具有連接終端的疊加電子部件的連接終端倒裝連接到疊加布線圖樣。
15.如權(quán)利要求8所述的生產(chǎn)電子部件封裝結(jié)構(gòu)的方法，其中電子部件是厚度大約為150μm或者更少的半導(dǎo)體芯片。
全文摘要
包括了包含預(yù)定布線圖樣的布線基片；電子部件，其元件形成表面上的連接終端被倒裝連接到布線圖樣上；用來覆蓋電子部件的絕緣層；在電子部件的預(yù)定部位和位于連接終端上的絕緣層中形成的通路孔；在絕緣層上形成的、并通過通路孔連接到連接終端的疊加布線圖樣。
文檔編號H01L25/07GK1505147SQ20031011874
公開日2004年6月16日 申請日期2003年12月2日 優(yōu)先權(quán)日2002年12月3日
發(fā)明者春原昌宏, 寬, 村山啟, 真筱直寬, 東光敏 申請人:新光電氣工業(yè)株式會社