專利名稱：用于施加應(yīng)力圖形的隔離結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及用于改善器件特性的半導(dǎo)體器件的制造方法，并涉及所產(chǎn)生的獨(dú)特的高性能器件結(jié)構(gòu)。具體地說，本發(fā)明通過在器件制造期間在器件的襯底中從結(jié)構(gòu)上施加張力和壓縮力來改善FET器件中的電荷遷移率。
背景技術(shù)：
在半導(dǎo)體器件設(shè)計(jì)領(lǐng)域，已知在器件襯底中的機(jī)械應(yīng)力可以調(diào)整器件性能。單個(gè)的應(yīng)力張量分量對(duì)PFET和NFET的器件性能產(chǎn)生不同的影響。上述通過增強(qiáng)應(yīng)力來獲得的改進(jìn)容易集中到在特定的執(zhí)行環(huán)境以外的一種或另一種類型的器件上，例如在IC芯片中。為了使IC芯片中的PFET和NFET的性能最大化，對(duì)應(yīng)力分量需要同時(shí)進(jìn)行不同的設(shè)計(jì)和應(yīng)用。在本發(fā)明中，我們示出了制造方法和得到的結(jié)構(gòu)，該結(jié)構(gòu)已被施加用于改善在公共襯底中的單個(gè)器件以及同時(shí)至少兩個(gè)器件的性能所需的適當(dāng)?shù)膽?yīng)力場(chǎng)。
Hamada等人在IEEE Transactions on Electron Devices，Vol.38 No.4發(fā)表的“ANew Aspect of Mechanical Stress Effects in Scaled MOS Devices”(April 1991)顯示用互導(dǎo)偏差來修正重量所導(dǎo)致的縱向和橫向的張力和壓縮力的數(shù)據(jù)。在PFET器件中，沿縱向施加的單軸壓縮力與在NFET上引起的效果相反。該數(shù)據(jù)可以說明如果施加共面的二軸張力，則NFET器件的性能可提高到約為單軸張力情況下的兩倍，同時(shí)PFET沒有變化，因?yàn)榭v向和橫向張力的效果相互抵消。
在關(guān)于VLSI Technology Digest of Technical Papers(2001)的討論會(huì)上，Rim等人說明使用具有共面的二軸張力的應(yīng)變Si，對(duì)于NFET在電子遷移率上改善了70％。已知的使用機(jī)械應(yīng)力來改善器件性能的解決方案和方法不能同時(shí)改善NFET和PFET。并且，現(xiàn)有的解決方案沒有論述任何類型的器件結(jié)構(gòu)或制造它們的方法的可行性。

發(fā)明內(nèi)容
在本發(fā)明中，我們公開了一些方法和結(jié)構(gòu)，我們通過這些方法和結(jié)構(gòu)對(duì)NFET施加共面二軸(二維)張力同時(shí)對(duì)PFET器件施加共面縱向壓縮應(yīng)力和橫向張應(yīng)力。用于制造每種器件的結(jié)構(gòu)和方法都是獨(dú)特的。這些方法和結(jié)構(gòu)的主要優(yōu)點(diǎn)是相對(duì)于僅僅施加單軸應(yīng)力，它們可以使器件性能提高一倍。另一個(gè)優(yōu)點(diǎn)是在同一個(gè)襯底上制造NFET和PFET的方法，其中使用應(yīng)力誘導(dǎo)隔離材料來設(shè)計(jì)每個(gè)器件以增強(qiáng)性能。第二個(gè)優(yōu)點(diǎn)是用于制造一種通過應(yīng)力誘導(dǎo)溝槽隔離結(jié)構(gòu)來提供具有增強(qiáng)性能的單個(gè)器件的結(jié)構(gòu)和方法。
本發(fā)明的一個(gè)目的是對(duì)于NFET、PFET以及NFET和PFET同時(shí)改善器件性能。本發(fā)明的另一個(gè)目的是通過增加一個(gè)單獨(dú)的掩模步驟很容易融合到目前的制造工藝中，廉價(jià)地顯著改善器件性能。本發(fā)明的另一個(gè)目的是能夠在體硅、絕緣體上硅(″SOI″)以及應(yīng)變硅(strained silicon)結(jié)構(gòu)中制造。
本發(fā)明包括用于NFET器件和PFET器件的溝槽隔離結(jié)構(gòu)。NFET器件的隔離區(qū)包括在NFET器件的縱向和橫向上施加第一種類型的機(jī)械應(yīng)力的第一隔離材料。PFET器件的第一隔離區(qū)在PFET器件的橫向上施加機(jī)械應(yīng)力。PFET器件的第二隔離區(qū)在PFET器件的縱向上施加另一種類型的機(jī)械應(yīng)力。根據(jù)需要哪種類型的機(jī)械應(yīng)力，隔離區(qū)可以包括相同或不同的隔離材料。一般說來，機(jī)械應(yīng)力為張力或壓縮力。
在另一方面，本發(fā)明包括用于制造NFET器件和PFET器件的方法。本方面合并了在NFET器件的側(cè)面和端部的隔離區(qū)的形成。在PFET器件的側(cè)面形成另一個(gè)隔離區(qū)。在PFET器件的端部形成另一個(gè)(第三個(gè))溝槽隔離區(qū)。選擇在這些隔離區(qū)中的隔離材料，以便沿縱向和橫向?qū)FET器件以及沿橫向?qū)FET器件施加第一類型的機(jī)械應(yīng)力。可以選擇在第三溝槽隔離區(qū)中的隔離材料，以便沿縱向?qū)FET施加壓縮型的機(jī)械應(yīng)力。在誘導(dǎo)應(yīng)力矢量的另一個(gè)方法中，把在第三溝槽隔離區(qū)中的隔離材料的至少一部分氧化以使其膨脹，從而可以沿縱向?qū)FET器件施加壓縮機(jī)械應(yīng)力。因此，所選擇的隔離材料，根據(jù)是否把氧化反應(yīng)用于誘導(dǎo)應(yīng)力分量，對(duì)于各個(gè)器件可以相同或不同。
在另一方面中，本發(fā)明包括形成在襯底中的源極區(qū)和漏極區(qū)。襯底具有在源極區(qū)和漏極區(qū)之間的溝道區(qū)?？拷鼫系绤^(qū)的柵極區(qū)控制溝道區(qū)的導(dǎo)通。應(yīng)力誘導(dǎo)隔離材料靠近賦予應(yīng)力，即，張力或壓縮力，的源極區(qū)和漏極區(qū)的選定側(cè)面，至少在襯底的源極區(qū)和漏極區(qū)之外進(jìn)入溝道區(qū)。
通過隨后結(jié)合附圖對(duì)本發(fā)明優(yōu)選實(shí)施方案的詳細(xì)介紹，本發(fā)明的其他特征和優(yōu)點(diǎn)將變得顯而易見。


圖1示出了改善PFET和NFET性能的所希望的應(yīng)力狀態(tài)，其中從器件的有源區(qū)向外的箭頭表示張力，向著器件區(qū)的向內(nèi)的箭頭表示壓縮力，W和L分別表示器件的有源區(qū)的寬度和長(zhǎng)度。
圖2是沿長(zhǎng)度和寬度平面的圖1的器件的剖面圖。
圖3-5示出了制造應(yīng)力NFET和PFET結(jié)構(gòu)的工藝步驟。
圖6示出了圖1的器件的結(jié)構(gòu)俯視圖，顯示出具有在適當(dāng)位置的TEOS和HDP隔離區(qū)的PFET和NFET器件的源極區(qū)、漏極區(qū)和柵極區(qū)。
圖7-9示出了用第二制造方法制造的PFET結(jié)構(gòu)的剖面圖。
具體實(shí)施例方式
本發(fā)明包括填充隔離區(qū)，優(yōu)選具有不同的固有應(yīng)力引入材料的淺溝槽隔離(“STI”)，以對(duì)在襯底中形成的有源器件區(qū)施加選定的縱向和橫向應(yīng)力分量。例如，使用固有張力的應(yīng)力引入材料在襯底中引起應(yīng)力的張力狀態(tài)，而固有壓縮力材料在襯底中引起壓縮力。為了在器件中施加這些不同的應(yīng)力，我們使用那些可以施加不同的固有應(yīng)力的淀積膜。例如，已知TEOS(原硅酸四乙酯)產(chǎn)生張力，因?yàn)樗谕嘶饤l件下經(jīng)受致密化作用，并由此而發(fā)生收縮，從而對(duì)相鄰的襯底施加張應(yīng)力。已知HDP(高密度等離子體)氧化物具有固有的壓縮力。這里的關(guān)鍵是靠近NFET和PFET結(jié)構(gòu)集成兩種不同的固有應(yīng)力引入結(jié)構(gòu)，或者靠近這些器件中的一個(gè)分別集成一種或兩種應(yīng)力引入結(jié)構(gòu)。在下面的圖3-7和附帶的說明書中顯示和介紹了把具有拉伸固有應(yīng)力的TEOS和具有壓縮固有應(yīng)力的HDP結(jié)合起來的工藝步驟。
本發(fā)明的方法還包括用于獲得一種SiN(氮化硅)襯里的新穎的STI工藝方法，該SiN襯里對(duì)NFET產(chǎn)生橫向和縱向分量，但對(duì)PFET只產(chǎn)生橫向分量。該工藝引入TEOS用于STI填充，因?yàn)門EOS可以透過O2，而SiN襯里可防止在Si/TEOS邊界處發(fā)生氧化。因此，只有PFET的縱向分量將被氧化，導(dǎo)致Si/TEOS邊界擴(kuò)張。氧化的數(shù)量和時(shí)間可以用于可控制地增加PFET在縱向的壓縮應(yīng)力。而且，由于TEOS是固有的張力膜，并且SiN襯里用于NFET的橫向和縱向分量以及PFET的橫向分量，所以在這些方向TEOS STI將表現(xiàn)為張應(yīng)力。
結(jié)構(gòu)標(biāo)準(zhǔn)STI工藝一般利用單一類型的氧化膜(可選的氮化物襯里)與隔離填充材料一起用于隔離。在本發(fā)明中，不同類型的氧化物膜被選擇性地放在圍繞FET器件的襯底區(qū)域中。通過控制生產(chǎn)工藝的條件，可以控制施加到相鄰的FET器件的應(yīng)力類型。
NFET和PFET器件需要不同的應(yīng)力矢量或圖形，以增強(qiáng)電荷遷移率。可以精細(xì)地調(diào)整隔離材料以在器件中產(chǎn)生需要的應(yīng)力圖形?？梢钥刂颇承┎牧?，以便通過工藝控制進(jìn)一步精細(xì)調(diào)整，例如RF功率。因?yàn)門EOS是松散結(jié)構(gòu)的材料，所以更難以通過工藝控制來進(jìn)行精細(xì)調(diào)整，但是當(dāng)發(fā)生致密(退火)時(shí)，它會(huì)收縮，從而施加一種類型的內(nèi)應(yīng)力——張力。HDP比TEOS更容易控制一些，它也不需要致密化(熱處理)，并且一般具有固有的壓縮應(yīng)力。
圖1示出了本發(fā)明的優(yōu)選實(shí)施方案。從NFET向外延伸的指向外側(cè)的箭頭表示沿器件的橫向和縱向引入的張應(yīng)力。正如下面將進(jìn)一步介紹的，在本發(fā)明的方法中可以利用TEOS來在NFET中施加這些應(yīng)力。TEOS還可以鄰接或靠近PFET的橫向側(cè)面，以便在PFET中產(chǎn)生橫向張力矢量?？拷黀FET的縱向側(cè)面形成HDP，以便在PFET中產(chǎn)生縱向壓縮矢量。
在另一個(gè)實(shí)施例中，最終的結(jié)構(gòu)包括在縱向和橫向分量上具有SiN襯里的NFET，和在橫向分量上具有SiN襯里的PFET，以及在縱向分量上沒有SiN襯里的氧化的Si。多種工藝流程可以實(shí)現(xiàn)最終的結(jié)構(gòu)。
在圖6中還顯示出了HDP和TEOS應(yīng)力引入?yún)^(qū)相對(duì)于器件區(qū)的位置。在圖6中，TEOS圍繞NFET，以便在NFET中橫向和縱向產(chǎn)生張應(yīng)力。圖6的PFET表明在PFET的橫向側(cè)面上構(gòu)成TEOS，以產(chǎn)生橫向張力矢量，而在PFET的縱向側(cè)面上構(gòu)成HDP，以在PFET中產(chǎn)生縱向壓縮矢量。該結(jié)構(gòu)同時(shí)增強(qiáng)NFET和PFET的性能。
圖2顯示出上述壓縮/張力矢量的剖面圖。剖面圖顯示在器件襯底上制造的FET柵極位于器件溝道區(qū)上方。在NFET中，由表示應(yīng)力方向的指向外側(cè)的箭頭示出在溝道襯底中的橫向和縱向的張應(yīng)力。在PFET中，在橫向顯示為張應(yīng)力，在縱向顯示為壓縮應(yīng)力(指向內(nèi)的箭頭)。綜上所述，上圖清楚地顯示出在FET器件中在三維方向上的張力和壓縮力。
同時(shí)，在本發(fā)明的PFET/NFET實(shí)施方案中，可以同時(shí)在例如環(huán)形振蕩器中一起使用NFET和PFET。當(dāng)在兩個(gè)器件中本發(fā)明的有利方面平衡時(shí)，即，電荷遷移率等量增強(qiáng)，可以理想地實(shí)現(xiàn)環(huán)形振蕩器。本發(fā)明另一個(gè)結(jié)構(gòu)上的用途包括在“島”結(jié)構(gòu)中硅源極區(qū)和漏極區(qū)的形成，其中，襯底器件區(qū)由介質(zhì)STI材料圍繞，或者在SOI(絕緣體上硅)器件中。
HDP和TEOS兩種優(yōu)選的溝槽隔離材料，HDP和TEOS，在以下幾方面不同。TEOS和HDP的淀積工藝不同TEOS淀積包括CVD(化學(xué)氣相淀積)工藝。HDP等離子體淀積是定向的工藝，其中材料由電場(chǎng)加速，因?yàn)樵诘入x子體中，HDP由帶電粒子構(gòu)成。HDP具有固有的(由于淀積)壓縮應(yīng)力和作為淀積工藝的一部分發(fā)生致密化。在淀積之后，TEOS需要致密化退火，但仍具有固有的張力。
由于應(yīng)力引入材料的收縮/膨脹，可以向襯底賦予應(yīng)力，或者當(dāng)應(yīng)力引入材料在靠近襯底處生長(zhǎng)時(shí)，可以自然地向其賦予應(yīng)力。HDP具有內(nèi)建的固有應(yīng)力，在淀積時(shí)(當(dāng)HDP生長(zhǎng)時(shí))這種應(yīng)力就施加到襯底上。在對(duì)TEOS進(jìn)行熱處理(致密化)期間發(fā)生收縮。產(chǎn)生應(yīng)力的基本機(jī)制不屬于本發(fā)明。因此將不再涉及這些機(jī)制的進(jìn)一步的理論細(xì)節(jié)。
工藝在圍繞FET器件的用于隔離的襯底區(qū)域中選擇和形成的隔離材料的結(jié)構(gòu)和選擇是新穎的。一般說來，掩模用于在襯底中的開口區(qū)。然后，使用獨(dú)特的集成方案在晶片的選定部分淀積TEOS和HDP。在幾個(gè)實(shí)施方案之一中，HDP區(qū)嵌入到TEOS背景中。
張力分量和壓縮分量是解耦的。首先通過改變TEOS的致密化工藝來建立張力分量?？刂剖湛s量的溫度和時(shí)間(800-1050℃，1到30分鐘，可逆地變化)可以改變?cè)赥EOS中產(chǎn)生的應(yīng)力。這些變量確定TEOS收縮到何種程度(致密化)。在致密化中TEOS分子擠壓得更緊密，從而在相鄰的Si島中產(chǎn)生張力。主要通過淀積條件控制在HDP SiO2中的壓縮。通過控制RF功率來實(shí)現(xiàn)壓縮應(yīng)力的調(diào)整。增加功率會(huì)導(dǎo)致在膜中更多的壓縮。壓力和流量也可以用來調(diào)節(jié)在HDP SiO2膜中的壓力。
在圖3-5中示出了在同一個(gè)襯底上的溝道區(qū)中制造具有不同應(yīng)力的NFET和PFET的工藝，并介紹如下。圖3示出了由TEOS圍繞的硅“島”的形成。對(duì)于PFET和NFET，在縱向和橫向剖面圖中凸起的硅區(qū)域是相同的。通過眾所周知的工藝可以實(shí)現(xiàn)該凸起的硅區(qū)域，包括形成襯墊層(薄的熱氧化襯墊)，然后淀積SiN層，隨后將掩模用于構(gòu)圖在SiN層中的開口，接著蝕刻SiN、SiO2和最終的硅。去掉掩模之后，進(jìn)行熱氧化以便在暴露的硅上形成薄氧化層，隨后淀積薄的保形氮化物層，以便在處理期間的TEOS退火(致密化)和其它退火期間保護(hù)硅不被氧化。在覆蓋的TEOS淀積之后進(jìn)行化學(xué)機(jī)械平面化(“CMP”)到達(dá)氮化物襯里的表面，從而形成了圖3所示的剖面。
一直到這里，本發(fā)明的工藝遵循常規(guī)工藝步驟。圖4示出了工藝的下一步，在PFET的選定位置中形成HDP，以便施加需要的縱向壓縮應(yīng)力。使用標(biāo)準(zhǔn)的掩模技術(shù)，在縱向和橫向方向用抗蝕劑層覆蓋NFET，而只在橫向覆蓋PFET，保留PFET TEOS的縱向不被覆蓋。通過蝕刻步驟去掉暴露的TEOS(圖4的右上)。這使本發(fā)明比常規(guī)工藝增加了一個(gè)掩模步驟。然后從襯底表面上蝕刻掉抗蝕劑層，隨后在整個(gè)表面上進(jìn)行HDP淀積和最后CMP步驟，以實(shí)現(xiàn)圖5中所示的剖面結(jié)構(gòu)，以及圖6中所示的俯視圖的結(jié)構(gòu)。常規(guī)柵極形成和工藝步驟遵循正常的過程。
制造圖1和圖2的結(jié)構(gòu)的第二方法如下，并在圖7-9中示出。遵循與上面的工藝相同的步驟，以實(shí)現(xiàn)圖3中所示的結(jié)構(gòu)，只是沒有TEOS填充和CMP，然后只是為了PFET的縱向分量而限定另一個(gè)掩模，在該P(yáng)FET中，我們需要除去氮化物襯里，這類似于圖4的右上部分所示。
因?yàn)槲覀冃枰赑FET中產(chǎn)生縱向壓縮應(yīng)力，所以去掉圍繞硅島的氮化物襯里(將其從需要壓縮應(yīng)力的PFET中去掉)。這就使得在隨后的氧化步驟中允許氧到達(dá)硅的側(cè)壁，因此，在這一方面，氮化物襯里層作為氧化阻擋層起作用。由于氮化物襯里是極好的氧擴(kuò)散屏障，因此它將阻止氧化及由此引起的壓縮。在去掉SiN襯里的區(qū)域中，在Si島側(cè)壁上的一部分Si可能被氧化，從而導(dǎo)致在縱向的受控?cái)?shù)量的壓縮，從而控制PFET的電流。用該方法可以在氧化物側(cè)壁生長(zhǎng)中實(shí)現(xiàn)好的控制，因?yàn)榭梢愿鶕?jù)氧化物生長(zhǎng)量來實(shí)現(xiàn)壓縮量，而不依賴于HDP淀積的條件。氧化將導(dǎo)致由于Si島側(cè)壁的體積膨脹所產(chǎn)生的壓縮應(yīng)力。氧將擴(kuò)散透過TEOS而將硅側(cè)壁氧化，生成氧化物楔子，并推擠TEOS，從而產(chǎn)生需要的壓縮。
對(duì)應(yīng)于硬掩模的硅溝槽蝕刻產(chǎn)生圖1所示的結(jié)果，其中從硅島側(cè)壁上去掉SiN層。然后，在暴露的硅上生長(zhǎng)氧化物襯里并淀積TEOS，隨后通過CMP步驟到達(dá)SiN襯墊，隨后通過SiN襯墊蝕刻、SiO2襯墊蝕刻——襯墊蝕刻從硅島的頂部除去SiN和氧化物——從而產(chǎn)生圖8所示的結(jié)構(gòu)。然后，氧化步驟將硅島的一部分氧化，如圖9所示。在一種供選擇的方法中，在襯墊氮化物和氧化物去掉之前進(jìn)行氧化步驟。已知當(dāng)Si變?yōu)镾iO2時(shí)，產(chǎn)生的體積膨脹大約是2.27∶1。由于氧向下擴(kuò)散，該被氧化的材料隨著深度而變窄，由于在氧化步驟期間氧的消耗，使得氧的濃度逐漸減小。因此，在頂部氧的濃度較高，并在形成楔形的附近表面的區(qū)域中更濃一些。氧化的時(shí)間越長(zhǎng)，楔形越寬。該構(gòu)思是使體積膨脹從而使壓縮力向內(nèi)推擠硅。遵循常規(guī)柵極的形成和處理，因此不再進(jìn)一步介紹。應(yīng)當(dāng)注意，在這些圖中的器件區(qū)和隔離區(qū)沒有按照尺寸比例繪制。
與現(xiàn)有技術(shù)相比的優(yōu)點(diǎn)使用在NFET中形成張力和PFET的橫向分量以及PFET的在縱向分量中的壓縮應(yīng)力的該方案的好處在于氧化時(shí)間和溫度可以用來調(diào)整PFET的縱向分量的應(yīng)力。
在現(xiàn)有技術(shù)中，Rim等人在應(yīng)變硅中使用SiGe松弛(relaxed)子層來施加雙軸張力。這存在許多問題。雖然NFET顯示出相當(dāng)顯著的改善，但是不能同時(shí)改善兩種器件。而且，因?yàn)樾枰沙诘腟iGe層，所以在SiGe/Si的界面需要失配位錯(cuò)。形成失配位錯(cuò)的主要機(jī)制之一來自于螺旋狀(threading)位錯(cuò)。不幸的是，螺旋狀位錯(cuò)可導(dǎo)致在可靠性、產(chǎn)量和較大的泄漏方面發(fā)生嚴(yán)重的問題，并且在實(shí)際中難以去掉。
在“Mechanical Stress Effect of Etch-Stop Nitride and its Impact onDeep Submicron Transistor Design”中，Ito等人(IEDM，2000)利用在完成器件構(gòu)造之后淀積的用于停止蝕刻的氮化物的最外層(superlayer)來施加應(yīng)力。此外，這里的膜具有內(nèi)建的固有的雙軸應(yīng)力。他們發(fā)現(xiàn)當(dāng)該膜被壓縮時(shí)，NFET的性能下降，而PFET的性能增強(qiáng)。而且他們沒有同時(shí)改善PFET和NFET的性能。而且，由于膜正好在器件上面，使得傳遞到硅中的應(yīng)力稍有減小，特別是與直接和器件相鄰的情況相比時(shí)更是如此。
本發(fā)明的解決方案顯示出如何通過改進(jìn)STI工藝來施加正確的應(yīng)力狀態(tài)，從而使NFET和PFET兩者同時(shí)受益。與這兩種其它方法的另一個(gè)主要不同之處在于，由于張力和壓縮力通過STI結(jié)構(gòu)和在工藝過程中形成，而上面列出的現(xiàn)有技術(shù)顯示在一種情況中通過應(yīng)變Si施加應(yīng)力，而在另一種情況下，這種應(yīng)力來自在器件構(gòu)成之后形成的層中的固有應(yīng)力(不是如我們所做的與器件相鄰)。
本發(fā)明的優(yōu)選實(shí)施方案的方法的優(yōu)點(diǎn)包括通過引入共面應(yīng)力圖形，可使NFET、PFET以及NFET和PFET的器件性能同時(shí)獲得改善；可以容易地結(jié)合到目前用于體硅、絕緣體上硅(″SOI″)和應(yīng)變硅結(jié)構(gòu)的制造工藝中；并且可將改善的器件結(jié)合到當(dāng)前的工藝中，從而可以通過增加單個(gè)掩模步驟以低廉的成本獲得顯著的器件性能的改善。
可供選擇的實(shí)施方案應(yīng)當(dāng)理解，雖然這里為了說明的目的介紹了本發(fā)明的特定的實(shí)施方案，但是可以在不偏離本發(fā)明的精神和范圍的條件下進(jìn)行各種修改。具體地說，可以使用其它隔離材料，例如，陶瓷和碳化硅，它們也可以施加固有的應(yīng)力。在硅中對(duì)于應(yīng)力的普通觀點(diǎn)認(rèn)為它是缺點(diǎn)。應(yīng)力導(dǎo)致晶格結(jié)構(gòu)的破裂或位錯(cuò)，從而會(huì)導(dǎo)致結(jié)點(diǎn)泄漏等。但在本發(fā)明中，我們故意建立應(yīng)力圖形。
作為另一個(gè)例子，可以很容易地調(diào)整氮化物膜，使其具有非常高的固有應(yīng)力。例如，如Ito等人(IEDM，2000)所顯示的，PECVD氮化物防蝕膜的應(yīng)力可以在-1.4GPa和+0.3GPa之間調(diào)整(通過改變淀積條件，例如，SiH4/N2/He的流量，壓力、HF功率和電極間隙)。當(dāng)然，由于氮化物膜具有較高的介電常數(shù)，所以它們需要在器件之間具有較大的隔離距離的較深的STI。Hu(JAP，1991)提供了在一些膜中的固有應(yīng)力的部分列表?？梢圆捎酶吖逃袘?yīng)力膜的組合作為STI的一部分。雖然這樣增加了復(fù)雜性，但是卻允許進(jìn)行更好的應(yīng)力調(diào)節(jié)。
固有的應(yīng)力不是在該結(jié)構(gòu)性系統(tǒng)中增加應(yīng)力的唯一方法。通過選擇具有適當(dāng)?shù)臒崤蛎浵禂?shù)失配的恰當(dāng)?shù)牟牧?，可以調(diào)節(jié)張應(yīng)力。由于在冷卻時(shí)會(huì)產(chǎn)生應(yīng)力(工作條件為25℃和85℃之間)，凈的熱失配應(yīng)力總是表現(xiàn)為張力。張應(yīng)力的大小由熱膨脹系數(shù)決定。在NFET中，在兩個(gè)方向中(雙軸)的張力都很好，而對(duì)于PFET，只在橫向中產(chǎn)生張力，我們可以利用這類具有不同特性的材料，同時(shí)也使用在縱向中具有高壓縮性的材料。
非常規(guī)器件也可以按照本發(fā)明制造，例如，柱(pillar)FET和片(fin)FET。在柱FET中，器件的本體為形成在襯底上的圓柱形，在圓柱的頂部和底部擴(kuò)散形成源極/漏極。柵極區(qū)一般相鄰于或環(huán)繞在圓柱的中間部分。片F(xiàn)ET包括薄的、拉長(zhǎng)的、凸起的襯底區(qū)，源極和漏極在凸起區(qū)的端部擴(kuò)散。柵極一般與凸起區(qū)的三面相鄰，即，在源極/漏極之間擴(kuò)散的凸起區(qū)的兩個(gè)垂直側(cè)面和頂面。普通的概念是插入隔離區(qū)以便至少在器件的溝道區(qū)或者至少在源極/漏極擴(kuò)散區(qū)中產(chǎn)生應(yīng)力圖形。附帶的權(quán)利要求書并不把各種幾何形狀的器件例如柱FET和片F(xiàn)ET排除在外。除了在本說明書中作為較佳的通常已知的實(shí)施方案具體地描述的方法之外，提供均勻的TEOS填充的背景，然后選擇性地用于HDP淀積的開口區(qū)也是一種可以提供器件幾何形狀的方法。
因此，本發(fā)明的保護(hù)范圍僅由附帶的權(quán)利要求書及其等價(jià)物限定。
權(quán)利要求
1.一種用于在襯底中形成的器件的隔離結(jié)構(gòu)，該器件各自具有縱向和橫向，該結(jié)構(gòu)包括用于器件中的第一個(gè)器件的第一隔離區(qū)，在該第一隔離區(qū)中具有第一隔離材料，該材料沿縱向和橫向?qū)ζ骷械牡谝粋€(gè)器件施加第一種類型的機(jī)械應(yīng)力。
2.根據(jù)權(quán)利要求1的隔離結(jié)構(gòu)，還包括用于器件中的第二個(gè)器件的第二隔離區(qū)，在該第二隔離區(qū)中具有第一隔離材料，該材料沿橫向?qū)ζ骷械牡诙€(gè)器件施加該第一種類型的機(jī)械應(yīng)力；以及用于器件中的第二個(gè)器件的第三隔離區(qū)，在該第三隔離區(qū)中具有第二隔離材料，該材料沿縱向?qū)ζ骷械牡诙€(gè)器件施加第二種類型的機(jī)械應(yīng)力。
3.根據(jù)權(quán)利要求2的隔離結(jié)構(gòu)，其中，器件中的第一個(gè)器件為NFET，器件中的第二個(gè)器件為PFET。
4.根據(jù)權(quán)利要求3的隔離結(jié)構(gòu)，其中，第一隔離材料為TEOS，第二隔離材料為HDP。
5.一種在襯底中制造器件的方法，該器件分別具有沿縱向延伸的側(cè)面和沿橫向延伸的端部，該方法包括在器件中的第一個(gè)器件的側(cè)面形成第一隔離區(qū)；在器件中的第一個(gè)器件的端部形成第二隔離區(qū)；以及在第一隔離區(qū)中提供第一隔離材料，以便沿橫向?qū)ζ骷械牡谝粋€(gè)器件施加第一種類型的機(jī)械應(yīng)力；以及在第二隔離區(qū)中提供第二隔離材料，以便沿縱向?qū)ζ骷械牡谝粋€(gè)器件施加第二種類型的機(jī)械應(yīng)力。
6.根據(jù)權(quán)利要求5的方法，該方法還包括在器件中的第二個(gè)器件的側(cè)面和端部形成第三隔離區(qū)；以及在第三隔離區(qū)中提供第一隔離材料，以便沿縱向和橫向?qū)ζ骷械牡诙€(gè)器件施加第一種類型的機(jī)械應(yīng)力。
7.根據(jù)權(quán)利要求6的方法，其中，器件中的第一個(gè)器件為PFET，器件中的第二個(gè)器件為NFET。
8.根據(jù)權(quán)利要求7的方法，其中，第一隔離材料為TEOS，第二隔離材料為HDP。
9.一種在襯底中制造器件的方法，該器件各自具有沿縱向延伸的側(cè)面和沿橫向延伸的端部，該方法包括在器件中的第一個(gè)器件的側(cè)面和端部形成第一隔離區(qū)；在第一隔離區(qū)中提供第一隔離材料，以便沿橫向?qū)ζ骷械牡谝粋€(gè)器件施加第一種類型的機(jī)械應(yīng)力；以及將器件中的第一個(gè)器件端部的第一隔離材料的至少一部分氧化，以便沿縱向?qū)ζ骷械牡谝粋€(gè)器件施加第二種類型的機(jī)械應(yīng)力。
10.根據(jù)權(quán)利要求9的方法，還包括在器件中的第二個(gè)器件的側(cè)面和端部形成第二隔離區(qū)；以及在第二隔離區(qū)中提供第一隔離材料，以便沿縱向和橫向?qū)ζ骷械牡诙€(gè)器件施加第一種類型的機(jī)械應(yīng)力。
11.根據(jù)權(quán)利要求10的方法，其中形成第一隔離區(qū)的步驟包括在器件中的第一和第二個(gè)器件上淀積氧化阻擋層；以及只從器件中的第一個(gè)器件的端部去掉氧化阻擋層。
12.根據(jù)權(quán)利要求10的方法，其中將第一隔離材料的至少一部分氧化的步驟包括同時(shí)將器件中的第一個(gè)器件的端部的至少一部分氧化。
13.根據(jù)權(quán)利要求10的方法，其中，器件中的第一個(gè)器件為PFET，器件中的第二個(gè)器件為NFET。
14.一種用于在襯底中形成的器件的隔離結(jié)構(gòu)，該器件各自具有沿縱向延伸的側(cè)面和沿橫向延伸的端部，該結(jié)構(gòu)包括與器件中的第一個(gè)器件的至少一側(cè)和至少一端相鄰的第一隔離區(qū)，該第一隔離區(qū)中具有第一隔離材料，該第一隔離材料與器件中的第一個(gè)器件的所述至少一側(cè)相鄰，用于沿橫向?qū)ζ骷械牡谝粋€(gè)器件施加第一種類型的機(jī)械應(yīng)力；以及第一隔離材料的氧化部分與器件中的第一個(gè)器件的所述至少一端相鄰，用于沿縱向?qū)ζ骷械牡谝粋€(gè)器件施加第二種類型的機(jī)械應(yīng)力。
15.根據(jù)權(quán)利要求14的隔離結(jié)構(gòu)，還包括用于器件中的第二個(gè)器件的第二隔離區(qū)，該第二隔離區(qū)中具有第一隔離材料，該材料沿縱向和橫向?qū)ζ骷械牡诙€(gè)器件施加第一種類型的機(jī)械應(yīng)力。
16.根據(jù)權(quán)利要求15的隔離結(jié)構(gòu)，其中器件中的第一個(gè)器件為PFET，器件中的第二個(gè)器件為NFET。
全文摘要
一種在張力和/或壓縮力作用下的襯底，該襯底可以改善在其中制造的器件的性能。可以通過選擇適當(dāng)?shù)腟TI填充材料將張力和/或壓縮力施加到襯底上。STI區(qū)形成在襯底層中，并對(duì)相鄰的襯底區(qū)施加應(yīng)力。在壓縮力或張力作用下的襯底展現(xiàn)出與無應(yīng)力襯底不同的電荷遷移率特性。通過可控制地改變?cè)谝r底上形成的NFET和PFET中的這些應(yīng)力，可以實(shí)現(xiàn)IC性能的改善。
文檔編號(hào)H01L21/762GK1507032SQ20031012133
公開日2004年6月23日 申請(qǐng)日期2003年12月11日 優(yōu)先權(quán)日2002年12月12日
發(fā)明者D·奇丹巴爾拉奧, O·H·多庫馬茨, B·B·多里斯, J·A·曼德爾曼, D 奇丹巴爾拉奧, 多庫馬茨, 多里斯, 曼德爾曼 申請(qǐng)人:國際商業(yè)機(jī)器公司