專利名稱：雙柵極及三柵極金屬氧化物半導(dǎo)體場效應(yīng)晶體管裝置及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明大體上涉及半導(dǎo)體的制造，尤其涉及一種雙柵極及三柵極金屬氧化物半導(dǎo)體場效應(yīng)晶體管(MOSFET)組件及其制造方法。
背景技術(shù)：
組件尺寸的縮小已成為集成電路性能改進(jìn)和集成電路成本降低的主要因素。由于柵極氧化物厚度和源極/漏極(S/D)結(jié)深的限制，將現(xiàn)有的MOSFET組件塊體縮小至0.1μ以下的生產(chǎn)制程，即使可能的話，也是很困難的。因此，需要有新的組件結(jié)構(gòu)和新的材料來改進(jìn)場效應(yīng)晶體管(FET)的性能。
而雙柵極MOSFET為可被選用作取代替現(xiàn)有平面MOSFET的新組件，在雙柵極MOSFET中，使用兩個(gè)柵極來控制溝道顯著地抑制了短溝道效應(yīng)。“鰭式”場效應(yīng)晶體管(FinFET)是一種最近新研發(fā)出來的雙柵極構(gòu)造，該雙柵極包括形成于由自行對準(zhǔn)雙柵極所控制的垂直鰭部(fin)的溝道。鰭部的形成得薄至使兩個(gè)柵極能一起控制整個(gè)完全耗盡的溝道。雖然有雙柵極結(jié)構(gòu)，但FinFET在布線和制造技術(shù)上仍類似于現(xiàn)有的平面MOSFET。對比其它雙柵極結(jié)構(gòu)，F(xiàn)inFET也提供一定范圍的溝道長度、CMOS兼容性、及較大的填裝密度。

發(fā)明內(nèi)容
根據(jù)本發(fā)明的實(shí)施例所提供的是一種雙柵極和三柵極FinFET組件。不像現(xiàn)有的設(shè)計(jì)，在該FinFET中的每一柵極均能夠獨(dú)立地控制FinFET的溝道。
如實(shí)施例中所示和在說明書中展開說明的，根據(jù)本發(fā)明的目的，披露了在MOSFET中形成柵極的方法，包括形成一鰭部結(jié)構(gòu)，在該鰭部結(jié)構(gòu)上端形成第一柵極結(jié)構(gòu)，和形成圍繞著該鰭部結(jié)構(gòu)和該第一柵極結(jié)構(gòu)的第二柵極結(jié)構(gòu)。
根據(jù)本發(fā)明的另一實(shí)施例，披露了一種在MOSFET中形成柵極的方法，包括形成一鰭部，在該鰭部的上端形成第一柵極，形成圍繞著該鰭部及第一柵極的第二柵極，以及移除該第二柵極的一部分以暴露出該第一柵極，該移除會造成第二柵極被分成分離的柵極結(jié)構(gòu)。
根據(jù)本發(fā)明的又一實(shí)施例，提供一種雙柵極MOSFET，該雙柵極MOSFET包括一鰭部、第一柵極結(jié)構(gòu)和第二柵極結(jié)構(gòu)，該第一柵極結(jié)構(gòu)形成于該鰭部的上端，而該第二柵極結(jié)構(gòu)則圍繞著該鰭部和第一柵極結(jié)構(gòu)。
根據(jù)本發(fā)明的再一實(shí)施例，提供一種三柵極MOSFET，該三柵極MOSFET包括鰭部，形成于該鰭部上端的第一柵極結(jié)構(gòu)，鄰近該鰭部形成的第二柵極結(jié)構(gòu)，以及鄰近該鰭部并相對于該第二柵極結(jié)構(gòu)所形成的第三柵極結(jié)構(gòu)。


并入且構(gòu)成本說明書的一部分的附圖，連同說明部分而用來說明本發(fā)明的實(shí)施例，用來解釋本發(fā)明。在附圖中圖1示出了根據(jù)本發(fā)明制造一種雙柵極MOSFET的示范性制程；圖2至圖4示出了根據(jù)圖1中所述制程制造出的雙柵極MOSFET的示范性剖面圖；圖5示出了根據(jù)本發(fā)明的一個(gè)實(shí)施例，制造一種三柵極MOSFET的示范性制程；圖6至圖8示出了根據(jù)圖5中所述制程制造出的三柵極MOSFET的示范性剖面圖；圖9示出了根據(jù)本發(fā)明的一個(gè)實(shí)施例，增加鰭部遷移率的示范性結(jié)構(gòu)；以及圖10至圖12示出了制造包括薄鰭部體結(jié)構(gòu)的MOSFET的示范性剖面圖。
具體實(shí)施例方式
以下將參照附圖詳細(xì)說明本發(fā)明的實(shí)施例。在不同的圖式中相同的符號表示相同或相似的組件。同時(shí)，下列的詳細(xì)說明并非用來限制本發(fā)明，而是，本發(fā)明的范圍由所附權(quán)利要求及其等效內(nèi)容所界定。
根據(jù)本發(fā)明的實(shí)施例提供的是雙柵極和三柵極FinFET組件。不同于傳統(tǒng)的設(shè)計(jì)，該FinFET中的每個(gè)柵極能夠獨(dú)立地控制鰭部溝道。
圖1示出了根據(jù)本發(fā)明的具體實(shí)施例，制造一種雙柵極MOSFET的示范性制程。圖2至圖4顯示根據(jù)圖1中所述制程制造出的MOSFET的剖面圖。
現(xiàn)在參照圖1和圖2，制程可從絕緣體上硅(SOI)結(jié)構(gòu)開始，該結(jié)構(gòu)包括一硅基板200、埋入式氧化層210及位于埋入式氧化層210上的硅層220，該埋入式氧化層210及硅層220可用公知的方法形成于基板200上，而該埋入式氧化層的厚度范圍約可從100埃至2000埃變化，而硅層220的厚度范圍約可從200埃至1000埃變化。應(yīng)了解到硅層220是用來形成鰭部。
第一柵極氧化層230可在硅層220上沉積或熱生長(步驟105)，該第一柵極氧化層230形成的厚度范圍大約從5埃至50埃?；蛘?，可以使用諸如高K值電介質(zhì)材料的其它柵極電介質(zhì)材料。在一實(shí)施例中，可以使用氮氧化物作為柵極電介質(zhì)材料。第一柵極電極層240可以沉積在第一柵極氧化層230上，以形成第一柵極(步驟110)。有許多的材料可用于第一柵極電極層240，例如，第一柵極電極層240可由金屬(如鎢、鉭、鋁、鎳、釕、銠、鈀、鉑、鈦、鉬等)、含有化合物的金屬(如氮化鈦、氮化鉭、氧化釕等)、或摻雜的半導(dǎo)體(如多晶硅、多晶硅鍺等)制成。可選擇性地在第一柵極電極層240的上端形成覆蓋層250(或硬掩膜)以支持圖案優(yōu)化或化學(xué)機(jī)械拋光(CMP)(步驟115)。覆蓋層250可包括例如氮化硅(SiN)材料或能夠在制程期間保護(hù)柵極電極的一些其它相似類型的材料，覆蓋層250可用例如化學(xué)氣相沉積(CVD)而沉積大約30埃至200埃的厚度范圍。
可用公知的光刻技術(shù)(例如，電子束(EB)光刻術(shù))來圖案化鰭部220和第一柵極230/240(步驟120)。然后可使用已知的蝕刻技術(shù)來蝕刻鰭部220和第一柵極230/240(步驟120)。所得的結(jié)構(gòu)300顯示于圖3中。在結(jié)構(gòu)300中鰭部220和第一柵極230的寬度可約為50埃至500埃。
在形成鰭部220和第一柵極230后，可形成第二柵極。如圖4所示，以沉積或熱生長的方式形成第二柵極氧化層410(步驟125)。第二柵極氧化層410可以沉積或生長達(dá)約5埃至50埃的厚度?；蛘?，可以使用其它的柵極電介質(zhì)材料，例如，可使用任何高K電介質(zhì)材料作為柵極電介質(zhì)材料。第二柵極電極層420可以沉積在第二柵極氧化層410上以形成第二柵極(步驟130)。類似于第一柵極電極240，有許多的材料可用來作為第二柵極電極層420。因而，此結(jié)構(gòu)400可以有兩個(gè)柵極(即，柵極240和柵極420)獨(dú)立地控制該鰭部溝道?？梢允褂霉腗OSFET制程來完成用于雙柵極MOSFET的晶體管(例如，形成源極和漏極區(qū))、觸點(diǎn)、互聯(lián)和層間電介質(zhì)。
圖5顯示根據(jù)本發(fā)明的實(shí)施例，制造一種三柵極MOSFET的示范性制程。圖6至圖8顯示根據(jù)圖5中所述制程制造出的三柵極MOSFET的示范性剖面圖。可通過施行如上述圖1的步驟105至130而開始本制程。沉積第二柵極電極層420后，可在第二柵極電極層420上沉積層間電介質(zhì)(ILD)610(步驟505)，如圖6所示。層間電介質(zhì)610可以包括，例如，四乙基正硅酸鹽(TEOS)或其它類似類型的材料。層間電介質(zhì)610的厚度使得其可以在第二柵極電極層420的高度上延伸。
然后，如圖7所示，可施行化學(xué)機(jī)械拋光(CMP)或其它相當(dāng)?shù)募夹g(shù)來平面化晶圓表面，以暴露出第一柵極電極層240(步驟510)。因而，第二柵極電極層420可以分成兩個(gè)分離的柵極結(jié)構(gòu)，即柵極720和730。根據(jù)此架構(gòu)，可以制成三柵極MOSFET，其中第一柵極電極層240作為第三柵極710。柵極710至730每一個(gè)可獨(dú)立地控制鰭部220。如圖8所示，為減少與柵極710的電容耦合，得使用公知技術(shù)深蝕刻柵極720和柵極730(步驟515)。公知的MOSFET制程能用來完成用于三柵極MOSFET的晶體管(例如，形成源極和漏極區(qū))、觸點(diǎn)、互聯(lián)和層間電介質(zhì)。
其它實(shí)施例遷移率是用來改進(jìn)晶體管性能的一個(gè)重要特性。遷移率可受薄膜中的張力(或壓力)的狀態(tài)的影響。例如，張力應(yīng)變有利于電子遷移率，而壓縮應(yīng)變則有利于空穴遷移率。
圖9顯示增加鰭部遷移率的結(jié)構(gòu)。如圖中所示，該鰭部結(jié)構(gòu)910可通過在半導(dǎo)體基板上形成硅層而形成。根據(jù)本發(fā)明的一實(shí)施例，半導(dǎo)體基板可以是包括一諸如埋入式氧化層的絕緣層的SOI結(jié)構(gòu)，該絕緣層的厚度范圍從100埃至2000埃。形成具有埋入式的氧化層的半導(dǎo)體基板的制程在集成電路制造領(lǐng)域是已知技術(shù)。
然后可在鰭部結(jié)構(gòu)910的上端形成高壓力薄膜(下文中稱之為“蓋層”)920。在一實(shí)施例中，蓋層920可以由例如氮化物類材料制成，厚度約在100埃至1000埃范圍。也可使用其它的替代材料。蝕刻鰭部910后蓋層920予以保留，從而使鰭部910受張力而改進(jìn)遷移率。
圖10至圖12顯示制造包括薄鰭部體結(jié)構(gòu)的MOSFET的示范性剖面圖。如圖10所顯示，可經(jīng)由公知的制造技術(shù)形成源極區(qū)1010、漏極區(qū)1020、和鰭部結(jié)構(gòu)1030。例如，SOI結(jié)構(gòu)可包括形成于半導(dǎo)體基板上的絕緣層(例如，埋入式氧化層)，硅薄膜可以形成于SOI結(jié)構(gòu)上。硅薄膜上可沉積出硬掩膜(例如，二氧化硅)。然后經(jīng)由例如電子束光刻術(shù)(e-beam lithography)和蝕刻可形成鰭部結(jié)構(gòu)1030，再用類似的方法形成源極和漏極區(qū)1010和1020。
如圖11所示，在源極區(qū)1010、漏極區(qū)1020和鰭部結(jié)構(gòu)1030形成后，可用保護(hù)掩膜覆蓋該源極區(qū)1010、漏極區(qū)1020。有許多材料可作為保護(hù)掩膜，譬如氮化硅類材料。然后，如圖12所示，未受保護(hù)的鰭部結(jié)構(gòu)1030的厚度可被減少以形成薄鰭部結(jié)構(gòu)1230。經(jīng)由蝕刻或一些其它已知的技術(shù)可完成此薄鰭部結(jié)構(gòu)1030。
結(jié)論根據(jù)本發(fā)明所實(shí)施的是一種雙柵極和三柵極FinFET組件。不像公知的設(shè)計(jì)，此FinFET的各個(gè)柵極均能夠獨(dú)立地控制FinFET溝道。
本發(fā)明的上述實(shí)施范例提供了示例和說明，但其并不排除其它可能的實(shí)施情形，也不是將本發(fā)明限制在所揭示的特定形式上。對上述的實(shí)施例可作各種的修飾和變化，或可從實(shí)作本發(fā)明中獲得各種的修飾和變化。舉例來說，為能夠完全了解本發(fā)明，在上述說明中闡明了諸如特定材料、結(jié)構(gòu)、化學(xué)物質(zhì)、制程等許多特別的詳細(xì)說明。然而，并不須憑借在說明書中所特別提出的這些詳細(xì)說明，也可實(shí)施本發(fā)明。在其它的例子中，為了避免不必要地模糊了本發(fā)明的真實(shí)情形，因此并未詳細(xì)說明公知的制程。在實(shí)施本發(fā)明時(shí)，可以使用公知的沉積、光刻術(shù)和蝕刻技術(shù)等，因此，在說明書中沒有給出這些技術(shù)的詳細(xì)說明。
雖然已詳細(xì)說明了關(guān)于圖1和圖5的一系列的制程動作，但是在其它實(shí)施例中本發(fā)明的這些制程的次序是可以改變的。而且，非依賴性動作可并行執(zhí)行。
除非說明書中已明白說明，否則沒有任何在說明書中使用的組件、動作、或指示對本發(fā)明而言是關(guān)鍵性或不可或缺的。
本發(fā)明的范圍將由下列權(quán)利要求書及其等效內(nèi)容所界定。
權(quán)利要求
1.一種在金屬氧化物半導(dǎo)體場效應(yīng)晶體管中形成柵極的方法，該方法包含以下步驟形成鰭部結(jié)構(gòu)；在該鰭部結(jié)構(gòu)的上端形成第一柵極結(jié)構(gòu)；以及在該鰭部結(jié)構(gòu)和該第一柵極結(jié)構(gòu)的周圍形成第二柵極結(jié)構(gòu)。
2.如權(quán)利要求1所述的方法，其中該形成鰭部結(jié)構(gòu)的步驟包括在形成于半導(dǎo)體基板上面的絕緣層上形成硅層。
3.如權(quán)利要求2所述的方法，其中該形成第一柵極結(jié)構(gòu)的步驟包括在該硅層上形成電介質(zhì)層；在該電介質(zhì)層上面沉積柵極電極層；以及圖案化該柵極電極層。
4.如權(quán)利要求1所述的方法，其中該形成第二柵極結(jié)構(gòu)的步驟包括在該鰭部結(jié)構(gòu)和第一柵極結(jié)構(gòu)的周圍形成第二電介質(zhì)層；在該第二電介質(zhì)層上沉積第二柵極電極層；以及圖案化該第二柵極電極層。
5.如權(quán)利要求1所述的方法，其中該第一柵極結(jié)構(gòu)和該第二柵極結(jié)構(gòu)鄰接于該鰭部。
6.如權(quán)利要求1所述的方法，進(jìn)一步包括用該第一柵極結(jié)構(gòu)和第二柵極結(jié)構(gòu)獨(dú)立地控制該鰭部。
7.一種在金屬氧化物半導(dǎo)體場效應(yīng)晶體管中形成柵極的方法，該方法保含以下步驟形成鰭部；在該鰭部的上端形成第一柵極；在該鰭部和第一柵極的周圍形成第二柵極；以及去除該第二柵極的一部分以暴露出該第一柵極，該去除造成第二柵極被分成分離的柵極結(jié)構(gòu)。
8.如權(quán)利要求7所述的方法，其中該形成鰭部的步驟包括在形成于半導(dǎo)體基板上面的絕緣層上形成硅層。
9.如權(quán)利要求8所述的方法，其中該形成第一柵極結(jié)構(gòu)的步驟包括在該硅層上形成電介質(zhì)材料；以及在該電介質(zhì)材料上面沉積柵極電極層。
10.如權(quán)利要求7所述的方法，其中該形成第二柵極的步驟包括在該鰭部及該第一柵極的周圍形成第二電介質(zhì)材料；以及在該第二電介質(zhì)材料上沉積第二柵極電極層。
全文摘要
一種雙柵極金屬氧化物半導(dǎo)體場效應(yīng)晶體管(MOSFET)包括鰭部(220)、第一柵極(240)和第二柵極(420)。該第一柵極(240)形成于鰭部(220)的上端，第二柵極(420)則圍繞該鰭部(220)和第一柵極(240)。在另一實(shí)施例中，一三柵極MOSFET包括鰭部(220)、第一柵極(710)、第二柵極(720)和第三柵極(730)，該第一柵極(710)形成于鰭部(220)的上端，第二柵極(720)緊鄰著鰭部(220)形成，第三柵極(730)緊鄰著鰭部(220)并相對于第二柵極而形成(720)。
文檔編號H01L29/423GK1708858SQ200380101958
公開日2005年12月14日 申請日期2003年10月14日 優(yōu)先權(quán)日2002年10月22日
發(fā)明者M·R·林, J·X·安, Z·克里沃卡皮克, C·E·塔貝里, H·王, B·俞 申請人:先進(jìn)微裝置公司