專利名稱：多晶硅細脈熔絲的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及集成電路領(lǐng)域，更具體地屬于多層可熔電阻器領(lǐng)域。
在集成電路中經(jīng)常需要在制造集成電路之后在其上能夠形成永久的連接，或者能夠永久地存儲信息。通常，為了形成熔性連接而在集成電路內(nèi)提供熔絲。由于這些熔性連接在制造時顯示出第一電阻而在編程時顯示出第二其它電阻，因此其顯示出二進制運算。這樣，它們在集成電路的制造和封裝之后允許對編程信息進行編碼。在IEEE TED1997年12月Alavi等人的“A PROM Element based on SilicideAgglomeration of Poly Fuses in a CMOS Logic Process”中公開了這樣的熔絲。
為了通過改變?nèi)劢z的電阻特性從第一電阻到第二其它電阻來“編程”熔絲，使用具有超過熔絲電流閾值的足夠電流的電流源來編程熔絲。當然，由于制造容差，第二電阻通常隨著熔絲而改變。例如，標題為“Resistor fuse(電阻器熔絲)”的美國專利No.6,356,496詳述了一種在具有工作電壓的半導(dǎo)體器件中使用的電阻器熔絲。該電阻器熔絲具有預(yù)定的電流閾值，并被構(gòu)造為如果通過工作電壓下的電阻器熔絲的電流超過電流閾值則斷開。遺憾的是，這種熔絲的制造容差是這樣的，隨后制造的熔絲的電流閾值之間的差值改變且難以使用已知工藝控制制造。在標題為“Silicide Agglomeration Fuse Device withNotches to Enhance Programmability(具有凹口以提高可編程性的硅化物燒結(jié)熔絲器件)”的美國專利No.6,337,507中，沿熔絲的長度提供凹口以提高可編程性。在這些凹口處，需要較小的電流以超過用于熔絲編程的電流閾值。遺憾的是，該凹口區(qū)域的寬度再一次難以控制，因此對于用相似的設(shè)計和制造工藝制造的熔絲來說，編程電流改變了。
因此存在對一種能夠制造具有相似電流閾值的熔性連接的需要。因此，本發(fā)明的目的是提供一種制造熔性連接的方法，其比現(xiàn)有技術(shù)中已使用的允許更可控的電流閾值。
通過利用光步進工具的重疊容差而不是步進工具的最小臨界尺寸容差，將多晶硅硅化物細脈(stringer)熔絲構(gòu)造為具有窄的寬度。通過設(shè)立多晶硅線頂部上硅化物的窄寬度，更容易用施加的電壓“燒斷”或燒結(jié)硅化物熔絲。
在示例性實施例中，提供一種用于在半導(dǎo)體電路內(nèi)集成的熔絲，包括與半導(dǎo)體襯底相鄰淀積的絕緣層；由與絕緣層相鄰淀積的具有第一電阻的第一硅材料形成的硅層，該硅層具有第一寬度；以及金屬硅化物細脈，其具有在部分第一硅材料上淀積的不同于第一電阻的第二電阻，以及具有至少在其一部分內(nèi)小于第一寬度的第二寬度，該金屬硅化物用于以近似第二電阻傳導(dǎo)通過其的電流，以及用于響應(yīng)不同于以相同的第二電阻通過其的傳導(dǎo)電流的編程電流而燒結(jié)。
在另一示例性實施例中，還提供一種制造硅化多晶硅熔絲的方法，包括下列步驟在半導(dǎo)體襯底上淀積絕緣層；鄰接絕緣層淀積多晶硅；鄰接多晶硅形成硅化物保護層；除去部分硅化物保護層以露出其下的多晶硅；提供用于掩蔽除露出的多晶硅之外的多晶硅的掩模；將掩模與半導(dǎo)體襯底對準；以及，鄰接露出的多晶硅形成金屬硅化物層，該金屬硅化物層用于沿其長度形成導(dǎo)電路徑。
在又一示例性實施例中，還提供一種制造熔絲的方法，包括下列步驟提供至少具有最小線寬的硅部件，該最小線寬取決于步進工具的最小線寬；并提供可熔金屬硅化物細脈，其具有低電阻并具有基本比步進工具的最小線寬小的細脈寬度。
在又一示例性實施例中，另外提供一種集成電路，其具有最小線寬并包括具有寬度基本小于該最小線寬的低電阻金屬硅化物細脈的細脈熔絲。
在下面的描述中將闡明其它優(yōu)點和新穎性特征，且查看下述后部分內(nèi)容對本領(lǐng)域技術(shù)人員來說變得明顯，或者通過本發(fā)明的實踐可以獲知。
參考附圖，以示例的方式更加詳細地解釋本發(fā)明，其中

圖1(現(xiàn)有技術(shù))示出在具有最小工藝寬度的電阻的狹窄區(qū)域中促進燒斷的典型熔絲形狀，該熔絲具有位于頂部上有硅化物的場氧化物上的多晶硅層；圖2A在根據(jù)本發(fā)明的示例性實施例中示出硅化物掩模如何限定硅化物細脈的窄寬度，其具有等于技術(shù)重疊性能而不是如圖1所示的技術(shù)臨界尺寸性能的最小寬度；
圖2B示出鑒別圖2A的不同層的硅化多晶硅細脈熔絲(SPSF)的剖面圖；圖3示出在另一示例性實施例中燒斷的硅化物細脈；圖4示出在示例性實施例中表示硅化物掩模的第一種可能形狀的硅化多晶硅細脈熔絲(SPSF)，以形成如圖2a所示的窄的硅化物細脈；以及圖5示出在另一示例性實施例中表示硅化物掩模的第二種可能形狀的硅化多晶硅細脈熔絲(SPSF)，以形成具有薄邊的窄區(qū)域來促進特定區(qū)域中的燒結(jié)。
在現(xiàn)有技術(shù)的圖1中，示出了典型的多晶硅熔絲100。在兩個接觸點103a和103b之間形成窄寬度101的多晶硅線102。使用硅化工藝將多晶硅線102的全部寬度硅化，盡管沒有與實際的硅化步驟相關(guān)的掩模。這樣，使用本領(lǐng)域技術(shù)人員已知的這種工藝使該硅化物與多晶硅自對準。通常，為了在其經(jīng)受來自電流源的編程電流時促進其“燒斷”，多晶硅線102的線寬101在該區(qū)域102內(nèi)處于最小，其中該電流源具有超過該多晶硅線的電流閾值的足夠電流。在熔絲的燒斷中，電阻從具有的低電阻變?yōu)楦唠娮?。在用于形成低電阻的半?dǎo)體工業(yè)中，硅化物薄層電阻一般在約2ohm/sq到約9ohm/sq的范圍內(nèi)。硅化物下面的多晶硅通常具有約2000ohm/sq的高薄層電阻。在燒斷多晶硅熔絲100的工藝中，對端子103a和103b提供高電流脈沖，從而使硅化物沿硅化多晶硅線102在某處燒結(jié)。該燒結(jié)使熔絲100的電阻顯著提高，從而在編程狀態(tài)中使它從低電阻獲得高電阻。為了本公開的目的，在此將術(shù)語長度限定為沿電流流過熔絲的方向，且在此將術(shù)語寬度限定為沿橫截電流流過熔絲的方向。
遺憾的是，使用常規(guī)工藝制造熔絲使得多晶硅線102的寬度101依賴于在制造工藝中使用的最小步進距離。例如，在通常使用的0.3μm工藝中在集成電路上需要0.3μm或更大的部件。由此，確保半導(dǎo)體襯底和光刻步進機的對準容差以對整個電路具有小的影響。因此，使現(xiàn)有技術(shù)制造的熔絲的寬度101限制在這些相同的最小特征尺寸。這樣，當在編程步驟中燒斷這些熔絲時，所需要的能量總量足以燒斷集成電路中的類似結(jié)構(gòu)。由于這將降低編程期間波及全部集成電路的風(fēng)險，因此，它必將有利于相對于最小特征尺寸來減小熔絲截面。并且，這將促進可熔電阻的編程。遺憾的是，當將步進機設(shè)計為支持更窄的熔絲寬度時，相同的步進機支持更窄的最小特征尺寸。這樣，在通過改進步進機構(gòu)實現(xiàn)全部目標中完成很少。
在圖2A和2B中，示出了本發(fā)明的實施例的硅化多晶硅細脈熔絲(SPSF)200的大體結(jié)構(gòu)。在圖2a中示出SPSF 200的頂視圖，而在圖2b中示出SPSF 200的截面圖。
在SPSF 200的制造中，在用于隔離半導(dǎo)體襯底203與多晶硅層201的場氧化層205或其它某種隔離材料的頂部上淀積了典型的高歐姆多晶硅層201，其具有約2000ohm/sq的薄層電阻。使用本領(lǐng)域技術(shù)人員已知的標準光刻技術(shù)構(gòu)圖(pattern)多晶硅層201，以在接觸點204a和204b之間形成具有相對較高電阻的電阻器207。為了在使硅化物層淀積其上之前掩蔽多晶硅層201，通常在多晶硅層201的頂部上淀積硅化物保護層206。如在制造電阻器中所使用的，該硅化物保護層206可以是若干絕緣層中的一個，例如由氧化物或氮化物形成的那些。在該情況下，優(yōu)選地，硅化物保護層206是200氧化物和270氮化物的組合疊層。該硅化物保護層206保護多晶硅層201不受硅化(salicidation)，其會顯著降低它的薄層電阻，通常小于10ohm/sq。
然而，為了形成SPSF 200，在使沿著接觸點204a和204b之間形成的電阻器207邊緣的窄部分經(jīng)受硅化工藝之前，該窄部分具有已去除的硅化物保護層。該硅化工藝導(dǎo)致具有最小寬度202a的硅化物“細脈”202的形成。這層的去除允許電阻器207的窄部分變得硅化。該硅化使在接觸點204a和204b之間形成的電阻器207的薄層電阻沿著該“細脈”202從約2000ohm/sq大大降低到約10ohm/sq。因為，在該情況下電阻器的電阻是硅化物細脈電阻和多晶硅電阻的并聯(lián)組合。
這樣，對于一般的電路操作來說，由于與多晶硅層201并聯(lián)的硅化物細脈202的低電阻，現(xiàn)在接觸點204a和204b之間形成的電阻器是相對較低電阻的電流路徑。當編程SPSF 200時，在寫入工藝期間，通過施加足以超過細脈電流閾值的寫入電流來電“燒斷”硅化物202的“細脈”。
在示例性實施例中，在圖3中示出已燒斷的SPSF 300，其中在部分細脈的301a處的硅化物已經(jīng)被燒結(jié)，由此露出下面的多晶硅層301。正如用其它現(xiàn)有技術(shù)的硅化物熔絲所演示的，由從傳導(dǎo)通過接觸點304a與304b之間的電阻器的寫入電流產(chǎn)生的高溫而引起硅化物燒結(jié)。燒結(jié)致使硅化物層301至少優(yōu)選地在沿其長度的一點處形成不連續(xù)面301a，結(jié)果在硅化物層中形成了開口301a。優(yōu)選地，在細脈的寬度302a最小處的點處發(fā)生燒結(jié)。當SPSF 200在電子電路的正常應(yīng)用中時，硅化物層中的這個開口使得電流不得不流過相對較高電阻的多晶硅層301。這樣，容易觀察到燒斷的和未燒斷的SPSF 300之間的電阻中的差別，分別提供了關(guān)于SPSF300處于編程狀態(tài)還是未編程狀態(tài)中的指示。
在純數(shù)字CMOS應(yīng)用中，通常沒有與硅化工藝相關(guān)的硅化物掩模。然而，可以改變工藝以具有并入的硅化工藝，使得可以包括可編程元件。在其中使用多晶硅電阻器的模擬應(yīng)用中，存在可以限定將形成硅化物的硅化物掩模。通常，保護多晶硅電阻器不受硅化。這樣，與在模擬應(yīng)用中所用的那些類似的掩模用來構(gòu)圖本文下面所述的SPSF。
在圖4中，為了控制在SPSF 400中所用的硅化層的形狀，示出了硅化物掩模401的使用。使用硅化物掩模401，將SPSF的形狀構(gòu)造成與依賴多晶硅層的窄線寬202a的現(xiàn)有技術(shù)的硅化物熔絲相似。返回參考圖1，典型的熔絲具有兩個寬區(qū)域104和位于其間的一個窄區(qū)域101，以促進這個窄區(qū)域101中熔絲的“燒斷”。
掩模401容易提供細脈的可再現(xiàn)(reproducide)寬度402a，而這又允許對此寬度改進控制，以便能夠在制造的不同SPSF之間觀察到更一致的編程電流閾值?？稍佻F(xiàn)的燒斷優(yōu)選用于器件的參數(shù)控制。由于掩模的形狀，多晶硅沿電阻器407的長度保持寬于細脈。
使用硅化物掩模以沿著多晶硅的長度露出窄的細脈402a，例如圖4中所示的，或者也可以形成硅化物掩模以便通過使電流基本呈漏斗狀流到窄區(qū)域502a來促進一定區(qū)域內(nèi)硅化物的燒結(jié)，如圖5所示。在該情況下，硅化物掩模501的形狀是這樣的，以便在編程操作期間其促進細脈502長度的約中間部分502a中的硅化物燒結(jié)。
在SPSF 500的形成中，有利的是當與現(xiàn)有技術(shù)中描述的其它硅化物熔絲相比時，在構(gòu)造SPSF 500中使用的實際層之間有小的差別。
返回參考圖2A和2B，通常，在氧化層205上淀積并構(gòu)圖多晶硅層201。多晶硅層201可以是低摻雜的p型或n型，只要它提供相當高的薄層電阻，使得在細脈202燒斷之后電阻器207的剩余電阻是高的。可選地，多晶硅層201具有變化的厚度，只要在其上隨后形成的硅化物層202不消耗全部多晶硅層201就行。通常，用于形成硅化物層的金屬是鉑(Pt)，以形成PtSi；鈦(Ti)，以形成TiSi2；鎢(W)，以形成WSi2。當然，在文獻中描述了用于形成這些硅化物的工藝。還可以使用與所給工藝相適應(yīng)且具有足夠低的薄層電阻的其它硅化物，例如鉭(Ta)以形成TaSi2和鉬(Mo)以形成MoSI2。
通過使用硅化物的細脈以形成被燒斷的部分SPSF，由用于施加硅化物掩模的光刻步進機的重疊容差而不是由步進機支持的最小線寬來控制細脈202的寬度。而且，由于使用光刻步進機工具的重疊容差產(chǎn)生了更窄的寬度，例如0.3um代替約0.5μm的最小線寬，因此通過建立多晶硅線頂部上硅化物的窄寬度更容易用施加的電壓“燒斷”或燒結(jié)硅化物熔絲。因此，為了得到更窄的硅化物熔絲，不需要購買更昂貴的光刻機。這樣，使用現(xiàn)有的工藝和設(shè)備提供改進的SPSF，其提供優(yōu)于現(xiàn)有技術(shù)中所演示的可再現(xiàn)的燒斷。這些熔絲在一起更靠近的間隔產(chǎn)生了具有熔絲編程性能的更小的集成電路。
此外，這些SPSF具有供普通熔絲使用的應(yīng)用，但不限于此。此外它們在提供電壓參考、電路隔離的電路中以及PROM元件中是可用的。
雖然已經(jīng)參考幾個具體的示例性實施例描述了本發(fā)明，但本領(lǐng)域技術(shù)人員將認識到，在不脫離在下面的權(quán)利要求中闡述的本發(fā)明精神和范圍的情況下，可以對其進行許多改變。
權(quán)利要求
1.一種用于集成在半導(dǎo)體電路中的熔絲(200)，包括鄰接半導(dǎo)體襯底(203)淀積的絕緣層(205)；由與絕緣層相鄰淀積的具有第一電阻的第一硅材料形成的硅層(201)，該硅層具有第一寬度；以及金屬硅化物細脈(202)，其具有在部分第一硅材料(201)上淀積的不同于第一電阻的第二電阻，并且具有至少在其一部分內(nèi)小于第一寬度的第二寬度，該金屬硅化物用于以近似第二電阻傳導(dǎo)通過其的電流，以及用于響應(yīng)不同于以相同的第二電阻通過其的傳導(dǎo)電流的編程電流而燒結(jié)。
2.如權(quán)利要求1所述的熔絲，其中該硅層是多晶硅層。
3.如權(quán)利要求1所述的熔絲，其中該硅化物層是硅化鎢層。
4.如權(quán)利要求1所述的熔絲，其中該硅化物層是硅化鉑層。
5.如權(quán)利要求1所述的熔絲，其中該第一電阻比第二電阻高。
6.如權(quán)利要求1所述的電阻器熔絲，其中電阻器熔絲形成非易失性多態(tài)存儲單元的一部分。
7.如權(quán)利要求6所述的電阻器熔絲，其中該存儲單元是一次可編程的。
8.如權(quán)利要求1所述的電阻器熔絲，其中該絕緣層包括氧化層。
9.一種制造硅化多晶硅熔絲(200)的方法，包括下列步驟在半導(dǎo)體襯底(203)上淀積絕緣層(205)；鄰接絕緣層淀積多晶硅(201)；鄰接多晶硅形成硅化物保護層(206)；除去部分硅化物保護層以露出其下的多晶硅；提供用于掩蔽除露出的多晶硅之外的多晶硅的掩模；將掩模與半導(dǎo)體襯底對準；以及，鄰接露出的多晶硅形成金屬硅化物層(202)，該金屬硅化物層用于沿其長度形成導(dǎo)電路徑。
10.根據(jù)權(quán)利要求9的方法，包括在金屬硅化物層(204a、204b)的長度的相對側(cè)上提供電接觸的步驟。
11.根據(jù)權(quán)利要求9的方法，其中該絕緣層包括氧化層。
12.根據(jù)權(quán)利要求9的方法，其中構(gòu)圖該多晶硅層。
13.根據(jù)權(quán)利要求9的方法，其中通過在多晶硅上淀積硅化物保護層來進行形成硅化物保護層的步驟。
14.根據(jù)權(quán)利要求9的方法，其中通過使至少一種化學(xué)物質(zhì)與多晶硅起反應(yīng)來進行形成硅化物保護層的步驟。
15.根據(jù)權(quán)利要求9的方法，其中去除部分硅化物保護層的步驟包括蝕刻部分硅化物保護層的步驟。
16.根據(jù)權(quán)利要求9的方法，形成金屬硅化物層包括鄰接露出的多晶硅淀積金屬硅化物的步驟。
17.根據(jù)權(quán)利要求9的方法，形成金屬硅化物層包括使至少一種包括金屬的化學(xué)物質(zhì)與露出的多晶硅起反應(yīng)的步驟。
18.一種制造熔絲的方法，包括下列步驟提供至少具有最小線寬的硅部件，該最小線寬取決于步進工具的最小線寬；并提供可熔金屬硅化物細脈，其具有低電阻并具有基本上比步進工具的最小線寬小的細脈寬度。
19.根據(jù)權(quán)利要求18的方法，其中可熔金屬硅化物細脈的寬度取決于步進工具的掩模對準容差。
20.根據(jù)權(quán)利要求18的方法，其中使用掩模工藝形成可熔金屬硅化物細脈。
21.一種集成電路，具有最小線寬并包括具有寬度基本上小于該最小線寬的低電阻金屬硅化物細脈的細脈熔絲。
全文摘要
通過利用光步進工具的重疊容差而不是步進工具的最小臨界尺寸容差來構(gòu)造具有窄寬度的多晶硅硅化物細脈。在示例性實施例中，一種用于集成在半導(dǎo)體內(nèi)的熔絲(200)包括鄰接半導(dǎo)體襯底(203)淀積的絕緣層(205)。硅層(201)由鄰接絕緣層(205)淀積的具有第一電阻的第一硅材料形成。該硅層具有第一寬度。具有不同于第一電阻的第二電阻的金屬硅化物細脈(202)淀積在部分第一硅材料(201)上，并具有至少在其部分內(nèi)小于第一寬度的第二寬度。該金屬硅化物用近似第二電阻傳導(dǎo)通過其的電流，以及響應(yīng)不同于以相同的第二電阻通過其的傳導(dǎo)電流的編程電流而燒結(jié)。
文檔編號H01L23/525GK1726592SQ200380106188
公開日2006年1月25日 申請日期2003年12月13日 優(yōu)先權(quán)日2002年12月16日
發(fā)明者R·多德羅, D·特羅特 申請人:皇家飛利浦電子股份有限公司