專利名稱:具有測量圖案的半導(dǎo)體器件及其測量方法
技術(shù)領(lǐng)域:
本發(fā)明公開涉及一種具有測量圖案的半導(dǎo)體器件及利用該測量圖案測量半導(dǎo)體器件的方法。
背景技術(shù):
半導(dǎo)體集成電路的公知制造工藝是通過沉積和蝕刻根據(jù)設(shè)計規(guī)則的多層形態(tài)的導(dǎo)電層和絕緣層,形成具有所需功能的半導(dǎo)體集成電路。在制造工藝中監(jiān)控疊層的各層厚度是重要的,以便能夠預(yù)測半導(dǎo)體器件的特性或者確定后續(xù)離子注入工藝中的離子注入能量或蝕刻靶。
一種公知的方法是利用光學(xué)和電容測量設(shè)備,來測量形成于導(dǎo)電布線圖案上的絕緣層的厚度。絕緣層的厚度可以依賴于其上具有絕緣層的布線圖案的密度。另外,如果布線圖案的寬度窄,由于出現(xiàn)因布線圖案的窄表面積造成的測量誤差,所以不可能精確地測量。因此,提供了一種技術(shù),通過利用布線圖案的電阻和絕緣層的厚度之間的相互關(guān)系,來可靠地測量形成于布線圖案上的絕緣層的厚度,即使是在具有低密度的布線圖案區(qū)域中。
測量區(qū)被設(shè)置于圍繞芯片區(qū)的劃線區(qū)內(nèi),其中在芯片區(qū)中形成半導(dǎo)體集成電路,并且在電路制造工藝期間,在劃線區(qū)中進(jìn)行電路中各層的光學(xué)測量。
圖1是說明芯片區(qū)和測量圖案區(qū)之間位置關(guān)系的示意圖。參考圖1,其中形成有半導(dǎo)體集成電路的芯片區(qū)10被制作在半導(dǎo)體晶片上,例如呈現(xiàn)沿垂直和水平方向的矩陣。芯片區(qū)10之間的間隔稱作劃線區(qū)20。沿著劃線區(qū)20將各芯片區(qū)10分離成單元芯片。如果在各芯片區(qū)10中完成電路制造工藝,則在隨后的封裝工藝中封裝各單元芯片。
參考數(shù)字22表示在劃線區(qū)20內(nèi)部的測量區(qū)中形成的測量圖案。按照與形成半導(dǎo)體集成電路的電路圖案相同的步驟形成測量圖案22。因此,在測量圖案22上而不是在芯片區(qū)10的電路圖案上,進(jìn)行對于具有電路圖案的芯片區(qū)10的材料層的光學(xué)測量。
圖2是說明傳統(tǒng)測量圖案和測量光束區(qū)的位置關(guān)系的示意圖,并相應(yīng)地提供圖1的測量圖案22的放大圖。
參考圖2,光束區(qū)24被設(shè)置于測量圖案22之內(nèi),光束區(qū)24表示由測量設(shè)備產(chǎn)生的測量光束的反射區(qū)。通過將光投射到目標(biāo)或被測量的材料層上,測量設(shè)備可以測量被測量材料層的厚度。例如,測量設(shè)備可以是分光計或橢圓偏振計(ellipsometer)。從測量設(shè)備投射到被測材料層上的光束區(qū)24的尺寸大約為40μm×40μm。測量圖案22的尺寸大約為80至近似100μm×80至近似100μm。
圖3是示意性地說明圖2的傳統(tǒng)測量圖案的剖面圖。參考圖3,其中形成半導(dǎo)體集成電路的芯片區(qū)10和圍繞芯片區(qū)10的劃線區(qū)20的剖面被顯示為相鄰。集成電路圖案26和測量圖案22分別形成于第一材料層30中,該第一材料層30是由在制造單晶硅襯底或制造芯片區(qū)10中的半導(dǎo)體集成電路的步驟中形成的絕緣或?qū)щ姴牧蠈又械囊环N構(gòu)成。
隨著半導(dǎo)體集成電路集成度的增加,芯片區(qū)10中形成為具有一定間隔的溝槽形的集成電路圖案26緊密群集。但是,劃線區(qū)20內(nèi)制作成單個溝槽形的測量圖案22被形成為大于圖2中的光束區(qū)24,目的是避免由測量設(shè)備的未對準(zhǔn)造成的測量誤差。集成電路圖案26和測量圖案22可以同時形成。
此后,第二材料層32被沉積于其中形成有集成電路圖案26和測量圖案22的第一材料層30的整個表面上以及由集成電路和測量圖案26和22形成的溝槽中。接著,通過化學(xué)機械拋光(chemical mechanical polishing,CMP)工藝除去部分第二材料層32,以露出第一材料層30的表面。因此,第二材料層32保留于溝槽形的集成電路圖案26和測量圖案22的內(nèi)部。
根據(jù)形成于襯底上的圖案的密度,在用于半導(dǎo)體集成電路的沉積或蝕刻工藝中出現(xiàn)差異。另外,特別是在CMP工藝中,除去速度根據(jù)圖案的尺寸而不同。例如,在集成電路圖案26中形成的第二材料層32的厚度(H1)不同于在測量圖案22中形成的第二材料層32的厚度(H2)。雖然在具有高密度的集成電路圖案26中形成的第二材料層32中幾乎沒有出現(xiàn)凹陷,但是在具有相對大尺寸的測量圖案22中形成的第二材料層32中出現(xiàn)相當(dāng)大的凹陷。即,芯片區(qū)10中的第二材料層32的實際厚度H1和劃線區(qū)20中的第二材料層32的測量厚度H2之間出現(xiàn)差異。從而,測量的可靠性降低。
因此,測量圖案22中的第二材料層32的厚度被測量,目的是測量芯片區(qū)10內(nèi)的集成電路圖案26中的第二材料層32的厚度。為了校正由于凹陷造成的H1和H2之間的差值,通過透射電子顯微鏡(TEM)或垂直掃描電子顯微鏡(VSEM)檢驗形成于集成電路圖案26中的第二材料層32的實際厚度。接著,利用該實際厚度,對形成于測量圖案22中的第二材料層32估計補償值。
然而,根據(jù)不同批或甚至相同批的晶片,在測量圖案22中形成的第二材料層32可具有不同的厚度,其中在測量圖案22中形成的第二材料層32比在集成電路圖案26中形成的第二材料層32寬。因此,通過依靠由TEM或VSEM得到的顯示有限數(shù)量點的照片,難以得到用于整批的適當(dāng)補償值。
而且,使用TEM或VSEM造成晶片、人力和材料資源的損耗。另外,需要相當(dāng)多的時間來獲得TEM或VSEM照片。因此,在隨后的工藝中花費大量時間用于獲得和應(yīng)用適當(dāng)?shù)难a償值。
發(fā)明內(nèi)容
根據(jù)本發(fā)明實施例的半導(dǎo)體器件包括半導(dǎo)體襯底,包含在其中形成集成電路的芯片區(qū)和圍繞芯片區(qū)的劃線區(qū);形成于劃線區(qū)中且具有包含光束區(qū)的表面截面區(qū)的測量圖案,其中在光束區(qū)中投射測量光束;以及形成于測量圖案中的虛設(shè)圖案,用于縮減測量圖案的表面截面區(qū)。
虛設(shè)圖案可由從測量圖案未完全除去半導(dǎo)體襯底之后剩余的半導(dǎo)體襯底部分形成。測量圖案還可以包括材料層,該材料層是輸出測量光束的測量設(shè)備的測量目標(biāo),并且芯片區(qū)可包括由與測量圖案的材料層相同的制造工藝形成的材料層。半導(dǎo)體襯底可包含單晶硅以及材料層可包括氧化硅。
另外,測量圖案的表面截面區(qū)可比光束區(qū)的表面截面區(qū)至少大四倍,并且虛設(shè)圖案的表面截面區(qū)占光束區(qū)的表面截面區(qū)的大約5%~大約15%。
而且,虛設(shè)圖案可以在測量圖案中的預(yù)定方向上布置為各種形狀,例如帶狀、島狀和網(wǎng)狀。
根據(jù)本發(fā)明的另一個實施例的半導(dǎo)體器件包括包含在其中形成集成電路的芯片區(qū)和圍繞芯片區(qū)的劃線區(qū)的半導(dǎo)體襯底,形成于半導(dǎo)體襯底上的第一材料層,形成于劃線區(qū)中的第一材料層中且具有包含其中測量光束被投射的光束區(qū)的表面截面區(qū)的測量圖案,以及用于縮減測量圖案的表面截面區(qū)的虛設(shè)圖案。
虛設(shè)圖案可由從測量圖案未完全除去半導(dǎo)體襯底之后剩余的半導(dǎo)體襯底部分形成。測量圖案還可包括第二材料層,該第二材料層是測量設(shè)備輸出測量光束的測量目標(biāo),并且芯片區(qū)可包括在測量圖案的第二材料層的相同制造工藝中形成的第二材料層。
第一和第二材料層可有不同光學(xué)特性,第一材料層可為導(dǎo)電材料層,第二材料層可為絕緣材料層,并且第一和第二材料層可為不同的絕緣材料層。
一種根據(jù)本發(fā)明的實施例測量半導(dǎo)體器件的方法,包括在半導(dǎo)體襯底上形成其中形成有集成電路的芯片區(qū)和圍繞芯片區(qū)的劃線區(qū);通過蝕刻半導(dǎo)體襯底的部分表面,在芯片區(qū)中形成集成電路圖案;在劃線區(qū)中形成測量圖案,其中測量圖案具有包含在其中投射測量光束的光束區(qū)的表面截面區(qū);在測量圖案中形成用于縮減測量圖案的表面截面區(qū)的虛設(shè)圖案;在包含集成電路圖案、測量圖案和虛設(shè)圖案的半導(dǎo)體襯底上形成材料層;將材料層蝕刻預(yù)定的厚度;并且測量形成于測量圖案中的材料層。
在將材料層蝕刻為預(yù)定厚度之前,可進(jìn)行測量形成于測量圖案中的材料層。該方法可進(jìn)一步包括蝕刻材料層以露出虛設(shè)圖案的表面。測量材料層意思是指測量材料層的厚度、薄膜電阻或折射率。
根據(jù)本發(fā)明的一個實施例,一種測量半導(dǎo)體器件的方法包括在半導(dǎo)體襯底上形成其中形成有集成電路的芯片區(qū)和圍繞芯片區(qū)的劃線區(qū);在半導(dǎo)體襯底上形成第一材料層;通過蝕刻部分第一材料層在芯片區(qū)中形成集成電路圖案;在劃線區(qū)中的第一材料層中形成測量圖案,其中表面截面區(qū)包含在其中投射測量光束的光束區(qū);在測量圖案中形成用于縮減測量圖案的表面截面區(qū)的虛設(shè)圖案;在包含第一材料層、半導(dǎo)體集成電路圖案、測量圖案和虛設(shè)圖案的半導(dǎo)體襯底上形成第二材料層;將第二材料層蝕刻預(yù)定厚度,并且測量形成于測量圖案中的第二材料層。
結(jié)果,通過形成在測量圖案內(nèi)部的被投射的光束區(qū)中的一定范圍內(nèi)被暴露的虛設(shè)圖案,可以防止測量圖案的凹陷,并且可以實現(xiàn)更可靠的測量。
結(jié)合附圖,從下面的描述中可更詳細(xì)地理解本發(fā)明的優(yōu)選實施例,其中
圖1是說明芯片區(qū)和傳統(tǒng)測量圖案區(qū)的位置關(guān)系的示意圖;圖2是說明傳統(tǒng)測量圖案和測量光束區(qū)的位置關(guān)系的示意圖;圖3是示意性地說明傳統(tǒng)測量圖案的剖面圖;圖4是說明根據(jù)本發(fā)明實施例的測量圖案和測量光束區(qū)的位置關(guān)系的示意圖;圖5是根據(jù)本發(fā)明實施例的測量圖案的剖面圖;圖6A是示出根據(jù)施加到標(biāo)準(zhǔn)氧化硅膜的波長范圍的tanψ光譜的曲線圖;圖6B是示出根據(jù)施加到本發(fā)明實施例的樣品的波長范圍的tanψ光譜的曲線圖;圖7A是示出根據(jù)施加到標(biāo)準(zhǔn)氧化硅膜的波長范圍的cosΔ光譜的曲線圖;圖7B是示出根據(jù)施加到本發(fā)明實施例的樣品的波長范圍的cosΔ光譜的曲線圖;圖8是根據(jù)本發(fā)明的實施例測量基于虛設(shè)圖案比的凹陷值和吻合度(GOF)的曲線圖。
優(yōu)選實施方式參考附圖,以下將更詳細(xì)地描述本發(fā)明的優(yōu)選實施例。然而,本發(fā)明可以許多不同的形式實施,不應(yīng)當(dāng)解釋限定為這里所給出的實施例;提供這些實施例以便本公開內(nèi)容詳盡且充分,并將本發(fā)明的范圍充分傳達(dá)給本領(lǐng)域的技術(shù)人員。
圖4是說明根據(jù)本發(fā)明實施例的測量圖案和測量光束區(qū)的位置關(guān)系的示意圖。圖5是根據(jù)本發(fā)明實施例的測量圖案的剖面圖。
參考圖4和5,劃線區(qū)20內(nèi)部的第一材料層40中的測量圖案42被形成為方形溝槽形狀,與圖1-3中顯示的測量圖案22的形狀相似。然而,與圖1-3中顯示的測量圖案22不同的是,布置成一定間隔且具有帶狀的多個虛設(shè)圖案46進(jìn)一步形成于測量圖案42中。
第一材料層40可以是單晶硅襯底、包含氧化物或氮化物物質(zhì)的絕緣材料層,或在單晶硅晶片上制造半導(dǎo)體集成電路的工藝步驟中形成的包含金屬或多晶硅的導(dǎo)電層。
在芯片區(qū)內(nèi)形成半導(dǎo)體集成電路的同一步驟中,通過預(yù)定的光刻工藝形成虛設(shè)圖案46。在形成有虛設(shè)圖案46的襯底的整個表面上和襯底中沉積第二材料層44,所述第二材料層44由例如二氧化硅的材料構(gòu)成且具有不同于第一材料層40的光學(xué)特性,此后通過回蝕刻工藝使第一材料層40的表面露出。通過化學(xué)機械拋光(chemical mechanical polishing,CMP)方法進(jìn)行根據(jù)本發(fā)明實施例的回蝕刻工藝。如圖5所示,由于測量圖案42中包含虛設(shè)圖案46,所以不同于圖3中的第二材料層32,沒有發(fā)生第二材料層44的凹陷。
圖4中測量圖案42的表面截面區(qū)形成為具有足夠的邊緣,以便于在光束區(qū)24中不會出現(xiàn)測量誤差,其中由于測量設(shè)備的未對準(zhǔn)造成來自測量設(shè)備的光束被反射。例如,即使形成于芯片區(qū)中的半導(dǎo)體集成電路的集成度增加以及設(shè)計規(guī)則降低,測量圖案42的表面截面區(qū)被制作成比光束區(qū)24的表面截面區(qū)至少大四倍,這是測量設(shè)備的測量限制。根據(jù)本實施例,測量設(shè)備的光束區(qū)24的表面截面區(qū)的尺寸形成為大約40μm×40μm,測量圖案42的表面截面區(qū)的尺寸形成為大約80~近似100μm×大約80~近似100μm。在該情況下,測量圖案42的表面截面區(qū)比光束區(qū)24的表面截面區(qū)大4或6.25倍。
第二材料層44或被測量的材料層和虛設(shè)圖案46一起暴露于圖4所示的光束區(qū)24中,其中來自測量設(shè)備的光束被反射。因此,實際被測量值不僅包括從第二材料層44的表面測量的值,而且包括從虛設(shè)圖案46的表面測量的值。用于本實施例中的厚度測量設(shè)備是分光計,該分光計通過反射光束與投射光束的強度比來測量被測量材料層的厚度。如果虛設(shè)圖案46的表面截面區(qū)與光束區(qū)24的總表面截面區(qū)的比(“虛設(shè)圖案比”)保持在一定水平,以便于關(guān)于虛設(shè)圖案46表面的反射光束與投射光束的強度比可以被忽略,利用該設(shè)備可以獲得可靠的數(shù)據(jù)。
以下根據(jù)虛設(shè)圖案46與光束區(qū)24的表面截面區(qū)的比率,將測量第二材料層44的厚度的結(jié)果示于表1中。
表1
在芯片區(qū)中實際測量的第二材料層44的厚度約為4,400。如圖2所示,在傳統(tǒng)的測量圖案22不具有虛設(shè)圖案(或當(dāng)虛設(shè)圖案比是0%時)的情況下,測量的厚度為近似3,000~近似3,500,而如表1所示,在虛設(shè)圖案比為大約6.80~大約11.25%的情況下,測量的厚度接近4,400。在虛設(shè)圖案比大約為27.50%的情況下,由于不在測量設(shè)備的測量范圍內(nèi),所以不可能測量厚度。這種不可測量性是由從虛設(shè)圖案46表面反射的光束的影響所造成的。
表1中測量的厚度值是在測量圖案42內(nèi)的光束區(qū)24中測量的,圖案尺寸表示為A×B,“A”表示設(shè)置于多個虛設(shè)圖案之間的第二材料層44的寬度(μm),“B”表示每個虛設(shè)圖案46的寬度(μm)。關(guān)于圖案尺寸,如果帶狀的虛設(shè)圖案46水平地形成,稱為“水平”,然而,如果垂直地形成,稱為“垂直”。通過分析施加到被測量材料層的波長光譜,表示可以影響測量數(shù)據(jù)可靠度的參數(shù)的吻合度(GOF)被表達(dá)為從0到1。當(dāng)該值接近1時,數(shù)據(jù)可靠度增加。如果GOF值為0.6或更低,測量數(shù)據(jù)可以認(rèn)為是不可靠的。如上所示,虛設(shè)圖案比表示虛設(shè)圖案46的表面截面區(qū)與光束區(qū)24的總表面截面區(qū)的比值。
圖8是根據(jù)本發(fā)明實施例基于虛設(shè)圖案比測量凹陷值和吻合度(GOF)的曲線圖。參考圖8,水平軸示出虛設(shè)圖案比,右側(cè)的垂直軸顯示GOF值,以及左側(cè)的垂直軸示出凹陷值。凹陷值為芯片區(qū)10中和光束區(qū)24中測量的厚度之間的差。如果凹陷值為200?;蚋螅缤瑐鹘y(tǒng)測量圖案沒有使用虛設(shè)圖案時一樣,光束區(qū)24中測量的厚度不可以替代芯片區(qū)10中的實際厚度。如圖8所示,具有在近似5~近似15%范圍內(nèi)的值的虛設(shè)圖案比對應(yīng)于GOF的值為0.6或更高,并且凹陷值為200?;蚋汀?br>
圖6A是根據(jù)施加到標(biāo)準(zhǔn)氧化物膜的波長范圍說明tanψ光譜的曲線圖,圖6B是根據(jù)施加到本發(fā)明實施例的樣品的波長范圍說明tanψ光譜的曲線圖。另外,圖7A是根據(jù)施加到標(biāo)準(zhǔn)氧化物膜的波長范圍說明cosΔ光譜的曲線圖,圖7B是根據(jù)施加到本發(fā)明實施例的樣品的波長范圍說明cosΔ光譜的曲線圖。
分光鏡橢率計(spectroscopic ellipsometer,SE)(厚度測量設(shè)備)將扇形的極化多波長光穿過旋轉(zhuǎn)偏振光鏡投射并反射到晶片。接著,被投射和反射的光穿過固定的偏振光鏡進(jìn)入棱鏡。當(dāng)扇形的偏振光通過晶片被反射時,通常得到橢圓形。投射的光束可以分成平行于由投射的和反射的光束形成的平面極化的p光束和垂直于該平面極化的s光束。這些分量具有復(fù)雜且彼此不同的強度和相位差。符號tanψ被定義為反射的p和s分量的強度比,Δ被定義為p和s分量的相位差。cosΔ意思是指exp(iΔ),tanψ和cosΔ表示沿著光譜的膜特性。
圖6A和圖7A分別表示根據(jù)施加到標(biāo)準(zhǔn)氧化硅膜的波長范圍的tanψ和cosΔ,圖6B和7B分別表示根據(jù)施加上述表1中的樣品號為3的波長范圍的tanψ和cosΔ。如表1所示,第3號樣品具有最高的可靠性。圖6A和6B和圖7A和7B示出了相似的光譜分布。不管虛設(shè)圖案46的存在,相似的光譜分布說明了如果虛設(shè)圖案46的表面截面區(qū)保持在一定水平內(nèi),通過測量該測量圖案42來可靠地獲得芯片區(qū)10內(nèi)的測量材料的厚度。
根據(jù)本發(fā)明實施例的虛設(shè)圖案46被形成為帶形;然而,虛設(shè)圖案46可以形成為各種結(jié)構(gòu),例如島狀、網(wǎng)狀、十字形或閉合曲線形。而且,在測量圖案形成于單晶硅層中和氧化硅膜形成于被測量圖案中的情況下,本發(fā)明的實施例解釋測量氧化硅膜。然而,測量圖案(包含虛設(shè)圖案和將由測量設(shè)備測量的被測量材料層)的材料可以應(yīng)用到根據(jù)半導(dǎo)體集成電路的制造工藝的各種情況。被測量材料層的厚度的測量方法同樣也可以應(yīng)用于測量被測量材料層的薄膜電阻或折射率。
結(jié)果,不管設(shè)計規(guī)則的下降,相應(yīng)于測量設(shè)備中的光束尺寸的測量圖案被形成為在劃線區(qū)中具有足夠的尺寸,該劃線區(qū)與芯片區(qū)分開,并且通過利用虛設(shè)圖案防止測量圖案中的凹陷來增強測量的可靠性。
盡管參考附圖這里已描述了示例性實施例,但應(yīng)當(dāng)理解本發(fā)明并不局限于那些精確的實施例,在不脫離本發(fā)明的精神或范圍的條件下,本領(lǐng)域的普通人員可以進(jìn)行各種其它的變形和修改。所有這種改變和修改被包含于由附加權(quán)利要求所限定的本發(fā)明的范圍之內(nèi)。
權(quán)利要求
1.一種半導(dǎo)體器件,包括半導(dǎo)體襯底,包括其中形成有集成電路的芯片區(qū)和圍繞所述芯片區(qū)的劃線區(qū);測量圖案,形成于所述劃線區(qū)中且具有包括投射測量光束于其中的光束區(qū)的表面截面區(qū);以及虛設(shè)圖案,形成于所述測量圖案中,用于縮減所述測量圖案的所述表面截面區(qū)。
2.根據(jù)權(quán)利要求1的半導(dǎo)體器件,其中所述虛設(shè)圖案由從所述測量圖案不完全除去所述半導(dǎo)體襯底之后剩余的該半導(dǎo)體襯底的部分形成。
3.根據(jù)權(quán)利要求1的半導(dǎo)體器件,其中所述測量圖案還包括材料層,該材料層是測量設(shè)備輸出所述測量光束的測量目標(biāo),并且所述芯片區(qū)包括由與所述測量圖案的材料層相同的制造工藝形成的材料層。
4.根據(jù)權(quán)利要求3的半導(dǎo)體器件,其中所述半導(dǎo)體襯底包括單晶硅以及所述材料層包含氧化硅。
5.根據(jù)權(quán)利要求1的半導(dǎo)體器件,其中所述測量圖案的表面截面區(qū)比所述光束區(qū)的表面截面區(qū)至少大四倍。
6.根據(jù)權(quán)利要求1的半導(dǎo)體器件,其中一部分所述虛設(shè)圖案包括于所述光束區(qū)中。
7.根據(jù)權(quán)利要求6的半導(dǎo)體器件,其中所述虛設(shè)圖案的表面截面區(qū)占所述光束區(qū)的表面截面區(qū)的近似5%至近似15%。
8.根據(jù)權(quán)利要求1的半導(dǎo)體器件,其中在所述測量圖案中的預(yù)定方向上所述虛設(shè)圖案被布置為帶狀。
9.一種半導(dǎo)體器件,包括包含在其中形成有集成電路的芯片區(qū)和圍繞所述芯片區(qū)的劃線區(qū)的半導(dǎo)體襯底;形成于所述半導(dǎo)體襯底上的第一材料層;測量圖案,形成于所述劃線區(qū)中的所述第一材料層中,且具有包括在其中投射測量光束的光束區(qū)的表面截面區(qū);以及用于縮減所述測量圖案的所述表面截面區(qū)的虛設(shè)圖案。
10.根據(jù)權(quán)利要求9的半導(dǎo)體器件,其中所述虛設(shè)圖案由從所述測量圖案不完全除去所述第一材料層之后剩余的該第一材料層的部分形成。
11.根據(jù)權(quán)利要求9的半導(dǎo)體器件,其中所述測量圖案還包括第二材料層,該第二材料層是輸出所述測量光束的測量設(shè)備的測量目標(biāo),并且所述芯片區(qū)包括在所述測量圖案的第二材料層的相同制造工藝中形成的所述第二材料層。
12.根據(jù)權(quán)利要求11的半導(dǎo)體器件,其中所述第一材料層和所述第二材料層具有不同的光學(xué)特性。
13.根據(jù)權(quán)利要求11的半導(dǎo)體器件,其中所述第一材料層為導(dǎo)電材料層和所述第二材料層為絕緣材料層。
14.根據(jù)權(quán)利要求11的半導(dǎo)體器件,其中所述第一材料層和所述第二材料層為不同的絕緣材料層。
15.根據(jù)權(quán)利要求9的半導(dǎo)體器件,其中所述測量圖案的表面截面區(qū)比所述光束區(qū)的表面截面區(qū)至少大四倍。
16.根據(jù)權(quán)利要求9的半導(dǎo)體器件,其中一部分所述虛設(shè)圖案包括于所述光束區(qū)中。
17.根據(jù)權(quán)利要求16的半導(dǎo)體器件,其中所述虛設(shè)圖案的表面截面區(qū)占所述光束區(qū)的表面截面區(qū)的近似5%至近似15%。
18.根據(jù)權(quán)利要求9的半導(dǎo)體器件,其中在所述測量圖案中的預(yù)定方向上所述虛設(shè)圖案被沉積為帶狀。
19.一種測量半導(dǎo)體器件的方法,包括在半導(dǎo)體襯底上形成集成電路形成于其中的芯片區(qū)和圍繞所述芯片區(qū)的劃線區(qū);通過蝕刻所述半導(dǎo)體襯底的部分表面,在所述芯片區(qū)中形成集成電路圖案;在所述劃線區(qū)中形成測量圖案,其中所述測量圖案具有包括在其中投射測量光束的光束區(qū)的表面截面區(qū);在所述測量圖案中形成用于縮減該測量圖案的所述表面截面區(qū)的虛設(shè)圖案;在包括所述集成電路圖案、所述測量圖案和所述虛設(shè)圖案的所述半導(dǎo)體襯底上形成材料層;將所述材料層蝕刻預(yù)定的厚度;并且測量形成于所述測量圖案中的所述材料層。
20.根據(jù)權(quán)利要求19的方法,其中所述測量圖案的所述表面截面區(qū)比所述光束區(qū)的表面截面區(qū)至少大四倍。
21.根據(jù)權(quán)利要求19的方法,其中一部分所述虛設(shè)圖案包括于所述光束區(qū)中。
22.根據(jù)權(quán)利要求21的方法,其中所述虛設(shè)圖案的表面截面區(qū)占所述光束區(qū)的表面截面區(qū)的近似5%至近似15%。
23.根據(jù)權(quán)利要求19的方法,其中在所述測量圖案中的所述虛設(shè)圖案被布置為沿預(yù)定方向的帶狀。
24.根據(jù)權(quán)利要求19的方法,其中所述半導(dǎo)體襯底包括單晶硅以及所述材料層包含氧化硅。
25.根據(jù)權(quán)利要求19的方法,其中在將所述材料層蝕刻預(yù)定厚度之前,進(jìn)行測量形成于所述測量圖案中的所述材料層。
26.根據(jù)權(quán)利要求19的方法,進(jìn)一步包括蝕刻所述材料層以露出所述虛設(shè)圖案的表面。
27.根據(jù)權(quán)利要求19的方法,其中所述測量材料層意思是指測量所述材料層的厚度。
28.根據(jù)權(quán)利要求19的方法,其中所述測量材料層意思是指測量所述材料層的薄膜電阻或折射率。
29.一種測量半導(dǎo)體器件的方法,包括在半導(dǎo)體襯底上形成集成電路形成于其中的芯片區(qū)和圍繞所述芯片區(qū)的劃線區(qū);在所述半導(dǎo)體襯底上形成第一材料層;通過蝕刻部分所述第一材料層,在所述芯片區(qū)中形成集成電路圖案;在所述劃線區(qū)中的所述第一材料層中形成測量圖案,其中所述測量圖案具有包括在其中投射測量光束的光束區(qū)的表面截面區(qū);在所述測量圖案中形成用于縮減所述測量圖案的所述表面截面區(qū)的虛設(shè)圖案;在包括所述第一材料層、所述半導(dǎo)體集成電路圖案、所述測量圖案和所述虛設(shè)圖案的所述半導(dǎo)體襯底上形成第二材料層;將所述第二材料層蝕刻預(yù)定的厚度;并且測量形成于所述測量圖案中的第二材料層。
30.根據(jù)權(quán)利要求29的方法,其中所述測量圖案的表面截面區(qū)比所述光束區(qū)的表面截面區(qū)至少大四倍。
31.根據(jù)權(quán)利要求29的方法,其中一部分所述虛設(shè)圖案被包括于所述光束區(qū)中。
32.根據(jù)權(quán)利要求31的方法,其中所述虛設(shè)圖案的表面截面區(qū)占所述光束區(qū)的表面截面區(qū)的近似5%至近似15%。
33.根據(jù)權(quán)利要求29的方法,其中在所述測量圖案中的所述虛設(shè)圖案被布置為沿預(yù)定方向的帶狀。
34.根據(jù)權(quán)利要求29的方法,其中所述第一材料層和所述第二材料層具有不同的光學(xué)特性。
35.根據(jù)權(quán)利要求29的方法,其中所述第一材料層為導(dǎo)電材料層和所述第二材料層為絕緣材料層。
36.根據(jù)權(quán)利要求29的方法,其中所述第一材料層和所述第二材料層為不同的絕緣材料層。
37.根據(jù)權(quán)利要求29的方法,其中在將所述第二材料層蝕刻預(yù)定厚度之前,進(jìn)行測量形成于所述測量圖案中的所述第二材料層。
38.根據(jù)權(quán)利要求29的方法,進(jìn)一步包括蝕刻所述第二材料層以露出所述虛設(shè)圖案的表面。
39.根據(jù)權(quán)利要求29的方法,其中所述測量第二材料層意思是指測量所述第二材料層的厚度。
40.根據(jù)權(quán)利要求29的方法,其中所述測量第二材料層意思是指測量所述第二材料層的薄膜電阻或折射率。
全文摘要
一種具有增強測量可靠性的測量圖案的半導(dǎo)體器件以及利用該測量圖案測量半導(dǎo)體器件的方法。該半導(dǎo)體器件包括具有其中形成有集成電路的芯片區(qū)和圍繞芯片區(qū)的劃線區(qū)的半導(dǎo)體襯底。該半導(dǎo)體器件還包含形成于劃線區(qū)中的測量圖案,其具有表面截面區(qū)以包含在其中投射測量光束的光束區(qū);和形成于測量圖案中以縮減測量圖案的表面截面區(qū)的虛設(shè)圖案。虛設(shè)圖案的表面截面區(qū)占光束區(qū)的表面截面區(qū)的近似5%至近似15%。
文檔編號H01L23/544GK1574341SQ20041005521
公開日2005年2月2日 申請日期2004年6月3日 優(yōu)先權(quán)日2003年6月3日
發(fā)明者樸翔煜, 侑在珉, 權(quán)喆純, 金鎮(zhèn)宇, 樸在鉉, 金龍希, 李燉雨, 金大根, 金周燦, 金國珉, 柳義烈 申請人:三星電子株式會社