專利名稱：具有橫向漂移區(qū)摻雜劑分布的dmos晶體管的制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種在一塊半導(dǎo)體基體上制造DMOS晶體管的方法，具有一個溝槽形漂移區(qū)，該漂移區(qū)包括一個源極側(cè)的側(cè)面區(qū)域，一個沿橫向延伸的底部區(qū)域和一個漏極側(cè)的側(cè)面區(qū)域。
背景技術(shù)：
這種方法已經(jīng)公開在德國專利文獻DE 10131705 A1中。
DMOS晶體管相對于普通MOS晶體管(金屬氧化物半導(dǎo)體晶體管)的區(qū)別是，在晶體管的控制柵極的邊緣和漏區(qū)之間設(shè)置一個漂移區(qū)，即在該區(qū)域內(nèi)，載流子只能在一個施加在區(qū)域的相對的兩端的電場作用下運動。在一個橫向的DMOS晶體管(LDMOS晶體管)中，所述漂移區(qū)沿橫向延伸，位于控制柵極的邊緣和沿橫向隔開的漏區(qū)之間。
DMOS晶體管主要應(yīng)用于高壓器件中，作用在晶體管的漏區(qū)和源區(qū)之間的電壓，即所謂的漏極電壓可大于100伏。
在美國專利文獻US 5 539 238中公開的DMOS晶體管被制成深溝道結(jié)構(gòu)，其中的摻雜區(qū)與溝槽(溝)的側(cè)壁和底面相連，該區(qū)域就是晶體管的所謂漂移區(qū)。通過沿溝槽側(cè)壁部分垂直地構(gòu)成漂移區(qū)，可減小晶體管的長度。該方法的缺點是，施加在溝槽結(jié)構(gòu)邊緣上的反向電壓(Sperrspannung)會在電位曲線上呈現(xiàn)不均勻性，從而導(dǎo)致反向電壓的不希望的減小。此外，漂移區(qū)的總長度不是減小了，而是僅在垂直和橫向的部分上被分開。換句話說特征導(dǎo)通電阻Rsp＝Rdson/面積，并沒有減小，但減小恰恰是所希望的。根據(jù)該方法，無論是摻雜不足的側(cè)壁和特征導(dǎo)通電阻Rsp，還是晶體管的面積消耗都有所增加，這是人們不希望看到的。
另外一種方法公開在歐洲專利文獻EP 0 837 509 A1中。根據(jù)該文獻，采用LOCOS氧化法在一個DMOS晶體管內(nèi)制出自調(diào)節(jié)漂移區(qū)。其缺點是，對漂移區(qū)的摻雜是在氧化之前進行的，在氧化時擴散到氧化物中的摻雜劑的比例無法精確地確定。此外，氧化時產(chǎn)生的溫度負荷會造成很寬的摻雜劑分布，使得摻雜劑的濃度具有很大的不精確性。另外，在氧化物的下面需要較大的硅層厚度，以通過所謂的“RESURF”效應(yīng)提高反向電壓，這是公知方法?？s寫RESURF表示“縮小的表面場(reduced surface field)”。場的縮小的原因是漂移區(qū)載流子濃度的減小。從總體上看，由于工藝的分散性造成晶體管電參數(shù)的分散性的不希望的增加。
在DMOS晶體管領(lǐng)域中進行開發(fā)的首要目標(biāo)是，進一步減小結(jié)構(gòu)尺寸，這些結(jié)構(gòu)在施加反向電壓時具有較低的場強，以避免產(chǎn)生會導(dǎo)致器件內(nèi)部擊穿的載流子。
在DMOS晶體管的開發(fā)中，另一個目標(biāo)是，實現(xiàn)更低的特征導(dǎo)通電阻Rsp。為此，應(yīng)減少集成電路的面積消耗，而在集成電路中，DMOS晶體管占據(jù)了整個芯片面積的一大部分。

發(fā)明內(nèi)容
本發(fā)明的任務(wù)是提供一種方法，使用該方法可在小面積上制造高反向電壓DMOS晶體管。
該任務(wù)通過開始所述類型的方法被解決，通過至少一次從上部進行的摻雜劑的注入，在所述底部區(qū)域內(nèi)產(chǎn)生一個沿橫向分布的摻雜劑濃度梯度，所述注入僅涉及底部區(qū)域的一個局部區(qū)域。
迄今為止，在漂移區(qū)內(nèi)沿橫向上的均勻摻雜分布是通過注入和/或擴散產(chǎn)生的。通過這種方法得到的摻雜分布在垂直方向上可做到精確調(diào)節(jié)。但在橫向上的濃度改變是無法通過這種方法實現(xiàn)的。為提高擊穿電壓，減小電阻，最好是讓漂移區(qū)在漏極側(cè)的摻雜率高于源極側(cè)的摻雜率。同樣有利的是，讓漂移區(qū)中間的摻雜率高于邊緣的摻雜率。這些效果已經(jīng)通過本發(fā)明所述方法得到實現(xiàn)。
所述新方法的一個主要優(yōu)點是，提供了在參數(shù)區(qū)內(nèi)進一步優(yōu)化的可能性，所述參數(shù)區(qū)主要是由特征導(dǎo)通電阻(Einschaltwiderstand)Rsp、擊穿電壓Vbreak和SOA(可靠操作區(qū))表面的大小和形狀確定的。這種進一步優(yōu)化的可能性在于，在溝槽形結(jié)構(gòu)的底部區(qū)域產(chǎn)生摻雜劑濃度的橫向梯度。這樣，便可在必要時在源極側(cè)的側(cè)壁相對漏極側(cè)的側(cè)壁產(chǎn)生不同的摻雜劑濃度，這兩處與底部區(qū)域相連即定義出晶體管的漂移區(qū)，所得到的DMOS晶體管具有更小的總面積。另外，通過沿溝槽形結(jié)構(gòu)底部產(chǎn)生的不同程度的摻雜劑濃度，使得利用和強化RESURF效應(yīng)產(chǎn)生了最佳效果。
由于RESURF效應(yīng)，使底部的摻雜劑分部中的梯度至少與源極側(cè)側(cè)壁的摻雜分布相結(jié)合，對截止?fàn)顟B(tài)以及導(dǎo)通狀態(tài)下的擊穿電壓產(chǎn)生了重要影響，而漏極側(cè)的摻雜劑分布主要是影響導(dǎo)通電阻Rdson，所以特別有利于在溝槽形結(jié)構(gòu)底部的部位上使摻雜分布適應(yīng)電氣要求。
一個優(yōu)選的方案是，所述底部區(qū)域在漏極側(cè)的側(cè)壁附近的摻雜率高于底部區(qū)域在源極側(cè)的側(cè)壁附近的摻雜率。
通過該方案可進一步降低導(dǎo)通電阻Rsp。
另一個選擇方案是，所述底部區(qū)域中央?yún)^(qū)的摻雜率高于漏極側(cè)的側(cè)壁和/或源極側(cè)的側(cè)壁附近的邊緣側(cè)的部分區(qū)域，因為這樣按趨勢可實現(xiàn)提高反向電壓。
另一個優(yōu)選的方案是，在從上部進行摻雜劑注入之前，通過一個掩模將底部區(qū)域的一個互補的局部掩蓋。再一個優(yōu)選的方案是，采用一個自調(diào)節(jié)式掩模加工步驟。下一個優(yōu)選的方案是，所述掩模是通過利用光刻和腐蝕的結(jié)構(gòu)轉(zhuǎn)移(Strukturübertragung)產(chǎn)生的。所述掩模的正圖或負圖最好是通過一個光刻膠層來確定。
通過以上特征，使用通用掩模工藝以能夠再現(xiàn)的高精度產(chǎn)生摻雜劑濃度的梯度，其中的通用掩模步驟能夠毫無問題地集成到普通的DMOS晶體管制造方法中。
另一個優(yōu)選的方案是，該方法是在為定義漂移區(qū)而進行的硬掩模打開之后采用的。
在此時刻所需的方法步驟不必改變之前或之后的方法步驟，即可集成到通常的制造方法內(nèi)。
另一個優(yōu)選的方案是，位于半導(dǎo)體基體內(nèi)的所述溝槽形漂移區(qū)連同一個第一導(dǎo)電類型的第一槽區(qū)和一個第二導(dǎo)電類型的第二槽區(qū)是部分或全部在所述第二槽區(qū)內(nèi)產(chǎn)生的。
第二個槽在源區(qū)方向上延伸得越寬，特征導(dǎo)通電阻Rsp減小得就越多，因為在溝槽形結(jié)構(gòu)的底部和第二槽，具有相同的摻雜極性。同時，晶體管還具有高的擊穿電壓，因為第一和第二槽的摻雜濃度大大小于源區(qū)和漏區(qū)的濃度。此外，兩個槽區(qū)是通過LOCOS氧化法在同一個掩模步驟中以自調(diào)節(jié)的方式制成的。在此有利的效果是，第一槽更深更長，以通過一個橫向PN結(jié)在溝槽形結(jié)構(gòu)的下面產(chǎn)生RESURF效應(yīng)，從而提高擊穿電壓。
另一個優(yōu)選的方案是，所述溝槽形漂移區(qū)的漏極側(cè)的側(cè)壁和漏區(qū)之間制出一個間隔，該間隔優(yōu)選在0.5微米至4.0微米之間。
本申請人所作的試驗表明，在晶體管的擊穿范圍可實現(xiàn)一種對稱性，其條件是在溝槽形結(jié)構(gòu)的漏極側(cè)的側(cè)壁和漏區(qū)之間的間隔處在所述界線以內(nèi)。由于附加的漏極側(cè)電阻產(chǎn)生的電壓降可抑制電流密度在局部的升高。特別是與橫向調(diào)節(jié)器相結(jié)合可使這種晶體管具有有利的ESD保護結(jié)構(gòu)。
另一個優(yōu)選的方案是，在所述溝槽形漂移區(qū)的側(cè)壁和底部區(qū)域內(nèi)產(chǎn)生的摻雜濃度值高于第一槽區(qū)內(nèi)的摻雜濃度值。
通過該方案可提高RESURF效應(yīng)，并且由此在提高反向電壓的同時降低特征導(dǎo)通電阻Rsp。使溝槽形結(jié)構(gòu)的源極側(cè)的側(cè)壁和漏極側(cè)的側(cè)壁具有相同的摻雜濃度，可簡化摻雜劑的滲入，并且可少許提高特征導(dǎo)通電阻Rsp，因為只要漏區(qū)直接在溝槽形結(jié)構(gòu)的側(cè)壁上開始，并且漏極側(cè)的摻雜深度在溝槽形結(jié)構(gòu)的深度范圍內(nèi)，則摻雜劑的各個濃度是疊加的。
另一個優(yōu)選的方案是，所述溝槽形漂移區(qū)的高寬比大于0.5，溝槽形結(jié)構(gòu)的寬度位于0.5微米至4.0微米范圍內(nèi)。
本申請人在側(cè)壁和底部不同摻雜劑濃度的試驗表明，所述溝槽形結(jié)構(gòu)的高寬比和寬度的絕對值在所給出的數(shù)值定義的區(qū)間內(nèi)是有利的。
另一個優(yōu)選的方案是，所述溝槽形漂移區(qū)在底部區(qū)域處的寬度小于處在表面的寬度，即向下變細。
通過該方案可抑制溝槽形結(jié)構(gòu)邊緣場強過高的現(xiàn)象。
另一個優(yōu)選方案是，所述溝槽形漂移區(qū)是用STI腐蝕法產(chǎn)生的，并且用一種絕緣材料、特別是用一種氧化物填充。
因為摻雜是在硅腐蝕之后采用低能注入實現(xiàn)的，隨后并不產(chǎn)生具有高溫負荷的厚的LOCOS氧化層，所以在溝槽形結(jié)構(gòu)的下面可在很小的垂直距離上產(chǎn)生空間上高摻雜的區(qū)域，它們可形成一個具有低電阻的埋入的電流路徑。此外還減小了晶體管的面積消耗，因為相對LOCOS氧化法，通過自調(diào)節(jié)與同時降低溫度負荷相結(jié)合，可減小溝槽形結(jié)構(gòu)內(nèi)的摻雜劑分布的工藝分散度。
一種優(yōu)選的方案是，所述溝槽形構(gòu)造是采用LOCOS氧化法制成的。
在這種情況下，所述溝槽形結(jié)構(gòu)是通過V形溝道腐蝕產(chǎn)生的，在隨后的由于低的溫度負荷而優(yōu)選地采用的高壓氧化法的LOCOS氧化中，將該溝槽形結(jié)構(gòu)填充。側(cè)壁和底部的摻雜在LOCOS氧化之前進行，其中提高圍繞在氧化時擴散入氧化物中的部分的摻雜劑的加入劑量。
另一種優(yōu)選的方案是，所述半導(dǎo)體基體在一層半導(dǎo)體襯底構(gòu)成的表層下面具有一個絕緣的中間層，并且位于所述表層內(nèi)的DMOS晶體管是由半導(dǎo)體襯底制成的。
另一種優(yōu)選的方案是，所述位于溝槽形漂移區(qū)下面的半導(dǎo)體襯底構(gòu)成的表層的厚度處在溝槽形漂移區(qū)深度的一半至5倍之間的范圍內(nèi)。
一種優(yōu)選的方案是，用于利用一塊半導(dǎo)體基體制造DMOS晶體管的方法，所述半導(dǎo)體基體包括由半導(dǎo)體襯底構(gòu)成的、一個具有第二導(dǎo)電類型的源區(qū)和漏區(qū)的表層，以及一個包圍著所述源區(qū)的屬于第一導(dǎo)電類型的第一槽區(qū)，和一個包圍著所述漏區(qū)的屬于第二導(dǎo)電類型的第二槽區(qū)，并且在所述半導(dǎo)體基體的由半導(dǎo)體襯底構(gòu)成的表層的表面上構(gòu)造有一個柵區(qū)，該柵區(qū)自源區(qū)開始，完全在第一槽區(qū)上面延伸，其中所述溝槽形結(jié)構(gòu)是從半導(dǎo)體基體的表面出發(fā)，在半導(dǎo)體襯底構(gòu)成的表層內(nèi)制成的，而且在溝槽形結(jié)構(gòu)的底部區(qū)域內(nèi)產(chǎn)生第二導(dǎo)電類型的摻雜，而且在所述溝槽形結(jié)構(gòu)的源極側(cè)的側(cè)壁內(nèi)以第二濃度值產(chǎn)生第二導(dǎo)電類型的摻雜，并在所述溝槽形結(jié)構(gòu)的漏極側(cè)的側(cè)壁內(nèi)以第三濃度值產(chǎn)生第二導(dǎo)電類型的摻雜。
申請人所作的試驗表明，本發(fā)明所述方法，特別是根據(jù)最后所述方案制成的DMOS晶體管非常適于生產(chǎn)高反向特性的集成電路，該集成電路具有一個用于控制電感負載的輸出驅(qū)動器。該方案在很大程度上特別適于制造具有一個絕緣中間層的硅晶片制成的DMOS晶體管，這種硅晶片被稱為“絕緣硅”(SOI)晶片。
本發(fā)明的其他優(yōu)點參見說明書和附圖。
顯而易見，以上所述以及下面將要說明的特征不僅適用于所給出的組合方式，而且也適用于其他組合方式或單獨存在，這些并不會超出本發(fā)明的范圍。


下面對照附圖所示實施例對本發(fā)明作進一步的說明。以下各圖均為示意圖。
圖1表示一個SOI晶片的剖視圖，它以本發(fā)明所述方法的一個實施例作為基礎(chǔ)；圖2表示圖1所示SOI晶片處在所述方法的較靠后的一個階段；圖3表示一個掩模步驟，以在漂移區(qū)的底部制出摻雜劑濃度梯度；圖4表示所得到的摻雜層的斷面。
具體實施例方式
圖1所示的是一個半導(dǎo)體基體10，它具有一個處在絕緣的中間層14上面的半導(dǎo)體襯底12。這種半導(dǎo)體基體10的一個典型實例的代表是“絕緣硅”晶片，即(SOI)晶片。其中的絕緣的中間層14通常為二氧化硅層。為制造DMOS晶體管，首先要在硅半導(dǎo)體基體10中制出一個第一槽區(qū)16和一個第二槽區(qū)18。對兩個槽區(qū)16和18這樣進行摻雜，在其內(nèi)部建立不同的導(dǎo)電類型。為產(chǎn)生P導(dǎo)電類型，例如，對第一槽區(qū)16以受主雜質(zhì)摻雜(三價替代雜質(zhì)，如硼原子)。同樣，為產(chǎn)生N摻雜，對第二槽區(qū)18以施主雜質(zhì)摻雜(五價替代雜質(zhì)，如砷或磷)。
所述槽區(qū)16、18通過光刻膠層中的掩模采用光刻技術(shù)來確定。以濕法化學(xué)腐蝕步驟在直到硅表面上的光刻膠窗口內(nèi)去掉氧化層。將一種分散氧化物(Streuoxid)覆蓋在暴露出來的硅表面上，然后通過離子注入法進行摻雜。完成了注入步驟之后進行退火和活化工序，使摻雜劑原子深入擴散并活化。在一種SOI晶片的實例中，摻雜劑原子通過擴散工序最后有利地能一直向下抵達絕緣氧化層14。其中有利的方案是，讓第一槽區(qū)16的擴散時間更長，從而在隨后產(chǎn)生的溝槽形結(jié)構(gòu)下面形成一個橫向PN結(jié)，它可強化RESURF效應(yīng)，并且能以所希望的方式提高擊穿電壓。圖2表示的即是一個這樣的PN結(jié)，但其中的橫向部分表示得不十分明顯。
在下一個工藝步驟中，采用一種例如由氮化物(Nitrit)和/或氧化物制成的硬掩模20將開口21腐蝕出來。其中的腐蝕窗口也是由一個光刻膠掩模定義的。隨后通過開口21注入摻雜劑(施主雜質(zhì))，并且通過熱退火和活化步驟(再擴散)，在擴散工序中讓摻雜劑滲入半導(dǎo)體基體10內(nèi)，從而在滲入后在半導(dǎo)體基體10中的開口21的下面調(diào)整出摻雜劑分布22。
為在摻雜區(qū)22的側(cè)面邊緣范圍內(nèi)產(chǎn)生不同的濃度，摻雜劑原子的注入以一個例如為60度的傾角進行。在隨后進行的工序中，摻雜區(qū)22在某種程度上被空心化。這就是說，例如可通過各向異性的STI(淺槽絕緣)腐蝕法制出溝槽結(jié)構(gòu)26。在所述的“淺槽絕緣”工藝中，通過各向異性的腐蝕工藝可在被氮化物保護層覆蓋的區(qū)域之間產(chǎn)生溝槽，然后再用絕緣材料、如二氧化硅或多晶硅填充。其中所述溝槽的高寬比，即溝槽深度與溝槽寬度之比應(yīng)小于1，即字面意義上呈扁狀。換句話說，一個扁平的溝槽，其寬度大于其深度。
制出了溝槽形結(jié)構(gòu)26之后，事先已經(jīng)產(chǎn)生的摻雜區(qū)22還保留有源極側(cè)的側(cè)面區(qū)域29，一個底部區(qū)域30和一個漏極側(cè)的側(cè)面區(qū)域33。
產(chǎn)生出了溝槽形結(jié)構(gòu)26之后，接著進行的步驟是在溝槽形結(jié)構(gòu)26的側(cè)面區(qū)域29、33和底部區(qū)域30上確定所要求的摻雜劑分布。為在底部區(qū)域30創(chuàng)造產(chǎn)生出一個用于產(chǎn)生橫向的摻雜劑濃度梯度的確定的初始狀態(tài)，可繼續(xù)進行STI腐蝕，直至完全除掉底部區(qū)域30內(nèi)可能尚存的摻雜劑。直至此時所進行的摻雜，僅僅是確定了側(cè)壁28、32內(nèi)的摻雜劑濃度，但底部區(qū)域30內(nèi)的摻雜尚未確定。為了能對底部區(qū)域30進行摻雜，同時不明顯改變側(cè)面區(qū)域28和32內(nèi)的摻雜，首先要在側(cè)壁28和32上面形成一層保護層，其方式是在側(cè)壁上覆蓋一薄層分散氧化物。
通過氧化步驟，在第一次注入步驟中余留的摻雜劑同時從側(cè)壁28和32擴散入更深層的范圍，其中所形成的第一區(qū)域29的源極側(cè)具有第一摻雜劑濃度，第二區(qū)域33的漏極側(cè)具有第二摻雜劑濃度。因為注入是在一個傾角下進行的，在注入時該傾角例如是在漏極側(cè)區(qū)域33的方向上傾斜的，所以特別是在這種情況下，所述第一摻雜劑濃度與第二摻雜劑濃度是不同的。
下面對照圖3加以說明，如何在底部區(qū)域30內(nèi)，在位于底部區(qū)域30表面下面的底部區(qū)域30中產(chǎn)生橫向摻雜劑濃度梯度。
為此首先制出僅將底部區(qū)域30部分覆蓋的光刻膠掩模34。通過以預(yù)定數(shù)量的摻雜劑從上方垂直注入，得到一個源極側(cè)的底部區(qū)域38和一個漏極側(cè)的底部區(qū)域40，其中這兩個局部區(qū)域38和40的摻雜劑濃度是各不相同的。接著在打開的硬掩模上進行附加的掩模工序，以定義出漂移區(qū)。在采用LOCOS氧化工藝的情況下，應(yīng)在LOCOS之前用一個注入掩模對漂移區(qū)的范圍進行附加注入。在采用STI工藝的情況下，應(yīng)在漂移區(qū)的底部注入之前或之后，對漂移區(qū)的范圍進行附加注入。在這兩種情況中，要用一個掩模將漂移區(qū)的一部分覆蓋，并對敞開的區(qū)域進行附加摻雜。在后面的工序中，將分別在右邊產(chǎn)生漏區(qū)，在左邊形成源區(qū)。
在圖3所示的結(jié)構(gòu)具有一個摻雜劑濃度梯度36，它包括首先被覆蓋的底部區(qū)域38以及隨后未被覆蓋的底部區(qū)域40，后者內(nèi)所注入的摻雜劑濃度更高。如上所述，對底部區(qū)域摻雜劑的注入是從上面垂直進行的，即平行于箭頭42所指示的注入方向。顯而易見，通過后面的掩模和注入步驟，將光刻掩模34沿橫向移動到底部區(qū)域30上，可在底部區(qū)域30以幾乎任意細分的步距實現(xiàn)橫向上摻雜劑的變化。
其中有利的效果是，開口的一側(cè)以自調(diào)節(jié)方式位于硬掩模20的一個邊緣31上。這并不強制要求掩模由光刻膠制成；它也可由其他材料制成。顯而易見，也可將所述梯度調(diào)整到與箭頭36不平行的位置。另一個選擇是，底部區(qū)域30中間的局部的摻雜率高于該中間局部與側(cè)壁28、32之間的邊緣區(qū)的摻雜率。換句話說，作為對漏極側(cè)附加摻雜的替代，也可對漂移區(qū)中間進行附加摻雜。
通過后續(xù)的公知工序，可依照圖1-3所示的結(jié)構(gòu)繼續(xù)對DMOS晶體管進行加工，詳見圖4所示。其中，例如可首先用一種絕緣材料、如CVD氧化物43(CVD＝化學(xué)氣相淀積)將尚敞開的溝槽形結(jié)構(gòu)26填充。并通過CMP步驟(CMP＝化學(xué)機械法拋光)對溝槽形結(jié)構(gòu)26的表面進行平整。填充溝槽形結(jié)構(gòu)優(yōu)選地與填充用于確定器件盒(Bauelementeboxen)的其他溝結(jié)構(gòu)同時進行。
在后續(xù)的工序中，進一步定義出柵區(qū)44、漏區(qū)46和源區(qū)56，用一層經(jīng)過鈍化的氧化層48覆蓋，并通過接觸窗工藝，經(jīng)金屬觸點50、52和54與印制導(dǎo)線系統(tǒng)連接。通過應(yīng)用具有溝道絕緣的SOI晶片，將所制出的晶體管置于各相互絕緣的器件盒內(nèi)。
漏區(qū)46的優(yōu)選地確定方式是，它直接與溝槽形結(jié)構(gòu)26的漏區(qū)側(cè)的側(cè)壁32相連。其效果是，在漏區(qū)側(cè)第二區(qū)域33和漏區(qū)46內(nèi)的摻雜劑濃度相互疊加。源區(qū)56的優(yōu)選地確定方式是，它與P型槽區(qū)16相連，其中P型槽16在橫向上直接與N型槽18相連。
圖4中的陰影線的方向分別表示摻雜的極性。凡是負極性區(qū)，用自左上至右下的陰影線表示，凡是正極性區(qū)，用自左下至右上的陰影線表示。顯而易見，相應(yīng)的極性也可互換。此外，摻雜劑濃度的高低在相應(yīng)的區(qū)域內(nèi)是用陰影線的密度表示的。
最后還通過工序表示出DMOS晶體管的制造過程。它是基于公知工藝過程實現(xiàn)的，但通過一次或多次自上的注入，在漂移區(qū)內(nèi)附加地產(chǎn)生出所希望的橫向濃度分布。采用這種工序可在一塊集成電路上同時制造出N型和P型DMOS晶體管。
本發(fā)明所述方法也可用于在大塊襯底(bulk-Substraten)上制造DMOS晶體管。DMOS晶體管優(yōu)選在具有絕緣中間層的晶片半導(dǎo)體襯底12的表層內(nèi)制造。一種有利的方案是，在溝槽形結(jié)構(gòu)下面余留的半導(dǎo)體襯底表層的厚度為溝槽形結(jié)構(gòu)深度的一半至5倍。一個另外的優(yōu)點是，兩個槽區(qū)16、18直接與絕緣的中間層14相連，以抑制寄生電容。再一種有利的方案是，半導(dǎo)體襯底12所需的層厚處在幾個納米的范圍內(nèi)，因為與溝槽形結(jié)構(gòu)的底部相連接的高摻雜掩埋溝道僅具有極小的垂直尺寸。
權(quán)利要求
1.在一半導(dǎo)體基體(10)中制造DMOS晶體管的方法，該半導(dǎo)體基體(10)具有一個溝槽形漂移區(qū)(29，30，33)，該漂移區(qū)包括一個源極側(cè)的側(cè)面區(qū)域(29)，一個沿橫向延伸的底部區(qū)域(30)和一個漏極側(cè)的側(cè)面區(qū)域(33)，其特征是，通過至少一次從上部進行的摻雜劑的注入，在所述底部區(qū)域(30)內(nèi)產(chǎn)生一個沿橫向(36)分布的摻雜劑濃度梯度，所述注入僅涉及底部區(qū)域(30)的一個局部區(qū)域(40)。
2.如權(quán)利要求1所述的方法，其特征是，所述底部區(qū)域(30)在一個漏極側(cè)的側(cè)壁(28)附近的摻雜率高于底部區(qū)域(30)在一個源極側(cè)的側(cè)壁(32)附近的摻雜率。
3.如權(quán)利要求1所述的方法，其特征是，所述底部區(qū)域(30)的一個中央?yún)^(qū)的摻雜率高于一個漏極側(cè)的側(cè)壁(28)和/或一個源極側(cè)的側(cè)壁(32)附近的邊緣側(cè)的部分區(qū)域。
4.如以上權(quán)利要求中任何一項所述的方法，其特征是，在該從上部進行的摻雜劑的注入之前，通過一個掩模(34)將底部區(qū)域(30)的一個互補的局部區(qū)域(38)掩蓋。
5.如權(quán)利要求4所述的方法，其特征是，采用一個自調(diào)節(jié)式掩模加工步驟。
6.如權(quán)利要求5所述的方法，其特征是，所述掩模是通過利用光刻和腐蝕的結(jié)構(gòu)轉(zhuǎn)移被制出的。
7.如權(quán)利要求5所述的方法，其特征是，所述掩模(34)的正圖或負圖是通過一層光刻膠層來確定。
8.如以上權(quán)利要求中任何一項所述的方法，其特征是，該方法是在為定義該漂移區(qū)而進行的一個硬掩模(20)打開之后進行的。
9.如權(quán)利要求8所述的方法，其特征是，該方法是在可能進行的LOCOS氧化之前進行的。
10.如以上權(quán)利要求中任何一項所述的方法，其特征是，位于半導(dǎo)體基體(12)中的所述溝槽形漂移區(qū)(29，30，33)連同一個第一導(dǎo)電類型的第一槽區(qū)(16)和一個第二導(dǎo)電類型的第二槽區(qū)(18)部分或全部在所述第二槽區(qū)(18)內(nèi)被產(chǎn)生。
11.如以上權(quán)利要求中任何一項所述的方法，其特征是，所述溝槽形漂移區(qū)(29，30，33)的一個漏極側(cè)側(cè)壁(33)和一個漏區(qū)(46)之間制出一個間隔，該間隔優(yōu)選在0.5微米至4.0微米之間。
12.如以上權(quán)利要求中任何一項所述的方法，其特征是，在所述溝槽形漂移區(qū)(29，30，33)的所述側(cè)壁(28，32)和底部區(qū)域(30)內(nèi)產(chǎn)生的摻雜濃度值高于該第一槽區(qū)(16)內(nèi)的摻雜濃度值。
13.如以上權(quán)利要求中任何一項所述的方法，其特征是，所述溝槽形漂移區(qū)(29，30，33)的高寬比大于0.5，該溝槽形結(jié)構(gòu)的寬度位于0.5微米至4.0微米的范圍內(nèi)。
14.如以上權(quán)利要求中任何一項所述的方法，其特征是，所述溝槽形漂移區(qū)(29，30，33)在該底部區(qū)域(30)中的寬度小于在表面的寬度。
15.如以上權(quán)利要求中任何一項所述的方法，其特征是，所述溝槽形漂移區(qū)(29，30，33)是用STI腐蝕法產(chǎn)生的，并且用一種絕緣材料、特別是用一種氧化物填充。
16.如以上權(quán)利要求中任何一項所述的方法，其特征是，所述溝槽形漂移區(qū)(29，30，33)是用LOCOS氧化法產(chǎn)生的。
17.如以上權(quán)利要求中任何一項所述的方法，其特征是，所述半導(dǎo)體基體(12)在一個半導(dǎo)體襯底(12)構(gòu)成的表層下面具有一個絕緣的中間層(14)，并且在所述表層內(nèi)的該DMOS晶體管是由半導(dǎo)體襯底(12)制成的。
18.如權(quán)利要求17所述的方法，其特征是，所述位于該溝槽形漂移區(qū)(29，30，33)下面的由半導(dǎo)體襯底(12)構(gòu)成的表層的厚度處在該溝槽形漂移區(qū)(29，30，33)深度的一半至5倍之間的范圍內(nèi)。
19.如權(quán)利要求18所述的方法，其特征是，用于利用一半導(dǎo)體基體(10)制造DMOS晶體管的方法中，所述半導(dǎo)體基體(10)包括由一個半導(dǎo)體襯底(12)構(gòu)成的、一個具有第二導(dǎo)電類型的一個源區(qū)(56)和一個漏區(qū)(46)的表層，以及一個包圍著所述源區(qū)(56)的屬于第一導(dǎo)電類型的第一槽區(qū)(16)，和一個包圍著所述漏區(qū)(46)的屬于第二導(dǎo)電類型的第二槽區(qū)(18)，并且在所述半導(dǎo)體基體(10)的由半導(dǎo)體襯底(12)構(gòu)成的表層的表面上構(gòu)造有一個柵區(qū)(44)，該柵區(qū)自源區(qū)(56)開始，完全在該第一槽區(qū)(16)上面延伸，其中所述溝槽形漂移區(qū)(29，30，33)是從該半導(dǎo)體基體(10)的表面出發(fā)，在該半導(dǎo)體襯底(12)構(gòu)成的該表層內(nèi)制成的，而且在該溝槽形結(jié)構(gòu)的底部區(qū)域(30)內(nèi)產(chǎn)生第二導(dǎo)電類型的摻雜，而且在所述溝槽形漂移區(qū)(29，30，33)的源極側(cè)的側(cè)面區(qū)域(29)中以第二濃度值產(chǎn)生第二導(dǎo)電類型的摻雜，及在所述溝槽形漂移區(qū)(29，30，33)的漏極側(cè)的側(cè)面區(qū)域(33)中以第三濃度值產(chǎn)生第二導(dǎo)電類型的摻雜。
全文摘要
本發(fā)明涉及一種在一半導(dǎo)體基體(10)中制造DMOS晶體管的方法，該半導(dǎo)體基體(10)具有一個溝槽形漂移區(qū)(29，30，33)，該漂移區(qū)包括一個源極側(cè)的側(cè)面區(qū)域(29)，一個沿橫向延伸的底部區(qū)域(30)和一個漏極側(cè)的側(cè)面區(qū)域(33)，本發(fā)明的特征是，通過至少一次從上部進行的摻雜劑的注入，在所述底部區(qū)域(30)內(nèi)產(chǎn)生一個沿橫向(36)分布的摻雜劑濃度梯度，所述注入僅涉及底部區(qū)域(30)的一個局部區(qū)域(40)。
文檔編號H01L29/78GK1599045SQ20041007982
公開日2005年3月23日 申請日期2004年9月20日 優(yōu)先權(quán)日2003年9月19日
發(fā)明者福爾克爾·杜德克, 米夏埃多·格拉夫 申請人:Atmel德國有限公司