專(zhuān)利名稱(chēng)：半導(dǎo)體設(shè)計(jì)裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種用于設(shè)計(jì)半導(dǎo)體電路的半導(dǎo)體設(shè)計(jì)裝置。
背景技術(shù)：
通常，在進(jìn)行關(guān)于半導(dǎo)體存儲(chǔ)器電路和半導(dǎo)體模擬電路的版圖(layout)設(shè)計(jì)操作的情況下，設(shè)計(jì)操作已經(jīng)以人工方式半自動(dòng)地執(zhí)行。圖25是示意性地表示傳統(tǒng)的半導(dǎo)體設(shè)計(jì)裝置配置的方框圖。圖中所示的傳統(tǒng)半導(dǎo)體設(shè)計(jì)裝置使用了這樣的方法，其通過(guò)基于電路圖的網(wǎng)表信息和版圖信息的版圖編輯部分5，來(lái)進(jìn)行版圖設(shè)計(jì)操作。
在圖25中，附圖標(biāo)記1表示輸入單元；附圖標(biāo)記2表示處理基于來(lái)自輸入單元1的信息的數(shù)據(jù)的CPU；附圖標(biāo)記3表示電路編輯部分，其用于執(zhí)行關(guān)于CPU2處理的輸入數(shù)據(jù)的電路編輯操作；附圖標(biāo)記4表示電路圖數(shù)據(jù)庫(kù)，其中存儲(chǔ)了電路編輯部分3使用的電路圖；附圖標(biāo)記5表示版圖編輯部分，其用于執(zhí)行關(guān)于CPU2處理的輸入數(shù)據(jù)的版圖編輯操作；附圖標(biāo)記6表示版圖數(shù)據(jù)庫(kù)，其中存儲(chǔ)了版圖編輯部分5使用的版圖。同時(shí)，附圖標(biāo)記7表示設(shè)計(jì)規(guī)則判斷單元，用于檢查版圖編輯部分5所形成的版圖的設(shè)計(jì)規(guī)則；附圖標(biāo)記8表示連接提取部分(connect extracting unit)，其用于提取版圖編輯部分5的版圖數(shù)據(jù)和電路編輯部分3的電路數(shù)據(jù)的連接信息；附圖標(biāo)記9表示輸出部分，其用于輸出通過(guò)CPU2獲得的結(jié)果。
在此情況下，圖26是門(mén)級(jí)的電路圖。在圖26中，符號(hào)“IG1”表示一個(gè)2-輸入或非門(mén)，“a1”和“a2”表示輸入端，“b1”表示輸出端。符號(hào)“IG2”表示一個(gè)2-輸入與非門(mén)?！癰1”和“b2”表示輸入端，“c1”表示輸出端。符號(hào)“IG3”表示一個(gè)反相器，“c1”表示輸入端，“c2”表示輸出端。
圖27是晶體管級(jí)的電路圖。在圖27中，符號(hào)“IT1”表示一個(gè)2-輸入或非門(mén)，“a1”和“a2”表示輸入端，“b1”表示輸出端。在晶體管級(jí)中，2-輸入或非門(mén)IT1由PMOS晶體管pa1和pa2以及NMOS晶體管na1和na2組成；“a1”和PMOS晶體管pa1的柵極相連，“a3”和其源極相連，“b1”和其漏極相連；“a2”和PMOS晶體管pa2的柵極相連，“vdd(電源電勢(shì))”和其源極相連，“a3”和其漏極相連；“a1”和NMOS晶體管na1的柵極相連，“vss(接地電勢(shì))”和其源極相連，“b1”和其漏極相連；“a2”和NMOS晶體管na2的柵極相連，“vss”(接地電勢(shì))和其源極相連，“b1”和其漏極相連。
符號(hào)“IT2”表示一個(gè)2-輸入與非門(mén)，“b1”和“b2”表示輸入端，“c1”表示輸出端。在晶體管級(jí)中，2-輸入與非門(mén)IT2由PMOS晶體管pb1和pb2以及NMOS晶體管nb1和nb2組成；“b1”連接到PMOS晶體管pb1的柵極，“vdd(電源電勢(shì))”和其源極相連，“c1”和其漏極相連；“b2”和PMOS晶體管pa2的柵極相連，“vdd(電源電勢(shì))”和其源極相連，“c1”和其漏極相連；“b1”和NMOS晶體管nb1的柵極相連，“b3”和其源極相連，“c1”和其漏極相連；“b2”和NMOS晶體管nb2的柵極相連，“vss(接地電勢(shì))”和其源極相連，“b3”和其漏極相連。
符號(hào)“IT3”表示一個(gè)反相器，“c1”表示輸入端，“c2”表示輸出端。在晶體管級(jí)中，反相器IT3由PMOS晶體管pc1和NMOS晶體管nc1所組成?！癱1”和PMOS晶體管pc1的柵極相連，“vdd(電源電勢(shì))”和其源極相連?！癱2”和其漏極相連；“c1”和NMOS晶體管nc1的柵極相連，“vss(接地電勢(shì))”和其源極相連，“c2”和其漏極相連。
圖28是晶體管級(jí)的版圖的結(jié)構(gòu)圖。在圖28中，該版圖由PMOS晶體管pa1，pa2，pb1，pb2，pc1和NMOS晶體管na1，na2，nb1，nb2，nc1組成。“a1”和PMOS晶體管pa1的柵極相連，“a3”和其源極相連，“b1”和其漏極相連；“a2”和PMOS晶體管pa2的柵極相連，“vdd(電源電勢(shì))”和其源極相連，“a3”和其漏極相連；“a1”和NMOS晶體管na1的柵極相連，“vss(接地電勢(shì))”和其源極相連，“b1”和其漏極相連；“a2”和NMOS晶體管na2的柵極相連，“vss(接地電勢(shì))”和其源極相連，“b1”和其漏極相連?！癰1”連接到PMOS晶體管pb1的柵極，“vdd(電源電勢(shì))”和其源極相連，“c1”和其漏極相連；“b2”和PMOS晶體管pa2的柵極相連，“vdd(電源電勢(shì))”和其源極相連，“c1”和其漏極相連；“b1”連接到NMOS晶體管nb1的柵極，“b3”和其源極相連，“c1”和其漏極相連；“b2”連接NMOS晶體管nb2的柵極，“vss(接地電勢(shì))”和其源極相連，“b3”和其漏極相連；“c1”連接PMOS晶體管pc1的柵極，“vdd(電源電勢(shì))”和其源極相連，“c2”和其漏極相連；“c1”連接到NMOS晶體管nc1的柵極，“vss(接地電勢(shì))”和其源極相連，“c2”和其漏極相連。應(yīng)該理解的是各節(jié)點(diǎn)的連接部分由飛線(xiàn)(fly line)表示。
圖29是在版圖處理期間獲得的結(jié)構(gòu)圖。在圖29中，符號(hào)“IL1”表示一個(gè)2-輸入或非門(mén)，“a1”和“a2”表示輸入端，“b1”表示輸出端。在晶體管級(jí)中，2-輸入或非門(mén)“IL1”由PMOS晶體管pa1和pa2以及NMOS晶體管na1和na2所配置；“IL2”表示一個(gè)2-輸入與非門(mén)，“b1”和“b2”表示輸入端，“c1”表示輸出端。在晶體管級(jí)中，2-輸入與非門(mén)“IL2”由PMOS晶體管pb1和pb2以及NMOS晶體管nb1和nb2所配置；“IL3”表示反相器，“c1”表示輸入端，“c2”表示輸出端。在晶體管級(jí)中，反相器“IL3”由PMOS晶體管pc1和NMOS晶體管nc1所配置。應(yīng)該理解的是各節(jié)點(diǎn)的連接部分由飛線(xiàn)表示。
圖30表示在版圖處理完成后所獲得的版圖結(jié)構(gòu)圖。在圖30中，在2-輸入或非門(mén)中，“a1”和“a2”是輸入端，“b1”表示輸出端。在2-輸入與非門(mén)中，“b1”和“b2”是輸入端，“c1”表示輸出端。在反相器中，“c1”表示輸入端，“c2”表示輸出端。
圖31到圖33表示了包含在圖26的電路中的子電路的一個(gè)實(shí)例。圖31是一個(gè)2-輸入或非門(mén)的結(jié)構(gòu)圖，(1)表示掩模圖案，(2)表示門(mén)級(jí)的電路圖，(3)表示晶體管級(jí)的電路圖。圖32是一個(gè)2-輸入與非門(mén)的結(jié)構(gòu)圖，(1)表示掩模圖案，(2)表示門(mén)級(jí)的電路圖，(3)表示晶體管級(jí)的電路圖。圖33是一個(gè)反相器的結(jié)構(gòu)圖，(1)表示掩模圖案，(2)表示門(mén)級(jí)的電路圖，(3)表示晶體管級(jí)的電路圖。
在傳統(tǒng)半導(dǎo)體設(shè)計(jì)裝置執(zhí)行的方法中，通過(guò)電路編輯部分3來(lái)編輯圖26所示的門(mén)極電路圖以獲得圖27所示的晶體管級(jí)的電路，來(lái)構(gòu)建如圖30所示的版圖。換句話(huà)說(shuō)，設(shè)計(jì)操作從圖27所示的晶體管級(jí)的電路圖進(jìn)行，數(shù)據(jù)提供給版圖編輯部分5，并且圖28所示的晶體管級(jí)的版圖經(jīng)過(guò)重新排布而獲得圖30所示的版圖，從而半自動(dòng)地進(jìn)行每個(gè)元件的排布操作和布線(xiàn)操作。
接下來(lái)，描述使用上述配置的傳統(tǒng)半導(dǎo)體設(shè)計(jì)裝置的操作。首先，通過(guò)CPU2選擇從圖25的輸入單元1輸入的電路圖。此時(shí)，CPU2將輸入單元1輸入的電路圖信息輸入到電路編輯部分3。然后，電路編輯部分3響應(yīng)來(lái)自于輸入單元1的編輯指令對(duì)電路圖信息進(jìn)行編輯，然后，編輯過(guò)的電路圖被存儲(chǔ)在電路圖數(shù)據(jù)庫(kù)4中。接下來(lái)，來(lái)自于輸入單元1的版圖信息被輸入到版圖編輯部分5中。然后，版圖編輯部分5根據(jù)來(lái)自于輸入單元1的編輯指令對(duì)版圖信息進(jìn)行編輯，隨后，編輯過(guò)的版圖信息存儲(chǔ)在版圖數(shù)據(jù)庫(kù)6中。此時(shí)，在設(shè)計(jì)規(guī)則判斷指令從輸入單元1輸入的情況下，設(shè)計(jì)規(guī)則控制單元7對(duì)由版圖編輯部分5編輯的版圖執(zhí)行設(shè)計(jì)規(guī)則的檢查。同時(shí)，在連接提取部分指令從輸入單元1輸入的情況下，連接提取部分8提取電路編輯部分3的電路數(shù)據(jù)以及版圖編輯部分5的版圖數(shù)據(jù)的連接信息，結(jié)果是，電路圖信息、版圖信息、設(shè)計(jì)規(guī)則檢查結(jié)果以及連接提取結(jié)果從輸出部分9輸出。
需要注意的是，傳統(tǒng)版圖設(shè)計(jì)操作已通過(guò)多邊形版圖的方式實(shí)現(xiàn)(例如，參考“That’s understood，Electronic Designing EDA(P.125)Polygon Editor”特刊，日本雜志NIKKEI ELECTRONICS(10-14)1996)。
然而，上述的傳統(tǒng)半導(dǎo)體設(shè)計(jì)裝置，存在以下的問(wèn)題(1)包含在電路中的結(jié)構(gòu)元件的內(nèi)部部分必須被排布和布線(xiàn)。即使在使用具有相同結(jié)構(gòu)的電路的情況下，每次使用該電路時(shí)，結(jié)構(gòu)元件的內(nèi)部部分也必須重復(fù)地排布和布線(xiàn)，這樣就導(dǎo)致了設(shè)計(jì)周期延長(zhǎng)。
(2)在結(jié)構(gòu)元件的結(jié)構(gòu)被確定的情況下，結(jié)構(gòu)元件的內(nèi)部形狀不能被改變。
(3)由于元件的屬性不能改變，關(guān)于版圖的自由度就受到了限制。
(4)由于實(shí)例(instance)不能加于元件上，不依賴(lài)于電路圖的襯底接觸等不能被輸入。
(5)在確定電路圖之前，版圖設(shè)計(jì)操作不能開(kāi)始。
(6)網(wǎng)絡(luò)名稱(chēng)(net name)和電路的實(shí)例名稱(chēng)以及版圖相互不能保持一致，使得調(diào)試操作變得困難。
(7)電路和版圖之間的相異點(diǎn)無(wú)法容易地被檢索(retrieve)，使得調(diào)試操作變得困難。
(8)應(yīng)被禁止的輸入不能事先避免，從而發(fā)生錯(cuò)誤的設(shè)計(jì)操作。
(9)由于版圖數(shù)據(jù)幾乎不能被除本領(lǐng)域熟練技術(shù)人員以外的人所識(shí)別，為熟悉版圖就需要花很長(zhǎng)的時(shí)間。
(10)盡管準(zhǔn)備了各種形狀用來(lái)識(shí)別具有所述功能的版圖數(shù)據(jù)，但為了適應(yīng)設(shè)計(jì)部分的特性，版圖仍然不能自由選擇。
(11)由于設(shè)計(jì)規(guī)則還未確定，版圖設(shè)計(jì)操作無(wú)法開(kāi)始。
(12)在功能尚未固定的數(shù)據(jù)被輸入的情況下，版圖設(shè)計(jì)操作不能進(jìn)行。
(13)在使用其功能尚未固定的數(shù)據(jù)形成臨時(shí)數(shù)據(jù)的情況下，該臨時(shí)數(shù)據(jù)不能被重新利用。
(14)當(dāng)編輯電路時(shí)，僅僅顯示關(guān)于電路的數(shù)據(jù)。同樣，當(dāng)編輯版圖時(shí)，只顯示關(guān)于版圖的數(shù)據(jù)。因此，電路和版圖之間的相互識(shí)別特性被劣化。
(15)不能指定(designate)未改變的部分，從而導(dǎo)致進(jìn)行錯(cuò)誤校正。
(16)由于連接電路和版圖之間的相關(guān)內(nèi)容無(wú)法形成，造成了設(shè)計(jì)信息不能在電路設(shè)計(jì)者和版圖設(shè)計(jì)者之間充分地傳遞。
(17)由于不能準(zhǔn)備適合于所設(shè)計(jì)的布線(xiàn)層的版圖，因此每個(gè)設(shè)計(jì)的布線(xiàn)層必須形成版圖，這需要大量的設(shè)計(jì)步驟。
(18)由于每個(gè)步驟必須形成設(shè)計(jì)數(shù)據(jù)，即使設(shè)計(jì)類(lèi)似的電路時(shí)，設(shè)計(jì)數(shù)據(jù)也不能應(yīng)用于不同的步驟。

發(fā)明內(nèi)容
本發(fā)明旨在解決上述問(wèn)題，因此其目的在于提供一種半導(dǎo)體設(shè)計(jì)裝置，它能夠有效地設(shè)計(jì)版圖，此外，還能夠同時(shí)發(fā)展電路設(shè)計(jì)和版圖設(shè)計(jì)。
為了解決上述問(wèn)題，根據(jù)本發(fā)明權(quán)利要求1的半導(dǎo)體設(shè)計(jì)裝置，其特征在于這種半導(dǎo)體設(shè)計(jì)裝置包括數(shù)據(jù)處理裝置，其用于基于輸入裝置輸入的信息處理數(shù)據(jù)；電路圖數(shù)據(jù)庫(kù)，其用于儲(chǔ)存到其中的電路圖數(shù)據(jù)；版圖數(shù)據(jù)庫(kù)，其用于存儲(chǔ)到其中的版圖數(shù)據(jù)；電路編輯裝置，其利用電路數(shù)據(jù)庫(kù)對(duì)于數(shù)據(jù)處理裝置處理過(guò)的數(shù)據(jù)執(zhí)行電路編輯操作；版圖編輯裝置，其利用版圖數(shù)據(jù)對(duì)于數(shù)據(jù)處理裝置處理過(guò)的數(shù)據(jù)執(zhí)行版圖編輯操作；其中所述半導(dǎo)體設(shè)計(jì)裝置還包括子電路識(shí)別裝置，其用于從包含在數(shù)據(jù)處理裝置輸入數(shù)據(jù)中的電路數(shù)據(jù)識(shí)別子電路每種功能。
依照這種配置，版圖可以產(chǎn)生各種功能，使得內(nèi)部排布操作和結(jié)構(gòu)元件的內(nèi)部布線(xiàn)操作可被省略，由此可以縮短設(shè)計(jì)周期。
并且，根據(jù)本發(fā)明權(quán)利要求2的半導(dǎo)體設(shè)計(jì)裝置，其特征在于如權(quán)利要求1所述的半導(dǎo)體設(shè)計(jì)裝置，還包括用于分離子電路各個(gè)元件的元件結(jié)構(gòu)的元件結(jié)構(gòu)分離裝置。
依照這種配置，元件結(jié)構(gòu)可被分離，結(jié)構(gòu)元件的內(nèi)部形狀可以被容易地改變，使得設(shè)計(jì)操作的自由度得以改善。
而且，根據(jù)本發(fā)明權(quán)利要求3的半導(dǎo)體設(shè)計(jì)裝置，其特征在于如權(quán)利要求2所述的半導(dǎo)體設(shè)計(jì)裝置還包括用于改變?cè)傩缘脑傩灾付ㄑb置。
依照這種配置，元件屬性可以改變，結(jié)構(gòu)元件的內(nèi)部形狀可以很容易地改變，使得設(shè)計(jì)操作的自由度得以改善。
另外，根據(jù)本發(fā)明權(quán)利要求4的半導(dǎo)體設(shè)計(jì)裝置，其特征在于如權(quán)利要求2所述的半導(dǎo)體設(shè)計(jì)裝置還包括給元件添加實(shí)例的實(shí)例添加裝置。
依照這種配置，可以給元件添加實(shí)例，從而可以將如襯底接觸的不依賴(lài)于電路圖的插入物(insertion)添加到任意位置。
根據(jù)本發(fā)明權(quán)利要求5的半導(dǎo)體設(shè)計(jì)裝置，其特征在于如權(quán)利要求1所述的半導(dǎo)體設(shè)計(jì)裝置還包括臨時(shí)網(wǎng)絡(luò)名稱(chēng)生成裝置，其用于在以下情況下生成臨時(shí)網(wǎng)表名稱(chēng)，即用于形成沒(méi)有電路圖的版圖的指令從輸入裝置發(fā)出后，通過(guò)版圖編輯裝置形成新的版圖并且由電路編輯裝置形成電路；用于判斷電路網(wǎng)表名稱(chēng)和版圖網(wǎng)表名稱(chēng)之間相對(duì)關(guān)系的電路網(wǎng)絡(luò)名稱(chēng)判斷裝置。
依照這種配置，版圖設(shè)計(jì)操作可以在電路圖確定之前開(kāi)始進(jìn)行，其后，網(wǎng)絡(luò)連接的匹配狀態(tài)即可確認(rèn)，從而可以同時(shí)設(shè)計(jì)電路和版圖，設(shè)計(jì)周期得以縮短。
此外，根據(jù)本發(fā)明權(quán)利要求6的半導(dǎo)體設(shè)計(jì)裝置，其特征在于如權(quán)利要求1所述的半導(dǎo)體設(shè)計(jì)裝置還包括網(wǎng)絡(luò)名稱(chēng)調(diào)整裝置，其在從輸入裝置發(fā)出使電路和版圖的網(wǎng)表名稱(chēng)彼此相符的命令的情況下，產(chǎn)生與版圖的網(wǎng)表名稱(chēng)相符的電路網(wǎng)表名稱(chēng)。
依照這種配置，電路圖的網(wǎng)表名稱(chēng)和實(shí)例可以以自動(dòng)方式和版圖的網(wǎng)表名稱(chēng)和實(shí)例自動(dòng)相對(duì)應(yīng)，因此可以方便地實(shí)施調(diào)試操作。
而且，根據(jù)本發(fā)明權(quán)利要求7的半導(dǎo)體設(shè)計(jì)裝置，其特征在于如權(quán)利要求1所述的半導(dǎo)體設(shè)計(jì)裝置還包括相異點(diǎn)判斷裝置，其以如下方式操作，即從輸入裝置發(fā)出顯示電路和版圖之間相異點(diǎn)的指令的情況下，相異點(diǎn)判斷裝置基于電路編輯裝置的電路圖信息和版圖編輯裝置的版圖信息確認(rèn)電路和版圖之間的連接條件，并判斷電路和版圖連接條件中的相異點(diǎn)，然后突顯判斷的相異點(diǎn)。
依照這種配置，可以突顯電路和版圖之間的相異點(diǎn)，從而使調(diào)試操作能夠容易地進(jìn)行。
而且，根據(jù)本發(fā)明權(quán)利要求8的半導(dǎo)體設(shè)計(jì)裝置，其特征在于如權(quán)利要求1所述的半導(dǎo)體設(shè)計(jì)裝置還包括禁止輸入(prohibited input)判斷裝置，其以如下方式操作，即當(dāng)電路編輯裝置響應(yīng)從輸入裝置發(fā)出的形成電路圖的指令而進(jìn)行電路形成操作時(shí)，禁止輸入判斷裝置判斷被禁止的輸入，并且在電路編輯裝置中禁止有關(guān)禁止輸入項(xiàng)的編輯操作。
依照這種配置，被禁止的輸入可以事先避免，從而避免錯(cuò)誤的設(shè)計(jì)操作。
而且，根據(jù)本發(fā)明權(quán)利要求9的半導(dǎo)體設(shè)計(jì)裝置，其特征在于如權(quán)利要求1所述的半導(dǎo)體設(shè)計(jì)裝置還包括圖標(biāo)鏈接裝置(icon link means)，其用于執(zhí)行電路編輯操作或版圖編輯操作時(shí)，在編輯屏上顯示表示不同元件的功能的圖標(biāo)圖像，用于生成對(duì)應(yīng)于用戶(hù)在圖標(biāo)圖像內(nèi)指定的元件的版圖，并且顯示所生成的版圖。
依照這種配置，相關(guān)的版圖可以通過(guò)點(diǎn)擊表示功能的圖標(biāo)來(lái)生成，從而改善在設(shè)計(jì)操作期間對(duì)特性的識(shí)別，并縮短開(kāi)發(fā)期限(developing term)。
而且，根據(jù)本發(fā)明權(quán)利要求10的半導(dǎo)體設(shè)計(jì)裝置，其特征在于如權(quán)利要求1所述的半導(dǎo)體設(shè)計(jì)裝置還包括庫(kù)指定裝置，其操作方式使得在形成指令從數(shù)據(jù)處理裝置發(fā)出的情況下，庫(kù)指定裝置以庫(kù)的形式分別處理電路圖數(shù)據(jù)庫(kù)的電路數(shù)據(jù)和版圖數(shù)據(jù)庫(kù)的版圖數(shù)據(jù)，經(jīng)庫(kù)處理的電路數(shù)據(jù)可以用于電路編輯裝置，經(jīng)庫(kù)處理的版圖數(shù)據(jù)可以用于版圖編輯裝置。
依照這種配置，版圖的每個(gè)功能都能夠以庫(kù)的形式形成，從而很容易地生成各種形狀，并減少設(shè)計(jì)步驟的總數(shù)。
而且，根據(jù)本發(fā)明權(quán)利要求11的半導(dǎo)體設(shè)計(jì)裝置，其特征在于如權(quán)利要求1所述的半導(dǎo)體設(shè)計(jì)裝置還包括設(shè)計(jì)柵格校正裝置(design gridcorrecting means)，其操作方式使得在用于形成版圖的指令從輸入裝置發(fā)出并且版圖形成操作通過(guò)版圖編輯裝置執(zhí)行而不設(shè)定柵格，之后用于指定柵格的指令從輸入裝置發(fā)出的情況下，設(shè)計(jì)柵格校正裝置執(zhí)行用于版圖數(shù)據(jù)庫(kù)的版圖數(shù)據(jù)的柵格指定。
依照這種配置，設(shè)計(jì)柵格可以在后期階段確定，從而使設(shè)計(jì)操作能夠在設(shè)計(jì)規(guī)則確定前就開(kāi)始進(jìn)行。
而且，根據(jù)本發(fā)明權(quán)利要求12的半導(dǎo)體設(shè)計(jì)裝置，其特征在于如權(quán)利要求1所述的半導(dǎo)體設(shè)計(jì)裝置還包括功能未定義部分形成裝置，其用于將電路內(nèi)部還沒(méi)有定義的未定義部分形成為與版圖內(nèi)的網(wǎng)表無(wú)關(guān)的多邊形數(shù)據(jù)。
依照這種配置，電路中的未定義部分可以和不具有網(wǎng)表的多邊形數(shù)據(jù)相關(guān)聯(lián)，從而可以處理其功能未定義的數(shù)據(jù)。
而且，根據(jù)本發(fā)明權(quán)利要求13的半導(dǎo)體設(shè)計(jì)裝置，其特征在于如權(quán)利要求12所述的半導(dǎo)體設(shè)計(jì)裝置還包括用于單元處理多邊形數(shù)據(jù)的單元處理執(zhí)行裝置(cell-process executing means)。
依照這種配置，多邊形數(shù)據(jù)可以以單元的形式被處理，從而使其功能未定義的數(shù)據(jù)可以被重新利用。
而且，根據(jù)本發(fā)明權(quán)利要求14的半導(dǎo)體設(shè)計(jì)裝置，其特征在于如權(quán)利要求1所述的半導(dǎo)體設(shè)計(jì)裝置還包括相互顯示裝置(mutual display means)，其以這樣的方式操作，使得在形成版圖的指令從輸入裝置發(fā)出的情況下，版圖在版圖編輯裝置中形成，然后另一用于選擇性地顯示電路和版圖的指令從輸入裝置發(fā)出，相互顯示裝置將電路的顯示和版圖的顯示選擇性地混和在一起。
依照這種配置，電路的顯示能夠選擇性地和版圖的顯示混和，從而改善設(shè)計(jì)操作期間的電路識(shí)別特性并避免錯(cuò)誤的設(shè)計(jì)操作。
而且，根據(jù)本發(fā)明權(quán)利要求15的半導(dǎo)體設(shè)計(jì)裝置，其特征在于如權(quán)利要求1所述的半導(dǎo)體設(shè)計(jì)裝置還包括鎖定指定裝置，其以這樣的方式操作，使得在用于鎖定電路或者版圖的指令從輸入裝置發(fā)出的情況下，鎖定指定裝置相對(duì)于相應(yīng)的電路和相應(yīng)的版圖鎖定電路圖數(shù)據(jù)庫(kù)的主題位置(subject place)和版圖數(shù)據(jù)庫(kù)的主題位置。
依照這種配置，指定的單元能夠被鎖定，從而使已鎖定的單元不能被編輯，由此能夠避免如禁止的單元被改變的錯(cuò)誤校正。
而且，根據(jù)本發(fā)明權(quán)利要求16的半導(dǎo)體設(shè)計(jì)裝置，其特征在于如權(quán)利要求1所述的半導(dǎo)體設(shè)計(jì)裝置還包括注釋輸入裝置(comment inputmeans)，其以這樣的方式操作，使得在用于輸入電路或版圖中注釋的指令從輸入裝置發(fā)出的情況下，注釋輸入裝置相對(duì)于相應(yīng)的電路和相應(yīng)的版圖在電路圖數(shù)據(jù)庫(kù)的主題位置和版圖數(shù)據(jù)庫(kù)的主題位置中輸入注釋。
依照這種配置，用于電路的注釋輸入可以和用于版圖的注釋輸入相鏈接，從而使注釋輸入部分可以避免電路設(shè)計(jì)者的意圖被錯(cuò)誤地傳達(dá)給版圖設(shè)計(jì)者。
而且，根據(jù)本發(fā)明的權(quán)利要求17的半導(dǎo)體設(shè)計(jì)裝置，其特征在于如權(quán)利要求1所述的半導(dǎo)體設(shè)計(jì)裝置還包括版圖數(shù)據(jù)庫(kù)，其用于存儲(chǔ)到其中的布線(xiàn)層的版圖數(shù)據(jù)；以及使用單元選擇裝置，其以這樣的方式操作，使得在形成版圖的指令從輸入裝置發(fā)出的情況下，版圖形成操作在版圖編輯裝置中進(jìn)行，然后，另一用于指定所要用的布線(xiàn)層的指令從輸入裝置發(fā)出，使用單元選擇裝置從版圖數(shù)據(jù)庫(kù)中選擇相應(yīng)的布線(xiàn)層的版圖數(shù)據(jù)，從而把所選擇的版圖數(shù)據(jù)施加到版圖編輯裝置。
依照這種配置，使用單元選擇裝置可以以可鑒別的方式自動(dòng)地使用每一布線(xiàn)層的單元，從而能夠相對(duì)于每個(gè)指定的布線(xiàn)層選取最佳的單元。
而且，根據(jù)本發(fā)明權(quán)利要求18的半導(dǎo)體設(shè)計(jì)裝置，其特征在于如權(quán)利要求1所述的半導(dǎo)體設(shè)計(jì)裝置還包括設(shè)計(jì)工藝改變裝置(design processchanging means)，其以這樣的方式操作，使得在形成版圖的指令從輸入裝置發(fā)出的情況下，版圖形成操作在開(kāi)始已定義的工藝條件下由版圖編輯裝置執(zhí)行，然后，另一用于改變工藝條件的指令從輸入裝置發(fā)出，設(shè)計(jì)工藝改變裝置相對(duì)于版圖數(shù)據(jù)庫(kù)的版圖數(shù)據(jù)改變工藝條件。
依照這種配置，數(shù)據(jù)可以被轉(zhuǎn)換成各種工藝中使用的數(shù)據(jù)，數(shù)據(jù)可以應(yīng)用/擴(kuò)展到不同的工藝中。
依照本發(fā)明，由于應(yīng)用了用于從電路數(shù)據(jù)中識(shí)別子電路各項(xiàng)功能的子電路識(shí)別裝置，版圖可以產(chǎn)生每項(xiàng)功能，因此，從而使結(jié)構(gòu)元件的內(nèi)部排布操作和內(nèi)部布線(xiàn)操作可以省略，縮短了設(shè)計(jì)周期。


圖1表示根據(jù)本發(fā)明一個(gè)實(shí)施例的半導(dǎo)體設(shè)計(jì)裝置配置的方框圖；圖2表示根據(jù)本發(fā)明一個(gè)實(shí)施例的半導(dǎo)體設(shè)計(jì)裝置中的結(jié)構(gòu)圖；圖3表示根據(jù)本發(fā)明一個(gè)實(shí)施例的半導(dǎo)體設(shè)計(jì)裝置中的結(jié)構(gòu)圖；
圖4表示根據(jù)本發(fā)明一個(gè)實(shí)施例的半導(dǎo)體設(shè)計(jì)裝置中的結(jié)構(gòu)圖；圖5表示根據(jù)本發(fā)明一個(gè)實(shí)施例的半導(dǎo)體設(shè)計(jì)裝置中的結(jié)構(gòu)圖；圖6表示根據(jù)本發(fā)明一個(gè)實(shí)施例的半導(dǎo)體設(shè)計(jì)裝置中的結(jié)構(gòu)圖；圖7表示根據(jù)本發(fā)明一個(gè)實(shí)施例的半導(dǎo)體設(shè)計(jì)裝置中的結(jié)構(gòu)圖；圖8表示根據(jù)本發(fā)明一個(gè)實(shí)施例的半導(dǎo)體設(shè)計(jì)裝置中的結(jié)構(gòu)圖；圖9表示根據(jù)本發(fā)明一個(gè)實(shí)施例的半導(dǎo)體設(shè)計(jì)裝置中的結(jié)構(gòu)圖；圖10表示根據(jù)本發(fā)明一個(gè)實(shí)施例的半導(dǎo)體設(shè)計(jì)裝置中的結(jié)構(gòu)圖；圖11表示根據(jù)本發(fā)明一個(gè)實(shí)施例的半導(dǎo)體設(shè)計(jì)裝置中的結(jié)構(gòu)圖；圖12表示根據(jù)本發(fā)明一個(gè)實(shí)施例的半導(dǎo)體設(shè)計(jì)裝置中的結(jié)構(gòu)圖；圖13表示根據(jù)本發(fā)明一個(gè)實(shí)施例的半導(dǎo)體設(shè)計(jì)裝置中的結(jié)構(gòu)圖；圖14表示根據(jù)本發(fā)明一個(gè)實(shí)施例的半導(dǎo)體設(shè)計(jì)裝置中的結(jié)構(gòu)圖；圖15表示根據(jù)本發(fā)明一個(gè)實(shí)施例的半導(dǎo)體設(shè)計(jì)裝置中的結(jié)構(gòu)圖；圖16表示根據(jù)本發(fā)明一個(gè)實(shí)施例的半導(dǎo)體設(shè)計(jì)裝置中的結(jié)構(gòu)圖；圖17表示根據(jù)本發(fā)明一個(gè)實(shí)施例的半導(dǎo)體設(shè)計(jì)裝置中的結(jié)構(gòu)圖；圖18表示根據(jù)本發(fā)明一個(gè)實(shí)施例的半導(dǎo)體設(shè)計(jì)裝置中的結(jié)構(gòu)圖；圖19表示根據(jù)本發(fā)明一個(gè)實(shí)施例的半導(dǎo)體設(shè)計(jì)裝置中的結(jié)構(gòu)圖；圖20表示根據(jù)本發(fā)明一個(gè)實(shí)施例的半導(dǎo)體設(shè)計(jì)裝置中的結(jié)構(gòu)圖；圖21表示根據(jù)本發(fā)明一個(gè)實(shí)施例的半導(dǎo)體設(shè)計(jì)裝置中的結(jié)構(gòu)圖；圖22表示根據(jù)本發(fā)明一個(gè)實(shí)施例的半導(dǎo)體設(shè)計(jì)裝置中的結(jié)構(gòu)圖；圖23表示根據(jù)本發(fā)明一個(gè)實(shí)施例的半導(dǎo)體設(shè)計(jì)裝置中的結(jié)構(gòu)圖；圖24表示根據(jù)本發(fā)明一個(gè)實(shí)施例的半導(dǎo)體設(shè)計(jì)裝置中的結(jié)構(gòu)圖；圖25表示傳統(tǒng)半導(dǎo)體設(shè)計(jì)裝置中的結(jié)構(gòu)圖；圖26表示傳統(tǒng)半導(dǎo)體設(shè)計(jì)裝置中的結(jié)構(gòu)圖；圖27表示傳統(tǒng)半導(dǎo)體設(shè)計(jì)裝置中的結(jié)構(gòu)圖；圖28表示傳統(tǒng)半導(dǎo)體設(shè)計(jì)裝置中的結(jié)構(gòu)圖；圖29表示傳統(tǒng)半導(dǎo)體設(shè)計(jì)裝置中的結(jié)構(gòu)圖；圖30表示傳統(tǒng)半導(dǎo)體設(shè)計(jì)裝置中的結(jié)構(gòu)圖；圖31表示傳統(tǒng)半導(dǎo)體設(shè)計(jì)裝置中的結(jié)構(gòu)圖；圖32表示傳統(tǒng)半導(dǎo)體設(shè)計(jì)裝置中的結(jié)構(gòu)圖；圖33表示傳統(tǒng)半導(dǎo)體設(shè)計(jì)裝置中的結(jié)構(gòu)圖。
具體實(shí)施例方式
現(xiàn)將參考附圖詳細(xì)描述實(shí)施本發(fā)明的最佳方式。
圖1表示根據(jù)本發(fā)明一個(gè)實(shí)施例的半導(dǎo)體設(shè)計(jì)裝置的配置方框圖。應(yīng)該注意的是，當(dāng)需要在傳統(tǒng)技術(shù)的描述中使用的圖26至圖33，以解釋本實(shí)施例時(shí)，將利用這些圖。
根據(jù)這個(gè)實(shí)施例，半導(dǎo)體設(shè)計(jì)裝置配備有輸入部分1，CPU(數(shù)據(jù)處理裝置)2，電路編輯部分(電路編輯裝置)3，電路圖數(shù)據(jù)庫(kù)4，版圖編輯部分(版圖編輯裝置)5，版圖數(shù)據(jù)庫(kù)6，設(shè)計(jì)規(guī)則判斷部分7，連接提取部分8，輸出部分9和子電路識(shí)別部分(子電路識(shí)別裝置)10。該半導(dǎo)體設(shè)計(jì)裝置還配備有元件結(jié)構(gòu)分離部分(元件結(jié)構(gòu)分離裝置)11，元件屬性指定部分(元件屬性指定裝置)12，實(shí)例添加部分(實(shí)例添加裝置)13，臨時(shí)網(wǎng)絡(luò)名稱(chēng)生成部分(臨時(shí)網(wǎng)絡(luò)名稱(chēng)生成裝置)14，電路網(wǎng)絡(luò)名稱(chēng)判斷部分(電路網(wǎng)絡(luò)名稱(chēng)判斷裝置)15，網(wǎng)絡(luò)名稱(chēng)調(diào)整部分(網(wǎng)絡(luò)名稱(chēng)調(diào)整裝置)16，相異點(diǎn)判斷部分17，禁止輸入判斷部分(禁止輸入判斷裝置)18，禁止輸入數(shù)據(jù)庫(kù)19，和圖標(biāo)鏈接部分(圖標(biāo)鏈接裝置)20。該半導(dǎo)體設(shè)計(jì)裝置還設(shè)置有顯示用數(shù)據(jù)庫(kù)21，庫(kù)指定部分(庫(kù)指定裝置)22，設(shè)計(jì)柵格校正部分(設(shè)計(jì)柵格校正裝置)23，功能未定義部分形成部分(functionundefined portion forming unit)(功能未定義部分形成裝置)24，元件信息提取部分25，單元處理執(zhí)行部分(單元處理執(zhí)行裝置)26，相互顯示部分(相互顯示裝置)27，鎖定指定部分(鎖定指定裝置)28，注釋輸入部分(注釋輸入裝置)29，使用單元選擇部分(use cell selecting unit)(使用單元選擇裝置)30，以及設(shè)計(jì)工藝改變部分(設(shè)計(jì)工藝改變裝置)31。應(yīng)該注意的是，上述連接提取部分8和不同工藝提取部分(different process extractingunit)17構(gòu)成了相異點(diǎn)提取裝置。
因?yàn)樽与娐纷R(shí)別部分10產(chǎn)生版圖每個(gè)功能，因此結(jié)構(gòu)元件的內(nèi)部排布操作和布線(xiàn)操作可以省略。因?yàn)樵Y(jié)構(gòu)分離部分11能分離元件結(jié)構(gòu)，所以結(jié)構(gòu)元件的內(nèi)部形狀可以容易地改變。由于元件屬性指定部分12改變了元件的屬性，因此提高了設(shè)計(jì)自由度。由于實(shí)例添加部分13可以將實(shí)例添加到元件，因此可以將如襯底接觸的不依賴(lài)于電路圖的插入物添加到任意部分。臨時(shí)網(wǎng)絡(luò)名稱(chēng)生成部分14在設(shè)計(jì)操作下相對(duì)于網(wǎng)表和實(shí)例應(yīng)用臨時(shí)名稱(chēng)。電路網(wǎng)絡(luò)名稱(chēng)判斷部分15相對(duì)于版圖的網(wǎng)表和實(shí)例的名稱(chēng)相互地判斷電路圖。
網(wǎng)絡(luò)名稱(chēng)判斷部分16自動(dòng)地使電路圖與版圖的網(wǎng)表和實(shí)例的名稱(chēng)相符。相異點(diǎn)判斷部分17突顯出電路和版圖之間的相異點(diǎn)。禁止輸入判斷部分18事先避免了禁止輸入。禁止輸入數(shù)據(jù)庫(kù)19存儲(chǔ)了到其中的禁止輸入。圖標(biāo)鏈接部分20應(yīng)用了表示功能的圖標(biāo)并且生成版圖。庫(kù)指定部分22以庫(kù)的形式形成關(guān)于各個(gè)功能的版圖。因?yàn)樵O(shè)計(jì)柵格校正部分23可以后來(lái)確定設(shè)計(jì)柵格，因此設(shè)計(jì)操作可以在設(shè)計(jì)規(guī)則確定前就開(kāi)始進(jìn)行。功能未定義部分形成部分24相對(duì)于沒(méi)有網(wǎng)表的多邊形數(shù)據(jù)連接電路中的未定義部分，從而使功能未定義部分形成部分24能夠處理功能未定義的數(shù)據(jù)。
單元處理執(zhí)行部分26以單元的形式處理多邊形數(shù)據(jù)。元件信息提取部分25可以重新利用功能未定義的數(shù)據(jù)。相互顯示部分27以混和方式選擇性地顯示電路和版圖。鎖定指定部分28鎖定被指定的單元以使該被鎖定的單元不被編輯，從而使鎖定指定部分28避免了對(duì)未改變單元進(jìn)行錯(cuò)誤地校正。由于注釋輸入部分29將電路的注釋輸入鏈接到版圖的注釋輸入，所以注釋輸入部分29避免了電路設(shè)計(jì)者的意圖被錯(cuò)誤地轉(zhuǎn)移給版圖設(shè)計(jì)者。使用單元選擇部分30以可鑒別的方式自動(dòng)地使用每個(gè)布線(xiàn)層的單元，使得使用單元選擇部分30選擇每個(gè)設(shè)計(jì)布線(xiàn)層的最佳單元。設(shè)計(jì)工藝改變部分31將數(shù)據(jù)轉(zhuǎn)化為用于不同工藝操作的數(shù)據(jù)，從而使設(shè)計(jì)工藝改變部分31即使對(duì)于不同的工藝，也能應(yīng)用/擴(kuò)展數(shù)據(jù)。
圖2表示根據(jù)本實(shí)施例的半導(dǎo)體設(shè)計(jì)裝置中的結(jié)構(gòu)圖。(1)表示在元件分離之前的半導(dǎo)體結(jié)構(gòu)圖；(2)表示當(dāng)元件被分離時(shí)的半導(dǎo)體結(jié)構(gòu)圖；(3)表示在元件已分離之后的半導(dǎo)體結(jié)構(gòu)圖。圖3表示根據(jù)本實(shí)施例的半導(dǎo)體設(shè)計(jì)裝置中的結(jié)構(gòu)圖；(1)是M＝1的結(jié)構(gòu)圖；(2)是M＝2的結(jié)構(gòu)圖。圖4是根據(jù)本實(shí)施例的半導(dǎo)體設(shè)計(jì)裝置中的結(jié)構(gòu)圖；(1)表示實(shí)例添加前的半導(dǎo)體結(jié)構(gòu)圖；(2)表示實(shí)例已添加之后的半導(dǎo)體結(jié)構(gòu)圖。圖5是解釋傳統(tǒng)技術(shù)和本實(shí)施例中關(guān)于電路設(shè)計(jì)操作和版圖設(shè)計(jì)操作的設(shè)計(jì)時(shí)間之間關(guān)系的說(shuō)明圖。
圖6是根據(jù)本實(shí)施例的半導(dǎo)體設(shè)計(jì)裝置中的結(jié)構(gòu)圖，即，這樣的結(jié)構(gòu)圖可作為通過(guò)匹配方式來(lái)確認(rèn)電路和版圖是否相符的一個(gè)例子。圖7和圖8是根據(jù)本實(shí)施例的半導(dǎo)體設(shè)計(jì)裝置中的結(jié)構(gòu)圖，即表示電路的網(wǎng)表名稱(chēng)和版圖的網(wǎng)表名稱(chēng)相符的例子；(1)表示在網(wǎng)表名稱(chēng)改變前得到的結(jié)構(gòu)圖；(2)表示在網(wǎng)表名稱(chēng)改變后得到的結(jié)構(gòu)圖。在這個(gè)例子中，版圖的網(wǎng)表名稱(chēng)“bb”已經(jīng)改為另一網(wǎng)表名稱(chēng)“b1”，而且，版圖的網(wǎng)表名稱(chēng)“cc”已經(jīng)改為另一網(wǎng)表名稱(chēng)“c1”。
圖9是根據(jù)本實(shí)施例的半導(dǎo)體設(shè)計(jì)裝置中的結(jié)構(gòu)圖，即突顯出電路和版圖之間相異點(diǎn)的例子。也就是說(shuō)，因?yàn)閷?duì)應(yīng)于電路中2-輸入與非門(mén)的標(biāo)號(hào)“IG2B”與對(duì)應(yīng)于版圖中2-輸入與非門(mén)的標(biāo)號(hào)“IL2B”不同，這一相異點(diǎn)便被突顯出來(lái)。圖10是根據(jù)本實(shí)施例的半導(dǎo)體設(shè)計(jì)裝置中的結(jié)構(gòu)圖，即禁止輸入文件的例子，單元的輸出引腳之間的連接被禁止。圖11是根據(jù)本實(shí)施例的半導(dǎo)體設(shè)計(jì)裝置中的結(jié)構(gòu)圖，即單元的輸出引腳之間的連接被禁止的例子；(1)表示在預(yù)先避免禁止輸入之前電路和版圖的情況，(2)表示在預(yù)先避免禁止輸入之后電路和版圖的情況。反相器IG1C的輸出端“PO”和另一反相器IG2C的輸出端“PO”不相連。
圖12是根據(jù)本實(shí)施例的半導(dǎo)體設(shè)計(jì)裝置中的結(jié)構(gòu)圖，即通過(guò)點(diǎn)擊“B3”圖標(biāo)，從圖標(biāo)屏幕上選擇表示反相器功能的圖標(biāo)“B3”，由此在版圖編輯屏幕上產(chǎn)生反相器版圖的例子。與電路圖(1)中出現(xiàn)的反相器功能一樣，(2)INV、(3)INVR、(4)INV2、(5)INV2R的版圖都作為庫(kù)進(jìn)行存儲(chǔ)。
圖14是根據(jù)本實(shí)施例的半導(dǎo)體設(shè)計(jì)裝置中的結(jié)構(gòu)圖，即從柵格指定文件中確定實(shí)際柵格的例子。圖15是根據(jù)本實(shí)施例的半導(dǎo)體設(shè)計(jì)裝置中的結(jié)構(gòu)圖，即(1)表示柵格確定前的版圖情況；(2)表示柵格確定后的版圖情況。圖16表示根據(jù)本實(shí)施例的半導(dǎo)體設(shè)計(jì)裝置中的結(jié)構(gòu)圖，即利用與版圖內(nèi)的網(wǎng)表無(wú)關(guān)的多邊形數(shù)據(jù)來(lái)處理電路的未定義部分的例子。圖17是根據(jù)本實(shí)施例的半導(dǎo)體設(shè)計(jì)裝置中的結(jié)構(gòu)圖，即利用與版圖內(nèi)的網(wǎng)表無(wú)關(guān)的多邊形數(shù)據(jù)來(lái)處理電路的未定義部分的例子，而且多邊形數(shù)據(jù)形成于單元中。
圖18和圖19是根據(jù)本實(shí)施例的半導(dǎo)體設(shè)計(jì)裝置中的結(jié)構(gòu)圖，即用于電路和版圖的編輯屏幕；(1)表示混和顯示前的情況；(2)表示混和顯示后的情況。在這個(gè)例子中，在選擇了位于電路中的2-輸入與非門(mén)的IG2F的情況下，顯示了2-輸入與非門(mén)的版圖IL2F。而且，在選擇了位于版圖中的2-輸入與非門(mén)的IL2F情況下，顯示2-輸入與非門(mén)的電路IG2F。圖20是根據(jù)本實(shí)施例的半導(dǎo)體設(shè)計(jì)裝置中的結(jié)構(gòu)圖，即表示位于電路中的2-輸入與非門(mén)的IG2G被鎖定時(shí)，與其對(duì)應(yīng)的版圖中的IL2G以互鎖的方式被鎖定，即不能被編輯的情況。
圖21是根據(jù)本實(shí)施例的半導(dǎo)體設(shè)計(jì)裝置中的結(jié)構(gòu)圖，即向位于電路中的2-輸入與非門(mén)的IG1H的輸出端“b1”提供注釋時(shí)，注釋還提供給與其對(duì)應(yīng)的版圖中的IL1H的輸出端“b1”的情況。圖22是根據(jù)本實(shí)施例的半導(dǎo)體設(shè)計(jì)裝置中的結(jié)構(gòu)圖。圖中，(1)表示關(guān)于兩層布線(xiàn)層的版圖情況；(2)表示關(guān)于三層布線(xiàn)層的版圖情況。圖23是根據(jù)本實(shí)施例的半導(dǎo)體設(shè)計(jì)裝置中的結(jié)構(gòu)圖，即設(shè)計(jì)工藝文件表示的例子是晶體管的柵極長(zhǎng)度在2.0μm工藝的情況下被設(shè)定，并且晶體管的柵極版圖在1.0μm工藝的情況下被設(shè)定。圖24是根據(jù)本實(shí)施例的半導(dǎo)體設(shè)計(jì)裝置中的結(jié)構(gòu)圖，即(1)表示在2.0μm工藝下的版圖情況，(2)表示相對(duì)于電路在3.0μm工藝下的版圖情況。
接下來(lái)，將描述根據(jù)本發(fā)明本實(shí)施例的關(guān)于具有上述配置的半導(dǎo)體設(shè)計(jì)裝置的操作。
<主要用于解釋子電路識(shí)別部分10的操作>
首先，CPU2選擇進(jìn)入到輸入部分1的數(shù)據(jù)。CPU2將所選的數(shù)據(jù)經(jīng)由電路編輯部分3傳輸給子電路識(shí)別部分10。子電路識(shí)別部分10從由CPU2傳輸?shù)臄?shù)據(jù)中基于電路的網(wǎng)表信息識(shí)別子電路。然后，CPU2從版圖數(shù)據(jù)庫(kù)6中獲得版圖數(shù)據(jù)，然后將得到的版圖傳輸給版圖編輯部分5。所述版圖數(shù)據(jù)經(jīng)由版圖編輯部分5和子電路識(shí)別部分10識(shí)別出的子電路相對(duì)應(yīng)。版圖編輯部分5基于版圖數(shù)據(jù)執(zhí)行版圖編輯操作。然后，版圖編輯部分5將版圖編輯操作的結(jié)果傳輸給CPU2。然后，CPU2將版圖編輯結(jié)果從輸出部分9輸出到外部設(shè)備上。
在傳統(tǒng)的半導(dǎo)體設(shè)計(jì)裝置中，通過(guò)電路編輯部分3編輯圖26所示的門(mén)級(jí)電路圖以獲得圖27所示的晶體管級(jí)的電路，來(lái)構(gòu)建圖30所示的版圖。另外，設(shè)計(jì)操作從圖27所示的晶體管級(jí)的電路圖開(kāi)始進(jìn)行，數(shù)據(jù)提供給版圖編輯部分5，圖28所示的晶體管級(jí)的版圖按以下方式經(jīng)過(guò)重新排布而獲得圖30所示的版圖，即每個(gè)元件的排布操作和布線(xiàn)操作半自動(dòng)地進(jìn)行。
和上述傳統(tǒng)半導(dǎo)體設(shè)計(jì)裝置相比，根據(jù)本實(shí)施例的半導(dǎo)體設(shè)計(jì)裝置，子電路識(shí)別部分10從圖26所示的門(mén)級(jí)電路圖中識(shí)別出2輸入或非門(mén)IG1、2輸入與非門(mén)IG2和反相器IG3；從版圖數(shù)據(jù)庫(kù)6中得到如在圖29所示的版圖結(jié)構(gòu)圖中所表示的2輸入或非門(mén)IL1、2輸入與非門(mén)IL2和反相器IL3；然后，版圖編輯部分5以半自動(dòng)方式對(duì)這些得到的子電路執(zhí)行排布操作和布線(xiàn)操作。此時(shí)，由于生成每個(gè)子電路的版圖，PMOS/NMOS晶體管pa1、pa2、na1、na2的排布操作和輸入/輸出a1、a2、a3的布線(xiàn)操作已經(jīng)完成，組成了2-輸入或非門(mén)IL1；PMOS/NMOS晶體管pb1、pb2、nb1、nb2的排布操作和輸入/輸出b1、b2、b3的布線(xiàn)操作已經(jīng)完成，組成了2-輸入與非門(mén)IL2；PMOS/NMOS晶體管pc1、nc1的排布操作和輸入/輸出c1、c2的布線(xiàn)操作已經(jīng)完成，組成了反相器。結(jié)果，可以省略結(jié)構(gòu)元件的內(nèi)部排布操作和內(nèi)部布線(xiàn)操作，可以?xún)H通過(guò)使結(jié)構(gòu)元件相互排布和布線(xiàn)來(lái)設(shè)計(jì)預(yù)期的半導(dǎo)體，使得設(shè)計(jì)時(shí)間縮短。
<主要用于解釋元件結(jié)構(gòu)分離部分11的操作>
CPU2選擇進(jìn)入到輸入部分1的數(shù)據(jù)。然后，CPU2將所選的數(shù)據(jù)經(jīng)由版圖編輯部分5傳輸給元件結(jié)構(gòu)分離部分11。元件結(jié)構(gòu)分離部分11分離元件結(jié)構(gòu)，同時(shí)元件結(jié)構(gòu)分離部分11保持從CPU2傳輸?shù)臄?shù)據(jù)內(nèi)版圖數(shù)據(jù)的元件之間的連接信息。版圖編輯部分5基于版圖數(shù)據(jù)編輯版圖。版圖編輯操作的結(jié)果從輸出部分9輸出。例如，圖2是版圖的結(jié)構(gòu)圖。以反相器版圖為例進(jìn)行解釋時(shí)，元件結(jié)構(gòu)分離部分11在元件被分離為“pd1”和“pd2”之前分離獲得的版圖(1)，如結(jié)構(gòu)圖(2)中元件正在分離時(shí)所表示的那樣。接下來(lái)，版圖編輯部分5以半自動(dòng)的方式執(zhí)行排布操作和布線(xiàn)操作，如在元件分離后獲得的結(jié)構(gòu)圖(3)中所表示的那樣。因?yàn)樵Y(jié)構(gòu)通過(guò)元件結(jié)構(gòu)分離部分11分離，結(jié)構(gòu)元件的內(nèi)部形狀可以容易地改變。
<主要用于解釋元件屬性指定部分12的操作>
CPU2選擇進(jìn)入到輸入部分1的數(shù)據(jù)。然后，CPU2將所選的數(shù)據(jù)經(jīng)由版圖編輯部分5傳輸給元件屬性指定部分12。元件屬性指定部分12改變?cè)膶傩?，同時(shí)元件屬性指定部分12保持從CPU2傳輸?shù)臄?shù)據(jù)內(nèi)版圖數(shù)據(jù)的元件之間的連接信息。版圖編輯部分5基于版圖數(shù)據(jù)編輯版圖。版圖編輯操作的結(jié)果從輸出部分9輸出。例如，圖3是版圖的結(jié)構(gòu)圖。以反相器版圖為例進(jìn)行解釋時(shí)，在輸入指令從輸入部分1以這樣的方式輸入，使得反相器的元件屬性從M＝1變?yōu)镸＝2時(shí)，元件屬性指定部分12將M＝1的圖(1)的版圖改變?yōu)镸＝2的圖(2)的另一版圖。因?yàn)樵傩钥梢员辉傩灾付ú糠?2所改變，因此版圖的自由度得到提高。
<主要用于解釋實(shí)例添加部分13的操作>
CPU2選擇進(jìn)入到輸入部分1的數(shù)據(jù)。然后，CPU2將所選的數(shù)據(jù)經(jīng)由版圖編輯部分5傳輸給實(shí)例添加部分13。實(shí)例添加部分13添加實(shí)例，同時(shí)實(shí)例添加部分13保持從CPU2傳輸?shù)臄?shù)據(jù)內(nèi)版圖數(shù)據(jù)的元件之間的連接信息。版圖編輯部分5基于版圖數(shù)據(jù)編輯版圖。版圖編輯操作的結(jié)果從輸出部分9輸出。例如，圖4是版圖的結(jié)構(gòu)圖。以反相器版圖為例進(jìn)行解釋時(shí)，在輸入指令從輸入部分1以這樣的方式輸入，使得例如襯底接觸的實(shí)例被添加到反相器時(shí)，實(shí)例添加部分13將在實(shí)例添加之前獲得的電路圖(1)的版圖改變?yōu)閷?shí)例添加之后獲得的電路圖(2)的另一版圖。因?yàn)閷?shí)例可以由實(shí)例添加部分13添加到任意位置，因此襯底接觸和/或監(jiān)控用PAD可以自由地插入，而不依賴(lài)于電路圖。
<主要用于解釋臨時(shí)網(wǎng)絡(luò)名稱(chēng)生成部分14和電路網(wǎng)絡(luò)名稱(chēng)判斷部分15的操作>
CPU2選擇進(jìn)入到輸入部分1的數(shù)據(jù)。然后，CPU2將所選的數(shù)據(jù)經(jīng)由版圖編輯部分5存儲(chǔ)到版圖數(shù)據(jù)庫(kù)6中。在指令從輸入部分1輸入，使得在沒(méi)有電路圖時(shí)形成版圖的情況下，版圖編輯部分5以臨時(shí)網(wǎng)絡(luò)名稱(chēng)形成新的版圖，該名稱(chēng)由臨時(shí)網(wǎng)絡(luò)名稱(chēng)生成部分14添加在形成時(shí)的版圖中。
臨時(shí)網(wǎng)絡(luò)名稱(chēng)生成部分14將臨時(shí)網(wǎng)絡(luò)名稱(chēng)添加到形成時(shí)的版圖中。電路數(shù)據(jù)傳送到電路編輯部分3，然后存儲(chǔ)在電路數(shù)據(jù)庫(kù)4中。在從輸入部分1發(fā)出形成電路圖的指令從輸入部分1輸入的情況下，在電路編輯部分3中形成電路。然后，當(dāng)電路設(shè)計(jì)操作和版圖設(shè)計(jì)操作都完成時(shí)，在電路是否與版圖相符的指令從輸入部分1輸入的情況下，電路網(wǎng)絡(luò)名稱(chēng)判斷部分15判斷和電路以及版圖相關(guān)的名稱(chēng)。接下來(lái)，電路的設(shè)計(jì)結(jié)果，版圖的設(shè)計(jì)結(jié)果以及與電路和版圖均相關(guān)的判斷名稱(chēng)所得的結(jié)果都從輸出部分9輸出。
圖5是用來(lái)解釋在本實(shí)施例中實(shí)現(xiàn)的特征的說(shuō)明圖。即，圖5解釋了在傳統(tǒng)技術(shù)中，如果電路設(shè)計(jì)操作沒(méi)有完成，那么版圖設(shè)計(jì)操作就不能開(kāi)始。相反，根據(jù)本發(fā)明，電路設(shè)計(jì)操作和版圖設(shè)計(jì)操作可以同時(shí)開(kāi)始，最終，進(jìn)行電路和版圖相匹配的驗(yàn)證，從而實(shí)現(xiàn)縮短設(shè)計(jì)周期的效果。圖6是表示以下情況的結(jié)構(gòu)圖。也就是說(shuō)，關(guān)于電路，設(shè)計(jì)操作在電路中開(kāi)始，關(guān)于版圖，設(shè)計(jì)操作在版圖中開(kāi)始；進(jìn)行電路和版圖相匹配的驗(yàn)證。因?yàn)榘鎴D設(shè)計(jì)操作能在電路確定之前開(kāi)始進(jìn)行，所以開(kāi)發(fā)周期得以縮短。
<主要用于解釋網(wǎng)絡(luò)名稱(chēng)調(diào)整部分16的操作>
CPU2選擇進(jìn)入到輸入部分1的數(shù)據(jù)。此時(shí)，電路數(shù)據(jù)傳送到電路編輯部分3，然后存儲(chǔ)到電路數(shù)據(jù)庫(kù)4中。在從輸入部分1發(fā)出形成電路圖的指令的情況下，電路編輯部分3進(jìn)行電路形成操作。版圖數(shù)據(jù)被傳送到版圖編輯部分5，然后存儲(chǔ)在版圖數(shù)據(jù)庫(kù)6中。
在使得電路的網(wǎng)表名稱(chēng)與版圖的網(wǎng)表名稱(chēng)一致的指令從輸入部分1發(fā)出的情況下，另一指令經(jīng)由網(wǎng)絡(luò)名稱(chēng)調(diào)整部分16從電路編輯部分3發(fā)出，網(wǎng)絡(luò)名稱(chēng)調(diào)整部分16對(duì)電路的網(wǎng)表名稱(chēng)和版圖的網(wǎng)表名稱(chēng)進(jìn)行分析，向版圖提供與電路的網(wǎng)表名稱(chēng)一樣的網(wǎng)表名稱(chēng)。此時(shí)，版圖編輯部分5再次將與電路的網(wǎng)表名稱(chēng)相同的網(wǎng)表名稱(chēng)施加于版圖。接下來(lái)，電路的設(shè)計(jì)結(jié)果和版圖的設(shè)計(jì)結(jié)果從輸出部分9輸出。例如，圖7和圖8是半導(dǎo)體設(shè)計(jì)裝置中的結(jié)構(gòu)圖，即，表示如下的例子(1)表示網(wǎng)表名稱(chēng)改變前的版圖；(2)表示網(wǎng)表名稱(chēng)改變后的版圖；并且版圖的網(wǎng)表名稱(chēng)“bb”和“cc”改變?yōu)榫W(wǎng)表名稱(chēng)“b1”和“c1”以適用于電路。因?yàn)殡娐返木W(wǎng)表名稱(chēng)能夠和版圖的網(wǎng)表名稱(chēng)相符，所以調(diào)試操作可以容易地進(jìn)行。
<主要用于解釋相異點(diǎn)判斷部分17的操作>
CPU2選擇進(jìn)入到輸入部分1的數(shù)據(jù)。此時(shí)，電路數(shù)據(jù)傳送到電路編輯部分3，然后存儲(chǔ)到電路數(shù)據(jù)庫(kù)4中。在從輸入部分1發(fā)出形成電路圖的指令的情況下，電路編輯部分3進(jìn)行電路形成操作。版圖數(shù)據(jù)被傳送到版圖編輯部分5，然后存儲(chǔ)在版圖數(shù)據(jù)庫(kù)6中。
在顯示電路和版圖之間相異點(diǎn)的指令從輸入部分1發(fā)出的情況下，連接提取部分8依據(jù)電路編輯部分3提供的信息和版圖編輯部分5提供的信息確認(rèn)電路和版圖之間的連接條件，然后，相異點(diǎn)判斷部分17判斷電路和版圖之間的相異點(diǎn)。接著，電路和版圖之間相異點(diǎn)的結(jié)果被突顯出來(lái)，并將突顯的結(jié)果從輸出部分9輸出。圖9是根據(jù)本實(shí)施例的半導(dǎo)體設(shè)計(jì)裝置中的結(jié)構(gòu)圖，即，表示電路和版圖之間的相異點(diǎn)被突顯的情況。這個(gè)例子突顯出電路的2-輸入或非門(mén)“IG2B”和版圖的2-輸入與非門(mén)“IL2B”不同。因?yàn)殡娐泛桶鎴D之間的相異點(diǎn)被突顯出來(lái)，所以調(diào)試操作可以容易地進(jìn)行。
<主要用于解釋禁止輸入判斷部分18的操作>
CPU2選擇進(jìn)入到輸入部分1的數(shù)據(jù)。此時(shí)，當(dāng)禁止輸入數(shù)據(jù)存儲(chǔ)在禁止輸入中時(shí)，電路數(shù)據(jù)傳送到電路編輯部分3，然后存儲(chǔ)到電路數(shù)據(jù)庫(kù)4中。在從輸入部分1發(fā)出形成電路圖的指令的情況下，電路編輯部分3中進(jìn)行電路形成操作。此時(shí)，禁止輸入判斷部分18判斷輸入項(xiàng)對(duì)應(yīng)于禁止輸入數(shù)據(jù)的情況，并使電路編輯部分3不編輯禁止輸入的項(xiàng)。
版圖數(shù)據(jù)被傳送到版圖編輯部分5，然后存儲(chǔ)在版圖數(shù)據(jù)庫(kù)6中。在從輸入部分1發(fā)出形成版圖的指令的情況下，版圖編輯部分5中進(jìn)行版圖形成操作。此時(shí)，禁止輸入判斷部分18判斷輸入項(xiàng)對(duì)應(yīng)于禁止輸入數(shù)據(jù)的情況，并使版圖編輯部分3不編輯禁止輸入的項(xiàng)。然后，電路的設(shè)計(jì)結(jié)果和版圖的設(shè)計(jì)結(jié)果從輸出部分9輸出。
例如，圖10是根據(jù)本實(shí)施例的半導(dǎo)體設(shè)計(jì)裝置中的結(jié)構(gòu)圖，即表示了禁止輸入文件，該文件限定了單元的輸出引腳被禁止彼此連接，反相器單元的輸出引腳等于“PO”。圖11是結(jié)構(gòu)圖，即，(1)表示禁止輸入被預(yù)先避免的情況；(2)表示禁止輸入被預(yù)先避免之后而獲得的關(guān)于電路和版圖的情況。對(duì)于反相器的輸出結(jié)果，電路中IG1C和IG2C不相連，而版圖中的IL1C和IL2C不相連。因?yàn)榻馆斎肟梢员活A(yù)先避免，所以可以防止錯(cuò)誤的設(shè)計(jì)操作。
<主要用于解釋圖標(biāo)鏈接部分20的操作>
CPU2首先選擇進(jìn)入到輸入部分1的數(shù)據(jù)。此時(shí)，當(dāng)輸入數(shù)據(jù)被選取時(shí)，電路編輯操作和版圖編輯操作開(kāi)始進(jìn)行，圖標(biāo)鏈接部分20被指定。圖標(biāo)鏈接部分20從顯示用數(shù)據(jù)庫(kù)21中獲得用于圖標(biāo)的數(shù)據(jù)。此時(shí)，圖標(biāo)鏈接部分20的狀態(tài)顯示于電路編輯部分3和版圖編輯部分5上。
因?yàn)殡娐穲D數(shù)據(jù)庫(kù)4通過(guò)圖標(biāo)鏈接部分20鏈接到版圖數(shù)據(jù)庫(kù)6，當(dāng)電路編輯部分3和版圖編輯部分5選擇圖標(biāo)鏈接部分20的一項(xiàng)時(shí)，電路編輯部分3和版圖編輯部分5分別獲取所選擇的數(shù)據(jù)。此時(shí)，電路編輯部分3進(jìn)行電路的編輯操作，而版圖編輯部分5進(jìn)行版圖的編輯操作。然后，電路編輯操作的結(jié)果和版圖編輯操作的結(jié)果從輸出部分9輸出。例如，圖12是結(jié)構(gòu)圖，即表示當(dāng)圖標(biāo)屏幕出現(xiàn)在版圖的編輯屏幕上并且在圖標(biāo)屏幕上選擇表示反相器功能的按鈕“B3”時(shí)，反相器的版圖出現(xiàn)在版圖的編輯屏幕上的例子。因?yàn)辄c(diǎn)擊表示功能的圖標(biāo)以生成數(shù)據(jù)，所以改善了設(shè)計(jì)操作期間的識(shí)別特性，從而縮短開(kāi)發(fā)周期。
<主要用于解釋庫(kù)指定部分22的操作>
CPU2首先選擇進(jìn)入到輸入部分1的數(shù)據(jù)。此時(shí)，輸入數(shù)據(jù)被選取，形成庫(kù)的指令傳送到庫(kù)指定部分22。庫(kù)指定部分22以庫(kù)的形式處理電路圖數(shù)據(jù)庫(kù)4的數(shù)據(jù)和版圖數(shù)據(jù)庫(kù)6的數(shù)據(jù)。庫(kù)形成(library-formed)電路數(shù)據(jù)可以用在電路編輯部分3中，庫(kù)形成版圖數(shù)據(jù)可以用在版圖編輯部分5中。
接下來(lái)，由電路編輯部分3形成的電路設(shè)計(jì)結(jié)果以及由版圖編輯部分5形成的版圖設(shè)計(jì)結(jié)果從輸出部分9輸出。例如，圖13是根據(jù)本實(shí)施例的半導(dǎo)體設(shè)計(jì)裝置中的結(jié)構(gòu)圖，即，(1)表示反相器的電路圖；(2)表示以“INV”的名稱(chēng)排布的版圖；(3)表示以“INVR”的名稱(chēng)排布的版圖；(4)表示以“INV2”的名稱(chēng)排布的版圖；(5)表示以“INV2R”的名稱(chēng)排布的版圖，這些都以庫(kù)的形式被處理并且可自由地使用。因?yàn)殛P(guān)于各個(gè)功能的版圖都以庫(kù)的形式進(jìn)行處理，所以相對(duì)于同樣功能的各種形狀都可以容易地生成，從而縮短了設(shè)計(jì)周期。
<主要用于解釋設(shè)計(jì)柵格校正部分23的操作>
CPU2首先選擇進(jìn)入到輸入部分1的數(shù)據(jù)。此時(shí)，輸入數(shù)據(jù)被選取，版圖數(shù)據(jù)被傳送到版圖編輯部分5，然后存儲(chǔ)在版圖數(shù)據(jù)庫(kù)6中。在從輸入部分2發(fā)出形成版圖的指令的情況下，版圖編輯部分5進(jìn)行版圖形成操作。此時(shí)，在版圖編輯部分5中進(jìn)行版圖形成操作，而柵格還未設(shè)定。在從輸入部分1發(fā)出指定柵格的指令的情況下，這一指令提供給設(shè)計(jì)柵格校正部分23。這樣，設(shè)計(jì)柵格校正部分23對(duì)存儲(chǔ)在版圖數(shù)據(jù)庫(kù)6中的版圖數(shù)據(jù)執(zhí)行柵格指定操作。然后從輸出部分9輸出版圖設(shè)計(jì)結(jié)果。
例如，圖14是根據(jù)本實(shí)施例的半導(dǎo)體設(shè)計(jì)裝置的結(jié)構(gòu)圖，其中提出了將柵格設(shè)定到柵格指定文件的定義。在這個(gè)例子中，進(jìn)行如下說(shuō)明。即，柵電極的掩模圖案寬度可以從接觸孔的掩模圖案寬度計(jì)算出來(lái)，而且，通過(guò)柵格確定后表示的公式進(jìn)行柵格的判定。在圖15的結(jié)構(gòu)圖中，(1)表示在柵格確定前反相器的版圖情況，(2)表示在柵格確定后反相器的版圖情況。換句話(huà)說(shuō)，圖15的結(jié)構(gòu)圖表示柵格確定前的WC、WG1、WG2被設(shè)定為柵格確定后的GWC、GWG1、GWG2的情況。因?yàn)樵O(shè)計(jì)柵格可以在后期確定，版圖設(shè)計(jì)操作可以在設(shè)計(jì)規(guī)則確定前開(kāi)始進(jìn)行。
<主要用于解釋功能未定義部分形成部分24的操作>
CPU2首先選擇進(jìn)入到輸入部分1的數(shù)據(jù)。此時(shí)，電路數(shù)據(jù)被傳送到電路編輯部分3，然后存儲(chǔ)在電路數(shù)據(jù)庫(kù)4中。在從輸入部分1發(fā)出形成電路圖的指令的情況下，電路編輯部分3進(jìn)行電路形成操作。版圖數(shù)據(jù)被傳送到版圖編輯部分5，然后存儲(chǔ)在版圖數(shù)據(jù)庫(kù)6中。電路中未定義部分的位置通過(guò)功能未定義部分形成部分24形成為與版圖中的網(wǎng)表無(wú)關(guān)的多邊形數(shù)據(jù)。然后，輸出部分9輸出電路設(shè)計(jì)結(jié)果和版圖設(shè)計(jì)結(jié)果。
例如，圖16是根據(jù)本實(shí)施例的半導(dǎo)體設(shè)計(jì)裝置中的結(jié)構(gòu)圖，即表示電路的未定義部分“IG2D”由與版圖內(nèi)的網(wǎng)表“IL2D”無(wú)關(guān)的多邊形數(shù)據(jù)設(shè)計(jì)的情況。在這個(gè)例子中，電路未定義部分擁有未定義部分引腳位置，并且版圖的多邊形數(shù)據(jù)擁有多邊形數(shù)據(jù)引腳位置，從而保持與其它部分相關(guān)的連接狀態(tài)。因?yàn)檫M(jìn)行相對(duì)于無(wú)網(wǎng)表的多邊形數(shù)據(jù)的連接，因此能夠處理其功能尚未定義的數(shù)據(jù)。
<主要用于解釋單元處理執(zhí)行部分26的操作>
CPU2首先選擇進(jìn)入到輸入部分1的數(shù)據(jù)。此時(shí)，電路數(shù)據(jù)被傳送到電路編輯部分3，然后存儲(chǔ)在電路數(shù)據(jù)庫(kù)4中。在從輸入部分1發(fā)出形成電路圖的指令的情況下，電路編輯部分3進(jìn)行電路形成操作。版圖數(shù)據(jù)被傳送到版圖編輯部分5，然后存儲(chǔ)在版圖數(shù)據(jù)庫(kù)6中。電路中未定義部分的位置通過(guò)功能未定義部分形成部分24形成為與版圖中的網(wǎng)表無(wú)關(guān)的多邊形數(shù)據(jù)。
接下來(lái)，單元處理執(zhí)行部分26執(zhí)行多邊形數(shù)據(jù)的單元處理。此時(shí)，當(dāng)元件信息提取部分25啟用時(shí)，可以選擇性地提取多邊形數(shù)據(jù)，并且可以選擇性地提取網(wǎng)表。經(jīng)過(guò)單元處理的數(shù)據(jù)可以連續(xù)地用于電路編輯部分3和版圖編輯部分5。然后，從輸出部分9輸出電路設(shè)計(jì)結(jié)果和版圖設(shè)計(jì)結(jié)果。例如，圖17是本實(shí)施例中的結(jié)構(gòu)圖，即，表示了當(dāng)電路的未定義部分“IG2E”再次用作IG4E時(shí)，該未定義部分通過(guò)與網(wǎng)表無(wú)關(guān)的多邊形數(shù)據(jù)被設(shè)計(jì)為版圖中的“IL2E”，然后再次用作IL4E的情況。因?yàn)槎噙呅螖?shù)據(jù)被單元處理以再次利用，所以未定義數(shù)據(jù)可被重新利用。
<主要用于解釋相互顯示部分27的操作>
CPU2首先選擇進(jìn)入到輸入部分1的數(shù)據(jù)。此時(shí)，電路數(shù)據(jù)被傳送到電路編輯部分3，然后存儲(chǔ)在電路數(shù)據(jù)庫(kù)4中。在從輸入部分1發(fā)出形成電路圖的指令的情況下，電路編輯部分3進(jìn)行電路形成操作。版圖數(shù)據(jù)被傳送到版圖編輯部分5，然后存儲(chǔ)在版圖數(shù)據(jù)庫(kù)6中。在從輸入部分1發(fā)出形成版圖的指令的情況下，版圖編輯部分5進(jìn)行版圖形成操作。此時(shí)，在輸入部分1發(fā)出選擇性地顯示電路和版圖的指令的情況下，相互顯示部分27選擇性地將電路圖數(shù)據(jù)庫(kù)4的電路和版圖數(shù)據(jù)庫(kù)6的版圖綜合。然后，電路和版圖相混和的顯示狀態(tài)從輸出部分9輸出。
例如，圖18和圖19是根據(jù)本實(shí)施例的半導(dǎo)體設(shè)計(jì)裝置中的結(jié)構(gòu)圖，即，(1)表示在混和顯示前的電路和版圖；(2)表示在混和顯示后的電路和版圖。在這個(gè)例子中，在位于電路中的2-輸入與非門(mén)IG2F混合在版圖顯示中的情況下，顯示2-輸入與非門(mén)的版圖IL2F。而且，在位于版圖中的2-輸入與非門(mén)IL2F混和在電路顯示中的情況下，顯示2-輸入與非門(mén)的電路IG2F。因?yàn)殡娐凤@示和版圖顯示選擇性地混和，所以在進(jìn)行設(shè)計(jì)操作時(shí)電路的識(shí)別特性得到改善，從而避免了錯(cuò)誤的設(shè)計(jì)操作。
<主要用于解釋鎖定指定部分28的操作>
CPU2首先選擇進(jìn)入到輸入部分1的數(shù)據(jù)。此時(shí)，電路數(shù)據(jù)被傳送到電路編輯部分3，然后存儲(chǔ)在電路數(shù)據(jù)庫(kù)4中。在從輸入部分1發(fā)出形成電路圖的指令的情況下，電路編輯部分3進(jìn)行電路形成操作。版圖數(shù)據(jù)被傳送到版圖編輯部分5，然后存儲(chǔ)在版圖數(shù)據(jù)庫(kù)6中。在從輸入部分1發(fā)出形成版圖的指令的情況下，版圖編輯部分5進(jìn)行版圖形成操作。此時(shí)，在從輸入部分1發(fā)出鎖定電路或版圖的指令的情況下，鎖定指定部分28將電路圖數(shù)據(jù)庫(kù)4和版圖數(shù)據(jù)庫(kù)6的主題位置進(jìn)行互鎖。然后，已經(jīng)被鎖定指定部分28鎖定的電路和版圖不能被電路編輯部分3和版圖編輯部分5編輯，直到鎖定指定部分28解除了鎖定狀態(tài)。然后電路的數(shù)據(jù)和版圖的數(shù)據(jù)從輸出部分9輸出。
例如，圖20是根據(jù)本實(shí)施例的半導(dǎo)體設(shè)計(jì)裝置中的結(jié)構(gòu)圖，即，表示當(dāng)位于電路中的2-輸入與非門(mén)IG2G被鎖定時(shí)，版圖中與其對(duì)應(yīng)的IL2G也被鎖定的情況。因?yàn)橹付ǖ膯卧绘i定，可以防止對(duì)未改變單元的錯(cuò)誤校正。
<主要用于解釋注釋輸入部分29的操作>
CPU2首先選擇進(jìn)入到輸入部分1的數(shù)據(jù)。此時(shí)，電路數(shù)據(jù)被傳送到電路編輯部分3，然后存儲(chǔ)在電路數(shù)據(jù)庫(kù)4中。在從輸入部分1發(fā)出形成電路圖的指令的情況下，電路編輯部分3進(jìn)行電路形成操作。版圖數(shù)據(jù)被傳送到版圖編輯部分5，然后存儲(chǔ)在版圖數(shù)據(jù)庫(kù)6中。在從輸入部分1發(fā)出形成版圖的指令的情況下，版圖編輯部分5進(jìn)行版圖形成操作。此時(shí)，在從輸入部分1發(fā)出將注釋輸入到電路或版圖中的指令的情況下，注釋輸入部分29相對(duì)于對(duì)應(yīng)的電路和對(duì)應(yīng)的版圖分別將注釋輸入到電路圖數(shù)據(jù)庫(kù)4的主題部分中和版圖數(shù)據(jù)庫(kù)6的主題部分中。
對(duì)于其中已通過(guò)注釋輸入部分29輸入注釋的電路和版圖，注釋的內(nèi)容可以被電路編輯部分3和版圖編輯部分5共享。然后，電路的數(shù)據(jù)和版圖的數(shù)據(jù)從輸出部分9輸出。例如，圖21是根據(jù)本實(shí)施例的半導(dǎo)體設(shè)計(jì)裝置中的結(jié)構(gòu)圖，即表示當(dāng)長(zhǎng)布線(xiàn)禁令和注釋提供給位于電路中的2-輸入與非門(mén)IG2H的輸入端“b1”時(shí)，所述注釋和長(zhǎng)布線(xiàn)禁令也以互連的方式自動(dòng)提供給2-輸入與非門(mén)IL2H的輸入端“b1”。因?yàn)檩斎肓俗⑨專(zhuān)詮碾娐芬饬x上描述了注意點(diǎn)，這樣就可以避免將電路設(shè)計(jì)者的設(shè)計(jì)思路錯(cuò)誤地傳達(dá)給版圖設(shè)計(jì)者。
<主要用于解釋使用單元選擇部分30的操作>
CPU2首先選擇進(jìn)入到輸入部分1的數(shù)據(jù)。此時(shí)，在從輸入部分1發(fā)出形成版圖的指令的情況下，版圖編輯部分5進(jìn)行版圖形成操作。此時(shí)，當(dāng)要被使用的布線(xiàn)層從輸入部分1被指定時(shí)，使用單元選擇部分30從版圖數(shù)據(jù)庫(kù)6中選擇對(duì)應(yīng)的布線(xiàn)層的版圖數(shù)據(jù)，然后將所選的版圖數(shù)據(jù)傳送到版圖編輯部分5。在版圖編輯部分5中，基于相對(duì)于所要使用的布線(xiàn)層的最佳數(shù)據(jù)，進(jìn)行版圖設(shè)計(jì)操作。然后，版圖數(shù)據(jù)從輸出部分9輸出。
例如，圖22是根據(jù)本實(shí)施例的半導(dǎo)體設(shè)計(jì)裝置中的結(jié)構(gòu)圖。圖中，(1)表示選擇兩層布線(xiàn)層的版圖情況；(2)表示選擇三層布線(xiàn)層的版圖情況。也就是說(shuō)，圖22表示通過(guò)利用所要用的布線(xiàn)層中的最佳單元，電路中的2-輸入或非門(mén)IG1I、2-輸入與非門(mén)IG2I和反相器IG3I能夠以這樣的方式進(jìn)行設(shè)計(jì)，即使得這些結(jié)構(gòu)元件在其中布線(xiàn)層為兩個(gè)布線(xiàn)層的版圖中，可以被設(shè)計(jì)為適用于兩層布線(xiàn)層的IL1I、IL2I和IL3I；也可以被設(shè)計(jì)為適用于三層布線(xiàn)層的IL1J、IL2J和IL3J。因?yàn)閷?duì)每個(gè)布線(xiàn)層，單元被自動(dòng)且單獨(dú)地使用，所以能夠設(shè)計(jì)適合于設(shè)計(jì)的布線(xiàn)層的最佳層。
<主要用于解釋設(shè)計(jì)工藝改變部分31的操作>
CPU2首先選擇進(jìn)入到輸入部分1的數(shù)據(jù)。此時(shí)，版圖數(shù)據(jù)被傳送到版圖編輯部分5，然后存儲(chǔ)在版圖數(shù)據(jù)庫(kù)6中。在從輸入部分1發(fā)出形成版圖的指令的情況下，版圖編輯部分5進(jìn)行版圖形成操作。此時(shí)，在版圖編輯部分5中，在開(kāi)始已定義的工藝條件下進(jìn)行版圖形成操作。
接下來(lái)，在從輸入部分1發(fā)出改變工藝條件的指令的情況下，所述改變指令被送至設(shè)計(jì)工藝改變部分31，由此，設(shè)計(jì)工藝改變部分31相對(duì)于版圖數(shù)據(jù)庫(kù)6的版圖數(shù)據(jù)改變工藝條件。然后，版圖設(shè)計(jì)結(jié)果從輸出部分9輸出。例如，圖23是根據(jù)本實(shí)施例的半導(dǎo)體設(shè)計(jì)裝置中的結(jié)構(gòu)圖，其中在設(shè)計(jì)工藝文件中限定了條件，在設(shè)計(jì)工藝文件下改變晶體管的柵極長(zhǎng)度。在這個(gè)例子中，首先作出這樣的限定。即，在2.0μm工藝的情況下，晶體管的柵極長(zhǎng)度“TRL”等于2μm。而且，還做出了另一限定。即，在改變工藝后的1.0μm工藝的情況下，晶體管的柵極長(zhǎng)度“TRL”等于1μm。
在圖24的結(jié)構(gòu)圖中，這些條件以反相器的版圖來(lái)表示，即，(1)表示2.0μm的工藝條件，(2)表示1.0μm的工藝條件。這個(gè)結(jié)構(gòu)圖表示2.0μm工藝的情況下，晶體管的柵極長(zhǎng)度TRL是2μm，而在1.0μm工藝的情況下，晶體管的長(zhǎng)度TRL變?yōu)?μm。結(jié)果，數(shù)據(jù)可以被轉(zhuǎn)化為用于各種工藝的數(shù)據(jù)，因此，可以相對(duì)于不同的工藝為應(yīng)用而擴(kuò)展。
綜上所述，根據(jù)本實(shí)施例的半導(dǎo)體設(shè)計(jì)裝置，因?yàn)椴捎昧擞糜趶碾娐窋?shù)據(jù)中識(shí)別每種功能子電路的子電路識(shí)別部分10，可以對(duì)于每種功能生成版圖，從而能夠省略結(jié)構(gòu)元件的內(nèi)部排布操作和內(nèi)部布線(xiàn)操作，由此縮短設(shè)計(jì)周期。
因?yàn)椴捎昧擞糜趶碾娐窋?shù)據(jù)中識(shí)別每種功能子電路的子電路識(shí)別部分10，而且提供了用于分離子電路各元件的元件結(jié)構(gòu)的元件結(jié)構(gòu)分離部分11，所以元件結(jié)構(gòu)可以分離，結(jié)構(gòu)元件的內(nèi)部形狀可以容易地改變，從而使設(shè)計(jì)操作的自由度得到了提高。
而且，因?yàn)樘峁┝烁淖冊(cè)傩缘脑傩灾付ú糠?2，因此元件屬性可以改變，結(jié)構(gòu)元件的內(nèi)部形狀能夠容易地改變，從而使設(shè)計(jì)操作的自由度得到了提高。
而且，因?yàn)槭褂昧藢?duì)元件添加實(shí)例的實(shí)例添加部分13，因此，實(shí)例可以添加到元件上，從而使不依賴(lài)于電路圖的插入物如襯底接觸等可添加到任意位置。
而且，因?yàn)樘峁┝嗽谥圃鞎r(shí)用于生成臨時(shí)網(wǎng)表名稱(chēng)的臨時(shí)網(wǎng)絡(luò)名稱(chēng)生成部分14以及用于判斷電路的網(wǎng)表和版圖的網(wǎng)表名稱(chēng)之間相對(duì)關(guān)系的電路名稱(chēng)判斷單元15，因此在電路圖確定之前就可以開(kāi)始進(jìn)行版圖設(shè)計(jì)操作，此后，能夠確定網(wǎng)絡(luò)連接的匹配狀態(tài)，從而使電路和版圖可以同時(shí)設(shè)計(jì)，設(shè)計(jì)周期得以縮短。
而且，因?yàn)閼?yīng)用了使電路的網(wǎng)表名稱(chēng)和版圖的網(wǎng)表名稱(chēng)的自動(dòng)匹配的網(wǎng)絡(luò)名稱(chēng)調(diào)整部分16，因此對(duì)于電路圖的網(wǎng)表和實(shí)例的名稱(chēng)可以自動(dòng)地和對(duì)應(yīng)于版圖的網(wǎng)表和實(shí)例的名稱(chēng)相匹配，從而使調(diào)試操作可以很容易地進(jìn)行。
而且，由于采用了用于判斷電路和版圖之間的相異點(diǎn)并且將相異點(diǎn)突顯出來(lái)的相異點(diǎn)判斷部分17，因此電路和版圖之間的相異點(diǎn)可以被突顯出來(lái)，因此調(diào)試操作可以很容易地進(jìn)行。
而且，因?yàn)樘峁┝擞糜陬A(yù)先避免禁止輸入的禁止輸入判斷部分18，因此禁止輸入可以預(yù)先避免，從而可以避免錯(cuò)誤的設(shè)計(jì)操作。
而且，因?yàn)樘峁┝嗽邳c(diǎn)擊表示功能的圖標(biāo)的情況下能生成相應(yīng)版圖的圖標(biāo)鏈接部分20，因此通過(guò)點(diǎn)擊表示功能的圖標(biāo)，可以生成相關(guān)的版圖，從而使設(shè)計(jì)操作期間的識(shí)別特性得到改善并縮短了開(kāi)發(fā)周期。
而且，由于采用了以庫(kù)的形式形成每種功能版圖的庫(kù)指定部分22，因此能夠以庫(kù)的形式形成每種功能的版圖，從而能夠很容易地生成各種形狀，減少了設(shè)計(jì)步驟的總數(shù)目。
而且，因?yàn)樘峁┝擞糜谛ＵO(shè)計(jì)柵格的設(shè)計(jì)柵格校正部分23，因此設(shè)計(jì)柵格可以在后期確定，從而使設(shè)計(jì)操作可以在設(shè)計(jì)規(guī)則確定之前就開(kāi)始進(jìn)行。
而且，因?yàn)樘峁┝擞糜趯㈦娐分械奈炊x部分與無(wú)網(wǎng)表的多邊形數(shù)據(jù)相連的功能未定義部分形成部分24，因此電路中的未定義部分能夠與無(wú)網(wǎng)表的多邊形數(shù)據(jù)相連，從而能夠處理其能尚未定義的數(shù)據(jù)。
而且，因?yàn)樘峁┝擞糜趩卧幚黼娐分猩形炊x且無(wú)網(wǎng)表的多邊形數(shù)據(jù)的單元處理執(zhí)行部分26，因此多邊形數(shù)據(jù)可以以單元形式處理，從而能夠重新利用其能尚未定義的數(shù)據(jù)。
而且，因?yàn)樘峁┝诉x擇性地混和電路顯示和版圖顯示的相互顯示部分27，因此電路顯示可以和版圖顯示選擇性地混和，從而使設(shè)計(jì)操作期間的電路識(shí)別特性得以改善并且避免了錯(cuò)誤的設(shè)計(jì)操作。
而且，因?yàn)樘峁┝擞糜阪i定指定單元的鎖定指定部分28，因此指定單元可以被鎖定，從而使已被鎖定的單元不能被編輯，由此可以防止對(duì)禁止改變的單元進(jìn)行錯(cuò)誤的校正。
而且，因?yàn)樘峁┝擞糜谳斎胱⑨尩淖⑨屳斎氩糠?9，因此用于電路的注釋輸入可以鏈接到用于版圖的注釋輸入，從而使注釋輸入部分29能夠避免電路設(shè)計(jì)者的意圖錯(cuò)誤地傳達(dá)給版圖設(shè)計(jì)者。
而且，因?yàn)椴捎昧烁鶕?jù)設(shè)計(jì)的布線(xiàn)層以可鑒別的方式自動(dòng)使用單元的使用單元選擇部分30，因此，使用單元選擇部分30能夠以可鑒別的方式自動(dòng)地使用每個(gè)布線(xiàn)層的單元，從而可以相對(duì)于每個(gè)設(shè)計(jì)的布線(xiàn)層選擇最佳的單元。
而且，因?yàn)椴捎昧送ㄟ^(guò)選擇工藝條件自動(dòng)地使所用工藝的設(shè)計(jì)數(shù)據(jù)適應(yīng)于其它設(shè)計(jì)數(shù)據(jù)的設(shè)計(jì)工藝改變部分31，因此數(shù)據(jù)可以被轉(zhuǎn)化為用于不同工藝的數(shù)據(jù)，數(shù)據(jù)可以應(yīng)用/擴(kuò)展到不同的工藝。
應(yīng)理解的是，雖然上述實(shí)施例已示例為用于設(shè)計(jì)半導(dǎo)體電路的設(shè)計(jì)裝置，但本發(fā)明還可以可選地應(yīng)用于設(shè)計(jì)印刷電路板的設(shè)計(jì)裝置。
本發(fā)明可以應(yīng)用于相對(duì)于半導(dǎo)體存儲(chǔ)器電路和半導(dǎo)體模擬電路的版圖設(shè)計(jì)領(lǐng)域。
權(quán)利要求
1.一種半導(dǎo)體設(shè)計(jì)裝置，包括一數(shù)據(jù)處理器，基于從一輸入部分輸入的信息處理數(shù)據(jù)；一電路圖數(shù)據(jù)庫(kù)，存儲(chǔ)電路圖數(shù)據(jù)；一版圖數(shù)據(jù)庫(kù)，存儲(chǔ)版圖數(shù)據(jù)；一電路編輯器，利用所述電路數(shù)據(jù)庫(kù)對(duì)于由所述數(shù)據(jù)處理器處理過(guò)的數(shù)據(jù)執(zhí)行電路編輯操作；一版圖編輯器，其利用所述版圖數(shù)據(jù)對(duì)于所述數(shù)據(jù)處理器處理過(guò)的數(shù)據(jù)執(zhí)行版圖編輯操作；以及一子電路識(shí)別器，其從包含在所述數(shù)據(jù)處理器輸入的數(shù)據(jù)中的電路數(shù)據(jù)中識(shí)別子電路每種功能。
2.如權(quán)利要求1所述的半導(dǎo)體設(shè)計(jì)裝置，還包括一元件結(jié)構(gòu)分離部分，其分離所述子電路每個(gè)元件的元件結(jié)構(gòu)。
3.如權(quán)利要求2所述的半導(dǎo)體設(shè)計(jì)裝置，還包括一元件屬性指定器，改變所述元件的屬性。
4.如權(quán)利要求2所述的半導(dǎo)體設(shè)計(jì)裝置，還包括一實(shí)例添加部分，將實(shí)例添加到所述元件。
5.如權(quán)利要求1所述的半導(dǎo)體設(shè)計(jì)裝置，還包括一臨時(shí)網(wǎng)絡(luò)名稱(chēng)生成器，其在這樣的情況下生成臨時(shí)網(wǎng)表名稱(chēng)，即用于形成沒(méi)有電路圖的版圖的指令從所述輸入部分發(fā)出以后，通過(guò)版圖編輯裝置形成新的版圖并且由電路編輯裝置形成電路；以及一電路網(wǎng)絡(luò)名稱(chēng)判斷部分，判斷所述電路的網(wǎng)表名稱(chēng)和所述版圖的網(wǎng)表名稱(chēng)之間的相對(duì)關(guān)系。
6.如權(quán)利要求1所述的半導(dǎo)體設(shè)計(jì)裝置，還包括一網(wǎng)絡(luò)名稱(chēng)調(diào)整器，其在從所述輸入部分發(fā)出使所述電路和所述版圖的網(wǎng)表名稱(chēng)彼此相符的命令的情況下，產(chǎn)生與版圖的網(wǎng)表名稱(chēng)相符的電路網(wǎng)表名稱(chēng)。
7.如權(quán)利要求1所述的半導(dǎo)體設(shè)計(jì)裝置，還包括一相異點(diǎn)判斷部分，其以這樣的方式操作，即從所述輸入部分發(fā)出用于顯示電路和版圖之間相異點(diǎn)的指令的情況下，所述相異點(diǎn)判斷部分基于所述電路編輯器的電路圖信息和所述版圖編輯器的版圖信息確認(rèn)所述電路和所述版圖之間的連接條件，并判斷所述電路和所述版圖的所述連接條件中的相異點(diǎn)，然后突顯所述判斷的相異點(diǎn)。
8.如權(quán)利要求1所述的半導(dǎo)體設(shè)計(jì)裝置，還包括一禁止輸入判斷部分，其以這樣的方式操作，即當(dāng)所述電路編輯器響應(yīng)從所述輸入部分發(fā)出的形成電路圖的指令而進(jìn)行電路形成操作時(shí)，所述禁止輸入判斷部分判斷禁止輸入，并且在所述電路編輯器中禁止有關(guān)所述禁止輸入項(xiàng)的編輯操作。
9.如權(quán)利要求1所述的半導(dǎo)體設(shè)計(jì)裝置，還包括一圖標(biāo)鏈接部分，其在執(zhí)行電路編輯操作或版圖編輯操作時(shí)，在編輯屏上顯示表示各種元件的功能的圖標(biāo)圖像，生成對(duì)應(yīng)于用戶(hù)在所述圖標(biāo)圖像內(nèi)指定的元件的版圖，并且顯示所生成的版圖。
10.如權(quán)利要求1所述的半導(dǎo)體設(shè)計(jì)裝置，還包括一庫(kù)指定器，其以這樣的方式操作，即在形成指令從所述數(shù)據(jù)處理器發(fā)出的情況下，所述庫(kù)指定器以庫(kù)的形式分別處理所述電路圖數(shù)據(jù)庫(kù)的電路數(shù)據(jù)和所述版圖數(shù)據(jù)庫(kù)的版圖數(shù)據(jù)，經(jīng)庫(kù)處理的電路數(shù)據(jù)用于所述電路編輯器中，經(jīng)庫(kù)處理的版圖數(shù)據(jù)用于所述版圖編輯器中。
11.如權(quán)利要求1所述的半導(dǎo)體設(shè)計(jì)裝置，還包括一設(shè)計(jì)柵格校正器，其以這樣的方式操作，即在用于形成版圖的指令從所述輸入部分發(fā)出并且版圖形成操作通過(guò)所述版圖編輯器執(zhí)行而不設(shè)定柵格、之后用于指定柵格的指令從所述輸入部分發(fā)出的情況下，所述設(shè)計(jì)柵格校正器執(zhí)行用于所述版圖數(shù)據(jù)庫(kù)的所述版圖數(shù)據(jù)的柵格指定。
12.如權(quán)利要求1所述的半導(dǎo)體設(shè)計(jì)裝置，還包括一功能未定義部分形成部分，其將電路內(nèi)部尚未定義的未定義部分形成為與版圖內(nèi)的網(wǎng)表無(wú)關(guān)的多邊形數(shù)據(jù)。
13.如權(quán)利要求12所述的半導(dǎo)體設(shè)計(jì)裝置，還包括一單元處理執(zhí)行器，單元處理所述多邊形數(shù)據(jù)。
14.如權(quán)利要求1所述的半導(dǎo)體設(shè)計(jì)裝置，還包括一相互顯示器，其以這樣的方式操作，即當(dāng)用于形成版圖的指令從所述輸入部分發(fā)出時(shí)，所述版圖在所述版圖編輯器中形成，之后另一用于選擇性地顯示電路和版圖的指令從所述輸入部分發(fā)出，所述相互顯示器選擇性地混和所述電路的顯示和所述版圖的顯示。
15.如權(quán)利要求1所述的半導(dǎo)體設(shè)計(jì)裝置，還包括一鎖定指定器，其以這樣的方式操作，即在用于鎖定電路或者版圖的指令從所述輸入部分發(fā)出的情況下，所述鎖定指定器相對(duì)于相應(yīng)的電路和相應(yīng)的版圖鎖定所述電路圖數(shù)據(jù)庫(kù)的主題位置和所述版圖數(shù)據(jù)庫(kù)的主題位置。
16.如權(quán)利要求1所述的半導(dǎo)體設(shè)計(jì)裝置，還包括一注釋輸入部分，其以這樣的方式操作，即在用于在電路或版圖中輸入注釋的指令從所述輸入部分發(fā)出的情況下，所述注釋輸入部分相對(duì)于相應(yīng)的電路和相應(yīng)的版圖在所述電路圖數(shù)據(jù)庫(kù)的主題位置和所述版圖數(shù)據(jù)庫(kù)的主題位置中輸入注釋。
17.如權(quán)利要求1所述的半導(dǎo)體設(shè)計(jì)裝置，還包括一版圖數(shù)據(jù)庫(kù)，存儲(chǔ)布線(xiàn)層的版圖數(shù)據(jù)；以及一使用單元選擇器，其以這樣的方式操作，即在用于形成版圖的指令從所述輸入部分發(fā)出的情況下，版圖形成操作在所述版圖編輯器中進(jìn)行，之后，另一用于指定所要使用的布線(xiàn)層的指令從所述輸入部分發(fā)出，所述使用單元選擇器從所述版圖數(shù)據(jù)庫(kù)中選擇相應(yīng)的布線(xiàn)層的版圖數(shù)據(jù)，從而把所選擇的版圖數(shù)據(jù)施加到所述版圖編輯器。
18.如權(quán)利要求1所述的半導(dǎo)體設(shè)計(jì)裝置，還包括一設(shè)計(jì)工藝改變部分，其以這樣的方式操作，即在用于形成版圖的指令從所述輸入部分發(fā)出的情況下，版圖形成操作在開(kāi)始已定義的工藝條件下由所述版圖編輯器執(zhí)行，之后，另一用于改變所述工藝條件的指令從所述輸入部分發(fā)出，所述設(shè)計(jì)工藝改變部分相對(duì)于所述版圖數(shù)據(jù)庫(kù)的所述版圖數(shù)據(jù)改變所述工藝條件。
全文摘要
提供了一種半導(dǎo)體設(shè)計(jì)裝置，其能夠有效地執(zhí)行版圖設(shè)計(jì)操作并且同時(shí)進(jìn)行電路設(shè)計(jì)操作和版圖設(shè)計(jì)操作。當(dāng)對(duì)于半導(dǎo)體存儲(chǔ)器電路和半導(dǎo)體模擬電路的版圖設(shè)計(jì)操作以半自動(dòng)設(shè)計(jì)方式手動(dòng)執(zhí)行時(shí)，因?yàn)榘鎴D可以依據(jù)每個(gè)功能生成，所以結(jié)構(gòu)元件的內(nèi)部排布操作和內(nèi)部布線(xiàn)操作都可以省略；而且因?yàn)榻Y(jié)構(gòu)元件能夠被分離，結(jié)構(gòu)元件的內(nèi)部形狀可以容易地改變；因?yàn)樵膶傩钥梢愿淖儯詫?duì)于設(shè)計(jì)操作的自由度得以改善；因?yàn)閷?shí)例可添加到元件上，所以可將如襯底接觸的不依賴(lài)于電路圖的插入物添加到任意位置；另外，因?yàn)樵陔娐穲D確定前開(kāi)始版圖設(shè)計(jì)操作，其后確定網(wǎng)絡(luò)連接的匹配，所以電路設(shè)計(jì)操作和版圖設(shè)計(jì)操作可以同時(shí)進(jìn)行，從而縮短了設(shè)計(jì)周期。
文檔編號(hào)H01L21/82GK1607658SQ20041010052
公開(kāi)日2005年4月20日 申請(qǐng)日期2004年10月10日 優(yōu)先權(quán)日2003年10月10日
發(fā)明者石山裕浩 申請(qǐng)人:松下電器產(chǎn)業(yè)株式會(huì)社