專利名稱：對每個存儲塊具有保護功能的非易失性半導體存儲器件的制作方法
技術領域：
本發(fā)明涉及可電編程的非易失性半導體存儲器件，更詳細地說，涉及帶有能夠保護各存儲塊不被改寫或擦除的保護功能的快擦寫存儲器(又稱閃存)。
背景技術：
快擦寫存儲器通過改變存儲單元晶體管浮置柵的電荷量(擦除/寫入操作)來改變閾值電壓，從而存儲數據。例如，負閾值電壓相當于二進制的1。正閾值電壓相當于二進制的0。
快擦寫存儲器已經發(fā)展為ROM，其中的數據可電改寫。近年來，以NAND快擦寫存儲器為代表的快擦寫存儲器正成為磁存儲介質的替代品。這種存儲器件的例子是數碼相機中用作存儲介質的快擦寫存儲器卡，或手機中作為用戶數據存儲元件的快擦寫存儲器。
隨著信息科技的發(fā)展，如何保證安全性正備受關注。例如，引進使用手機的充值/付費系統(tǒng)時要避免系統(tǒng)中任何基本信息發(fā)生改變。這樣的話，NAND快擦寫存儲器中的部分數據必須避免發(fā)生改變。
在NAND快擦寫存儲器中，對每一頁面(例如，528字節(jié))執(zhí)行讀/寫，對每一個塊(由多個頁面構成)進行擦除。在使用這種NAND快擦寫存儲器的系統(tǒng)(例如，存儲卡)中，通常對每個存儲塊進行文件數據管理。因此，在許多NAND快擦寫存儲器系統(tǒng)中，每個存儲塊中的文件信息在通電后被讀出。在高速緩沖存儲器等中創(chuàng)建文件管理表，之后控制NAND快擦寫存儲器。
另一方面，NOR快擦寫存儲器仍然保持可電編程的數據ROM的位置。一些NOR快擦寫存儲器具有保護每個存儲塊不被寫入或擦除的保護功能。然而，被保護的塊實際上是固定的，NOR快擦寫存儲器作為磁存儲介質的替代品并沒有保護功能。
日本專利申請公開公報特開平10-106275公開了一種鐵電存儲器，能夠對多個塊設置寫入禁止/允許。根據該現有技術，可自由地設置具有寫入保護的ROM部和RAM部，因此可以避免系統(tǒng)失控等導致的設置錯誤。
如上所述，對常規(guī)的非易失性半導體存儲器件提出了各種建議，以確保它們的存儲結構中的安全性。然而對于芯片體積、操作速度、用戶的方便性沒有充分有效的對策，需要進一步的改進。

發(fā)明內容
根據本發(fā)明的一個方面，提供了一種非易失性半導體存儲器件，包含多個由可電編程的非易失性半導體存儲單元構成的存儲塊；由多個存儲塊構成的存儲單元陣列；與外部器件通信的接口；根據輸入到接口的地址和數據寫入命令對被選擇的存儲塊寫入數據的寫入電路，從接口輸入寫入命令時，在被選擇的存儲塊的保護標記具有第一值時寫入電路執(zhí)行寫入命令，而保護標記具有第二值時不執(zhí)行寫入命令；以及根據輸入到接口的地址讀取存儲在被選擇的存儲塊的一部分上的保護標記的讀取電路，被讀取電路讀出的保護標記能夠通過接口輸出到外部器件。
根據本發(fā)明的另一個方面，提供了一種非易失性半導體存儲器件，包含多個由可電編程的非易失性半導體存儲單元構成的存儲塊；由多個存儲塊構成的存儲單元陣列；與外部器件通信的接口；根據輸入到接口的地址和擦除命令對被選擇的存儲塊中的數據進行擦除的擦除電路，從接口輸入擦除命令時，在被選擇的存儲塊中的保護標記具有第一值時擦除電路執(zhí)行擦除命令，而保護標記具有第二值時不執(zhí)行擦除命令；以及根據輸入到接口的地址讀取存儲在被選擇的存儲塊的一部分上的保護標記的讀取電路，被讀取電路讀出的保護標記能夠通過接口輸出到外部器件。
根據本發(fā)明的再一個方面，提供了一種非易失性半導體存儲器件，包含多個由可電編程的非易失性半導體存儲單元構成的存儲塊；由多個存儲塊構成的存儲單元陣列；與外部器件通信的接口；以及根據輸入到接口的地址和數據寫入命令對被選擇的存儲塊寫入數據，并且根據輸入到接口的地址和保護標記寫入命令對被選擇的存儲塊寫入保護標記的寫入電路，在將數據寫入被選擇的塊之前，寫入電路讀取被選擇的塊的保護標記，在保護標記具有第一值時執(zhí)行寫入命令，而保護標記具有第二值時不執(zhí)行寫入命令。
根據本發(fā)明的又一個方面，提供了一種非易失性半導體存儲器件，包含多個由可電編程的非易失性半導體存儲單元構成的存儲塊；由多個存儲塊構成的存儲單元陣列；與外部器件通信的接口；根據輸入到接口的地址和擦除命令對被選擇的存儲塊中的數據進行擦除的擦除電路，在被選擇的塊的數據被擦除之前，擦除電路讀取被選擇的塊的擦除保護標記，在擦除保護標記具有第一值時執(zhí)行擦除命令，而保護標記具有第二值時不執(zhí)行擦除命令；以及根據輸入到接口的地址和擦除保護標記寫入命令對被選擇的存儲塊寫入擦除保護標記的寫入電路。


圖1是示出作為根據本發(fā)明的實施方式的非易失性半導體存儲器件的快擦寫存儲器的結構的框圖；圖2是示出圖1中示出的存儲單元陣列的結構的電路圖；圖3是示出圖2中示出的存儲單元陣列的列方向的結構的剖面圖；圖4A和圖4B是示出圖2中示出的存儲單元陣列的行方向的結構的剖面圖；圖5是示出圖1中示出的列控制電路主要部分的配置的電路圖；圖6是示出根據本發(fā)明的實施方式的快擦寫存儲器的存儲晶體管閾值電壓分布的曲線圖；圖7是示出根據本發(fā)明的實施方式的數據寫入算法的流程圖；圖8是示出根據本發(fā)明的實施方式的寫入保護標記寫入算法的流程圖；圖9是示出根據本發(fā)明的實施方式的擦除保護標記寫入算法的流程圖；圖10是示出根據本發(fā)明的實施方式的數據保護標記寫入算法的流程圖；圖11是示出根據本發(fā)明的實施方式的數據擦除算法的流程圖；圖12是示出圖7中示出的寫入數據時的控制信號波形的時序圖；圖13是示出圖8，9，10中示出的寫入保護標記時的控制信號波形的時序圖；圖14是示出圖11中示出的擦除數據時的控制信號波形的時序圖；圖15是圖14的變形例，示出擦除保護標記時控制信號波形的時序圖；圖16是示出根據本發(fā)明的實施方式的讀出時的控制信號波形的時序圖；圖17是示出寫入根據本發(fā)明的實施方式的保護標記的塊內位置的平面圖；圖18是示出根據本發(fā)明的實施方式的使用了快擦寫存儲器的系統(tǒng)的框圖；圖19是示出根據本發(fā)明的實施方式的對應于圖15的擦除保護標記算法的流程圖。
具體實施例方式
圖1是示出作為根據本發(fā)明的實施方式的非易失性半導體存儲器件的快擦寫存儲器的結構的框圖。示出NAND快擦寫存儲器作為例子，且示出與保護功能相關的主要部分。
通過將快擦寫存儲器單元排列為矩陣構成存儲單元陣列1。列控制電路2被配置為靠近存儲單元陣列1。列控制電路2控制存儲單元陣列1的位線，從而對存儲單元執(zhí)行數據擦除、數據寫入或數據讀取。行控制電路3被配置為選擇存儲單元陣列1的字線，并且向字線施加擦除、寫入或讀取所需的電壓。另外，配置控制存儲單元陣列1的源線的源線控制電路4，以及控制其中形成存儲單元陣列1的p型阱的p阱控制電路5。
數據輸入/輸出緩沖器6通過I/O線連接到外部主機(圖中未示出)，以接收寫入數據、輸出讀出數據，且接收地址數據或命令數據。數據輸入/輸出緩沖器6將接收到的寫入數據發(fā)送到列控制電路2，并且從列控制電路2接收讀出數據。另外，數據輸入/輸出緩沖器6通過狀態(tài)機8將外部的地址數據發(fā)送到列控制電路2或行控制電路3，來選擇存儲單元。并且，數據輸入/輸出緩沖器6將來自主機的命令數據發(fā)送到命令接口7。
在接收來自主機的控制信號時，命令接口7判斷輸入到數據輸入/輸出緩沖器6的數據是否為寫入數據、命令數據、或地址數據。如果該數據是命令數據，那么將其作為接收命令信號傳送到狀態(tài)機8。
狀態(tài)機8管理整個快擦寫存儲器。狀態(tài)機8接收來自主機的命令并且管理讀取、寫入、擦除、以及數據輸入/輸出。
圖2是示出圖1中示出的存儲單元陣列的結構的電路圖。存儲單元陣列1被分割為多個(1024個)存儲塊BLOCK0～BLOCK1023。這些塊是擦除用的最小單元。如以存儲塊BLOCKi為代表示出的，存儲塊BLOCK0～BLOCK1023中的每一個由8512個NAND存儲單元形成。
在本例子中，每一個NAND存儲單元通過串聯四個存儲單元M來構成。NAND存儲單元的一個端子通過連接到選擇柵線SGD的選擇柵S，連接到位線BL(BLe0～BLe4255以及BLo0～BLo4255)。NAND存儲單元的另一個端子通過連接到選擇柵線SGS的選擇柵S，連接到共用源線C-源。每一個存儲單元M的控制柵連接到字線WL(WL0_i～WL3_i)。對于從0開始計數的偶數位線BLe和奇數位線BLo，數據寫入/讀取的執(zhí)行是獨立的。在連接到一個字線WL的8512個存儲單元中，4256個存儲單元連接到偶數位線BLe，對它們的數據寫入/讀取是同時執(zhí)行的。各存儲1位數據的4256個存儲單元的數據構成稱為頁面(page)的單元。類似地，4256個連接到奇數位線BLo的存儲單元構成另一頁面。對該頁面中的存儲單元的數據寫入/讀取是同時執(zhí)行的。一個頁面中的4256個存儲單元具有532字節(jié)的存儲容量。1個字節(jié)的區(qū)域(第529字節(jié)區(qū)域)存儲寫入保護標記。另一個1個字節(jié)的區(qū)域(第530字節(jié)區(qū)域)存儲擦除保護標記。在這個例子中，2個字節(jié)的空閑區(qū)域用來保證替換有缺陷的列。這樣，邏輯頁面的長度是528字節(jié)。
圖3是示出存儲單元陣列1的列方向的結構的剖面圖。n型阱10在p型襯底9中形成。p型阱11在n型阱10中形成。每一個存儲單元M由從n型擴散層12形成的源和漏、浮置柵FG、和用作字線WL的控制柵CG構成。選擇柵S由從n型擴散層12構成的源和漏、以及具有用作柵的雙重結構的選擇柵線SGD(SGD_0，SGD_1，……)和SGS(SGS_0，……)構成。字線WL以及選擇柵線SGD和SGS連接到行控制電路3并且受其控制。
NAND存儲單元的一個端子通過第一接觸孔CB連接到第一金屬互連層M0，之后通過第二接觸孔V1連接到用作位線BL的第二金屬互連層M1。位線BL連接到列控制電路2。NAND存儲單元的另一個端子通過第一接觸孔CB連接到用作共用源線C-源的第一金屬互連層M0。共用源線C-源連接到源線控制電路4。
n型阱10和p型阱11設置為相同電位并且通過阱線C-p-阱連接到p阱控制電路5。
圖4A和圖4B是示出存儲單元陣列1的行方向結構的剖面圖。圖4A示出對應存儲單元M的剖面。圖4B示出對應選擇柵S的剖面。存儲單元M被元件隔離結構STI分隔開。浮置柵FG隔著隧道氧化膜14在溝道區(qū)上形成。字線WL(控制柵CG)隔著ONO膜15在浮置柵FG上形成。
如圖4B所示，選擇柵線SG具有雙重結構。上、下的選擇柵線SG連接到存儲單元陣列1的終端或者每個預定數目的位線。
圖5是示出圖1中示出的電路中的列控制電路2的主要部分的配置的電路圖。每兩條位線，即，具有相同列號的偶數位線BLe和奇數位線BLo(例如BLe5和BLo5)，配置一個數據存儲電路16。一條位線選擇性地連接到數據存儲電路16，為了數據寫入或讀取而被控制。在信號EVENBL變?yōu)楦唠娖讲⑶倚盘朞DDBL變?yōu)榈碗娖綍r，偶數位線BLe被選擇，通過NMOS晶體管Qn1連接到數據存儲電路16。在信號EVENBL變低并且ODDBL變高時，奇數位線BLo被選擇，通過NMOS晶體管Qn2連接到數據存儲電路16。信號EVENBL對所有偶數位線BLe是共用的。信號ODDBL對所有奇數位線BLo是共用的。未被選擇的位線BL被另一個電路控制(圖中未示出)。
數據存儲電路16包括二進制數據存儲部DS。數據存儲部DS通過數據輸入/輸出線(I/O線)連接到數據輸入/輸出緩沖器6，從而存儲從外部器件輸入的寫入數據或要輸出到外部器件的讀出數據。數據存儲部DS還存儲了在寫入之后對存儲單元M的閾值電壓進行確認(寫入校驗)時的檢測結果。
圖6是示出根據本實施方式的快擦寫存儲器存儲單元M的數據和閾值電壓之間的關系的曲線圖。
擦除之后，存儲單元M中的數據為“1”。在對存儲單元M的寫入數據為0時，通過寫入使“1”的狀態(tài)變?yōu)椤?”狀態(tài)。在寫入數據“1”時，“1”的狀態(tài)保持不變。在閾值電壓是0V或更小時，在讀取模式中數據被認為是“1”。在閾值電壓大于0V時，在讀取模式中數據被認為是“0”。
表1列出了在擦除、寫入、讀取以及寫入校驗模式中的各部分的電壓。這個例子中，在寫入及讀取模式中字線WL1和偶數位線BLe被選擇。
表1 P型阱11設置為20V～21V的擦除電壓Vera，并且被選擇的塊的所有字線WL0設置為0V。由于從存儲單元M的浮置柵FG放出電子，閾值電壓變?yōu)樨撾妷?，從而設置“1”狀態(tài)。未被選擇的塊的字線和位線BL設置為浮置狀態(tài)，由于與p型阱11的電容耦合而具有接近Vera的值。
通過對被選擇的字線WL1施加12V～20V的寫入電壓Vpgm來執(zhí)行寫入。在被選擇的位線BLe設置為0V時，電子注入到浮置柵FG，閾值電壓升高(寫入“0”)。為了禁止閾值電壓的升高，位線BLe設置為電源電壓Vdd(～3V)(禁止寫入、寫入“1”)。
通過對被選擇的字線WL1施加0V的讀取電壓來執(zhí)行讀取。在存儲單元M的閾值電壓等于或低于讀取電壓時，位線BLe和共用源線C-源設置為導通狀態(tài)，位線BLe的的電位變?yōu)橄鄬^低的低電平L(讀取“1”)。在存儲單元M的閾值電壓高于讀取電壓時，位線BLe和共用源線C-源設置為非導通狀態(tài)，位線BLe的電位變?yōu)橄鄬^高的高電平H(讀取“0”)。
“0”狀態(tài)的閾值電壓設置為0.4V或更高以確保相對讀取電壓0V有0.4V的讀取容限。因此，為了寫入數據“0”，要執(zhí)行寫入校驗。在檢測到存儲單元M的閾值電壓達到0.4V時，寫入被禁止，閾值電壓被控制。
寫入校驗通過對被選擇的字線WL1施加0.4V的校驗電壓來執(zhí)行。在存儲單元M的閾值電壓等于或低于校驗電壓時，位線BLe和共用源線C-源設置為導通狀態(tài)，位線BLe的電位變?yōu)橄鄬^低的低電平L。在存儲單元M的閾值電壓高于校驗電壓時，位線BLe和共用源線C-源設置為非導通狀態(tài)，位線BLe的電位變?yōu)橄鄬^高的高電平H。
圖7示出對連接到字線WL的存儲晶體管M的數據寫入算法。
首先，接收來自主機的數據輸入命令并設置在狀態(tài)機8中(S1)。接收來自主機的地址數據，并且在狀態(tài)機8中設置用來選擇寫入頁面的地址(S2)。這時，數據存儲部DS的寫入數據的所有532個字節(jié)均復位為“1”。對應于一個頁面(528字節(jié))的寫入數據被接收，并且對應于每個數據存儲部DS的寫入數據被設置(S3)。接收主機發(fā)出的寫入命令并在狀態(tài)機8中設置(S4)。在設置寫入命令時，步驟S5至S16在內部被狀態(tài)機8自動啟動。
被選擇的塊中的要被寫入寫入保護標記的頁面被讀出(有時該頁面和為寫入而被選擇的頁面并不相同)。對應于一個字節(jié)的寫入保護標記被讀出(S5)。接下來判斷寫入保護標記是否被設置(S6)。如果存儲單元M中對應于一個字節(jié)的所有數據都為“0”，則判斷寫入保護標記已被設置。這種情況下，步驟S8至S16不被執(zhí)行。寫入命令不被執(zhí)行。寫入狀態(tài)設置為“失敗”，處理結束(S7)。如果存儲單元M中對應于一個字節(jié)的所有數據都為“1”，則判斷沒有設置寫入保護標記。這種情況下，執(zhí)行步驟S8至S16。在對應于一個字節(jié)的寫入保護標記既包括“1”又包括“0”時，在存在四個或更多“0”位時判斷寫入保護標記被設置。用這種方法，在寫入保護標記數據中產生的錯誤根據多數理論(又稱“多數裁決理論”)被糾正過來。
在沒有設置寫入保護標記時，執(zhí)行步驟S8至S16。寫入電壓Vpgm的初始值設置為12V。寫入計數器PC設置為0(S8)。在數據存儲部DS中的數據為“0”時，寫入控制電壓，例如，位線BL上的電壓設置為0V。在數據存儲部DS中的數據為“1”時，因為寫入被禁止，寫入控制電壓，例如，位線BL上的電壓設置為Vdd(S9)。執(zhí)行寫入步驟，以通過使用設置的寫入電壓Vpgm和寫入控制電壓，對一個頁面的存儲單元施加寫入脈沖(S10)。
啟動寫入校驗(S11)。與一個頁面的一些存儲晶體管中檢測結果顯示“通過”的存儲晶體管對應的數據存儲部DS中的數據，由“0”變?yōu)椤?”。數據存儲部DS的數據為“1”的存儲晶體管仍保持“1”。檢測是否所有數據存儲部DS中的數據均為“1”(S12)。步驟S12中如果為“是”，則寫入狀態(tài)判斷為“通過”，處理結束(S13)。否則，判斷寫入狀態(tài)不是“通過”。檢查寫入計數器PC(S14)。如果寫入計數器PC的值為11或更大，判斷寫入沒有正常執(zhí)行。寫入狀態(tài)設置為“失敗”，寫入結束(S15)。如果寫入計數器PC的值小于11，該值加一。另外，寫入電壓Vpgm的設置值增加0.8V(S16)。步驟S9及之后的寫入步驟S10再次被執(zhí)行。
圖8示出將寫入保護標記寫入被選擇的塊的算法。
首先，接收來自主機的寫入保護命令，并且設置在狀態(tài)機8中(S1)。接收來自主機的數據輸入命令并設置在狀態(tài)機8中(S2)。接收來自主機的地址數據，并且在狀態(tài)機8中設置用來選擇寫入頁面的地址(S3)。這時，數據存儲部DS的寫入數據的所有532個字節(jié)均復位為“1”。由于寫入保護標記寫入到被選擇的塊的第一頁面，該地址為被選擇的塊第一頁面的地址。可以忽略接收的頁面地址，頁面地址可以根據寫入保護命令在內部自動生成。這種情況下，寫入保護標記被寫入到由內部產生的頁面地址選擇的頁面中。
主機發(fā)出的寫入命令被接收，并且在狀態(tài)機8中設置(S4)。在寫入命令設置時，步驟S8至S17在內部被狀態(tài)機8自動啟動。
首先，在第529字節(jié)區(qū)域的8個數據存儲部DS中設置00h(等于二進制的00000000)(S17)。從而，00h數據僅寫入第529字節(jié)區(qū)域。
接著，執(zhí)行步驟S8至S16。寫入電壓Vpgm的初始值設置為12V。寫入計數器PC設置為0(S8)。在數據存儲部DS中的數據為“0”時，寫入控制電壓，例如，位線BL上的電壓設置為0V。在數據存儲部DS中的數據為“1”時，因為寫入被禁止，寫入控制電壓，例如，位線BL上的電壓設置為Vdd(S9)。執(zhí)行寫入步驟，以通過使用設置的寫入電壓Vpgm和寫入控制電壓，對一個頁面的存儲單元施加寫入脈沖(S10)。
啟動寫入校驗(S11)。與一個頁面的一些存儲晶體管中檢測結果表示“通過”的存儲晶體管對應的數據存儲部DS中的數據，由“0”變?yōu)椤?”。數據存儲部DS的數據為“1”的存儲晶體管仍保持“1”。檢測是否所有數據存儲部DS中的數據均為“1”(S12)。步驟S12中如果為“是”，則寫入狀態(tài)判斷為“通過”，處理結束(S13)。否則，判斷寫入狀態(tài)不是“通過”。檢查寫入計數器PC(S14)。如果寫入計數器PC的值為11或更大，判斷寫入沒有正常執(zhí)行。寫入狀態(tài)設置為“失敗”，寫入結束(S15)。如果寫入計數器PC的值小于11，該值加一。另外，寫入電壓Vpgm的設置值增加0.8V(S16)。步驟S9及之后的寫入步驟S10再次被執(zhí)行。
圖9示出將擦除保護標記寫入被選擇的塊的算法。
首先，接收來自主機的擦除保護命令，并且設置在狀態(tài)機8中(S1)。接收來自主機的數據輸入命令并設置在狀態(tài)機8中(S2)。接收來自主機的地址數據，并且在狀態(tài)機8中設置用來選擇寫入頁面的地址(S3)。這時，數據存儲部DS的寫入數據的所有532個字節(jié)均復位為“1”。由于擦除保護標記寫入到被選擇的塊的第一頁面，該地址為被選擇的塊第一頁面的地址?？梢院雎越邮盏捻撁娴刂罚撁娴刂房梢愿鶕脸Ｗo命令在內部自動生成。這種情況下，擦除保護標記被寫入到由內部產生的頁面地址選擇的頁面中。
主機發(fā)出的寫入命令被接收，并且設置在狀態(tài)機8中(S4)。在寫入命令被設置時，步驟S8至S17在內部被狀態(tài)機8自動啟動。
首先，在第530字節(jié)區(qū)域的8個數據存儲部DS中設置00h(等于二進制的00000000)(S17)。從而，00h數據僅寫入第530字節(jié)區(qū)域。
接著，執(zhí)行步驟S8至S16。寫入電壓Vpgm的初始值設置為12V。寫入計數器PC設置為0(S8)。在數據存儲部DS中的數據為“0”時，寫入控制電壓，例如，位線BL上的電壓設置為0V。在數據存儲部DS中的數據為“1”時，因為寫入被禁止，寫入控制電壓，例如，位線BL上的電壓設置為Vdd(S9)。執(zhí)行寫入步驟，以通過使用設置的寫入電壓Vpgm和寫入控制電壓，對一個頁面的存儲單元施加寫入脈沖(S10)。
啟動寫入校驗(S11)。與一個頁面的一些存儲晶體管中檢測結果表示“通過”的存儲晶體管對應的數據存儲部DS中的數據，由“0”變?yōu)椤?”。數據存儲部DS的數據為“1”的存儲晶體管仍保持“1”。檢測是否所有數據存儲部DS中的數據均為“1”(S12)。步驟S12中如果為“是”，則寫入狀態(tài)判斷為“通過”，處理結束(S13)。否則，判斷寫入狀態(tài)不是“通過”。檢查寫入計數器PC(S14)。如果寫入計數器PC的值為11或更大，判斷寫入沒有正常執(zhí)行。寫入狀態(tài)設置為“失敗”，寫入結束(S15)。如果寫入計數器PC的值小于11，該值加一。另外，寫入電壓Vpgm的設置值增加0.8V(S16)。再次執(zhí)行步驟S9及之后的寫入步驟S10。
圖10示出將數據保護標記寫入被選擇的塊的算法。“設置數據保護標記”在此意味著設置以上所描述的寫入保護標記和擦除保護標記。
首先，接收來自主機的數據保護命令，并且設置在狀態(tài)機8中(S1)。接收來自主機的數據輸入命令并設置在狀態(tài)機8中(S2)。接收來自主機的地址數據，并且在狀態(tài)機8中設置用來選擇寫入頁面的地址(S3)。這時，數據存儲部DS的寫入數據的所有532個字節(jié)均復位為“1”。由于數據保護標記寫入到被選擇的塊的第一頁面，該地址為被選擇的塊第一頁面的地址?？梢院雎越邮盏捻撁娴刂?，頁面地址可以根據數據保護命令在內部自動生成。這種情況下，數據保護標記被寫入到由內部產生的頁面地址選擇的頁面中。
主機發(fā)出的寫入命令被接收，并且設置在狀態(tài)機8中(S4)。在寫入命令被設置時，步驟S8至S17在內部被狀態(tài)機8自動啟動。
首先，在第529字節(jié)區(qū)域和第530字節(jié)區(qū)域的16個數據存儲部DS中分別設置00h(S17)。從而，00h數據僅寫入第529字節(jié)區(qū)域和第530字節(jié)區(qū)域。
接著，執(zhí)行步驟S8至S16。寫入電壓Vpgm的初始值設置為12V。寫入計數器PC設置為0(S8)。在數據存儲部DS中的數據為“0”時，寫入控制電壓，例如，位線BL上的電壓設置為0V。在數據存儲部DS中的數據為“1”時，因為寫入被禁止，寫入控制電壓，例如，位線BL上的電壓設置為Vdd(S9)。執(zhí)行寫入步驟，以通過使用設置的寫入電壓Vpgm和寫入控制電壓，對一個頁面的存儲單元施加寫入脈沖(S10)。
啟動寫入校驗(S11)。與一個頁面的一些存儲晶體管中檢測結果表示“通過”的存儲晶體管對應的數據存儲部DS中的數據，由“0”變?yōu)椤?”。數據存儲部DS的數據為“1”的存儲晶體管仍保持“1”。檢測是否所有數據存儲部DS中的數據均為“1”(S12)。步驟S12中如果為“是”，則寫入狀態(tài)判斷為“通過”，處理結束(S13)。否則，判斷寫入狀態(tài)不是“通過”。檢查寫入計數器PC(S14)。如果寫入計數器PC的值為11或更大，判斷寫入沒有正常執(zhí)行。寫入狀態(tài)設置為“失敗”，寫入結束(S15)。如果寫入計數器PC的值小于11，該值加一。另外，寫入電壓Vpgm的設置值增加0.8V(S16)。再次執(zhí)行步驟S9及之后的寫入步驟S10。
圖11示出對給定存儲塊的存儲晶體管M進行數據擦除的算法。
首先，接收來自主機的擦除地址輸入命令，并且設置在狀態(tài)機8中(S1)。接收來自主機的地址數據，并在狀態(tài)機8中設置用來選擇擦除塊的地址(S2)。在設置擦除命令時(S3)，步驟S4至S15在內部被狀態(tài)機8自動啟動。
被選擇的塊中的要寫入擦除保護標記的頁面被讀出。對應于一個字節(jié)的擦除保護標記被讀出(S4)。接下來判斷擦除保護標記是否被設置(S5)。如果存儲單元M中對應于一個字節(jié)的所有數據都為“0”，則判斷擦除保護標記已被設置。這種情況下，步驟S7至S15不被執(zhí)行。擦除命令不被執(zhí)行。擦除狀態(tài)設置為“失敗”，處理結束(S6)。如果存儲單元M中對應于一個字節(jié)的所有數據都為“1”，則判斷沒有設置擦除保護標記。這種情況下，執(zhí)行步驟S7至S15。在對應于一個字節(jié)的擦除保護標記既包括“1”又包括“0”時，在存在四個或更多“0”位時判斷擦除保護標記被設置。用這種方法，在擦除保護標記數據中產生的錯誤根據多數理論被糾正過來。
在沒有設置擦除保護標記時，執(zhí)行步驟S7至S15。
擦除電壓Vera的初始值設置為20V。擦除計數器EC設置為0(S7)。執(zhí)行擦除步驟，以通過使用設置的擦除電壓Vera和寫入控制電壓，對一個塊的存儲單元施加擦除脈沖(S8)。。
啟動擦除校驗(S9)，以檢查一個塊中的所有存儲晶體管是否都被擦除。如果所有數據均被擦除，在步驟S10中檢查寫入保護。如果在擦除前設置了寫入保護標記，則它被回寫(write back)(S11)。擦除狀態(tài)判斷為“通過”，處理結束(S12)。
如果一個塊中的存儲晶體管沒有全部被擦除，那么判斷擦除狀態(tài)為不“通過”。檢查擦除計數器EC(S13)。如果擦除計數器EC的值為3或更大，那么判斷擦除沒有被正常執(zhí)行。擦除狀態(tài)設置為“失敗”，擦除結束(S14)。如果擦除計數器EC的值小于3，該值加一。另外，擦除電壓Vera的設置值增加0.5V(S15)。擦除步驟S8再次被執(zhí)行。
圖12示出對應于圖7的數據寫入時接口部的輸入/輸出波形。信號ALE、CLE、WEn、REn、以及R/B連接到命令接口7。數據輸入/輸出信號IOs具有8位寬度，并且連接到數據輸入/輸出緩沖器6。
首先，數據輸入命令80h輸入到數據輸入/輸出緩沖器6。這時，數據在信號WEn的上升沿被接收，因為信號CLE為H，被認為是命令數據。接著，信號ALE變?yōu)楦唠娖?。用來選擇寫入頁面的地址數據在信號WEn的上升沿被接收。隨后，對應于一個頁面的寫入數據被接收。在寫入命令10h輸入時，圖7所示的步驟S5至S16自動執(zhí)行。這時，命令接口7將準備就緒信號R/B設置為低，以通知外部器件，用于寫入的處理在內部執(zhí)行。
寫入結束之后，在輸入狀態(tài)讀取命令70h時，外部主機可以讀取寫入狀態(tài)。在信號REn的下降沿啟動該處理，從而寫入狀態(tài)輸出到數據輸入/輸出信號IOs上。命令FFh為復位信號，它將本實施方式中的快擦寫存儲器初始化。寫入操作之后，并不需要總是輸入這個命令。
圖13示出對應于圖7的保護標記寫入時接口部的輸入/輸出波形。
首先，輸入保護命令4xh(x＝1，2，3)。寫入保護標記為41h，擦除保護標記為42h，數據保護命令為43h。接下來，輸入數據輸入命令80h。接收用來選擇需被保護塊的地址數據。隨后，在輸入寫入命令10h時，圖8、9或10中所示的步驟S8至S17自動執(zhí)行。這時，命令接口7將準備就緒信號R/B設置為低，以通知外部器件，用于保護標記寫入的處理在內部執(zhí)行。
寫入結束之后，在輸入狀態(tài)讀取命令70h時，外部主機可以讀取寫入狀態(tài)。在信號REn的下降沿啟動該處理，從而將寫入狀態(tài)輸出到數據輸入/輸出信號IOs上。命令FFh為復位信號，它將本實施方式中的快擦寫存儲器初始化。保護標記寫入操作之后，并不需要總是輸入這個命令。
圖14示出對應于圖11的數據擦除時接口部的輸入/輸出波形。
首先，輸入地址輸入命令60h。接收用來選擇需被擦除的塊的地址數據。隨后，在輸入寫入命令D0h時，圖11中所示的步驟S4至S13自動執(zhí)行。這時，命令接口7將準備就緒信號R/B設置為低，以通知外部器件，用于擦除的處理在內部執(zhí)行。
擦除結束之后，在輸入狀態(tài)讀取命令70h時，外部主機可以讀取擦除狀態(tài)。在信號REn的下降沿啟動該處理，從而將擦除狀態(tài)輸出到數據輸入/輸出信號IOs上。命令FFh為復位命令，它將本實施方式中的快擦寫存儲器初始化。擦除操作之后，并不需要總是輸入這個命令。
圖15是圖14的變形例，示出數據擦除時接口部的輸入/輸出波形。圖15示出擦除寫入保護和擦除保護標記的功能。
首先，輸入保護標記擦除命令2Dh。輸入地址輸入命令60h。接收用來選擇需被擦除的塊的地址數據。隨后，在輸入寫入命令D0h時，圖11中所示的步驟S4至S15自動執(zhí)行。輸入擦除命令D0h后，步驟S4至S6被省略，從而處理跳到步驟S7。根據判斷，處理從步驟S9直接前進到步驟S12或S13。圖19是沒有步驟S4、S5、S6、S10和S11的算法。
命令接口7將準備就緒信號R/B設置為低，以通知外部器件，用于擦除的處理在內部執(zhí)行。擦除結束之后，在輸入狀態(tài)讀取命令70h時，外部主機可以讀取擦除狀態(tài)。在信號REn的下降沿啟動該處理，從而將擦除狀態(tài)輸出到數據輸入/輸出信號IOs上。命令FFh為復位命令，它將本實施方式中的快擦寫存儲器初始化。擦除操作之后，并不需要總是輸入這個命令。
圖16示出用來說明數據讀取和保護標記讀取的接口部的輸入/輸出波形。
接收要被選擇的頁面的地址數據。之后，命令接口7將準備就緒信號R/B設置為低。這段時間內，被選擇的頁面的數據一并被自動讀出到數據存儲電路DS并暫時被存儲。如果被選擇的頁面的第529字節(jié)和第530字節(jié)區(qū)域是保護標記存儲區(qū)域，根據多數理論對每個保護標記執(zhí)行錯誤糾正。
通過觸發(fā)信號REn，外部主機可以接收從數據存儲電路DS讀出的數據。如果被選擇的頁面的第529字節(jié)和第530字節(jié)區(qū)域是保護標記存儲區(qū)域，通過輸入保護狀態(tài)讀取命令74h，外部主機能夠知道保護標記是否被設置。例如，在8位數據輸入/輸出信號IOs的信號名稱定義為IO0，IO1，IO2，IO3，IO4，IO5，IO6和IO7時，每一個狀態(tài)用以下方式表達。
(1)在只有寫入保護標記被設置時IO0，IO1，IO2，IO3，IO4，IO5，IO6，IO7＝10000000(2)在只有擦除保護標記被設置時IO0，IO1，IO2，IO3，IO4，IO5，IO6，IO7＝01000000(3)在寫入保護標記和擦除保護標記均被設置時IO0，IO1，IO2，IO3，IO4，IO5，IO6，IO7＝11000000用這種方法，外部主機可以檢測設有保護標記的塊。
圖17示出每個塊中的存儲保護標記的邏輯位置。每個塊由8個頁面構成。保護標記分別存儲在第一頁面page0的第529字節(jié)和第530字節(jié)區(qū)域。該頁面并不一定總是第一頁面。也可以使用最后一個頁面page7或頁面page3。
圖18示出根據本實施方式的使用了快擦寫存儲器102的存儲系統(tǒng)的例子。控制系統(tǒng)101控制多個快擦寫存儲器102(102_1至102_4)?？刂葡到y(tǒng)101可以是某種類型的半導體芯片也可以是某種類型的軟件驅動器。通電后，控制系統(tǒng)101讀出每個快擦寫存儲器102的每個塊的保護標記。信息存儲在控制系統(tǒng)101中的高速緩沖存儲器103中?？刂葡到y(tǒng)101使用高速緩沖存儲器103中的保護標記信息，通過信息輸入/輸出路徑104控制快擦寫存儲器102。
例如，存儲系統(tǒng)中用戶的個人信息存儲在快擦寫存儲器102_1中。用戶命令存儲系統(tǒng)不要改變信息?？刂葡到y(tǒng)101在存儲有個人信息的快擦寫存儲器102_1的塊中設置寫入保護或擦除保護標記。在系統(tǒng)再次通電時，控制系統(tǒng)讀出標記，以檢測禁止寫入或禁止擦除的塊。使用余下的塊操作存儲系統(tǒng)。存儲系統(tǒng)可以使用保護標記擦除命令2Dh來初始化。
根據本發(fā)明的實施方式的非易失性半導體存儲器件包含多個由可電編程的非易失性半導體存儲單元(M)構成的存儲塊(BLOCK)，由多個存儲塊構成的存儲單元陣列(1)，與外部器件通信的接口(6，7)，根據輸入到接口的地址和數據寫入命令，對被選擇的存儲塊寫入數據的寫入電路(2，3，4，5，8)，根據輸入到接口的地址讀出存儲在被選擇的存儲塊的一部分的保護標記的讀取電路(2，3，4，5，8)。由讀取電路讀出的保護標記能夠通過接口輸出到外部器件。在從接口輸入寫入命令時，在被選擇的存儲塊中的保護標記具有第一值時寫入電路執(zhí)行寫入命令，而保護標記具有第二值時不執(zhí)行寫入命令。
本發(fā)明的優(yōu)選實施方式如下。
(1)保護標記存儲在每個存儲塊的多個存儲單元中，在讀取保護標記時，根據多數理論執(zhí)行錯誤糾正。
(2)寫入電路根據輸入到接口的地址和保護標記寫入命令對被選擇的存儲塊的一部分寫入保護標記。
根據本發(fā)明的實施方式的非易失性半導體存儲器件包含多個由可電編程的非易失性半導體存儲單元(M)構成的存儲塊(BLOCK)，由多個存儲塊構成的存儲單元陣列(1)，與外部器件通信的接口(6，7)，根據輸入到接口的地址和擦除命令對被選擇的存儲塊中的數據進行擦除的擦除電路(2，3，4，5，8)，以及根據輸入到接口的地址讀取存儲在被選擇的存儲塊的一部分的保護標記的讀取電路(2，3，4，5，8)。被讀取電路讀出的保護標記能夠通過接口輸出到外部器件。從接口輸入擦除命令時，在被選擇的存儲塊中的保護標記具有第一值時擦除電路執(zhí)行擦除命令，而保護標記具有第二值時不執(zhí)行擦除命令。
本發(fā)明的優(yōu)選實施方式如下。
(1)保護標記存儲在每個存儲塊的多個存儲單元中，在讀取保護標記時，根據多數理論執(zhí)行錯誤糾正。
(2)該器件還包含根據輸入到接口的地址和保護標記寫入命令，對被選擇的存儲塊的一部分寫入保護標記的寫入電路。
根據本發(fā)明的實施方式的非易失性半導體存儲器件包含多個由可電編程的非易失性半導體存儲單元(M)構成的存儲塊(BLOCK)，由多個存儲塊構成的存儲單元陣列(1)，與外部器件通信的接口(6，7)，根據輸入到接口的地址和數據寫入命令對被選擇的存儲塊寫入數據，并且根據輸入到接口的地址和保護標記寫入命令對被選擇的存儲塊寫入保護標記的寫入電路(2，3，4，5，8)。在數據寫入被選擇的塊之前，寫入電路讀取被選擇的塊的保護標記，在保護標記具有第一值時寫入電路執(zhí)行寫入命令，而保護標記具有第二值時不執(zhí)行寫入命令。
本發(fā)明的優(yōu)選實施方式如下。
(1)保護標記存儲在每個存儲塊的多個存儲單元中，在讀取保護標記時，根據多數理論執(zhí)行錯誤糾正。
根據本發(fā)明的實施方式的非易失性半導體存儲器件包含多個由可電編程的非易失性半導體存儲單元(M)構成的存儲塊(BLOCK)，由多個存儲塊構成的存儲單元陣列(1)，與外部器件通信的接口(6，7)，根據輸入到接口的地址和擦除命令對被選擇的存儲塊中的數據進行擦除的擦除電路(2，3，4，5，8)，以及根據輸入到接口的地址和擦除保護標記寫入命令對被選擇的存儲塊寫入擦除保護標記的寫入電路(2，3，4，5，8)。在被選擇的塊的數據被擦除之前，擦除電路讀取被選擇的塊的擦除保護標記，在擦除保護標記具有第一值時擦除電路執(zhí)行擦除命令，而保護標記具有第二值時不執(zhí)行擦除命令。
本發(fā)明的優(yōu)選實施方式如下。
(1)擦除保護標記存儲在每個存儲塊的多個存儲單元中，在讀取擦除保護標記時，根據多數理論執(zhí)行錯誤糾正。
(2)寫入電路根據輸入到接口的地址和寫入保護標記寫入命令對被選擇的存儲塊寫入寫入保護標記，并且在執(zhí)行擦除命令之后將寫入保護標記回寫。
(3)寫入保護標記存儲在每個存儲塊的多個存儲單元中，在讀取寫入保護標記時，根據多數理論執(zhí)行錯誤糾正。
如上所述，根據本發(fā)明的實施方式，對每個存儲塊保護數據不被寫入或擦除的保護功能是可以被控制的。此外，由于保護類型和設置保護標記的塊的位置可以讀出到外部，可以輕松管理該塊。而且，保護功能可以被禁止。從而，可以提供能夠應用于多種存儲系統(tǒng)的快擦寫存儲器。
由于保護的存在/不存在是通過設置每個塊中的保護標記來設置的，芯片大小不會增加。不必在每次訪問存儲器的時候都執(zhí)行用于檢查某個地址是否被保護的地址比較。從而，訪問速度不會降低。
因此，可以提供一種非易失性半導體存儲器件，它作為可被視為磁存儲介質替代品的快擦寫存儲器，具有保護每個存儲塊不被寫入和擦除的保護功能，并且能夠提高用戶的方便性。
在以上實施方式中，作為非易失性半導體存儲器件的一個例子，說明了NAND快擦寫存儲器。然而，本發(fā)明也可以應用于嵌入了NAND快擦寫存儲器和邏輯電路的半導體集成電路器件中，或應用于其中在一個芯片上形成了系統(tǒng)的被稱作SOC的半導體集成電路器件中。本發(fā)明也可以應用于IC卡或存儲卡中，其中非易失性半導體存儲器件安裝在卡型封裝、或各種存儲系統(tǒng)，如使用存儲卡的系統(tǒng)。
如上所述，根據本發(fā)明的一個方面，可以提供非易失性半導體存儲器件，它具有在不增大芯片體積，不降低訪問速度的情況下，保護任意被選擇的塊不被寫入和擦除的保護功能，并且能夠提高用戶的方便性。
本領域技術人員容易想到其它優(yōu)點和變更方式。因此，本發(fā)明就其更寬的方面而言不限于這里示出和說明的具體細節(jié)和代表性的實施方式。因此，在不背離由所附的權利要求書以及其等同物限定的總的發(fā)明構思的精神和范圍的情況下，可以進行各種修改。
權利要求
1.一種非易失性半導體存儲器件，包含多個由可電編程的非易失性半導體存儲單元構成的存儲塊；由多個上述存儲塊構成的存儲單元陣列；與外部器件通信的接口；根據輸入到上述接口的地址和數據寫入命令對被選擇的存儲塊寫入數據的寫入電路，從上述接口輸入上述寫入命令時，在上述被選擇的存儲塊的保護標記具有第一值時上述寫入電路執(zhí)行上述寫入命令，而上述保護標記具有第二值時不執(zhí)行上述寫入命令；以及根據輸入到上述接口的地址讀取存儲在上述被選擇的存儲塊的一部分上的保護標記的讀取電路，被上述讀取電路讀出的上述保護標記能夠通過上述接口輸出到外部器件。
2.如權利要求1所述的非易失性半導體存儲器件，其特征在于上述保護標記存儲在每個存儲塊的多個存儲單元中，在讀取上述保護標記時，根據多數理論執(zhí)行錯誤糾正。
3.如權利要求1所述的非易失性半導體存儲器件，其特征在于上述寫入電路根據輸入到上述接口的地址和保護標記寫入命令，對上述被選擇的存儲塊的上述一部分寫入保護標記。
4.一種非易失性半導體存儲器件，包含多個由可電編程的非易失性半導體存儲單元構成的存儲塊；由多個上述存儲塊構成的存儲單元陣列；與外部器件通信的接口；根據輸入到上述接口的地址和擦除命令對被選擇的存儲塊中的數據進行擦除的擦除電路，從上述接口輸入上述擦除命令時，在上述被選擇的存儲塊中的保護標記具有第一值時上述擦除電路執(zhí)行上述擦除命令，而上述保護標記具有第二值時不執(zhí)行上述擦除命令；以及根據輸入到上述接口的地址讀取存儲在上述被選擇的存儲塊的一部分上的保護標記的讀取電路，被上述讀取電路讀出的上述保護標記能夠通過上述接口輸出到外部器件。
5.如權利要求4所述的非易失性半導體存儲器件，其特征在于上述保護標記存儲在每個存儲塊的多個存儲單元中，在讀取上述保護標記時，根據多數理論執(zhí)行錯誤糾正。
6.如權利要求4所述的非易失性半導體存儲器件，其特征在于還包含根據輸入到上述接口的地址和保護標記寫入命令，對上述被選擇的存儲塊的上述一部分寫入保護標記的寫入電路。
7.一種非易失性半導體存儲器件，包含多個由可電編程的非易失性半導體存儲單元構成的存儲塊；由多個上述存儲塊構成的存儲單元陣列；與外部器件通信的接口；以及根據輸入到上述接口的地址和數據寫入命令對被選擇的存儲塊寫入數據，并且根據輸入到上述接口的地址和保護標記寫入命令對上述被選擇的存儲塊寫入保護標記的寫入電路，在將數據寫入上述被選擇的塊之前，上述寫入電路讀取上述被選擇的塊的上述保護標記，在上述保護標記具有第一值時執(zhí)行上述寫入命令，而上述保護標記具有第二值時不執(zhí)行上述寫入命令。
8.如權利要求7所述的非易失性半導體存儲器件，其特征在于上述保護標記存儲在每個存儲塊的多個存儲單元中，在讀取上述保護標記時，根據多數理論執(zhí)行錯誤糾正。
9.一種非易失性半導體存儲器件，包含多個由可電編程的非易失性半導體存儲單元構成的存儲塊；由多個上述存儲塊構成的存儲單元陣列；與外部器件通信的接口；根據輸入到上述接口的地址和擦除命令對被選擇的存儲塊中的數據進行擦除的擦除電路，在被選擇的塊的數據被擦除之前，上述擦除電路讀取上述被選擇的塊的上述擦除保護標記，在上述擦除保護標記具有第一值時執(zhí)行上述擦除命令，而上述保護標記具有第二值時不執(zhí)行上述擦除命令；以及根據輸入到上述接口的地址和擦除保護標記寫入命令對上述被選擇的存儲塊寫入擦除保護標記的寫入電路。
10.如權利要求9所述的非易失性半導體存儲器件，其特征在于上述擦除保護標記存儲在每個存儲塊的多個存儲單元中，在讀取上述擦除保護標記時，根據多數理論執(zhí)行錯誤糾正。
11.如權利要求9所述的非易失性半導體存儲器件，其特征在于上述寫入電路根據輸入到接口的地址和寫入保護標記寫入命令對上述被選擇的存儲塊寫入寫入保護標記，并且在執(zhí)行上述擦除命令之后將上述寫入保護標記回寫。
12.如權利要求11所述的非易失性半導體存儲器件，其特征在于上述寫入保護標記存儲在每個存儲塊的多個存儲單元中，在讀取上述寫入保護標記時，根據多數理論執(zhí)行錯誤糾正。
全文摘要
提供一種對每個存儲塊具有保護功能的非易失性半導體存儲器件，該非易失性半導體存儲器件包含由多個存儲塊構成的存儲單元陣列，接口，寫入電路，和讀取電路。保護標記被寫入到存儲塊中。讀出的保護標記可以通過接口輸出到外部器件。由接口輸入寫入命令時，在被選擇的塊的保護標記具有第一值時寫入電路執(zhí)行寫入命令，而保護標記具有第二值時不執(zhí)行寫入命令。
文檔編號H01L29/788GK1856841SQ20048002776
公開日2006年11月1日 申請日期2004年8月23日 優(yōu)先權日2003年9月26日
發(fā)明者田中智晴, 河合礦一, 漢德克·N·卡迪爾 申請人:株式會社東芝, 三因迪斯克公司