專利名稱：具有光傳感器的有源矩陣像素裝置的制作方法
技術領域：
本發(fā)明涉及有源矩陣像素裝置，諸如在其像素電路中合并有光傳感器的有源矩陣電致發(fā)光顯示器。此外，本發(fā)明涉及這種裝置的制造，特別(非排他地)涉及包括具有多晶硅溝道的薄膜晶體管的有源矩陣像素裝置的制造。
采用發(fā)光顯示元件的有源矩陣電致發(fā)光顯示裝置是眾所周知的。所述顯示元件可包括例如使用聚合物材料的有機薄膜電致發(fā)光元件，或者使用傳統(tǒng)的III-V半導體混合物的發(fā)光二級管(LED)。在有機電致發(fā)光材料、特別是聚合物材料領域內的最新進展表明，它們實際上可用于視頻顯示裝置。這些材料通常包括夾在一對電極之間的一層或多層半導體共軛聚合物，其中一個電極是透明的，另一電極為適于將空穴或電子注入聚合物層中的材料。
有源矩陣電致發(fā)光顯示裝置通常包括行和列的像素陣列。由通常包括薄膜晶體管(TFT)的對應的像素電路來控制提供給每個像素的顯示元件的電流。在每個像素電路中采用至少一個通常稱作驅動晶體管的TFT，用以調節(jié)通過顯示元件的電流。重要的是，在顯示器操作期間，驅動晶體管的電學特性要穩(wěn)定。已知具有非晶硅溝道的TFT存在不少問題，比如當用于控制連續(xù)電流時會發(fā)生閾值電壓漂移。為此，在用作驅動晶體管時，具有多晶硅(polysilicon)溝道的TFT優(yōu)于非晶硅TFT。不過，一個TFT與另一TFT之間的多晶硅溝道的結構差異會引起其電學特性的差異。
除了與多晶硅TFT特性的不均勻性有關的問題以外，已知電致發(fā)光顯示元件存在老化效應。例如，對陣列中特定像素的長時間操作會引起“老化(burn-in)”，從而導致盡管用相同信號進行驅動但像素之間的輸出強度仍是不均勻的。
為了校正像素輸出的不均勻性，已知在每個單獨像素電路中合并光傳感器。每個光傳感器用于測量對應像素的光輸出，并且以補償上述不均勻問題的方式被連接在像素電路中。從WO 01/20591可以獲知這樣的例子，其內容在此引作參考。

圖1表示采用上述光學反饋機制的一種示例性像素電路。應當理解，該像素電路是類似電路的陣列內的數(shù)百個電路中的一個。每個像素被限定在一組數(shù)據(jù)導線2的其中之一與一組選擇導線4的其中之一的交點處。每組導線2、4在支撐基板上沿彼此基本垂直的方向延伸。輸電線6為電致發(fā)光顯示元件8提供電流，該電流受到驅動晶體管10的調制。該像素電路還包括光傳感器12，所述光傳感器12測量或檢測顯示元件8的光輸出，并根據(jù)所測得的光強度來調制或調節(jié)流過驅動晶體管10的電流。
光傳感器(例如由非晶硅形成的PIN二級管)優(yōu)于由多晶硅形成的二級管，因為非晶硅在可見光范圍的各部分上的光學吸收要高幾個數(shù)量級。從而，非晶硅光傳感器在相關的校正電路中提供高得多的信噪比。
出于上述原因，在高質量有源矩陣電致發(fā)光顯示裝置中的每個像素電路優(yōu)選地包括多晶硅TFT和非晶硅光傳感器。圖2表示通過TFT10和光傳感器12選取的、圖1中所示像素電路的一部分的剖面圖。所示的TFT 10為頂柵(top-gate)型，其包含具有相鄰的摻雜的多晶硅源極區(qū)域16和漏極區(qū)域17的多晶硅溝道15。這些區(qū)域可以被摻雜成n型或p型。不過，n型和p型TFT常常被形成在相同基板上。柵極絕緣層18將溝道15與金屬柵極20分隔開。
當對柵極20進行摹制時，也使用相同金屬層來限定光傳感器接觸件22。然后，在光傳感器接觸件22上形成n-i-p疊層，以便提供垂直的非晶硅PIN二級管12。所述疊層包括一層n型非晶硅24、更厚的一層本征非晶硅25以及一層p型非晶硅26。這些層被順序沉積，然后被摹制成島。
之后，用諸如氧化銦錫(ITO)的透明導電材料在非晶硅疊層上形成頂部二級管接觸件28。這樣就使得來自上面的電致發(fā)光顯示元件(未示出)的光100能夠通過并到達光傳感器的本征硅。
與n-i-p疊層的形成有關的一個主要問題是，在沉積工藝中難以對p型層26進行摻雜。通常通過汽相摻雜來進行摻雜。為了執(zhí)行汽相摻雜需要專用設備和氣體，以避免對沉積室造成不良污染。此外，所需氣體(例如B2H6)被歸類為在操作時特別危險，因此由于健康和安全的考慮，從工作場所消除這類氣體的壓力不斷增長。這對于包括具有多晶硅TFT的非晶硅光傳感器的有源矩陣電致發(fā)光顯示裝置的大規(guī)模制造是一個巨大的障礙。
US 5,589,694公開了一種半導體裝置，其中在基板上形成TFT和薄膜二級管(TFD)。沉積并摹制半導體層，以提供用于每一個TFT和TFD的分離的半導體島。采用等離子體摻雜，以便在TFT和TFD島中摻雜n型和p型區(qū)域，其中將TFD島形成為具有平面結構。與通過這種方式形成TFD有關的一個問題是，二級管的非晶硅本征區(qū)域必須能承受與多晶硅TFT島的處理相關的高溫。當非晶硅緊鄰將被加熱的晶體管疊層時，難以保護非晶硅免于熱損壞。與US 5,589,694的安排有關的另一問題是，必須為各個晶體管和二級管限定一系列分離的島。
根據(jù)本發(fā)明的一個方面，提供一種制造有源矩陣像素裝置的方法，該裝置包括薄膜晶體管和PIN二級管，該薄膜晶體管具有多晶硅溝道和摻雜的源極/漏極區(qū)域，該PIN二級管包括由非晶硅本征區(qū)域分隔的p型摻雜區(qū)域和n型摻雜區(qū)域，該方法包括以下步驟(a)-在基板上形成多個多晶硅島，其中一個多晶硅島提供晶體管溝道和源極/漏極區(qū)域；然后(b)-沉積并摹制非晶硅層以提供PIN二級管的本征區(qū)域，從而使得該本征區(qū)域處于其中一個多晶硅島的至少一部分的上面并且與該多晶硅島的該至少一部分相接觸，其中該多晶硅島的該至少一部分提供p型或n型摻雜區(qū)域的其中之一。通過在對多晶硅島進行處理之后沉積非晶硅，非晶硅不會受到破壞性的熱處理，從而能夠制造更高質量的PIN二級管。
優(yōu)選地，由同一多晶硅島提供所述源極/漏極區(qū)域以及PIN二級管的p型或n型摻雜區(qū)域的所述其中之一。有利的是，這樣就不必形成分離的摻雜接觸件，從而減少處理步驟的數(shù)量并節(jié)省生產成本。
根據(jù)本發(fā)明的第二方面，提供一種有源矩陣像素裝置，其包括由基板支撐的多個多晶硅島，每個多晶硅島形成薄膜晶體管的溝道和摻雜的源極/漏極區(qū)域，該裝置還包括PIN二級管，該PIN二級管包括由非晶硅本征區(qū)域分隔的p型摻雜區(qū)域和n型摻雜區(qū)域，其中所述本征區(qū)域處于其中一個多晶硅島的至少一部分的上面并且與該多晶硅島的該至少一部分相接觸，其中該多晶硅島的該至少一部分提供p型或n型摻雜區(qū)域的其中之一。PIN二級管的非晶硅本征區(qū)域處于摻雜的n型和p型區(qū)域的上面，以便提供與之的接觸。這樣就允許在沉積非晶硅之前對多晶硅摻雜區(qū)域進行處理。
在本發(fā)明的一個優(yōu)選實施例中，PIN二極管具有橫向結構，其中PIN二極管的p型和n型摻雜區(qū)域由對應的多晶硅島提供。這些島可為晶體管所共用，從而其中一個或全部兩個PIN二極管摻雜區(qū)域與晶體管的源極/漏極區(qū)域共用一個多晶硅島。有利的是，可以利用p型和n型薄膜晶體管的摻雜區(qū)域來提供PIN二極管的兩個摻雜區(qū)域，從而進一步減少工藝步驟的數(shù)量。n型和p型薄膜晶體管常常存在于一個基板上。因此，為了獲得薄膜PIN光電二極管，只需要非常少的額外處理步驟。此外，可以提供透明導電柵極，該柵極位于PIN二極管的本征區(qū)的上面，并通過絕緣層與該本征區(qū)分隔開。有利的是，該柵極用來向PIN光電二極管的本征區(qū)施加電壓，以便控制n型與p型摻雜區(qū)域之間的導電率，從而實際上提供一個門控PIN二極管。
在本發(fā)明的另一優(yōu)選實施例中，PIN光電二極管具有垂直結構，其中n型層、非晶本征硅層與p型層是層疊的，并且由在基板上所形成的其中一個多晶硅島來提供其中一個摻雜接觸件。例如，晶體管的源極/漏極區(qū)域是摻雜的n型，并且該制造方法還包括以下步驟(c)-沉積并摹制鋁層，以便在PIN二極管的本征區(qū)域上限定頂部PIN二極管接觸件；(d)-對該頂部PIN二極管接觸件進行退火(annealing)，以使鋁離子擴散到下面的本征區(qū)域中，以形成p型摻雜區(qū)域。通過采用鋁作為摻雜劑源，在這種垂直結構中無需使用汽相摻雜來提供p摻雜的接觸件。有利的是，這樣消除了與使用汽相摻雜相關的危險，因此與已知方法相比，這種形成p型區(qū)域的工藝更加廉價和安全。
為了使來自顯示元件的光例如能到達二極管的本征部分，可以使用公知的蝕刻技術將一部分頂部光電二極管接觸件蝕刻掉。
根據(jù)本發(fā)明的有源矩陣像素裝置的一種示例應用是采用光學反饋的有源矩陣電致發(fā)光顯示裝置，其中光電二極管用來測量相關顯示元件輸出的光強度，并向與之相連的驅動電路提供信號，從而可以根據(jù)所測得的光強度來調制光輸出。
通過參照附圖閱讀下面僅通過示例給出的優(yōu)選實施例的描述，本發(fā)明的這些和其他特征及優(yōu)點將是顯而易見的，其中圖1表示具有已知電路部件安排的有源矩陣電致發(fā)光顯示裝置的像素電路；圖2是圖1中所示像素電路的一部分的剖面圖；圖3是根據(jù)本發(fā)明第一實施例的具有光傳感器的像素電路的一部分的剖面圖；圖4和5是在不同制造階段的、根據(jù)本發(fā)明第二實施例的具有光傳感器的像素電路的一部分的剖面圖。
在附圖中使用相同的附圖標記來表示相同或相似的部件。應當理解的是，附圖僅是示意性的，并未依照比例繪出。特別地，夸大了某些尺寸，同時縮小了其他尺寸。
本發(fā)明的發(fā)明者認識到，可在沉積PIN二極管疊層的本征區(qū)域所需的非晶硅之前形成薄膜晶體管(TFT)所需的多晶硅(polysilicon)島。因此，非晶硅不經歷形成多晶硅島所需的高溫。本發(fā)明的發(fā)明者還發(fā)現(xiàn)，可以采用多晶硅TFT的摻雜的源極和漏極接觸區(qū)域來形成非晶硅光傳感器中的至少一個摻雜區(qū)域。通過按照這種方式共用摻雜區(qū)域，無需為光傳感器提供單獨的摻雜區(qū)域。現(xiàn)在將描述其中在TFT與光傳感器之間共用至少一個摻雜區(qū)域的示例結構。
圖3表示設置在基板14上并且各具有多晶硅溝道區(qū)域15a和15b的兩個TFT 10a和10b。第一TFT 10a具有n型摻雜的源極區(qū)域16a和漏極區(qū)域17a。第二晶體管10b具有p型摻雜的源極和漏極區(qū)域。此處為了簡單沒有表示出對應的金屬源極和漏極接觸件。
按照公知方式形成限定每個TFT的溝道、源極和漏極區(qū)域的多晶硅島。例如，將非晶硅層沉積到基板上，然后通過離子注入有選擇地摻雜源極和漏極區(qū)域。在此之后，將非晶硅層摹制成島，之后例如通過激光退火使其結晶。本領域技術人員可知，形成島的這種方法存在多種變型。例如，已知在摹制步驟之前將硅層結晶。
有源矩陣陣列通常包括設置在基板上的數(shù)以千計的TFT。不過，圖3中為了簡單僅表示兩個TFT。根據(jù)本發(fā)明第一實施例，一個TFT10a的n型摻雜的漏極區(qū)域17a和相鄰TFT的p型摻雜的源極區(qū)域16b還被用于限定非晶硅光傳感器12的摻雜接觸件。從而，不需要用于圖2的光傳感器的單獨的摻雜區(qū)域?？梢韵氲剑瑸榇四康乃捎玫南噜廡FT具有相反的導電類型，即一個是n型，一個是p型。
為了提供光傳感器12的本征區(qū)域，在基板上沉積本征非晶硅層，并將其摹制成位于相應的一對相鄰TFT之間的各個島。每個島位于一個TFT的n型摻雜區(qū)域和另一TFT的p型摻雜區(qū)域的一部分的上面并與之接觸。
從而，無需專用的汽相摻雜設備就可以在基板上限定用作光傳感器的PIN二級管。有利的是，該方法提供一種簡單、從而廉價的方法來制造合并有光傳感器的有源矩陣電致發(fā)光顯示裝置。
如圖3中所示，根據(jù)第一實施例的方法所得到的安排包括橫向PIN二級管12，其比起圖2垂直安排具有某些優(yōu)點。首先，垂直安排需要相對較厚的非晶硅層，例如0.25-1.50μm，以便確保反向泄漏電流具有足夠低的數(shù)值，以使裝置能有效的操作。提供具有該厚度的層相對較難并且耗費時間。相反，圖3中的光傳感器的摻雜接觸區(qū)域之間的距離等于相鄰TFT之間的間隙。在此情況下，通過使用更薄的本征層，可將反向泄漏電流保持在可接受的較低水平。有利的是，可以簡單地通過沉積和摹制來形成該本征層。
然后，在基板上沉積柵極絕緣體層18，例如SiO2。接下來，在基板上沉積例如鋁的金屬層，并且對其進行摹制以限定用于每個TFT的柵極20a、20b。之后按照類似方式在n-i-p二級管的本征區(qū)域上形成透明導電柵極30。在操作過程中，該導電柵極30用來向二級管施加電壓，從而其可在一定程度上控制摻雜接觸件之間的導電率。例如，來自相鄰絕緣體的電荷可在溝道中積累，并影響截止電流。向柵極30施加偏置電壓可以有利地使截止電流最小。要求柵極透明，以便使來自顯示元件的光100能夠穿過。
可以知到，在不偏離由共用摻雜區(qū)域所帶來的優(yōu)點的情況下，位于光傳感器上面的柵極30是如果需要的話可被省略的可選特征。
參照圖4和5，通過使用一個多晶硅TFT的摻雜區(qū)域用于n型區(qū)域，可以形成垂直n-i-p疊層。在本征非晶硅島上沉積鋁并進行退火，以使鋁擴散到非晶硅中并因此對其進行p型摻雜，從而形成p型區(qū)域。然后可對鋁進行摹制，以暴露出下面的p型區(qū)?，F(xiàn)在將描述如何制造根據(jù)第二實施例的光傳感器。
按照與上述實施例類似的方式，通過沉積、摹制和退火非晶硅層，在基板14上形成多晶硅島。在對非晶硅進行退火之前，通過離子注入限定n型源極區(qū)域16和漏極區(qū)域17。然后，在基板上沉積絕緣層，以提供柵極絕緣層18。接下來，在溝道15上形成金屬柵極電極20。然后在整個基板上沉積鈍化層35。此后，在該鈍化層中開一個接觸窗，以便暴露出n型漏極區(qū)域17。然后在基板上沉積本征非晶硅層，并且對其進行摹制以便限定沉積在n型漏極區(qū)域17的一部分上面的島25”，如圖4中所示。該島提供垂直光傳感器的主體。在該鈍化層中形成通孔，以便能與下面的TFT的源極區(qū)域16和漏極區(qū)域17相接觸。
之后沉積鋁層，并且對其進行摹制以便限定源極接觸件36和漏極接觸件37以及頂部光傳感器接觸件40。可以知到，為此目的可改為使用鋁合金。接下來，例如通過加熱到200℃并持續(xù)20分鐘來對該頂部光傳感器接觸件40進行退火。該退火工藝使鋁離子擴散到下面的本征島25’中，從而將區(qū)域摻雜成p型。此外，所述退火使至少一部分摻雜的p型區(qū)域結晶，從而可以增強摻雜效果。
參照圖5，隨后通過蝕刻掉該鋁頂部光傳感器接觸件40的一部分來暴露出p型區(qū)域26的頂表面的一部分。這樣就使得PIN疊層能暴露于從上面的顯示元件所發(fā)射出的光100。
根據(jù)這種方法，無需使用汽相摻雜劑就能形成高度有效的p型接觸件26。
在本發(fā)明的第三實施例中(未示出)，PIN二級管的非晶硅本征區(qū)域位于柵極電極的上面，并通過絕緣層與之絕緣。這樣就為二級管提供光屏蔽，從而防止來自基板的遠離TFT一側的環(huán)境光引起光電流。當在用于電致發(fā)光顯示器的光學反饋電路中采用這種安排時尤為有益，因為不希望的環(huán)境光會導致對來自相關顯示元件的輸出光強度的測量不精確。
可以想到，在不偏離本發(fā)明本質的情況下，可以由不形成TFT的一部分的多晶硅島來提供用于PIN二級管的n型和/或p型摻雜接觸件。
總之，提供一種有源矩陣像素裝置(例如電致發(fā)光顯示裝置)，該裝置包括由基板支撐并且包括多晶硅TFT和非晶硅薄膜PIN二級管的電路。在為PIN二級管沉積非晶硅層之前形成多晶硅島。這樣可避免非晶硅暴露于高溫處理下。TFT包括摻雜的源極/漏極區(qū)域，其中之一還可以提供用于二級管的n型或p型摻雜區(qū)域。有利的是，無需為光電二極管提供單獨的摻雜區(qū)域，從而節(jié)省了處理成本。具有導電類型相反的摻雜源極/漏極區(qū)域的第二TFT可以為二極管提供另一摻雜區(qū)域，其中本征區(qū)域被橫向設置在兩個TFT之間，并且位于每個相應的多晶硅島的上面。
根據(jù)本發(fā)明的公開內容，本領域技術人員顯然可以想到許多其他變型和改變。這些變型和改變可包括本領域公知的其他特征，所述其他特征可用于替代或補充這里所公開的特征。
權利要求
1.一種制造有源矩陣像素裝置的方法，該有源矩陣像素裝置包括薄膜晶體管(10)和PIN二級管(12)，該薄膜晶體管(10)包括多晶硅溝道(15)和摻雜的源極/漏極區(qū)域(16，17)，該PIN二級管(12)包括由非晶硅本征區(qū)域(25)分隔的p型摻雜區(qū)域(26)和n型摻雜區(qū)域(24)，該方法包括以下步驟(a)-在基板(14)上形成多個多晶硅島，其中一個多晶硅島提供該晶體管溝道(15)和源極/漏極區(qū)域(16，17)；然后(b)-沉積并摹制非晶硅層以便提供該PIN二級管(12)的本征區(qū)域(25)，以使得該本征區(qū)域處于其中一個多晶硅島的至少一部分的上面并且與該多晶硅島的該至少一部分相接觸，其中該多晶硅島的該至少一部分提供p型或n型摻雜區(qū)域的其中之一。
2.根據(jù)權利要求1所述的方法，其中，由同一個多晶硅島形成所述源極/漏極區(qū)域(16，17)以及PIN二極管的p型或n型摻雜區(qū)域(26，24)的所述其中之一。
3.根據(jù)權利要求1或2所述的方法，其中，所述源極/漏極區(qū)域被摻雜成n型，并且該方法還包括以下步驟(c)-沉積并摹制鋁層以便在PIN二極管的本征區(qū)域(25)上限定頂部PIN二極管接觸件(40)；(d)-對該頂部PIN二極管接觸件進行退火，以便使鋁離子擴散到下面的本征區(qū)域中，從而形成p型摻雜區(qū)域(26)。
4.根據(jù)權利要求3所述的方法，還包括以下步驟(e)-蝕刻掉該頂部PIN二極管接觸件(40)的一部分，以使PIN二極管暴露于輸入光(100)下。
5.一種有源矩陣像素裝置，包括由基板(14)支撐的多個多晶硅島，其中一個多晶硅島提供薄膜晶體管(10)的溝道(15)和摻雜的源極/漏極區(qū)域(16，17)，該裝置還包括PIN二級管(12)，該PIN二級管(12)包括由非晶硅本征區(qū)域(25)分隔的p型摻雜區(qū)域(26)和n型摻雜區(qū)域(24)，其中所述本征區(qū)域處于其中一個多晶硅島的至少一部分的上面并且與該多晶硅島的該至少一部分相接觸，其中該多晶硅島的該至少一部分提供p型或n型摻雜區(qū)域的其中之一。
6.根據(jù)權利要求5所述的有源矩陣像素裝置，其中，由同一個多晶硅島形成所述源極/漏極區(qū)域(16，17)以及PIN二極管的p型或n型摻雜區(qū)域(26，24)的所述其中之一。
7.根據(jù)權利要求5或6所述的有源矩陣像素裝置，其中由相應的多晶硅島提供PIN二極管的p型和n型摻雜區(qū)域。
8.根據(jù)權利要求7所述的有源矩陣像素裝置，還包括具有由其中一個島提供的摻雜源極/漏極區(qū)域(16b，17b)的第二薄膜晶體管(10b)，所述摻雜源極/漏極區(qū)域(16b，17b)具有與第一晶體管的摻雜源極/漏極區(qū)域(16a，17a)相反的導電類型，其中，由一個晶體管的摻雜源極/漏極區(qū)域(17a)提供PIN二極管的n型摻雜區(qū)域(24)，并且由另一晶體管的摻雜源極/漏極區(qū)域(16b)提供PIN二極管的p型摻雜區(qū)域(26)。
9.根據(jù)權利要求7或8所述的有源矩陣像素裝置，其中，透明導電柵極(30)處于PIN二極管的本征區(qū)域(25)的上面并且通過絕緣層(18)與之分隔，該柵極用于向該本征區(qū)域施加電壓，從而控制所述n型與p型摻雜區(qū)域之間的導電率。
10.根據(jù)權利要求5至7的其中任何一個所述的有源矩陣像素裝置，其中，所述晶體管還包括用于控制流過溝道的電流的柵極電極(20)，并且PIN二極管的非晶硅本征區(qū)域處于該柵極電極的上面。
11.根據(jù)前面任一權利要求所述的有源矩陣電致發(fā)光顯示裝置，其中，所述PIN二極管用于測量相關顯示元件的光強度輸出(100)，并向與該顯示元件相連的驅動電路提供信號，從而能夠根據(jù)所測得的光強度來調制光輸出。
全文摘要
提供一種有源矩陣像素裝置(例如電致發(fā)光顯示裝置)，該裝置包括由基板支撐并且包括多晶硅TFT(10)和非晶硅薄膜PIN二級管(12)的電路。在為PIN二級管沉積非晶硅層之前形成多晶硅島。這樣可避免非晶硅暴露于高溫處理之下。TFT包括摻雜的源極/漏極區(qū)域(16a，17a)，其中之一(17a)還可以提供用于二級管的n型或p型摻雜區(qū)域。有利的是，無需為光電二極管提供單獨的摻雜區(qū)域，從而節(jié)省了處理成本。具有導電類型相反的摻雜源極/漏極區(qū)域(16b，17b)的第二TFT(10b)可以為二極管提供另一摻雜區(qū)域，其中本征區(qū)域被橫向設置在兩個TFT之間，并且位于每個相應的多晶硅島的上面。
文檔編號H01L27/15GK1894798SQ200480037343
公開日2007年1月10日 申請日期2004年12月13日 優(yōu)先權日2003年12月15日
發(fā)明者S·C·迪恩 申請人:皇家飛利浦電子股份有限公司