專利名稱：降低高速信號(hào)電磁波輻射的集成電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及PCB技術(shù)，更具體地說(shuō)，涉及一種降低高速信號(hào)電磁波輻射的集成電路。
背景技術(shù)：
由時(shí)鐘產(chǎn)生器所產(chǎn)生的時(shí)鐘信號(hào)，經(jīng)過(guò)一定長(zhǎng)度的PCB布線提供負(fù)載端使用。但由于PCB寄生電感、雜散電容效應(yīng)以及布線阻抗不匹配等問(wèn)題，產(chǎn)生時(shí)鐘信號(hào)反射現(xiàn)象，造成信號(hào)過(guò)沖(Overshoot)的不良情況，這種過(guò)沖過(guò)大的時(shí)鐘信號(hào)，經(jīng)過(guò)時(shí)域轉(zhuǎn)換為頻域后具有較高的頻譜電平，也是造成電磁波幅射的主因之一；而且時(shí)鐘信號(hào)的速度越快情況越嚴(yán)重。
以往的技術(shù)是利用串聯(lián)阻尼電阻、并聯(lián)旁路電容于時(shí)鐘信號(hào)來(lái)調(diào)整時(shí)鐘信號(hào)的波形，降低過(guò)沖的現(xiàn)象；但過(guò)大的電阻值會(huì)使時(shí)鐘信號(hào)的直流準(zhǔn)位過(guò)低、過(guò)大的電容值會(huì)使時(shí)鐘信號(hào)的速度降低，過(guò)小的電阻與電容值又無(wú)法明顯改善過(guò)沖的現(xiàn)象。反復(fù)的調(diào)整阻尼電阻值與旁路電容值的組合，可能無(wú)法得到改善，甚至可能影響信號(hào)品質(zhì)。
另一種調(diào)適方法，可利用終端技術(shù)加上PCB阻抗控制使時(shí)鐘產(chǎn)生器的內(nèi)部阻抗、時(shí)鐘信號(hào)布線阻抗與負(fù)載端阻抗達(dá)到阻抗匹配的要求，降低因阻抗不匹配的信號(hào)反射現(xiàn)象所造成的過(guò)沖問(wèn)題。但以目前PCB的工藝技術(shù)，對(duì)于PCB布線的阻抗控制公差值高于10％以上，而且是以1KHz的信號(hào)進(jìn)行阻抗仿真；但實(shí)際的時(shí)鐘信號(hào)可能高達(dá)33MHz、66MHz或100MHz以上，仿真值與實(shí)際值存在很大的誤差。再則PCB布線中還存在寄生電感與雜散電容效應(yīng)，時(shí)鐘信號(hào)速度越快，寄生電感與雜散電容效應(yīng)的影響越嚴(yán)重，這種現(xiàn)象往往使布線阻抗難以控制。
于是，就需要一種新的能有效降低電磁波輻射的技術(shù)，可替代舊有的調(diào)適方法(阻尼電阻、旁路電容、阻抗控制)，而且不受目前PCB的工藝技術(shù)瓶頸所限制。

發(fā)明內(nèi)容
本發(fā)明的目的是提出一種能有效且主動(dòng)的改善時(shí)鐘信號(hào)的過(guò)沖問(wèn)題的技術(shù)，可替代舊有的調(diào)適方法(阻尼電阻、旁路電容、阻抗控制)，且具有較廣的應(yīng)用層面。
根據(jù)本發(fā)明的一方面，提供一種降低高速信號(hào)電磁波輻射的集成電路，包括第一和第二二極管、一限流電阻、并引出四個(gè)管腳，其中，第一管腳接負(fù)向箝位電壓，且與第一二極管的正極相連；第二管腳接正向箝位電壓，且與第二二極管的負(fù)極相連；第一二極管的負(fù)極和第二二極管的正極相連；第三管腳為輸入管腳，與限流電阻的一端相連；限流電阻的另一端連接到第一二極管的負(fù)極以及第二二極管的正極；第四管腳為輸出管腳，連接到限流電阻的一端、第一二極管的負(fù)極以及第二二極管的正極。
根據(jù)本發(fā)明的另一方面，提供一種降低高速信號(hào)電磁波輻射的集成電路，包括第一集成電路塊和第二集成電路塊，其中第一集成電路塊包括第一和第二二極管、第一限流電阻、并引出四個(gè)管腳，其中，第一管腳接負(fù)向箝位電壓，且與第一二極管的正極相連；第二管腳接正向箝位電壓，且與第二二極管的負(fù)極相連；第一二極管的負(fù)極和第二二極管的正極相連；第三管腳為輸入管腳，與第一限流電阻的一端相連；第一限流電阻的另一端連接到第一二極管的負(fù)極以及第二二極管的正極；第四管腳為輸出管腳，連接到第一限流電阻的一端、第一二極管的負(fù)極以及第二二極管的正極；第二集成電路塊包括第三和第四二極管、第二限流電阻、并引出四個(gè)管腳，其中，第五管腳接負(fù)向箝位電壓，且與第三二極管的正極相連；
第六管腳接正向箝位電壓，且與第四二極管的負(fù)極相連；第三二極管的負(fù)極和第四二極管的正極相連；第七管腳為輸入管腳，與第二限流電阻的一端相連；第二限流電阻的另一端連接到第三二極管的負(fù)極以及第四二極管的正極；第八管腳為輸出管腳，連接到第二限流電阻的一端、第三二極管的負(fù)極以及第四二極管的正極；其中，所述第一管腳、第五管腳、第一二極管的正極以及第三二極管的正極互相連接；而所述第二管腳、第六管腳、第三二極管的負(fù)極以及第四二極管的負(fù)極互相連接。
根據(jù)本發(fā)明的又一方面，提供一種降低高速信號(hào)電磁波輻射的集成電路，其特征在于，包括數(shù)個(gè)集成電路塊，其中每一個(gè)集成電路塊包括第一和第二二極管、一限流電阻、并引出四個(gè)管腳，其中，第一管腳接負(fù)向箝位電壓，且與第一二極管的正極相連；第二管腳接正向箝位電壓，且與第二二極管的負(fù)極相連；第一二極管的負(fù)極和第二二極管的正極相連；第三管腳為輸入管腳，與限流電阻的一端相連；限流電阻的另一端連接到第一二極管的負(fù)極以及第二二極管的正極；第四管腳為輸出管腳，連接到限流電阻的一端、第一二極管的負(fù)極以及第二二極管的正極；其中，每一個(gè)集成電路塊的第一管腳和第一二極管的正極互相連接；且每一個(gè)集成電路塊的第二管腳和第三二極管的負(fù)極互相連接。
提供本發(fā)明的還有一方面，提供一種降低高速信號(hào)電磁波輻射的集成電路的半導(dǎo)體工藝流程，其特征在于，所述集成電路包括第一和第二二極管、一限流電阻、并引出四個(gè)管腳，第一管腳與第一二極管的正極相連；第二管腳與第二二極管的負(fù)極相連；第一二極管的負(fù)極和第二二極管的正極相連；第三管腳與限流電阻的一端相連；限流電阻的另一端連接到第一二極管的負(fù)極以及第二二極管的正極；第四管腳連接到限流電阻的一端、第一二極管的負(fù)極以及第二二極管的正極，所述工藝流程包括在N型襯底上制作N阱和P阱；制作有源區(qū)；鋪設(shè)多晶硅，多晶硅作為二極管以及電阻的電極；注入N離子和P離子，形成二極管的正極和負(fù)極；鋪設(shè)介質(zhì)層并制作用于和金屬層相連的通孔；鋪設(shè)金屬層以實(shí)現(xiàn)各個(gè)器件之間的互連；鋪設(shè)鈍化層。
采用上述的技術(shù)方案的本發(fā)明的元器件屬于主動(dòng)式有源元器件，可替代舊有繁瑣的被動(dòng)式反復(fù)調(diào)適方法(阻尼電阻、旁路電容、阻抗控制)，有效的節(jié)省了調(diào)適的時(shí)間，提高效率。此種元器件的箝位電壓是利用外圍電路提供輸入電壓來(lái)設(shè)定，因此箝位電壓是可以視所應(yīng)用的信號(hào)之類型而改變，應(yīng)用的范圍較廣泛。此種元器件不僅是可應(yīng)用在時(shí)鐘產(chǎn)生器的外圍電路，其它有過(guò)沖現(xiàn)象的信號(hào)也可以適用，諸如一般的數(shù)據(jù)傳輸信號(hào)皆可適用。
根據(jù)本發(fā)明的一方面，此種元器件可以是利用半導(dǎo)體技術(shù)所制作出來(lái)的，反應(yīng)速度可大幅提高，且不受目前PCB的工藝技術(shù)瓶頸所限制(極大的公差值、仿真的反應(yīng)速度過(guò)低)。


本發(fā)明的上述以及其它的特征、性質(zhì)和優(yōu)勢(shì)將通過(guò)下述結(jié)合附圖對(duì)實(shí)施例的詳細(xì)說(shuō)明而變得更加明顯，在附圖中相同的附圖標(biāo)記表示相同的特征，其中，圖1A、1B和1C是說(shuō)明本發(fā)明的電壓箝位技術(shù)的原理圖；圖2A、2B是使用本發(fā)明技術(shù)的信號(hào)電磁波輻射波形圖；圖3是按照本發(fā)明的一個(gè)實(shí)施例的電路結(jié)構(gòu)圖；圖4是按照本發(fā)明的另一個(gè)實(shí)施例的電路結(jié)構(gòu)圖；圖5是按照本發(fā)明的半導(dǎo)體工藝流程的一實(shí)施例的示意圖。
具體實(shí)施例方式
下面結(jié)合附圖和實(shí)施例進(jìn)一步說(shuō)明本發(fā)明的技術(shù)方案本發(fā)明主要是利用二極管截止特性來(lái)達(dá)到電壓箝位的功能。并可利用控制直流偏壓(VB)來(lái)達(dá)到控制箝位電壓的值。參考圖1A、1B和1C所示的電路原理圖。圖1A是說(shuō)明了一種正向箝位電壓的電路原理圖和經(jīng)其箝位后的電壓波形圖。其中Vin是輸入波形，Vout是輸出波形，VD是二極管導(dǎo)通電壓，而VB是外加的箝位電壓。圖1B是說(shuō)明了一種負(fù)向箝位電壓的電路原理圖和經(jīng)其箝位后的電壓波形圖。同樣，其中Vin是輸入波形，Vout是輸出波形，VD是二極管導(dǎo)通電壓，而VB是外加的箝位電壓。圖1C是說(shuō)明了一種雙向箝位電壓的電路原力圖，其中具有兩個(gè)外加的箝位電壓VB1和VB2，分別用于箝位正向和負(fù)向的電壓，兩個(gè)二極管的導(dǎo)通電壓VD被認(rèn)為是相同的。
本發(fā)明采用的是如圖1C所示的電路原理圖。前面已經(jīng)說(shuō)明，采用此種元器件的箝位電壓是利用外圍電路提供輸入電壓來(lái)設(shè)定，因此箝位電壓是可以視所應(yīng)用的信號(hào)之類型而改變，應(yīng)用的范圍較廣泛，一般而言，箝位電壓的范圍可以在0V～5V之間。下面介紹一個(gè)使用該種電路原理圖的具體實(shí)例。
例如，所要求的信號(hào)品質(zhì)為3.3V的方波周期性時(shí)鐘信號(hào)，即最高的電壓為3.3V，而最低的電壓為0V。輸入電壓Vin的波形如圖2A所示，此時(shí)鐘信號(hào)的過(guò)沖，正向高達(dá)4.6V，負(fù)向?yàn)?1.3V。該種電磁波幅射因信號(hào)電平幅值增大，電磁波幅射的強(qiáng)度也相對(duì)的增強(qiáng)，經(jīng)計(jì)算結(jié)果電磁波幅射的強(qiáng)度將增加2.3dB。此時(shí)采用圖1C所示的電路原理圖，將VB1設(shè)定為3.3V；VB2設(shè)定為0V；在此先忽略二極管的偏壓VD。將此具有過(guò)沖的時(shí)鐘信號(hào)經(jīng)過(guò)雙向箝位電壓控制器的調(diào)適，可將高于3.3V以及低于0V的過(guò)沖電壓箝制，產(chǎn)生如圖2B的信號(hào)波形輸出Vout，有效的改善過(guò)沖的現(xiàn)象。由于經(jīng)過(guò)雙向箝位電壓控制器的調(diào)適，時(shí)鐘信號(hào)的過(guò)沖電壓被消除，使原始信號(hào)的電壓準(zhǔn)位符合規(guī)格要求，進(jìn)而降低了電磁波幅射的強(qiáng)度。
本發(fā)明根據(jù)上述的電路原理圖提供一種降低高速信號(hào)電磁波輻射的集成電路，包括第一和第二二極管、一限流電阻、并引出四個(gè)管腳，其電路結(jié)構(gòu)圖如圖3所示，其中，
第一管腳100接負(fù)向箝位電壓，且與第一二極管108的正極相連；第二管腳102接正向箝位電壓，且與第二二極管110的負(fù)極相連；第一二極管108的負(fù)極和第二二極管110的正極相連；第三管腳104為輸入管腳，與限流電阻112的一端相連；限流電阻112的另一端連接到第一二極管108的負(fù)極以及第二二極管110的正極；第四管腳106為輸出管腳，連接到限流電阻112的一端、第一二極管108的負(fù)極以及第二二極管110的正極。
該實(shí)施例所示出的電路結(jié)構(gòu)圖中，負(fù)向箝位電壓為0V，而正向箝位電壓為3.3V。
本發(fā)明的降低高速信號(hào)電磁波輻射的集成電路還可擴(kuò)展到具有兩個(gè)集成電路塊，其結(jié)構(gòu)圖如圖4所示，包括第一集成電路塊和第二集成電路塊，其中第一集成電路塊包括第一和第二二極管208、210、第一限流電阻212、并引出四個(gè)管腳200、202、204、206，其中，第一管腳200接負(fù)向箝位電壓，且與第一二極管208的正極相連；第二管腳202接正向箝位電壓，且與第二二極管210的負(fù)極相連；第一二極管208的負(fù)極和第二二極管210的正極相連；第三管腳204為輸入管腳，與第一限流電阻212的一端相連；第一限流電阻212的另一端連接到第一二極管208的負(fù)極以及第二二極管210的正極；第四管腳206為輸出管腳，連接到第一限流電阻212的一端、第一二極管208的負(fù)極以及第二二極管210的正極；第二集成電路塊包括第三和第四二極管308、310、第二限流電阻312、并引出四個(gè)管腳300、302、304、306，其中，第五管腳300接負(fù)向箝位電壓，且與第三二極管308的正極相連；第六管腳302接正向箝位電壓，且與第四二極管310的負(fù)極相連；第三二極管308的負(fù)極和第四二極管310的正極相連；
第七管腳304為輸入管腳，與第二限流電阻312的一端相連；第二限流電阻312的另一端連接到第三二極管308的負(fù)極以及第四二極管310的正極；第八管腳306為輸出管腳，連接到第二限流電阻312的一端、第三二極管308的負(fù)極以及第四二極管310的正極；其中，第一管腳200、第五管腳300、第一二極管208的正極以及第三二極管308的正極互相連接；而第二管腳202、第六管腳302、第三二極管210的負(fù)極以及第四二極管310的負(fù)極互相連接。
上述的集成電路中兩組集成塊的負(fù)向箝位電壓均為0V，而正向箝位電壓均為3.3V。
對(duì)于本領(lǐng)域的技術(shù)人員來(lái)說(shuō)，同樣很容易理解，本發(fā)明的集成電路還可以擴(kuò)展到具有n組集成塊，其中的每一個(gè)集成電路塊包括第一和第二二極管、一限流電阻、并引出四個(gè)管腳，其中，第一管腳接負(fù)向箝位電壓，且與第一二極管的正極相連；第二管腳接正向箝位電壓，且與第二二極管的負(fù)極相連；第一二極管的負(fù)極和第二二極管的正極相連；第三管腳為輸入管腳，與限流電阻的一端相連；限流電阻的另一端連接到第一二極管的負(fù)極以及第二二極管的正極；第四管腳為輸出管腳，連接到限流電阻的一端、第一二極管的負(fù)極以及第二二極管的正極；其中，每一個(gè)集成電路塊的第一管腳和第一二極管的正極互相連接；且每一個(gè)集成電路塊的第二管腳和第三二極管的負(fù)極互相連接。
為了使元器件的反應(yīng)速度可大幅提高，且不受目前PCB的工藝技術(shù)瓶頸所限制(比如極大的公差值、仿真的反應(yīng)速度過(guò)低)，可以利用半導(dǎo)體技術(shù)來(lái)制作本發(fā)明中的二極管。
所以，本發(fā)明還提供一種降低高速信號(hào)電磁波輻射的集成電路的半導(dǎo)體工藝流程，此種工藝流程所指作的集成電路可以上上述的任何一種集成電路結(jié)構(gòu)，此處就不再重復(fù)描述其結(jié)構(gòu)了，該制造工藝流程包括
首先在N型襯底400上制作N阱(圖中未示出)和P阱402；制作有源區(qū)；鋪設(shè)多晶硅層404，多晶硅404作為二極管以及電阻的電極；注入N離子和P離子，形成N擴(kuò)散區(qū)406和P擴(kuò)散區(qū)408，形成二極管的正極和負(fù)極；鋪設(shè)介質(zhì)層410，并制作用于和金屬層相連的通孔；在該實(shí)施例中，使用的介質(zhì)層410是正硅酸乙脂TEOS層。在該實(shí)施例中，此時(shí)還包括形成襯墊414。
鋪設(shè)金屬層412以實(shí)現(xiàn)各個(gè)器件之間的互連；在該實(shí)施例中，鋪設(shè)的金屬層為鋁硅合金ALSi層。
鋪設(shè)鈍化層。
此種電壓箝位IC須能應(yīng)用于高速的時(shí)鐘信號(hào)，目前的時(shí)鐘信號(hào)的速度可高達(dá)100MHz，上升/下降時(shí)間的典型值將近400ps，電平保持時(shí)間的典型值將近2.5ns，二極管的反應(yīng)速度必須比信號(hào)的上升/下降時(shí)間快，要求低于200ps的反應(yīng)速度；以及低于2ns的回復(fù)速度。按照上述的半導(dǎo)體工藝流程制作的集成電路中的二極管能達(dá)到低箝制電壓、高反應(yīng)及回復(fù)速度的要求。但需要說(shuō)明的是，圖5所示的實(shí)施例僅僅是一種半導(dǎo)體工藝流程的示意圖，采用其它的流程或者結(jié)構(gòu)的半導(dǎo)體工藝流程同樣是可以預(yù)見(jiàn)的。
本發(fā)明提供的集成電路不僅可應(yīng)用于時(shí)鐘信號(hào)，一般的數(shù)據(jù)信號(hào)也可以使用，只要信號(hào)的邊沿時(shí)間及保持時(shí)間在此IC的應(yīng)用規(guī)格內(nèi)，均可達(dá)到消除過(guò)沖電壓的功效。
根據(jù)本發(fā)明，本集成電路的的輸入/輸出數(shù)目可依應(yīng)用的不同而調(diào)整，利用改變內(nèi)部電路數(shù)量及集成電路的封裝，可選擇從1組到N組的輸入/輸出數(shù)目，方便設(shè)計(jì)者的彈性應(yīng)用。
采用上述的技術(shù)方案的本發(fā)明的元器件屬于主動(dòng)式有源元器件，可替代舊有繁瑣的被動(dòng)式反復(fù)調(diào)適方法(阻尼電阻、旁路電容、阻抗控制)，有效的節(jié)省了調(diào)適的時(shí)間，提高效率。此種元器件的箝位電壓是利用外圍電路提供輸入電壓來(lái)設(shè)定，因此箝位電壓是可以視所應(yīng)用的信號(hào)之類型而改變，應(yīng)用的范圍較廣泛。此種元器件不僅是可應(yīng)用在時(shí)鐘產(chǎn)生器的外圍電路，其它有過(guò)沖現(xiàn)象的信號(hào)也可以適用，諸如一般的數(shù)據(jù)傳輸信號(hào)皆可適用。
根據(jù)本發(fā)明的一方面，此種元器件可以是利用半導(dǎo)體技術(shù)所制作出來(lái)的，反應(yīng)速度可大幅提高，且不受目前PCB的工藝技術(shù)瓶頸所限制(極大的公差值、仿真的反應(yīng)速度過(guò)低)。
上述實(shí)施例是提供給熟悉本領(lǐng)域內(nèi)的人員來(lái)實(shí)現(xiàn)或使用本發(fā)明的，熟悉本領(lǐng)域的人員可在不脫離本發(fā)明的發(fā)明思想的情況下，對(duì)上述實(shí)施例做出種種修改或變化，因而本發(fā)明的保護(hù)范圍并不被上述實(shí)施例所限，而應(yīng)該是符合權(quán)利要求書(shū)提到的創(chuàng)新性特征的最大范圍。
權(quán)利要求
1.一種降低高速信號(hào)電磁波輻射的集成電路，其特征在于，包括第一和第二二極管、一限流電阻、并引出四個(gè)管腳，其中，第一管腳接負(fù)向箝位電壓，且與第一二極管的正極相連；第二管腳接正向箝位電壓，且與第二二極管的負(fù)極相連；第一二極管的負(fù)極和第二二極管的正極相連；第三管腳為輸入管腳，與限流電阻的一端相連；限流電阻的另一端連接到第一二極管的負(fù)極以及第二二極管的正極；第四管腳為輸出管腳，連接到限流電阻的一端、第一二極管的負(fù)極以及第二二極管的正極。
2.如權(quán)利要求1所述的集成電路，其特征在于，所述負(fù)向箝位電壓為0V，而所述正向箝位電壓為3.3V。
3.一種降低高速信號(hào)電磁波輻射的集成電路，其特征在于，包括第一集成電路塊和第二集成電路塊，其中第一集成電路塊包括第一和第二二極管、第一限流電阻、并引出四個(gè)管腳，其中，第一管腳接負(fù)向箝位電壓，且與第一二極管的正極相連；第二管腳接正向箝位電壓，且與第二二極管的負(fù)極相連；第一二極管的負(fù)極和第二二極管的正極相連；第三管腳為輸入管腳，與第一限流電阻的一端相連；第一限流電阻的另一端連接到第一二極管的負(fù)極以及第二二極管的正極；第四管腳為輸出管腳，連接到第一限流電阻的一端、第一二極管的負(fù)極以及第二二極管的正極；第二集成電路塊包括第三和第四二極管、第二限流電阻、并引出四個(gè)管腳，其中，第五管腳接負(fù)向箝位電壓，且與第三二極管的正極相連；第六管腳接正向箝位電壓，且與第四二極管的負(fù)極相連；第三二極管的負(fù)極和第四二極管的正極相連；第七管腳為輸入管腳，與第二限流電阻的一端相連；第二限流電阻的另一端連接到第三二極管的負(fù)極以及第四二極管的正極；第八管腳為輸出管腳，連接到第二限流電阻的一端、第三二極管的負(fù)極以及第四二極管的正極；其中，所述第一管腳、第五管腳、第一二極管的正極以及第三二極管的正極互相連接；而所述第二管腳、第六管腳、第三二極管的負(fù)極以及第四二極管的負(fù)極互相連接。
4.如權(quán)利要求3所述的集成電路，其特征在于，所述負(fù)向箝位電壓為0V，而所述正向箝位電壓為3.3V。
5.一種降低高速信號(hào)電磁波輻射的集成電路，其特征在于，包括數(shù)個(gè)集成電路塊，其中每一個(gè)集成電路塊包括第一和第二二極管、一限流電阻、并引出四個(gè)管腳，其中，第一管腳接負(fù)向箝位電壓，且與第一二極管的正極相連；第二管腳接正向箝位電壓，且與第二二極管的負(fù)極相連；第一二極管的負(fù)極和第二二極管的正極相連；第三管腳為輸入管腳，與限流電阻的一端相連；限流電阻的另一端連接到第一二極管的負(fù)極以及第二二極管的正極；第四管腳為輸出管腳，連接到限流電阻的一端、第一二極管的負(fù)極以及第二二極管的正極；其中，每一個(gè)集成電路塊的第一管腳和第一二極管的正極互相連接；且每一個(gè)集成電路塊的第二管腳和第三二極管的負(fù)極互相連接。
6.如權(quán)利要求5所述的集成電路，其特征在于，所述負(fù)向箝位電壓為0V，而所述正向箝位電壓為3.3V。
7.一種降低高速信號(hào)電磁波輻射的集成電路的半導(dǎo)體工藝流程，其特征在于，所述集成電路包括第一和第二二極管、一限流電阻、并引出四個(gè)管腳，第一管腳與第一二極管的正極相連；第二管腳與第二二極管的負(fù)極相連；第一二極管的負(fù)極和第二二極管的正極相連；第三管腳與限流電阻的一端相連；限流電阻的另一端連接到第一二極管的負(fù)極以及第二二極管的正極；第四管腳連接到限流電阻的一端、第一二極管的負(fù)極以及第二二極管的正極，所述工藝流程包括在N型襯底上制作N阱和P阱；制作有源區(qū)；鋪設(shè)多晶硅，多晶硅作為二極管以及電阻的電極；注入N離子和P離子，形成二極管的正極和負(fù)極；鋪設(shè)介質(zhì)層并制作用于和金屬層相連的通孔；鋪設(shè)金屬層以實(shí)現(xiàn)各個(gè)器件之間的互連；鋪設(shè)鈍化層。
8.如權(quán)利要求7所述的工藝流程，其特征在于，所述介質(zhì)層為正硅酸乙脂TEOS層。
9.如權(quán)利要求7所述的工藝流程，其特征在于，所述金屬層為鋁硅合金ALSi層。
全文摘要
本發(fā)明揭示了一種降低高速信號(hào)電磁波輻射的集成電路，包括第一和第二二極管、一限流電阻、并引出四個(gè)管腳，其中，第一管腳接負(fù)向箝位電壓，且與第一二極管的正極相連；第二管腳接正向箝位電壓，且與第二二極管的負(fù)極相連；第一二極管的負(fù)極和第二二極管的正極相連；第三管腳為輸入管腳，與限流電阻的一端相連；限流電阻的另一端連接到第一二極管的負(fù)極以及第二二極管的正極；第四管腳為輸出管腳，連接到限流電阻的一端、第一二極管的負(fù)極以及第二二極管的正極。本發(fā)明可有效的節(jié)省調(diào)適的時(shí)間，提高效率，其箝位電壓是利用外圍電路提供輸入電壓來(lái)設(shè)定，因此箝位電壓是可以視所應(yīng)用的信號(hào)之類型而改變，應(yīng)用的范圍較廣泛。
文檔編號(hào)H01L27/00GK1848429SQ200510025108
公開(kāi)日2006年10月18日 申請(qǐng)日期2005年4月15日 優(yōu)先權(quán)日2005年4月15日
發(fā)明者林啟仁 申請(qǐng)人:環(huán)達(dá)電腦(上海)有限公司