專利名稱：用于cmos技術(shù)的應變感應遷移率增強納米器件及工藝的制作方法
技術(shù)領(lǐng)域：
本發(fā)明一般地涉及集成電路以及用于制造半導體器件的集成電路加工方法。更具體地說，本發(fā)明提供了一種使用應變硅結(jié)構(gòu)制造MOS器件用于高級CMOS集成電路器件的方法與結(jié)構(gòu)。但是應當認識到，本發(fā)明具有更廣闊的應用范圍。
背景技術(shù)：
集成電路已經(jīng)從單個硅晶片上制備的少數(shù)互連器件發(fā)展成為數(shù)以百萬計的器件。當前集成電路提供的性能和復雜度遠遠超出了最初的預想。為了在復雜度和電路密度(即，在給定的芯片面積上能夠封裝的器件數(shù)目)方面獲得進步，最小器件的特征尺寸(又被稱為器件“幾何圖形”)伴隨每一代集成電路的發(fā)展而變得更小。
日益增加的電路密度不僅提高了集成電路的性能和復雜度，也降低了消費者的成本。集成電路或芯片制造設(shè)備可能要花費數(shù)億甚至數(shù)十億美元。每個制造設(shè)備具有一定的晶圓產(chǎn)量。每個晶圓上具有一定數(shù)量的集成電路。因此，通過將集成電路的個體器件制備得更小，可以在每個晶圓上制備更多器件，這增加了制造設(shè)備的產(chǎn)出。把器件制備得更小非常有挑戰(zhàn)性，因為IC制造中使用的每道工藝都有極限。換句話說，給定的工藝通常只能向下達到某個特征尺寸，之后要么需要改變工藝要么需要改變器件的布圖設(shè)計。此外，隨著器件需要越來越快的設(shè)計，某些現(xiàn)有工藝和材料存在工藝限制。
這種工藝的示例是制造MOS器件。這種器件現(xiàn)在變得越來越小，并且開關(guān)速度越來越快。盡管已經(jīng)有了顯著的進步，但是這種器件仍舊存在很多限制。僅僅作為示例，這些器件必須變得越來越小，同時仍能提供用于開關(guān)的清楚信號，而這隨著器件變小變得愈發(fā)困難。換句話說，開關(guān)電源變得與無用的噪聲相同的數(shù)量級。此外，這些器件通常難于制造，并且一般需要復雜的制造工藝與結(jié)構(gòu)。在本說明書尤其下文中將描述這些以及其它的限制。
從上文可以看出，需要一種用于加工半導體器件的改進技術(shù)。

發(fā)明內(nèi)容
根據(jù)本發(fā)明，提供了用于制造半導體器件的集成電路加工技術(shù)。更具體地說，本發(fā)明提供了一種使用應變硅結(jié)構(gòu)制造MOS器件用于高級CMOS集成電路器件的方法與結(jié)構(gòu)。但是應當認識到，本發(fā)明具有更廣闊的應用范圍。
在具體實施例中，本發(fā)明提供了一種用于形成CMOS半導體集成電路器件的方法。該方法包括提供半導體襯底(例如，硅晶圓、絕緣體上硅)。該方法包括在半導體襯底上形成電介質(zhì)層(例如，柵極氧化物或氮化物)，以及在電介質(zhì)層上形成柵極層(例如，多晶硅、金屬)。該方法包括對柵極層圖案化以形成具有邊緣(例如，多個側(cè)面或邊)的柵極結(jié)構(gòu)，以及在柵極結(jié)構(gòu)上形成電介質(zhì)層或電介質(zhì)多層來保護具有邊緣的柵極結(jié)構(gòu)。電介質(zhì)層具有小于100納米的厚度。該方法包括使用電介質(zhì)層作為保護層刻蝕鄰近柵極結(jié)構(gòu)的源極區(qū)和漏極區(qū)，以及將硅鍺材料沉積到源極區(qū)和漏極區(qū)中，以填充所刻蝕的源極區(qū)和所刻蝕的漏極區(qū)。該方法優(yōu)選地由形成在源極區(qū)和漏極區(qū)中的至少所述硅鍺材料來使源極區(qū)和漏極區(qū)之間的溝道區(qū)產(chǎn)生壓縮應變。
在另一具體實施例中，該方法提供了一種CMOS半導體集成電路器件。CMOS器件包括NMOS器件，其中NMOS器件包括柵極區(qū)、源極區(qū)、漏極區(qū)以及在源極區(qū)和漏極區(qū)之間形成的NMOS溝道區(qū)。在源極區(qū)和漏極區(qū)中形成碳化硅材料。碳化硅材料使溝道區(qū)處于拉伸模式。CMOS器件還具有PMOS器件，其中PMOS器件包括柵極區(qū)、源極區(qū)和漏極區(qū)。PMOS器件具有在源極區(qū)和漏極區(qū)之間形成的PMOS溝道區(qū)。在源極區(qū)和漏極區(qū)中形成硅鍺材料。硅鍺材料使溝道區(qū)處于壓縮模式。
在另一具體實施例中，本發(fā)明提供了一種用于形成CMOS集成電路器件的方法。該方法包括提供半導體襯底(例如，硅晶圓、絕緣體上硅)。該方法包括在半導體襯底上形成柵極層，以及對柵極層圖案化以形成具有邊緣的NMOS柵極結(jié)構(gòu)和具有邊緣的PMOS柵極結(jié)構(gòu)。該方法包括在NMOS柵極結(jié)構(gòu)和PMOS柵極結(jié)構(gòu)上分別形成電介質(zhì)層來保護具有邊緣的NMOS柵極結(jié)構(gòu)和具有邊緣的PMOS柵極結(jié)構(gòu)。該方法優(yōu)選地使用電介質(zhì)層作為保護層同時刻蝕鄰近NMOS柵極結(jié)構(gòu)的第一源極區(qū)和第一漏極區(qū)并刻蝕鄰近PMOS柵極結(jié)構(gòu)的第二源極區(qū)和第二漏極區(qū)。該方法將硅鍺材料沉積到第一源極區(qū)和第一漏極區(qū)中以使PMOS柵極結(jié)構(gòu)的第一源極區(qū)和第一漏極區(qū)之間的溝道區(qū)處于壓縮應變。該方法還將碳化硅材料沉積到第二源極區(qū)和第二漏極區(qū)中以使NMOS柵極結(jié)構(gòu)的第二源極區(qū)和第二漏極區(qū)之間的溝道區(qū)處于拉伸應變。
在又一實施例中，本發(fā)明提供了一種PMOS集成電路器件。該器件具有半導體襯底，半導體襯底包括表面區(qū)和形成在半導體襯底內(nèi)部的隔離區(qū)。柵極電介質(zhì)層被形成在半導體襯底的表面區(qū)之上。PMOS柵極層被形成在表面區(qū)的一部分之上。PMOS柵極層包括第一邊緣和第二邊緣。器件具有在第一邊緣附近之中形成的第一輕摻雜區(qū)和在第二邊緣附近之中形成的第二輕摻雜區(qū)。該器件還具有在第一邊緣和第一輕摻雜區(qū)的一部分之上形成的第一側(cè)壁隔離物以及在第二邊緣和第二輕摻雜區(qū)的一部分之上形成的第二側(cè)壁隔離物。所形成的半導體襯底的第一刻蝕區(qū)鄰近第一側(cè)壁隔離物，所形成的半導體襯底的第二刻蝕區(qū)鄰近第二側(cè)壁隔離物。該器件具有在第一刻蝕區(qū)中形成的第一硅鍺材料以形成第一源/漏極區(qū)，還具有在第二刻蝕區(qū)中形成的第二硅鍺材料以形成第二源/漏極區(qū)。PMOS溝道區(qū)在第一硅鍺材料和第二硅鍺材料之間形成。第一硅鍺材料優(yōu)選地包括高度高于表面區(qū)的第一表面，第二硅鍺材料包括高度高于表面區(qū)的第二表面。根據(jù)具體實施例，PMOS溝道區(qū)優(yōu)選地具有壓縮應變的特性。
通過本發(fā)明，實現(xiàn)了許多優(yōu)于傳統(tǒng)技術(shù)的優(yōu)點。例如，該技術(shù)便于使用依賴于現(xiàn)有技術(shù)的工藝。在一些實施例中，該方法在每個晶圓的芯片方面提供了更高的器件產(chǎn)率。此外，該方法提供的工藝與現(xiàn)有工藝技術(shù)相兼容，而不用對現(xiàn)有設(shè)備和工藝進行實質(zhì)性的修改。本發(fā)明優(yōu)選地用于設(shè)計規(guī)則為90納米或更小的改良聯(lián)合工藝。此外，本發(fā)明通過將應變硅結(jié)構(gòu)用于CMOS器件，提高了空穴的遷移率。取決于實施例，可以實現(xiàn)這些優(yōu)點中的一個或多個。在本說明書尤其在下文中將詳細描述這樣和那樣的優(yōu)點。
參考隨后的詳細說明和附圖，可以更全面地理解本發(fā)明的各種其它目的、特征和優(yōu)點。


圖1是根據(jù)本發(fā)明實施例的CMOS器件的簡化橫截面示圖；圖2是根據(jù)本發(fā)明實施例制造CMOS器件的方法的簡化流程圖；圖3至圖6是圖示了根據(jù)本發(fā)明實施例制造CMOS器件的方法的簡化橫截面示圖；圖7是根據(jù)本發(fā)明另一實施例的CMOS器件的簡化橫截面示圖；圖8至圖13是圖示了根據(jù)本發(fā)明另一實施例制造CMOS器件的方法的簡化橫截面示圖；圖14至圖19是圖示了根據(jù)本發(fā)明實施例制造CMOS器件的又一方法的簡化橫截面示圖。
具體實施例方式
根據(jù)本發(fā)明，提供了用于制造半導體器件的集成電路加工技術(shù)。更具體地說，本發(fā)明提供了一種使用應變硅結(jié)構(gòu)制造MOS器件用于高級CMOS集成電路器件的方法與結(jié)構(gòu)。但是應當認識到，本發(fā)明具有更廣闊的應用范圍。
圖1是根據(jù)本發(fā)明實施例的CMOS器件100的簡化橫截面示圖。該圖僅僅是示例，其不應當不適當?shù)叵拗茩?quán)利要求的范圍。本領(lǐng)域普通技術(shù)人員將認識到許多變化、替換和修改形式。如圖所示，CMOS器件包括NMOS器件107，其中NMOS器件107包括柵極區(qū)109、源極區(qū)111、漏極區(qū)113以及在源極區(qū)和漏極區(qū)之間形成的NMOS溝道區(qū)115。在優(yōu)選實施例中，溝道區(qū)的寬度優(yōu)選小于90納米。當然，可以存在其它的變化、修改和替換形式。
碳化硅材料被形成在源極區(qū)111和漏極區(qū)113中。換句話說，碳化硅材料在源極區(qū)和漏極區(qū)的刻蝕區(qū)中外延生長，以形成多層結(jié)構(gòu)。碳化硅材料優(yōu)選地使用N型雜質(zhì)來摻雜。在一個具體實施例中，雜質(zhì)是磷，且濃度在約1×1019至約1×1020原子/cm3之間。碳化硅材料使溝道區(qū)處于拉伸模式。碳化硅材料的晶格常數(shù)小于單晶硅的晶格常數(shù)。由于碳化硅的晶格常數(shù)較小，所以其使NMOS溝道區(qū)處于拉伸模式。在一個具體實施例中，該溝道區(qū)比單晶硅的長了約百分之0.7-0.8。NMOS器件在P型阱區(qū)中形成。當然，可以存在其它的變化、修改和替換形式。
CMOS器件還具有PMOS器件105，其中PMOS器件105包括柵極區(qū)121、源極區(qū)123和漏極區(qū)125。PMOS器件具有在源極區(qū)和漏極區(qū)之間形成的PMOS溝道區(qū)127。在優(yōu)選實施例中，溝道區(qū)的寬度優(yōu)選地小于90納米。PMOS器件在N型阱區(qū)中形成。N型阱區(qū)優(yōu)選地使用N型雜質(zhì)來摻雜。當然，可以存在其它的變化、修改和替換形式。
在上述源極區(qū)和漏極區(qū)中形成硅鍺材料。換句話說，在源極區(qū)和漏極區(qū)的刻蝕區(qū)中外延生長硅鍺材料以形成多層結(jié)構(gòu)。硅鍺材料優(yōu)選地使用P型雜質(zhì)來摻雜。在一個具體實施例中，雜質(zhì)是硼，且濃度在約1×1019至約1×1020原子/cm3之間。硅鍺材料使溝道區(qū)處于壓縮模式。硅鍺材料的晶格常數(shù)大于單晶硅的晶格常數(shù)。因為硅鍺的晶格常數(shù)較大，所以其趨向于使PMOS溝道區(qū)處于壓縮模式。在一個具體實施例中，該溝道區(qū)比單晶硅的短了約百分之0.7-0.8。
如圖所示，器件具有隔離區(qū)103，其形成在有源晶體管器件(例如MOS器件)之間。隔離區(qū)優(yōu)選地使用淺槽隔離技術(shù)來制備。這種技術(shù)通常使用圖案化、刻蝕、以及用電介質(zhì)材料(例如二氧化硅或類似的材料)填充溝槽等工藝。當然，本領(lǐng)域普通技術(shù)人員將認識到許多變化、替換和修改形式?？梢栽诒菊f明書尤其在下文中找到制備CMOS器件的方法的其它細節(jié)。
參考圖2，一種根據(jù)本發(fā)明實施例制造CMOS集成電路器件的方法200可以簡要描述如下
1.提供半導體襯底(步驟201)，例如硅晶圓、絕緣體上硅；2.形成淺槽隔離區(qū)(步驟203)；3.在襯底的表面上形成柵極電介質(zhì)層(步驟205)；4.在半導體襯底上形成柵極層；5.對柵極層圖案化，以形成具有邊緣的NMOS柵極結(jié)構(gòu)和具有邊緣的PMOS柵極結(jié)構(gòu)；6.在圖案化柵極層的邊緣上形成側(cè)壁隔離物并形成輕摻雜漏極區(qū)(步驟207)；7.在NMOS柵極結(jié)構(gòu)和PMOS柵極結(jié)構(gòu)上分別形成電介質(zhì)層，以保護具有邊緣的NMOS柵極結(jié)構(gòu)和具有邊緣的PMOS柵極結(jié)構(gòu)；8.使用電介質(zhì)層作為保護層，同時刻蝕鄰近NMOS柵極結(jié)構(gòu)的第一源極區(qū)和第一漏極區(qū)并刻蝕鄰近PMOS柵極結(jié)構(gòu)的第二源極區(qū)和第二漏極區(qū)(步驟209)；9.預處理刻蝕后的源/漏極區(qū)；10.遮蓋NMOS區(qū)；11.將硅鍺材料沉積到第一源極區(qū)和第一漏極區(qū)中，以使PMOS柵極結(jié)構(gòu)的第一源極區(qū)和第一漏極區(qū)之間的溝道區(qū)處于壓縮應變(步驟211)；12.從NMOS區(qū)上剝離掩模；13.遮掩PMOS區(qū)；14.將碳化硅材料沉積到第二源極區(qū)和第二漏極區(qū)，以使NMOS柵極結(jié)構(gòu)的第二源極區(qū)和第二漏極區(qū)之間的溝道區(qū)處于拉伸應變(步驟213)；15.在柵極層和源/漏極區(qū)上形成硅化物層(步驟215)；16.在NMOS和PMOS晶體管器件上形成中間電介質(zhì)層(步驟217)；17.形成接觸區(qū)(步驟219)；18.執(zhí)行后道工藝(步驟221)；以及
19.執(zhí)行所需的其它步驟。
上述步驟序列提供了根據(jù)本發(fā)明實施例的方法。如圖所示，該方法使用的步驟組合包括形成CMOS集成電路器件的方法。也可以提供其它的替代形式，其中在不脫離權(quán)利要求范圍的條件下添加步驟，去除一個或多個步驟，或者以不同順序提供一個或多個步驟。本方法的其它細節(jié)將在本說明書尤其在下文中找到。
圖3至圖6是圖示了根據(jù)本發(fā)明實施例制造CMOS器件的方法的簡化橫截面示圖。該圖僅僅是示例，其不應當不適當?shù)叵拗茩?quán)利要求的范圍。本領(lǐng)域普通技術(shù)人員將認識到許多變化、替換和修改形式。如圖所示，該方法提供半導體襯底301(例如硅晶圓、絕緣體上硅)。半導體襯底是單晶硅。硅在晶圓的表面上取向為100方向。當然，可以存在其它的變化、修改和替換形式。該方法優(yōu)選地在襯底中形成隔離區(qū)。在一個具體實施例中，該方法在半導體襯底的一部分中形成淺槽隔離區(qū)303。淺槽隔離區(qū)是通過圖案化、刻蝕以及將電介質(zhì)填充材料沉積到溝槽區(qū)中而形成的。根據(jù)具體實施例，電介質(zhì)填充材料通常是氧化物或氧化物與氮化物的組合。隔離區(qū)用來隔離半導體襯底中的有源區(qū)。
該方法在半導體的表面上形成柵極電介質(zhì)層305。根據(jù)實施例，柵極電介質(zhì)層優(yōu)選地是氧化物或氮氧化硅。根據(jù)具體實施例，柵極電介質(zhì)層優(yōu)選為10-20納米或更小。該方法在半導體襯底上形成柵極層307。柵極層優(yōu)選為使用原位摻雜或非原位注入技術(shù)進行摻雜的多晶硅。用于摻雜的雜質(zhì)通常是硼、砷或磷，濃度在約1×1019至約1×1020原子/cm3之間。當然，本領(lǐng)域普通技術(shù)任意將認識到許多變化、修改與替換形式。
參考圖4，該方法對柵極層圖案化以形成具有邊緣的NMOS柵極結(jié)構(gòu)401和具有邊緣的PMOS柵極結(jié)構(gòu)403。該方法在圖案化柵極層的邊緣上可選地形成側(cè)壁隔離物并形成輕摻雜漏極區(qū)405、407。根據(jù)實施例，也可以沒有側(cè)壁隔離物。輕摻雜漏極區(qū)通常是使用注入技術(shù)形成的。對于PMOS器件，輕摻雜漏極區(qū)使用濃度在約1×1018至約1×1019原子/cm3之間的硼或BF2雜質(zhì)。對于NMOS器件，輕摻雜漏極區(qū)使用濃度在約1×1018至約1×1019原子/cm3之間的砷雜質(zhì)。該方法在NMOS柵極結(jié)構(gòu)上形成電介質(zhì)層以保護具有邊緣的NMOS柵極結(jié)構(gòu)。該方法還在PMOS柵極結(jié)構(gòu)上形成電介質(zhì)保護層以保護具有邊緣的PMOS柵極結(jié)構(gòu)。電介質(zhì)保護層優(yōu)選地對于PMOS和NMOS器件來說是相同的層。此外，其它適當?shù)牟牧弦部梢杂脕肀ＷoPMOS和NMOS柵極結(jié)構(gòu)，包括輕摻雜漏極區(qū)。
參考圖5，該方法使用電介質(zhì)層作為保護層同時刻蝕鄰近NMOS柵極結(jié)構(gòu)501的第一源極區(qū)和第一漏極區(qū)并刻蝕鄰近PMOS柵極結(jié)構(gòu)503的第二源極區(qū)和第二漏極區(qū)。該方法使用包括含SF6或CF4的物質(zhì)與等離子體環(huán)境的反應離子刻蝕技術(shù)。在優(yōu)選實施例中，該方法對所刻蝕的源/漏極區(qū)執(zhí)行預處理過程。根據(jù)具體實施例，對于90納米的溝道長度來說，每個刻蝕區(qū)域的深度在約100埃至約1000埃，長度在約0.1微米至約10微米，寬度在約0.1微米至約10微米。根據(jù)另一具體實施例，對于65納米的溝道長度來說，每個刻蝕區(qū)域的深度在約100埃至約1000埃，長度在約0.1微米至約10微米，寬度在約0.1微米至約10微米該方法在暴露PMOS刻蝕區(qū)的同時遮蓋NMOS區(qū)。該方法將硅鍺材料沉積到第一源極區(qū)和第一漏極區(qū)中，以使PMOS柵極結(jié)構(gòu)的第一源極區(qū)和第一漏極區(qū)之間的溝道區(qū)處于壓縮應變。硅鍺是使用原位摻雜技術(shù)外延沉積的。換句話說，諸如硼之類的雜質(zhì)在生長硅鍺材料的同時被引入。根據(jù)具體實施例，硼的濃度在約1×1019至約1×1020原子/cm3之間。當然，可以存在其它的變化、修改和替換形式。
該方法從NMOS區(qū)上剝離掩模。該方法在暴露NMOS刻蝕區(qū)的同時遮蓋PMOS區(qū)。該方法將碳化硅材料沉積到第二源極區(qū)和第二漏極區(qū)中，以使NMOS柵極結(jié)構(gòu)的第二源極區(qū)和第二漏極區(qū)之間的NMOS溝道區(qū)處于拉伸應變。碳化硅是使用原位摻雜技術(shù)外延沉積的。換句話說，諸如磷(P)或砷(As)之類的雜質(zhì)在生長碳化硅材料的同時被引入。根據(jù)具體實施例，上述雜質(zhì)的濃度在約1×1019至約1×1020原子/cm3之間。當然，可以存在其它的變化、修改和替換形式。
為了完成根據(jù)本發(fā)明實施例的器件，該方法在柵極層和源/漏極區(qū)上形成硅化物層601。硅化物層優(yōu)選為覆蓋在暴露的源/漏極區(qū)和圖案化柵極層的上表面上的含鎳層，例如硅化鎳。也可以使用其它類型的硅化物層。這樣的硅化物層包括硅化鈦、硅化鎢、硅化鎳等。該方法在NMOS和PMOS晶體管器件上形成中間電介質(zhì)層。該方法隨后提供接觸區(qū)。其它的步驟包括執(zhí)行后道工藝和所需的其它步驟。
上述步驟序列提供了根據(jù)本發(fā)明實施例的方法。如圖所示，該方法使用的步驟組合包括形成CMOS集成電路器件的方法。也可以提供其它的替代形式，其中在不脫離權(quán)利要求范圍的條件下添加步驟，去除一個或多個步驟，或者以不同順序提供一個或多個步驟。
圖7是根據(jù)本發(fā)明另一實施例的CMOS器件的簡化橫截面示圖。該圖僅僅是示例，其不應當不適當?shù)叵拗茩?quán)利要求的范圍。本領(lǐng)域普通技術(shù)人員將認識到許多變化、替換和修改形式。如圖所示，器件是PMOS集成電路器件。該器件也可以是NMOS等。該器件具有半導體襯底701(例如，硅、絕緣體上硅)，半導體襯底701包括表面區(qū)和在半導體襯底內(nèi)部形成的隔離區(qū)703(例如，溝槽隔離)。柵極電介質(zhì)層705被形成在半導體襯底的表面區(qū)上。PMOS柵極層707被形成在表面區(qū)的一部分上。根據(jù)具體實施例，柵極層優(yōu)選為已經(jīng)結(jié)晶化的摻雜多晶硅。根據(jù)具體實施例，摻雜的雜質(zhì)通常是硼，濃度在約1×1019至約1×1020原子/cm3之間。
PMOS柵極層包括第一邊緣709和第二邊緣711。器件具有在第一邊緣附近形成的第一輕摻雜區(qū)713和在第二邊緣附近形成的第二輕摻雜區(qū)715。器件還具有在第一邊緣和第一輕摻雜區(qū)的一部分上形成的第一側(cè)壁隔離物721以及在第二邊緣和第二輕摻雜區(qū)的一部分上形成的第二側(cè)壁隔離物723。半導體襯底的第一刻蝕區(qū)鄰近第一側(cè)壁隔離物而被形成，半導體襯底的第二刻蝕區(qū)鄰近第二側(cè)壁隔離物而被形成。器件具有在第一刻蝕區(qū)716中形成的第一硅鍺材料717，用以形成第一源/漏極區(qū)，還具有在第二刻蝕區(qū)718中形成的第二硅鍺材料719，用以形成第二源/漏極區(qū)。硅鍺層是使用外延工藝生長的。根據(jù)具體實施例，硅鍺還使用諸如硼的雜質(zhì)來摻雜，雜質(zhì)濃度在約1×1019至約1×1020原子/cm3之間。
PMOS溝道區(qū)720在第一硅鍺材料和第二硅鍺材料層之間形成。第一硅鍺材料優(yōu)選地包括高度高于表面區(qū)的第一表面725，并且第二硅鍺材料優(yōu)選地包括高度高于表面區(qū)的第二表面727。器件具有在柵極層和源/漏極區(qū)之上的硅化物層。如圖所示，硅化物層優(yōu)選地是在暴露的源/漏極區(qū)和圖案化柵極層的上表面上的含鎳層，例如硅化鎳。當然，可以存在其它的變化、修改和替換形式?？梢栽诒菊f明書尤其在下文中找到本器件的其它細節(jié)。
一種根據(jù)本發(fā)明實施例制造CMOS集成電路器件的方法可以簡要描述如下1.提供半導體襯底，例如硅晶圓、絕緣體上硅；2.在半導體襯底上形成電介質(zhì)層(例如，柵極氧化物或氮化物)；3.在電介質(zhì)層上形成柵極層(例如，多晶硅、金屬)；4.對柵極層圖案化以形成具有邊緣的柵極結(jié)構(gòu)(例如，多個側(cè)面或邊緣)；5.在柵極結(jié)構(gòu)上形成電介質(zhì)層或多層，以保護具有邊緣的柵極結(jié)構(gòu)，其中電介質(zhì)層小于1000埃；6.使用電介質(zhì)層作為保護層，鄰近柵極結(jié)構(gòu)刻蝕源極區(qū)和漏極區(qū)；7.將硅鍺材料沉積到源極區(qū)和漏極區(qū)中以填充所刻蝕的源極區(qū)和所刻蝕的漏極區(qū)；8.由形成在源極區(qū)和漏極區(qū)中的至少硅鍺材料使源極區(qū)和漏極區(qū)之間的溝道區(qū)處于壓縮應變，其中溝道區(qū)與圖案化柵極層的寬度大致相同；9.在圖案化柵極層上形成側(cè)壁隔離物；以及10.執(zhí)行所需的其它步驟。
上述步驟序列提供了根據(jù)本發(fā)明實施例的方法。如圖所示，該方法使用的步驟組合包括形成CMOS集成電路器件的方法。也可以提供其它的替代形式，其中在不脫離權(quán)利要求范圍的條件下添加步驟，去除一個或多個步驟，或者以不同順序提供一個或多個步驟。
圖8至圖13是圖示了根據(jù)本發(fā)明另一實施例制造CMOS器件的方法的簡化橫截面示圖。該圖僅僅是示例，其不應當不適當?shù)叵拗茩?quán)利要求的范圍。本領(lǐng)域普通技術(shù)人員將認識到許多變化、替換和修改形式。
一種根據(jù)本發(fā)明另一實施例制造CMOS器件的方法簡要描述如下1.提供包括溝槽區(qū)(淺槽隔離)805的半導體襯底，其上包括PMOS 801和NMOS 803器件(見圖8)；2.形成上覆的氧化物層807和上覆的氮化硅層809；3.在NMOS器件上形成掩模層811；4.使用掩模層811保護NMOS器件，在PMOS器件上形成隔離物區(qū)901，如圖9所示；5.使用掩模層保護NMOS器件，形成PMOS器件的被刻蝕的源/漏極區(qū)903；6.去除掩模層，如圖10所示；7.將硅鍺填充材料1101沉積到所刻蝕的源/漏極區(qū)，如圖10所示，用以在PMOS器件的溝道區(qū)中產(chǎn)生應變區(qū)；8.形成NMOS器件的隔離物區(qū)1105，如圖11所示；9.在NMOS和PMOS柵極區(qū)的部分之上形成硅化物材料1201(例如，鎳、鉑、鈦)，如圖12所示；10.在隔離物區(qū)、NMOS和PMOS器件的表面區(qū)上形成氮化硅層1203；11.使用氮化硅層在NMOS器件中產(chǎn)生應變區(qū)，如圖12所示；12.在NMOS和PMOS器件上形成(多個)中間電介質(zhì)層；13.形成到NMOS和PMOS器件中每個的源/漏極區(qū)的接觸區(qū)1301；以及14.執(zhí)行所需的其它步驟。
上述步驟序列提供了根據(jù)本發(fā)明實施例的方法。如圖所示，該方法使用的步驟組合包括形成CMOS集成電路器件的方法。也可以提供其它的替代形式，其中在不脫離權(quán)利要求范圍的條件下添加步驟，去除一個或多個步驟，或者以不同順序提供一個或多個步驟。
圖14至圖19是圖示了根據(jù)本發(fā)明實施例制造CMOS器件的又一方法的簡化橫截面示圖。該圖僅僅是示例，其不應當不適當?shù)叵拗茩?quán)利要求的范圍。本領(lǐng)域普通技術(shù)人員將認識到許多變化、替換和修改形式。
一種根據(jù)本發(fā)明又一實施例制造CMOS器件的方法簡要描述如下1.提供包括溝槽區(qū)(淺槽隔離)的半導體襯底，其上包括PMOS和NMOS器件(見圖14)；2.形成上覆的氧化物層和上覆的氮化硅層，如圖14所示；3.在NMOS器件上形成掩模層1511；4.使用掩模層1511保護NMOS器件，在PMOS器件上形成隔離物區(qū)1501，如圖15所示；5.使用掩模層保護NMOS器件，形成PMOS器件的被刻蝕的源/漏極區(qū)；6.去除掩模層；7.將硅鍺填充材料1503沉積到所刻蝕的源/漏極區(qū)中，如圖15所示，用以在PMOS器件的溝道區(qū)中產(chǎn)生應變區(qū)；8.在NMOS和PMOS器件上形成氮化硅層，包括在NMOS器件上的氧化物層和氮化硅層的一部分上，如圖16所示；9.在PMOS器件上形成掩模1701，如圖17所示；10.形成NMOS器件的隔離物區(qū)1703，如圖17所示；11.形成NMOS器件的被刻蝕的源/漏極區(qū)1705；12.在所刻蝕的源/漏極區(qū)中形成碳化硅填充材料1801，以在NMOS器件的溝道區(qū)中產(chǎn)生應變區(qū)(例如，拉伸應變)；13.可選地在NMOS和PMOS柵極區(qū)的部分上形成硅化物材料(例如，鎳、鉑、鈦)，如圖18所示；14.在隔離物區(qū)、NMOS和PMOS器件的表面區(qū)上形成氮化硅層1901，如圖19所示；15.使用氮化硅層在NMOS器件中產(chǎn)生對所述應變區(qū)的額外應變(例如，拉伸應變)；16.在NMOS和PMOS器件上形成(多個)中間電介質(zhì)層；17.形成到NMOS和PMOS器件中每個的源/漏極區(qū)的接觸區(qū)；以及
18.執(zhí)行所需的其它步驟。
上述步驟序列提供了根據(jù)本發(fā)明實施例的方法。如圖所示，該方法使用的步驟組合包括形成CMOS集成電路器件的方法。也可以提供其它的替代形式，其中在不脫離權(quán)利要求范圍的條件下添加步驟，去除一個或多個步驟，或者以不同順序提供一個或多個步驟。
根據(jù)實施例，取決于應用，可以有多種方法來形成高拉伸或高壓縮應力氮化硅材料。僅僅作為示例，表1列出了用于高拉伸(HT)和高壓縮(HC)氮化硅的一些數(shù)據(jù)。
用于高拉伸和高壓縮應力SiN的沉積條件

當然，本領(lǐng)域普通技術(shù)人員將認識到多種修改、替換的變化形式。
還應當理解，這里所描述的示例和實施例只是為了說明的目的，本領(lǐng)域的普通技術(shù)人員可以根據(jù)上述實施例對本發(fā)明進行各種修改和變化。這些修改和變化都在本申請的精神和范圍內(nèi)，并且也在權(quán)利要求的范圍內(nèi)。
權(quán)利要求
1.一種用于形成CMOS半導體集成電路器件的方法，該方法包括提供半導體襯底；在所述半導體襯底上形成電介質(zhì)層；在所述電介質(zhì)層上形成柵極層；對所述柵極層圖案化以形成具有邊緣的柵極結(jié)構(gòu)；在所述柵極結(jié)構(gòu)上形成電介質(zhì)層來保護具有邊緣的所述柵極結(jié)構(gòu)，所述電介質(zhì)層具有小于1000埃的厚度；對在所述柵極結(jié)構(gòu)之上的所述電介質(zhì)層圖案化；使用所述圖案化的電介質(zhì)層作為保護層刻蝕鄰近所述柵極結(jié)構(gòu)的源極區(qū)和漏極區(qū)；將硅鍺材料沉積到所述源極區(qū)和漏極區(qū)中，以填充所刻蝕的源極區(qū)和所刻蝕的漏極區(qū)；以及由形成在所述源極區(qū)和漏極區(qū)中的至少所述硅鍺材料來使所述源極區(qū)和漏極區(qū)之間的溝道區(qū)產(chǎn)生壓縮應變。
2.如權(quán)利要求1所述的方法，其中所述電介質(zhì)層小于300埃。
3.如權(quán)利要求1所述的方法，其中有效溝道區(qū)的長度等于所述柵極結(jié)構(gòu)的寬度。
4.如權(quán)利要求1所述的方法，其中所述半導體襯底是硅材料。
5.如權(quán)利要求1所述的方法，其中所塑硅鍺材料是單結(jié)晶的。
6.如權(quán)利要求1所述的方法，其中所述硅鍺材料的硅鍺比為10％至20％。
7.如權(quán)利要求1所述的方法，還包括在包括硅鍺、柵極結(jié)構(gòu)和邊緣在內(nèi)的所述半導體襯底之上形成隔離物層。
8.如權(quán)利要求7所述的方法，還包括各向異性刻蝕所述隔離物層以在所述柵極層的邊緣上形成側(cè)壁隔離物。
9.如權(quán)利要求1所述的方法，其中所述沉積是利用外延反應提供的。
10.如權(quán)利要求1所述的方法，其中所述壓縮模式增加了所述溝道區(qū)中的空穴的遷移率。
11.一種CMOS半導體集成電路器件，所述器件包括包括柵極區(qū)、源極區(qū)和漏極區(qū)的NMOS器件；在所述源極區(qū)和漏極區(qū)之間形成的NMOS溝道區(qū)；在所述源極區(qū)和漏極區(qū)中形成的碳化硅材料；其中所述碳化硅材料使所述溝道區(qū)處于拉伸模式；以及包括柵極區(qū)、源極區(qū)和漏極區(qū)的PMOS器件；在所述源極區(qū)和漏極區(qū)之間形成的PMOS溝道區(qū)；在所述源極區(qū)和漏極區(qū)中形成的硅鍺材料；其中所述硅鍺材料使所述溝道區(qū)處于壓縮模式。
12.如權(quán)利要求11所述的器件，其中所述半導體襯底是硅材料。
13.如權(quán)利要求11所述的器件，其中所述NMOS溝道區(qū)具有小于90納米的長度。
14.如權(quán)利要求11所述的器件，其中所述PMOS溝道區(qū)具有小于90納米的長度。
15.如權(quán)利要求11所述的器件，其中所述碳化硅材料是單晶材料。
16.如權(quán)利要求11所述的器件，其中所述硅鍺材料是單晶材料。
17.如權(quán)利要求11所述的器件，其中所述NMOS溝道區(qū)的長度基本等于所述NMOS器件的柵極區(qū)的寬度。
18.如權(quán)利要求17所述的器件，其中所述長度恰好等于所述柵極區(qū)的寬度。
19.如權(quán)利要求11所述的器件，其中所述PMOS溝道區(qū)的長度基本等于所述PMOS器件的柵極區(qū)的寬度。
20.如權(quán)利要求19所述的器件，其中所述長度恰好等于所述柵極區(qū)的寬度。
21.一種用于形成CMOS集成電路器件的方法，所述方法包括提供半導體襯底；在所述半導體襯底上形成柵極層；對所述柵極層圖案化以形成具有邊緣的NMOS柵極結(jié)構(gòu)和具有邊緣的PMOS柵極結(jié)構(gòu)；在所述NMOS柵極結(jié)構(gòu)形成電介質(zhì)層來保護具有邊緣的所述NMOS柵極結(jié)構(gòu)并在所述PMOS柵極結(jié)構(gòu)上形成電介質(zhì)層來保護具有邊緣的所述PMOS柵極結(jié)構(gòu)；使用所述電介質(zhì)層作為保護層同時刻蝕鄰近所述NMOS柵極結(jié)構(gòu)的第一源極區(qū)和第一漏極區(qū)并刻蝕鄰近所述PMOS柵極結(jié)構(gòu)的第二源極區(qū)和第二漏極區(qū)；將硅鍺材料沉積到第一源極區(qū)和第一漏極區(qū)中以使所述NMOS柵極結(jié)構(gòu)的第一源極區(qū)和第一漏極區(qū)之間的溝道區(qū)處于壓縮應變；將碳化硅材料沉積到第二源極區(qū)和第二漏極區(qū)中以使所述PMOS柵極結(jié)構(gòu)的第二源極區(qū)和第二漏極區(qū)之間的溝道區(qū)處于拉伸應變。
22.如權(quán)利要求21所述的方法，其中所述拉伸模式增加電子的遷移率。
23.如權(quán)利要求21所述的方法，其中其中所述壓縮模式增加空穴的遷移率。
24.如權(quán)利要求21所述的方法，其中所述PMOS器件的溝道區(qū)的長度為90納米或更小。
25.如權(quán)利要求21所述的方法，其中所述NMOS器件的溝道區(qū)的長度為90納米或更小。
26.如權(quán)利要求21所述的方法，其中所述硅鍺材料是外延型材料。
27.如權(quán)利要求21所述的方法，其中所述碳化硅材料是外延型材料。
28.如權(quán)利要求21所述的方法，其中所述硅鍺材料的厚度在約200埃至1000埃之間。
29.如權(quán)利要求21所述的方法，其中所述碳化硅材料的厚度在約200埃至1000埃之間。
30.如權(quán)利要求21所述的方法，還包括在所述NMOS柵極結(jié)構(gòu)的邊緣上以及在所述PMOS柵極結(jié)構(gòu)的邊緣上形成側(cè)壁隔離物。
31.如權(quán)利要求21所述的方法，其中沉積所述硅鍺材料的步驟是使用硼的原位摻雜工藝，硼的濃度在約1019至1020原子/cm3之間。
32.如權(quán)利要求21所述的方法，其中沉積所述碳化硅材料的步驟是使用磷的原位摻雜工藝，磷的濃度在約1019至1020原子/cm3之間。
33.如權(quán)利要求21所述的方法，還包括在第一源極區(qū)和第一漏極區(qū)以及第二源極區(qū)和第二漏極區(qū)上形成耐熔金屬層。
34.如權(quán)利要求21所述的方法，其中第一源極區(qū)是升高的第一源極區(qū)，第一漏極區(qū)是升高的第一漏極區(qū)；第二源極區(qū)是升高的第二源極區(qū)，第二漏極區(qū)是升高的第二漏極區(qū)。
35.一種PMOS集成電路器件，所述器件包括包括表面區(qū)的半導體襯底；在所述半導體襯底內(nèi)部的隔離區(qū)；在所述半導體襯底的表面區(qū)之上的柵極電介質(zhì)層；PMOS柵極層，所述PMOS柵極層包括第一邊緣和第二邊緣；在第一邊緣附近之中形成的第一輕摻雜區(qū)；在第二邊緣附近之中形成的第二輕摻雜區(qū)；在第一邊緣和第一輕摻雜區(qū)的一部分之上形成的第一側(cè)壁隔離物；在第二邊緣和第二輕摻雜區(qū)的一部分之上形成的第二側(cè)壁隔離物；所形成的鄰近第一側(cè)壁隔離物的半導體襯底的第一刻蝕區(qū)；所形成的鄰近第二側(cè)壁隔離物的半導體襯底的第二刻蝕區(qū)；在第一刻蝕區(qū)中形成的第一硅鍺材料，用以形成第一源/漏極區(qū)；在第二刻蝕區(qū)中形成的第二硅鍺材料，用以形成第二源/漏極區(qū)；以及在第一硅鍺材料和第二硅鍺材料之間形成的PMOS溝道區(qū)。
36.如權(quán)利要求35所述的器件，其中第一硅鍺材料包括高度高于所述表面區(qū)的第一表面，第二硅鍺材料包括高度高于所述表面區(qū)的第二表面。
全文摘要
本發(fā)明公開了一種CMOS半導體集成電路器件。該CMOS器件包括NMOS器件，其中NMOS器件包括柵極區(qū)、源極區(qū)、漏極區(qū)以及在源極區(qū)和漏極區(qū)之間形成的NMOS溝道區(qū)。在源極區(qū)和漏極區(qū)中形成碳化硅材料。碳化硅材料使溝道區(qū)處于拉伸模式。CMOS器件還具有PMOS器件，其中PMOS器件包括柵極區(qū)、源極區(qū)和漏極區(qū)。PMOS器件具有在源極區(qū)和漏極區(qū)之間形成的PMOS溝道區(qū)。在源極區(qū)和漏極區(qū)中形成硅鍺材料。硅鍺材料使溝道區(qū)處于壓縮模式。
文檔編號H01L27/092GK1941329SQ20051003031
公開日2007年4月4日 申請日期2005年9月29日 優(yōu)先權(quán)日2005年9月29日
發(fā)明者陳軍, 楊士寧 申請人:中芯國際集成電路制造(上海)有限公司