專利名稱：具有空腔的溝槽結構以及包括溝槽結構的電感器的制作方法
技術領域：
本發(fā)明涉及其內(nèi)具有空腔的溝槽結構，和包括該溝槽結構的電感器。尤其是，本發(fā)明涉及通過利用選擇性的外延生長工藝的包括具有寬空腔的深溝槽的溝槽結構以及包括該溝槽結構的電感器。
背景技術：
與其它形成在襯底上的其它射頻(RF)無源器件占據(jù)的面積相比，電感器通常占據(jù)襯底的較大面積。在高頻設計中電感器通常對包括電感器的電子或電氣裝置的整體電性能特性具有很大的影響。由于電感器的電感與信號頻率成比例增加，電感器對于去除指定頻帶中的信號噪聲非常有用。隨著利用這些電感器的電子或電氣裝置變得更加集成化、需要小尺寸、更輕的重量、更快速的反應等，電感器的工作特性變得更加重要。因而，理想的電感器設計需要輕量結構、小尺寸、高自共振頻率(self-resonantfrequency)、高電感、高品質因數(shù)(quality factor)等。通常，電感器的最重要的特性是電感值(L)和品質因數(shù)(Q-factor)?；谶@一點，集成的電感器包括具有相對低電阻的金屬線并可取地呈現(xiàn)出更少的襯底損耗(substrateloss)。
形成常規(guī)電感器的示例方法披露在美國專利No.6,590,200和韓國特許專利公開No.2003-46919中。
圖1A至1E是示出了制造常規(guī)電感器的方法的截面圖。
參考圖1A，硅外延層10形成在具有離子注入?yún)^(qū)5的硅襯底1上之后，拋光停止層15形成在外延硅層10的離子注入?yún)^(qū)5設置的部分上。淺溝槽20形成在外延硅層的其上沒有形成拋光停止層15的另一部分上。因而，淺溝槽20沒有與離子注入?yún)^(qū)5交迭。
參考圖1B，光致抗蝕劑圖案25形成在拋光停止層15上和其上形成有淺溝槽20的外延硅層10上。光致抗蝕劑圖案25具有部分地暴露設置有淺溝槽20的外延硅層10的第一開口30。
使用光致抗蝕劑圖案25作為蝕刻掩模來蝕刻外延硅層10的暴露部分，從而形成部分地暴露外延硅層10下的硅襯底1的第二開口35。
參考圖1C，去除光致抗蝕劑圖案25之后，硅氧化物層40形成在硅襯底1的暴露的部分、外延硅層10以及拋光停止層15上。硅氧化物層40填滿了穿過外延硅層10形成的第二開口35。
參考圖1D，硅氧化物層40通過化學機械拋光(CMP)工藝進行拋光直到暴露出拋光停止層15，從而形成平坦化了的硅氧化物層45。在CMP工藝中，拋光停止層15保護形成在離子注入?yún)^(qū)5上的外延硅層10。
參考圖1E，去除拋光停止層15以部分地暴露出外延硅層10之后，絕緣間層50形成在外延硅層10的暴露的部分上和平坦化了的硅氧化物層45上。
電感器55利用諸如金屬的導電材料形成在絕緣間層(interlayer)50上。這里，電感器55形成在絕緣間層50的平坦化了的硅氧化物層45所定位的部分上。由于電感器55設置在硅襯底1的通過第二開口35暴露的部分上，電感器55沒有交迭外延硅層10。
然而，在制造常規(guī)的電感器的方法中，因為電感器是形成在電感器下的一致的硅襯底上，電感器的品質因數(shù)由于通過襯底產(chǎn)生的損失而會減小。即，因為常規(guī)的電感器形成在硅襯底的淺溝槽被定位的一致部分之上，由于襯底的一致性(uniformity)可能產(chǎn)生襯底損耗。尤其是，在高頻帶襯底損耗大幅增加，這會大大減少常規(guī)電感器在高頻帶的品質因數(shù)。

發(fā)明內(nèi)容
本發(fā)明提供包括具有寬空腔于其內(nèi)的深溝槽的溝槽結構。
本發(fā)明也提供通過選擇性外延生長工藝形成包括具有寬空腔于其內(nèi)的深溝槽的溝槽結構的方法。
本發(fā)明也提供了包括溝槽結構的電感器，該溝槽結構具有包括寬空腔的深溝槽，從而改進其品質因數(shù)。
本發(fā)明也提供了制造包括溝槽結構的電感器的方法，該溝槽結構具有通過利用選擇性的外延生長工藝的包括寬空腔的深溝槽。
根據(jù)本發(fā)明的一個方面，提供了包括具有第一寬度和第一深度的深溝槽的溝槽結構，和具有第二寬度和第二深度的淺溝槽。第二寬度實質上比第一寬度寬，第二深度實質上比第一深度淺。深溝槽形成于襯底中并且用在深溝槽中限定空腔的第一絕緣層圖案填充。淺溝槽形成于深溝槽上并且用第二絕緣層圖案填充。
在一個實施例中，第一寬度和空腔寬度之間的比值在大約1∶0.6至0.9的范圍內(nèi)，第一寬度和第一深度之間的比值在超過大約1∶4的范圍內(nèi)，并且第二寬度和第二深度之間的比值大約在1∶0.1至0.3的范圍內(nèi)。另外，第一寬度和第二寬度之間的比值大約在1∶1.0至1.5的范圍內(nèi)，并且第一深度和第二深度之間的比值大約在1∶0.4至0.7的范圍內(nèi)。
在另一個實施例中，第一絕緣層圖案包括形成在深溝槽側壁上的第一氧化物層圖案、形成在第一氧化物層圖案上以部分地填滿深溝槽的第一氮化物層圖案、以及形成在第一氮化物層圖案上以覆蓋深溝槽頂部部分的第二氧化物層圖案。第二氧化物層圖案與第一氮化物層圖案限定深溝槽中的空腔。第二絕緣層圖案包括形成在淺溝槽側壁上的第三氧化物層圖案、形成在第三氧化物層圖案和第二氧化物層圖案上的第二氮化物層圖案、形成在第二氮化物層圖案上的第四氧化物層圖案、以及形成在第四氧化物層圖案上填充淺溝槽的第五氧化物層圖案。
根據(jù)本發(fā)明的另一方面，提供了形成溝槽結構的方法。在此方法中，具有第一寬度和第一深度的深溝槽形成在襯底上。以限定深溝槽中空腔的方式通過用第一絕緣層圖案填充深溝槽而在深溝槽中形成空腔。淺溝槽形成在深溝槽上。淺溝槽具有實質上比第一寬度寬的第二寬度以及實質上比第一深度淺的第二深度。淺溝槽用第二絕緣層圖案填充。
在一個實施例中，形成深溝槽包括在襯底上形成墊氧化物層圖案；在墊氧化物層圖案上形成第一氮化物層圖案；在第一氮化物層圖案上形成第一氧化物層圖案；用第一氧化物層圖案、第一氮化物層圖案以及墊氧化物層圖案作為蝕刻掩模部分地蝕刻襯底；以及去除第一氧化物層圖案。
在另一個實施例中，形成深溝槽還包括在襯底上依次形成墊氧化物層、第一氮化物層和第一氧化物層；在第一氧化物層上形成第一光致抗蝕劑圖案，第一光致抗蝕劑圖案包括具有第一寬度的通過其來部分地暴露第一氧化物層的開口；以及用第一光致抗蝕劑圖案作為蝕刻掩模依次蝕刻第一氧化物層、第一氮化物層及墊氧化物層而在襯底上形成墊氧化物層圖案、第一氮化物層圖案和第一氧化物層圖案。
在另一個實施例中，深溝槽中形成空腔包括在深溝槽的側壁上形成第二氧化物層圖案；在第二氧化物層圖案上形成第二氮化物層圖案以在深溝槽中形成開口；以及在第二氮化物層圖案上通過覆蓋開口頂部部分形成第三氧化物層圖案以完成空腔。另外，溝道停止區(qū)形成在深溝槽下的襯底部分，例如，用III族元素作為雜質。
在另一個實施例中，深溝槽中形成空腔還包括在第二氧化物層圖案和第一氮化物層圖案上形成第二氮化物層；過蝕刻第二氮化物層以形成部分暴露襯底的一部分的第二氮化物層圖案；從襯底的暴露的部分形成外延硅層；在外延硅層和第二氮化物層圖案上形成第三氧化物層；以及蝕刻第三氧化物層形成覆蓋開口的頂部部分的第三氧化物層圖案。通過回蝕工藝蝕刻第二氮化物層以及通過化學機械拋光工藝蝕刻第三氧化物層。在平行于襯底的方向上從襯底的暴露的部分處生長外延硅層，使得通過外延硅層部分地封閉開口。
在另一個實施例中，形成淺溝槽包括在第三氧化物層圖案和第一氮化物層圖案上形成第二光致抗蝕劑圖案；以及利用第二光致抗蝕劑圖案作為蝕刻掩模來部分蝕刻第一氮化物層圖案、第三氧化物層圖案、墊氧化物層圖案、外延硅層和襯底。
在另一個實施例中，抗反射層形成在第三氧化物層圖案與第二光致抗蝕劑圖案之間以及第一氮化物層圖案與第二光致抗蝕劑圖案之間。
在另一個實施例中，用第二絕緣層圖案填充淺溝槽包括在淺溝槽側壁上形成第四氧化物層圖案；在第四氧化物層圖案和第三氧化物層圖案上形成第三氮化物層圖案；在第三氮化物層圖案上形成第五氧化物層圖案；以及在第五氧化物層圖案上形成第六氧化物層圖案以填充淺溝槽。用第二絕緣層圖案填充淺溝槽還包括在第四氧化物層圖案和第三氧化物層圖案上依次形成第三氮化物層、第五氧化物層、第六氧化物層和第七氧化物層；以及蝕刻第七氧化物層、第六氧化物層、第五氧化物層和第三氮化物層直到暴露墊氧化物層圖案從而在淺溝槽中形成第三氮化物層圖案、第五氧化物層圖案和第六氧化物層圖案。
根據(jù)本發(fā)明的另一方面，提供了包括具有多個溝槽結構的半導體襯底的電感器，在半導體襯底上至少形成一個絕緣間層以及在絕緣間層的設置在溝槽結構之上的部分上形成導電線。每個溝槽結構包括具有第一寬度和第一深度的第一溝槽以及具有實質上比第一寬度寬的第二寬度和實質上比第一深度淺的第二深度的第二溝槽。第一溝槽用限定第一溝槽中空腔的第一絕緣層圖案填充以及第二溝槽用第二絕緣層圖案填充。
在一個實施例中，電感器還包括形成在半導體襯底的鄰近溝槽結構之一的部分處的接觸區(qū)以及穿過絕緣間層接觸該接觸區(qū)的接觸。在接觸與絕緣間層之間形成導電圖案。半導體襯底包括P型硅襯底以及接觸區(qū)具有P+型。
在另一個實施例中，鄰近接觸區(qū)的溝槽結構以第一深度的大約3到9倍的間距與導電線隔開。
根據(jù)本發(fā)明的另一方面，提供了制造電感器的方法。在制造電感器的方法中，在半導體襯底上形成每個具有第一寬度和第一深度的多個第一溝槽之后，分別地，第一溝槽用第一絕緣層圖案填充以在第一溝槽中形成空腔。在第一溝槽上形成多個第二溝槽。每個第二溝槽具有實質上比第一寬度寬的第二寬度和實質上比第一深度淺的第二深度。用第二絕緣層圖案填充第二溝槽。在包括第一和第二溝槽的半導體襯底上形成至少一個絕緣間層。然后，在第二溝槽被定位的絕緣間層的部分上形成導電線。
在一個實施例中，通過離子注入工藝在半導體襯底的鄰近第一溝槽之一的部分處形成接觸區(qū)。穿過絕緣間層形成接觸該接觸區(qū)的接觸。
在另一個實施例中，在接觸與絕緣間層之間形成導電圖案。
按照本發(fā)明，通過選擇性外延生長(SEG)工藝在襯底上形成其內(nèi)具有寬空腔的深溝槽。例如，深溝槽具有大于約8μm的深度。由于電感器在形成有包括多個深溝槽和多個淺溝槽的溝槽結構的襯底之上形成，電感器呈現(xiàn)出改進的品質因數(shù)。尤其是，在工作的高頻帶中電感器呈現(xiàn)出極大地改進的品質因數(shù)。另外，通過有利地調(diào)整溝槽結構和電感器之間的間距，電感器的品質因數(shù)達到最大化。


結合附圖，通過參考下述詳細描述，發(fā)明的上述和其他特征及優(yōu)點將變得顯而易見。附圖中圖1A至1E為示出了制造常規(guī)電感器方法的截面圖；圖2A至2M為示出了依照本發(fā)明一個實施例在襯底上形成具有寬空腔的溝槽結構的方法的截面圖；圖3為示出了依照本發(fā)明一個實施例的包括具有寬空腔的溝槽結構的電感器的截面圖；圖4A至4C為示出了依照本發(fā)明作為信號頻率函數(shù)的電感器電感的圖；以及圖5為示出了依照本發(fā)明作為信號頻率函數(shù)的電感器品質因數(shù)的圖。
具體實施例方式
參照示出本發(fā)明實施例的附圖，本發(fā)明將在下文進行更加充分的描述。然而，本發(fā)明可以以多種不同的形式實施并不應解釋為局限于此處提出的實施例；更確切地，提供這些實施例將使得本公開全面而完整，并向本領域技術人員充分傳達本發(fā)明的范圍。在附圖中，為了清晰起見而放大了層的厚度和區(qū)域。相同的附圖標記始終表示相同或類似的元件。應當理解，當諸如層、區(qū)或襯底這樣的元件被稱為在或到另一元件“上”時，為可以直接在其它元件上或也可存在中間元件。
圖2A至2M為示出了依照本發(fā)明一個實施例形成具有寬空腔(void)的溝槽結構的方法的截面圖。
參照圖2A，墊氧化物層(pad oxide layer)105形成在半導體襯底100上。墊氧化物層105的厚度為大約50到大約150。這里，半導體襯底100可以為P型硅襯底。墊氧化物層105可以通過熱氧化工藝、硅的局部氧化工藝(LOCOS)或者化學氣相沉積工藝(CVD)形成。例如，墊氧化物層105通過熱氧化工藝形成為具有從半導體襯底100的上表面測量的大約110的厚度。
第一氮化物層110形成在墊氧化物層105上?；趬|氧化物層105的上表面，第一氮化物層110可具有大約800到大約1,200的厚度。第一氮化物層110可包括氮化硅(SiN)。例如，從墊氧化物層105的上表面測量第一氮化物層110的厚度為大約1,000。
第一氧化物層115形成在第一氮化物層110上。第一氧化物層115的厚度為大約3,500到大約4,500。第一氧化物層115可以通過化學氣相沉積工藝、等離子體增強化學氣相沉積(PE-CVD)工藝或高密度等離子體化學氣相沉積(HDP-CVD)工藝形成。例如，第一氧化物層115通過PE-CVD工藝形成在第一氮化物層110上使得從第一氮化物層110上表面測量第一氧化物層115的厚度為大約4,000。因而，在一個實施例中，第一氮化物層110、第一氧化物層115和墊氧化物層105之間的厚度比率在大約1∶5至25∶23至90的范圍。
參照圖2B，第一氧化物層115上形成第一光致抗蝕劑膜之后，曝光并顯影第一光致抗蝕劑膜從而在第一氧化物層115上形成第一光致抗蝕劑圖案120。第一光致抗蝕劑圖案120暴露半導體襯底100的第一部分，深溝槽140(稱為第一溝槽)將形成于該處(見圖2C)。
用第一光致抗蝕劑圖案120作為蝕刻掩模來部分蝕刻第一氧化物層115、第一氮化物層110和墊氧化物層105，由此在半導體襯底100上依次形成墊氧化物層圖案125、第一氮化物層圖案130和第一氧化物層圖案135。當部分蝕刻第一氧化物層115、第一氮化物層110和墊氧化物層105時，暴露出半導體襯底100的第一部分。在一個實施例中，半導體襯底100的暴露的第一部分可以有大約1.4到大約1.8μm的寬度W1。例如，半導體襯底100的暴露的第一部分具有大約1.6μm的寬度W1。相應地，形成在襯底100的暴露的第一部分處的深溝槽140也有大約1.4到大約1.8μm的第一寬度W1。例如，深溝槽140有大約1.6μm的第一寬度W1。
參照圖2C，通過灰化和/或剝離工藝去除第一光致抗蝕劑圖案120之后，用第一氧化物層圖案135、第一氮化物層圖案130和墊氧化物層圖案125作為蝕刻掩模，蝕刻襯底100的暴露的第一部分。結果，在襯底100的暴露的第一部分處形成具有第一深度D的深溝槽140。例如，深溝槽140的第一深度D大于約8μm。結果，第一寬度W1與第一深度D之間的比大于約1∶4。
在本發(fā)明的一個實施例中，在用于形成深溝槽140的蝕刻工藝期間可去除第一光致抗蝕劑圖案120，因而不需要用于去除第一光致抗蝕劑圖案120的附加步驟。
參照圖2D，通過干蝕刻工藝或濕蝕刻工藝去除第一氧化物層圖案135。然后，在深溝槽140的內(nèi)壁上形成第二氧化物層圖案145。例如，第二氧化物層圖案145可以通過熱氧化工藝或化學氣相沉積工藝形成。第二氧化物層圖案145可以具有大約300到大約700的厚度。例如，第二氧化物層圖案145通過熱氧化工藝在深溝槽140的內(nèi)壁上形成為具有大約500的厚度。
通過離子注入工藝在深溝槽140的底部部分之下形成溝道停止區(qū)(channel stop region)150。尤其是，III族中的元素，例如硼(B)、鎵(Ga)或銦(In)，作為雜質以大約20至大約40KeV的能量注入到襯底100的深溝槽140之下的第二部分中。因此，在襯底100的深溝槽140的之下第二部分處形成溝道停止區(qū)150。這里，雜質濃度可以在大約2.0×1013至大約4.0×1013原子/cm2的范圍內(nèi)。例如，以大約30KeV的能量注入III族中的元素來形成溝道停止區(qū)150使得雜質濃度為大約3.0×1013原子/cm2。相對于半導體襯底100，雜質的注入角度基本上約為0°。即，雜質沿著基本上與襯底100垂直的方向注入到襯底100的第二部分中從而在襯底100的第二部分處形成溝道停止區(qū)150。
參照圖2E，在第二氧化物層圖案145及第一氮化物層圖案130上可形成第二氮化物層155。尤其是，第二氮化物層155連續(xù)地形成在第一氮化物層圖案130的上表面和側表面上、墊氧化物層圖案125的側表面上及第二氧化物層圖案145上?；诘诙趸飳訄D案145上表面，第二氮化物層155可以具有大約0.1到大約0.3μm的厚度。用氮化硅通過化學氣相沉積工藝形成第二氮化物層155。例如，從第二氧化物層圖案145上表面測量，第二氮化物層155具有大約0.2μm的厚度。由于第二氮化物層155形成在設置于深溝槽140的側壁上的第二氧化物層圖案145上，深溝槽140的第一寬度W1減小第二氮化物層155的厚度的兩倍。即，在深溝槽140的內(nèi)壁上形成第二氮化物層155，深溝槽140可以具有與第一寬度W1相比減小第二氮化物層155的厚度的兩倍的大約1.0到大約1.6μm的第二寬度W2。例如，應用第二氮化物層155之后，深溝槽140的第二寬度W2為大約1.2μm。因而，第一寬度W1與第二寬度W2的比可為大約1∶0.6至0.9。例如，第一寬度W1與第二寬度W2之間的比大約為1∶0.75。
參照圖2F，蝕刻形成在第一氮化物層圖案上的第二氮化物層155從而在深溝槽140的內(nèi)壁上形成第二氮化物層圖案160。為繼續(xù)形成外延硅層165(見圖2G)，第二氮化物層155以從襯底100的上表面測量的大約0.1至大約0.2μm的深度d被過蝕刻(over-etch)。例如，第二氮化物層155以從襯底100的上表面測量的大約0.15μm的深度d過蝕刻。這里，第二氧化物層圖案145的上面部分以大約0.1至大約0.2μm的深度d被同時蝕刻，從而暴露深溝槽140的上部側壁。即，第二氧化物層圖案145和第二氮化物層圖案160形成在深溝槽140的側壁上之后，半導體襯底100的部分被暴露。由于深溝槽140的內(nèi)部側壁的上面部分暴露，從深溝槽140的側壁的暴露部分繼續(xù)生長外延硅層165。例如，通過回蝕(etch back)工藝蝕刻第二氮化物層155和第二氧化物層圖案145從而在第二氧化物層圖案145上形成第二氮化物層圖案160。
參照圖2G，在平行于半導體襯底100的方向上從深溝槽140內(nèi)部側壁的暴露部分生長外延硅層165。通過選擇性外延生長(SEG)工藝形成外延硅層165。外延硅層165可以具有大約0.4到大約0.6μm的寬度。例如，外延硅層165具有大約0.5μm的寬度。由于在平行于半導體襯底100的方向上從深溝槽140內(nèi)部側壁的暴露部分生長外延硅層165，深溝槽140的上面部分具有小于第二寬度W2的第三寬度W3。即，由于從襯底100的暴露部分生長具有大約0.4至大約0.6μm的寬度的外延硅層165，深溝槽140的第二寬度W2減小外延硅層165的寬度的兩倍。因此，深溝槽140的上面部分具有減小外延硅層165的寬度的兩倍的大約0.1至大約0.3μm的第三寬度W3。例如，深溝槽140的第三寬度W3為大約0.2μm。因此，第一寬度W1與第三寬度W3之間的比可以在大約1.0∶0.05至0.22的范圍內(nèi)。例如，第三寬度W3與第一寬度W1的比為大約0.13∶1.0。
深溝槽140的上面部分的第三寬度W3可根據(jù)在平行于半導體襯底100的方向上在深溝槽140內(nèi)部側壁的上面部分上的外延硅層165的形成而減小。當在深溝槽140上形成第三氧化物層170時(見圖2H)，由于深溝槽140的上面部分具有窄的寬度W3，第三氧化物層170沒有完全填充深溝槽140。結果，具有對應于第二寬度W2的寬的寬度的空腔175形成在深溝槽140中。
現(xiàn)在參照圖2G，由于從深溝槽140內(nèi)部側壁的暴露的上面部分生長外延層165，深溝槽140的上面部分部分地封閉使得在深溝槽140中形成開口(opening)173。開口173可以具有基本上等同于第二寬度W2的寬度。
參照圖2H，第一氮化物層圖案130和外延層165上形成第三氧化物層170。這里，第三氧化物層170也形成在具有縮小的第三寬度W3的深溝槽140上。通過化學氣相沉積工藝、等離子體增強化學氣相沉積工藝或高密度等離子體化學氣相沉積工藝的第三氧化物層170具有從第一氮化物層圖案130的上表面測量的大約0.2到大約0.6μm的厚度。例如，通過高密度等離子體化學氣相沉積工藝形成具有大約0.4μm厚度的第三氧化物層170。由于溝槽140的上面部分具有第三寬度W3，第三氧化物層170沒有形成到開口173的下面部分。由于第三氧化物層170可以形成在外延層165之上和外延層165之下，開口173通過第三氧化物層170部分地封閉。即，開口173的上面部分根據(jù)深溝槽140中部分地形成的第三氧化物層170而封閉。從而，具有寬的寬度的空腔175形成在深溝槽140中。
參照圖2I，部分地去除第三氧化物層170直至暴露出第一氮化物層圖案130從而形成覆蓋深溝槽140的第三氧化物層圖案180。通過化學機械拋光(CMP)工藝、回蝕工藝或者CMP和回蝕的結合工藝可以去除第三氧化物層170。當形成第三氧化物層圖案180來覆蓋深溝槽140時，完成了具有寬的空腔175的深溝槽140。即，在深溝槽140中形成了寬的空腔175并且深溝槽140被第二氮化物層圖案160及第三氧化物層圖案180覆蓋。
參照圖2J，為在深溝槽140上形成淺溝槽200(稱為第二溝槽)，在第三氧化物層圖案180和第一氮化物層圖案130上形成抗反射層(anti reflectivelayerARL)185。可利用氧化硅、氮化硅或氧氮化硅形成ARL 185使得ARL185具有從第三氧化物層圖案180的上表面測量的大約500至大約600的厚度。例如，ARL 185具有大約550的厚度。
在ARL 185上形成用于形成淺溝槽200的第二光致抗蝕劑圖案190。第二光致抗蝕劑圖案190具有以寬度W4暴露ARL 186的部分的開口。因而，淺溝槽200也具有與第二光致抗蝕劑圖案190的開口一致的寬度W4。淺溝槽200可以具有在大約1.6至大約2.0μm范圍內(nèi)的寬度W4。例如，淺溝槽200具有大約1.8μm的寬度W4。因而，淺溝槽200的寬度W4相對于深溝槽140的第一寬度W1的比可以在大約1∶1.0至1.5的范圍內(nèi)。例如，淺溝槽200的寬度W4與深溝槽140的第一寬度W1之間的比為大約1∶1.2。
參照圖2K，用第二光致抗蝕劑圖案190作為蝕刻掩模，部分地蝕刻第一氮化物層圖案130、第三氧化物層圖案180、墊氧化物層圖案125、外延硅層165以及襯底100的上面部分，從而在深溝槽140上形成淺溝槽200。淺溝槽200可以通過各向同性蝕刻工藝形成。從半導體襯底100的上表面測量，淺溝槽可以具有大約3,000至大約5,000的深度。例如，從半導體襯底100的上表面測量，淺溝槽200具有大約4,000的深度。深溝槽140的深度D大于大約8μm，而淺溝槽200的深度為大約3,000至大約5,000。因而，深溝槽140的深度D相對于淺溝槽200的深度的比為大約1∶0.04至0.07。例如，深溝槽140的深度D與淺溝槽200的深度之間的比為大約1∶0.05。即，淺溝槽200具有深溝槽140的深度D的大約4至7％的深度。另外，淺溝槽200的深度相對于其寬度W4的比可以為大約0.1至0.3∶1.0。例如，淺溝槽200的深度與淺溝槽200的寬度W4之間的比為大約0.2∶1.0。
通過灰化工藝和/或剝離工藝從淺溝槽200去除第二光致抗蝕劑圖案190和ARL 185。
參照圖2L，通過熱氧化工藝，在淺溝槽200的內(nèi)部側壁上形成第四氧化物層圖案205。即，襯底100的暴露的上面部分被氧化從而形成具有厚度為大約90到大約130的第四氧化物層圖案205。例如，第四氧化物層圖案205具有大約110的厚度。由于第三氧化物層圖案180覆蓋深溝槽140的上面部分，在深溝槽140的上面部分沒有形成第四氧化物層圖案205。即，第四氧化物層圖案205選擇性地形成在淺溝槽200的內(nèi)部側壁上。
第三氮化物層210和第五氧化物層215依次形成在深溝槽140的上面部分、第四氧化物層圖案205和第一氮化物層圖案130上?？捎玫栊纬傻谌飳?10使得第三氮化物層210具有從第四氧化物層圖案205的上表面測量的大約50到大約90的厚度。例如，第三氮化物層210的厚度為大約70。，可利用中溫氧化物(middle temperature oxideMTO)形成第五氧化物層215為具有從第三氮化物層210的上表面測量的大約80至大約120的厚度。例如，從第三氮化物層210的上表面測量，第五氧化物層215的厚度為大約100。
在第五氧化物層215上相繼形成第六氧化物層220和第七氧化物層225來填充淺溝槽200。第六氧化物層220可以通過HDP-CVD工藝形成為具有大約5,000至大約9,000的厚度。例如第六氧化物層220的厚度為大約7,000。第七氧化物層225可以用原硅酸四乙酯(TEOS)通過等離子體增強化學氣相沉積工藝形成為具有大約2,000至4,000的厚度。例如，第七氧化物層225的厚度為大約3000。
在大約1,000到大約1,100℃的溫度在不活潑氣氛下熱處理第六和第七氧化物層220和225大約40至大約80分鐘。即，用諸如氮氣(N2)或惰性氣體的不活潑氣體對第六和第七氧化物層220和225進行熱處理。例如，在包括氮氣的不活潑氣氛下在大約1,050℃的溫度對第六和第七氧化物層220和225進行大約60分鐘的退火。
參照圖2M，通過化學機械拋光工藝部分地去除第七氧化物層225、第六氧化物層220、第五氧化物層215、第三氮化物層210和第一氮化物層圖案130直到暴露出墊氧化物層125。從而，用第三氮化物層圖案235、第五氧化物層圖案240和第六氧化物層圖案245填充淺溝槽200。結果，形成包括具有空腔175的深溝槽140以及形成在深溝槽140上的淺溝槽200的溝槽結構。
在下文，將描述制造包括溝槽結構的電感器的方法。
圖3為示出了依據(jù)本發(fā)明的一個實施例包括具有寬的空腔的溝槽結構的電感器的截面圖。在本實施例中，在半導體襯底100上形成深溝槽140和淺溝槽200的工藝與參照圖2A到2M所描述的基本相同。為了在半導體襯底100上形成電感器，多個其內(nèi)具有寬的空腔175的深溝槽140和多個設置在深溝槽140上的淺溝槽200形成在半導體襯底100上。
參照圖3，雜質通過離子注入工藝離子注入到半導體襯底100的部分中以形成接觸區(qū)250。接觸區(qū)250形成在半導體襯底100的鄰近深溝槽140和淺溝槽200的部分處。當半導體襯底100是P型硅襯底時，V族中的元素作為雜質被注入到襯底100的部分中使得接觸區(qū)250具有P+類型?？蛇x地，在深溝槽140形成之前形成接觸區(qū)250。此外，在形成深溝槽140之后，形成淺溝槽200之前形成接觸區(qū)250。
在具有接觸區(qū)250的襯底100上形成第一絕緣間層225。第一絕緣間層255可以通過PE-CVD工藝用諸如TEOS的氧化物形成。第一絕緣間層255的上面部分可以通過CMP工藝、回蝕工藝或CMP與回蝕的結合工藝平坦化。部分蝕刻第一絕緣間層255以形成暴露接觸區(qū)250的接觸孔(未示出)。
在第一絕緣間層255上形成第一導電層(未示出)以填充接觸孔。第一導電層可以包括諸如金屬或摻雜有雜質的多晶硅的導電材料。然后，通過CMP工藝、回蝕工藝或CMP與回蝕的結合工藝部分去除第一導電層直到暴露出第一絕緣間層255。結果，在接觸區(qū)250上形成填充接觸孔的接觸260。即，接觸260與接觸區(qū)250接觸。
在形成了接觸260的第一絕緣間層255上形成第二導電層(未示出)。通過光刻工藝蝕刻第二導電層以形成與接觸260相接觸的導電圖案265。作為焊盤或導電布線的導電圖案265可以包括諸如金屬或摻雜的多晶硅的導電材料。
在導電圖案265和第一絕緣間層255上形成第二絕緣間層270。第二絕緣間層270可以用諸如TEOS的氧化物形成。第二絕緣間層270的上面部分可以通過CMP工藝、回蝕工藝或CMP與回蝕的結合工藝平坦化。
在本發(fā)明的一個實施例中，在第一絕緣間層255上形成第二絕緣間層270的工序可以重復若干次，從而在襯底100之上形成多個絕緣間層、多個穿過絕緣間層的接觸及多個與接觸(contact)相接觸的導電焊盤。
現(xiàn)在參照圖3，在第二絕緣間層270上形成第三導電層(未示出)。蝕刻第三導電層以形成導電線(conductive line)275。導電線275可以包括諸如摻雜的多晶硅或類似銅(Cu)、鉑(Pt)、鈀(Pa)、鎳(Ni)或銀(Ag)之類的金屬的導電材料。電感器的導電線275通常具有螺旋結構。這里，導電線275可以具有大約16,000至大約24,000的厚度。例如，導電線275的厚度大約為20,000。由于導電線275的電阻可以與它的厚度成比例地減小，電感器的品質因數(shù)也可以與導電線275的厚度成比例地改進。結果，導電線275可有利地具有厚的厚度。導電線275與鄰近的深溝槽140或淺溝槽200之間的間距S在大約30至大約70μm的范圍內(nèi)。例如，間距S大約是50μm。深溝槽140的深度與導電線275相對于鄰近的深或淺溝槽140或200的間距S之間的比率可以在大約1∶3至9的范圍內(nèi)。例如，深溝槽140的深度相對于間距S的比大約為1∶6.3。當在高頻帶測量電感器的特性時，接觸260或導體圖案265可以充當接地焊盤(ground pad)。
在導電線275上形成附加氧化物層280和附加氮化物層285從而在襯底100上完成電感器。附加氧化物層280和附加氮化物層285充當保護層。然而，附加氧化物層280和附加氮化物層285依據(jù)應用是可選的，不是必須的。
圖4A至4C是曲線圖，示出了依照包括在電感器內(nèi)的溝槽結構的相對于頻率的電感器電感。圖4A示出了形成在沒有溝槽的半導體襯底上的第一電感器的電感。圖4B示出了形成在包括沒有空腔于其中的溝槽的半導體襯底上的第二電感器的電感。圖4C示出了形成在包括具有空腔于其內(nèi)的溝槽的半導體襯底上的第三電感器的電感。圖4A至4C表示通過使用高頻結構模擬器(HFSS)獲得的模擬結果。
參照圖4A至4C，當?shù)谝浑姼衅餍纬稍跊]有溝槽的半導體襯底上時，在大約5.0×108至大約2.0×1010Hz的高頻帶，第一電感器的電感為大約0.97至大約1.2nH。當?shù)诙姼衅餍纬稍诎]有空腔于其內(nèi)的溝槽的半導體襯底上時，在大約5.0×108至大約2.0×1010Hz的高頻帶，第二電感器的電感為大約0.97至大約1.2nH。在第三電感器形成包括具有寬空腔于其內(nèi)的溝槽的半導體襯底上的情形中，在大約5.0×108至大約2.0×1010Hz的高頻帶，第三電感器的電感為大約0.98至1.2nH。如圖4A至4C中所示，依據(jù)溝槽結構，在高頻帶第一至第三電感器的電感沒呈現(xiàn)實質性的變化。
圖5為曲線圖，示出了依照包括在電感器內(nèi)的溝槽結構的相對于頻率的電感器品質因數(shù)。圖5中，“A”線表示形成在不包括溝槽的半導體襯底上的第一電感器的品質因數(shù)，“B”線表示形成在包括用氧化物填充的其內(nèi)沒有空腔的溝槽的半導體襯底上的第二電感器的品質因數(shù)，以及“C”線代表形成在包括具有空腔于其內(nèi)的溝槽的半導體襯底上的第三電感器的品質因數(shù)。
參照圖5，當在不包括溝槽的半導體襯底上形成第一電感器時，在大約5.0×108至大約2.0×1010Hz的高頻帶，第一電感器的品質因數(shù)A為大約1.5至8.0。在第二電感器形成于包括用氧化物填充的沒有空腔的溝槽的半導體襯底上的情形中，在大約5.0×108至大約2.0×1010Hz的高頻帶，第二電感器的品質因數(shù)B為大約1.5至大約10.0。在第三電感器形成于包括具有空腔于其內(nèi)的溝槽的半導體襯底上的情形中，在大約5.0×108至大約2.0×1010Hz的高頻帶，第三電感器的品質因數(shù)C為大約1.5至大約12.0。因而，與第一和第二電感器比較，在包括有空腔的溝槽之上形成的第三電感器呈現(xiàn)出提高的品質因數(shù)。尤其是，在超過大約1.0×1010Hz的高頻帶，第一電感器的品質因數(shù)A大約為4.5，以及在超過大約1.0×1010Hz的高頻帶，第二電感器的品質因數(shù)B大約為7。然而，在超過大約1.0×1010Hz的高頻帶下，第三電感器的品質因數(shù)C大約為11。由于本發(fā)明的第三電感器在超過大約1.0×1010Hz的高頻帶具有大約為11的品質因數(shù)C，相對于常規(guī)電感器的品質因數(shù)，在此示例中的第三電感器的品質因數(shù)C實現(xiàn)了超過大約50至大約100％的品質因數(shù)的改進。
另外，第一電感器最大品質因數(shù)A大約為8.0并且第二電感器最大品質因數(shù)B大約為10.0。然而，本發(fā)明的第三電感器最大的品質因數(shù)C大約為12。結果，相對于那些常規(guī)的電感器，在此實例中的第三電感器最大品質因數(shù)C得到超過大約20至大約50％的改進。
按照本發(fā)明，通過選擇性外延生長(SEG)工藝在襯底上形成其內(nèi)具有寬空腔的深溝槽。例如，深溝槽具有大于約8μm的深度。由于電感器在形成有包括多個深溝槽和多個淺溝槽的溝槽結構的襯底之上形成，電感器實現(xiàn)了改進的品質因數(shù)。尤其是，在高頻帶中電感器實現(xiàn)了極大改進的品質因數(shù)。另外，通過有利地調(diào)整溝槽結構和電感器之間的間距，電感器的品質因數(shù)達到最大化。
盡管參照其優(yōu)選實施例詳細地示出和描述了本發(fā)明，本領域技術人員應當理解，在不背離由所附權利要求限定的本發(fā)明的精神及范圍的情況下，可以對其做出各種形式及細節(jié)上的改變。
本申請要求2004年2月9日提交的韓國專利申請No.2004-8279的優(yōu)先權，在此全部引入其披露的內(nèi)容作為參考。
權利要求
1.一種溝槽結構，包括形成在襯底中的具有第一寬度和第一深度的深溝槽，利用在該深溝槽中限定空腔的第一絕緣層圖案填充該深溝槽；以及形成在所述深溝槽上的具有第二寬度和第二深度的淺溝槽，該淺溝槽用第二絕緣層圖案填充，其中所述第二寬度比所述第一寬度充分地寬并且所述第二深度比所述第一深度充分地淺。
2.如權利要求1的溝槽結構，其中所述第一寬度與所述空腔的寬度之間的比在大約1∶0.6至0.9的范圍內(nèi)。
3.如權利要求1的溝槽結構，其中所述第一寬度與所述第一深度之間的比在超過大約1∶4的范圍內(nèi)并且所述第二寬度與所述第二深度之間的比在大約1∶0.1至0.3的范圍內(nèi)。
4.如權利要求3的溝槽結構，其中所述第一寬度與所述第二寬度之間的比為大約1∶1.0至1.5，并且所述第一深度與所述第二深度之間的比在大約1∶0.4至0.7的范圍內(nèi)。
5.如權利要求1的溝槽結構，其中所述第一深度大于約8μm。
6.如權利要求1的溝槽結構，還包括形成在所述襯底的所述深溝槽之下部分處的溝道停止區(qū)；以及形成在所述襯底的鄰近所述淺溝槽的部分上的墊氧化物層圖案。
7.如權利要求1的溝槽結構，其中所述第一絕緣層圖案還包括在所述深溝槽的側壁上形成的第一氧化物層圖案；在所述第一氧化物層圖案上形成的用來部分地填充所述深溝槽的第一氮化物層圖案；以及在所述第一氮化物層圖案上形成的用來覆蓋所述深溝槽的頂部部分的第二氧化物層圖案，該第二氧化物層圖案與第一氮化物層圖案限定所述深溝槽中的所述空腔。
8.如權利要求7的溝槽結構，其中所述第二絕緣層圖案還包括形成在所述淺溝槽側壁上的第三氧化物層圖案；形成在所述第三氧化物層圖案和所述第二氧化物層圖案上的第二氮化物層圖案；形成在所述第二氮化物層圖案上的第四氧化物層圖案；以及形成在所述第四氧化物層圖案上的第五氧化物層圖案，從而填充所述淺溝槽。
9.一種形成溝槽結構的方法，包括在襯底上形成具有第一寬度和第一深度的深溝槽；通過以在所述深溝槽中限定空腔的方式用第一絕緣層圖案填充所述深溝槽，在所述深溝槽中形成空腔；在所述深溝槽上形成淺溝槽，該淺溝槽具有比所述第一寬度充分地寬的第二寬度以及比所述第一深度充分地淺的第二深度；以及用第二絕緣層圖案填充所述淺溝槽。
10.如權利要求9的方法，其中形成所述深溝槽包括在所述襯底上形成墊氧化物層圖案；在所述墊氧化物層圖案上形成第一氮化物層圖案；在所述第一氮化物層圖案上形成第一氧化物層圖案；用所述第一氧化物層圖案、所述第一氮化物層圖案以及所述墊氧化物層圖案作為蝕刻掩模，部分地蝕刻所述襯底；以及去除所述第一氧化物層圖案。
11.如權利要求10的方法，其中形成所述深溝槽還包括在所述襯底上依次形成墊氧化物層、第一氮化物層和第一氧化物層；在所述第一氧化物層上形成第一光致抗蝕劑圖案，該第一光致抗蝕劑圖案包括具有所述第一寬度的開口，所述第一氧化物層通過其部分地暴露；以及用所述第一光致抗蝕劑圖案作為蝕刻掩模依次蝕刻所述第一氧化物層、所述第一氮化物層及所述墊氧化物層，從而在所述襯底上形成所述墊氧化物層圖案、所述第一氮化物層圖案和所述第一氧化物層圖案。
12.如權利要求10的方法，其中在所述深溝槽中形成所述空腔包括在所述深溝槽的側壁上形成第二氧化物層圖案；在所述第二氧化物層圖案上形成第二氮化物層圖案，從而在所述深溝槽中形成開口；以及在所述第二氮化物層圖案上形成第三氧化物層圖案，從而通過覆蓋所述開口的頂部部分完成所述空腔。
13.如權利要求12的方法，還包括在所述襯底的所述深溝槽下面的部分處形成溝道停止區(qū)。
14.如權利要求13的方法，其中用III族中的元素作為雜質形成所述溝道停止區(qū)。
15.如權利要求12的方法，其中在所述深溝槽中形成所述空腔還包括在所述第二氧化物層圖案和所述第一氮化物層圖案上形成第二氮化物層；過蝕刻所述第二氮化物層從而形成部分暴露所述襯底的一部分的所述第二氮化物層圖案；從所述襯底的所述暴露的部分形成外延硅層；在所述外延硅層和所述第二氮化物層圖案上形成第三氧化物層；以及蝕刻所述第三氧化物層形成覆蓋所述開口頂部部分的所述第三氧化物層圖案。
16.如權利要求15的方法，其中通過回蝕工藝蝕刻所述第二氮化物層以及通過化學機械拋光工藝蝕刻所述第三氧化物層。
17.如權利要求15的方法，其中在平行于所述襯底的方向上從所述襯底的所述暴露的部分處生長所述外延硅層，使得所述開口通過所述外延硅層部分地封閉。
18.如權利要求15的方法，其中形成所述淺溝槽包括在所述第三氧化物層圖案和所述第一氮化物層圖案上形成第二光致抗蝕劑圖案；以及利用所述第二光致抗蝕劑圖案作為蝕刻掩模，部分地蝕刻所述第一氮化物層圖案、所述第三氧化物層圖案、所述墊氧化物層圖案、所述外延硅層和所述襯底。
19.如權利要求18的方法，還包括在所述第三氧化物層圖案與所述第二光致抗蝕劑圖案之間以及在所述第一氮化物層圖案與所述第二光致抗蝕劑圖案之間形成抗反射層。
20.如權利要求18的方法，其中用所述第二絕緣層圖案填充所述淺溝槽包括在所述淺溝槽側壁上形成第四氧化物層圖案；在所述第四氧化物層圖案和所述第三氧化物層圖案上形成第三氮化物層圖案；在所述第三氮化物層圖案上形成第五氧化物層圖案；以及在所述第五氧化物層圖案上形成第六氧化物層圖案從而填充所述淺溝槽。
21.如權利要求20的方法，其中用所述第二絕緣層圖案填充所述淺溝槽還包括在所述第四氧化物層圖案和所述第三氧化物層圖案上依次形成第三氮化物層、第五氧化物層、第六氧化物層和第七氧化物層；以及蝕刻所述第七氧化物層、所述第六氧化物層、所述第五氧化物層和所述第三氮化物層直到暴露所述墊氧化物層圖案，從而在所述淺溝槽中形成第三氮化物層圖案、所述第五氧化物層圖案和所述第六氧化物層圖案。
22.一種電感器，包括具有多個溝槽結構的半導體襯底，每個所述溝槽結構包括具有第一寬度和第一深度的第一溝槽以及具有比所述第一寬度充分寬的第二寬度和比所述第一深度充分淺的第二深度的第二溝槽，其中所述第一溝槽使用在該第一溝槽中限定空腔的第一絕緣層圖案填充以及所述第二溝槽用第二絕緣層圖案填充；在所述半導體襯底上形成的至少一個絕緣間層；以及在所述絕緣間層的位于所述溝槽結構之上的部分上形成的導電線。
23.如權利要求22的電感器，還包括形成在所述半導體襯底的鄰近所述溝槽結構之一的部分處的接觸區(qū)以及穿過所述絕緣間層接觸所述接觸區(qū)的接觸。
24.如權利要求23的電感器，還包括在所述接觸與所述絕緣間層之間形成的導電圖案。
25.如權利要求23的電感器，其中所述半導體襯底包括P型硅襯底以及所述接觸區(qū)具有P+型。
26.如權利要求23的電感器，其中鄰近所述接觸區(qū)的溝槽結構以所述第一深度的大約3到9倍的間距與所述導電線隔開。
27.一種制造電感器的方法，包括在半導體襯底上形成多個第一溝槽，每個具有第一寬度和第一深度；分別地，用第一絕緣層圖案填充所述第一溝槽，從而在所述第一溝槽中形成空腔；在所述第一溝槽上形成多個第二溝槽，每個所述第二溝槽具有比所述第一寬度充分寬的第二寬度和比所述第一深度充分淺的第二深度；用第二絕緣層圖案填充所述第二溝槽；在包括所述第一和第二溝槽的所述半導體襯底上形成至少一個絕緣間層；以及在所述第二溝槽被定位的所述絕緣間層的部分上形成導電線。
28.如權利要求27的方法，還包括通過離子注入工藝在所述半導體襯底的鄰近所述第一溝槽之一的部分處形成接觸區(qū)；以及穿過所述絕緣間層形成接觸所述接觸區(qū)的接觸。
29.如權利要求28的方法，還包括在所述接觸與所述絕緣間層之間形成導電圖案。
全文摘要
本發(fā)明涉及其內(nèi)具有空腔的溝槽結構及電感器。在形成其內(nèi)具有寬的空腔的溝槽結構的方法中，在襯底中形成具有第一寬度和第一深度的第一溝槽。第一溝槽用在第一溝槽中限定空腔的第一絕緣層圖案填充。第二溝槽形成在第一溝槽上。第二溝槽具有比第一寬度寬的第二寬度以及比第一深度淺的第二深度。第二溝槽用第二絕緣層圖案填充。在包括第一溝槽和第二溝槽的襯底上的絕緣間層之后，在第二溝槽被定位的絕緣間層的部分上形成導電線從而在溝槽結構之上形成電感器。
文檔編號H01F17/00GK1722364SQ200510078350
公開日2006年1月18日 申請日期2005年2月8日 優(yōu)先權日2004年2月9日
發(fā)明者鄭周鉉, 鄭喆浩 申請人:三星電子株式會社