專利名稱：半導(dǎo)體裝置與半導(dǎo)體裝置的制造方法
技術(shù)領(lǐng)域：
本發(fā)明概括來(lái)講涉及半導(dǎo)體裝置的制造，尤其涉及能減低半導(dǎo)體晶圓排隊(duì)等待下一步處理步驟期間發(fā)生于金屬硅化物(metal silicide)元件上的氧化作用的半導(dǎo)體裝置以及相關(guān)制造方法。
背景技術(shù)：
在產(chǎn)品與設(shè)備所使用的技術(shù)日趨復(fù)雜的情況下，在這些裝置和設(shè)備內(nèi)使用的集成電路裝置因而具有根本上的重要性。此外，消費(fèi)者與制造商持續(xù)希望較小尺寸的產(chǎn)品，這導(dǎo)致IC晶片整體尺寸持續(xù)降低。結(jié)果，電路元件(例如，晶體管或電容)的大范圍整合已成為縮減整體尺寸并增進(jìn)裝置性能所需的必要?jiǎng)幼?。半?dǎo)體裝置的尺寸縮減至目前已達(dá)到微米與次微米級(jí)的裝置特征長(zhǎng)度，并且預(yù)估未來(lái)會(huì)不斷向更微小、更高密度裝置的趨勢(shì)發(fā)展。
伴隨著對(duì)裝置尺寸縮減即高密度晶片的希望，隨之而來(lái)的是對(duì)裝置功率縮減的要求，而其更加強(qiáng)縮減裝置特征長(zhǎng)度(device feature lengths)的使用。原因是裝置速率與裝置特征長(zhǎng)度一般來(lái)說(shuō)呈反比，而功率消耗則大約與裝置特征長(zhǎng)度的平方成正比?，F(xiàn)今使用的特征長(zhǎng)度屬微米級(jí)，或?qū)俅挝⒚准?jí)即0.5微米范圍，并且在不久的將來(lái)，0.2微米的特征長(zhǎng)度并非認(rèn)為是不可能的事實(shí)。
場(chǎng)效應(yīng)晶體管(Field Effect Transistors；FETs)目前正廣泛運(yùn)用于超大規(guī)模集成電路(Ultra Large-Scale Integration；ULSI)中。FETs的形成是利用柵極(通常由多晶硅制造)覆蓋于一柵極氧化物之上，以及利用定義裝置溝道的相鄰源極/漏極圍繞于該柵極旁。在面臨裝置尺寸縮減的情況下，典型上是在源極/漏極區(qū)內(nèi)以及柵極上使用接觸焊墊(contact pads)，用以改善晶體管與散布于IC晶片中用作連接電路元件的金屬互連線(metal interconnects)之間的電性連接。這些接觸焊墊典型上是由一金屬硅化物構(gòu)成，其中該金屬硅化物的形成是通過(guò)一沉積金屬與該沉積金屬所沉積的多晶硅彼此反應(yīng)而得。然而，縮減的裝置尺寸實(shí)際上轉(zhuǎn)化成縮減的接觸焊墊尺寸，結(jié)果因?yàn)榻饘倩ミB線和該硅化物焊墊間的接觸面積減少，兩者間的強(qiáng)力電性連接變得更具關(guān)鍵性。
金屬硅化物用來(lái)提供半導(dǎo)體裝置以及金屬互連線間的電性連接，主要是因其能夠提供較低的接觸電阻(contact resistance)以及薄板電阻(sheet resistance)。然而，影響硅化物焊墊與金屬互連線間的電性連接強(qiáng)度的重要因素之一是來(lái)自金屬硅化物的氧化作用，而此氧化作用是發(fā)生在相連于硅化物的金屬互連線形成之前。原因來(lái)自于金屬接觸一含氧環(huán)境時(shí)會(huì)發(fā)生氧化作用，并且典型上，接觸時(shí)間越久，生成的氧化物越多。由于典型上半導(dǎo)體晶圓是大量生產(chǎn)，制造程序中的延遲通常讓晶圓必須“排隊(duì)”等待下一步的制造程序，而等待數(shù)日之久并非罕見(jiàn)的情況。
因此，如果金屬硅化物焊墊已經(jīng)形成，則在晶圓仍在排隊(duì)等待的期間，金屬硅化物會(huì)因曝露于外而開(kāi)始氧化。當(dāng)然，若晶圓排隊(duì)等待下一步處理程序的時(shí)間越久，硅化物的氧化程度就會(huì)越大。之后，當(dāng)該等待的晶圓終于到達(dá)令相連于硅化物焊墊的金屬互連線(即金屬“插頭”)生成的步驟，硅化物焊墊的氧化表面即對(duì)電性連接造成不利影響。更具體地說(shuō)，金屬硅化物焊墊的接觸電阻與薄板電阻兩者均受到影響，因此導(dǎo)致電性連接的穩(wěn)定性降低，從而裝置性能隨之降低。有鑒于此，能于半導(dǎo)體晶圓在制造過(guò)程中排隊(duì)等待期間，降低或消除曝露金屬硅化物的氧化作用的技術(shù)是有其必要性。

發(fā)明內(nèi)容
本發(fā)明是揭露半導(dǎo)體裝置與半導(dǎo)體裝置相關(guān)制造技術(shù)的許多不同的實(shí)施例。在一實(shí)施例中，提供一種半導(dǎo)體裝置的制造方法，該方法包括提供一半導(dǎo)體基版與形成一金屬硅化物于該基板之上。此外，該方法包括利用一包含氫/氮的復(fù)合物為該金屬硅化物的曝露表面進(jìn)行處理，以使該曝露表面上形成一處理層，其中該處理層的成分可阻礙該曝露表面上的氧化作用。該方法還包括之后沉積一介電質(zhì)層于該處理層以及該金屬的曝露表面上。
本發(fā)明所述的半導(dǎo)體裝置的制造方法，其中該處理步驟更包括以低于三十秒的時(shí)間處理該曝露表面。
本發(fā)明所述的半導(dǎo)體裝置的制造方法，其中該處理步驟更包括以約十秒的時(shí)間處理該曝露表面。
本發(fā)明所述的半導(dǎo)體裝置的制造方法，其中該包含氫/氮的復(fù)合物是一包含氫/氮的等離子。
本發(fā)明所述的半導(dǎo)體裝置的制造方法，其中該包含氫/氮的復(fù)合物是選自由NH3、H2+N2，以及NH3+N2組成的群組。
本發(fā)明所述的半導(dǎo)體裝置的制造方法，其中該處理步驟更包括以約200至500℃的溫度處理該曝露表面。
本發(fā)明所述的半導(dǎo)體裝置的制造方法，其中該處理步驟更包括以3200至4000sccm的流量處理該曝露表面。
本發(fā)明所述的半導(dǎo)體裝置的制造方法，其中該處理步驟更包括以約3.5托的壓力處理該曝露表面。
本發(fā)明所述的半導(dǎo)體裝置的制造方法，其中該處理步驟更包括以利用一約300至600W/OW的高頻/低頻的射頻處理該曝露表面。
本發(fā)明所述的半導(dǎo)體裝置的制造方法，其中更包括在執(zhí)行一接點(diǎn)蝕刻以制造一深達(dá)該金屬硅化物的溝槽之后處理該曝露表面。
本發(fā)明所述的半導(dǎo)體裝置的制造方法，其中更包括沉積一接點(diǎn)蝕刻停止層于該處理層上。
本發(fā)明所述的半導(dǎo)體裝置的制造方法，其中該形成一金屬硅化物的步驟是包括形成一挑選自硅化鎳、硅化鈷、硅化鈦、硅化鉭，以及硅化鎢所組成群組的金屬硅化物。
本發(fā)明所述的半導(dǎo)體裝置的制造方法，其中該形成步驟是包括形成硅化鎳，以及該處理步驟是包括利用NH3等離子處理該硅化鎳的一曝露表面，用以形成一Ni-Si-N的處理層于該曝露表面上，該處理層可阻礙該曝露表面上NiO的形成。
本發(fā)明所述的半導(dǎo)體裝置的制造方法，其中該形成步驟更包括以低于30秒的時(shí)間，約200至500℃的溫度，3200至4000sccm的流量，約3.5托的壓力，以及利用一約300至600W/OW的高頻/低頻的射頻處理該曝露表面。
在另一實(shí)施例中，提供一種半導(dǎo)體裝置，該裝置包括一半導(dǎo)體基板以及一形成于該半導(dǎo)體基板上的金屬硅化物。此外，該半導(dǎo)體裝置包括一形成自該金屬硅化物曝露表面的處理層，其中該處理層是利用一包含氫/氮的復(fù)合物為該曝露表面進(jìn)行處理而得，并且該處理層的成分可阻礙該曝露表面上的氧化作用。在一些實(shí)施例中，該半導(dǎo)體裝置還包括一沉積于該處理層以及該金屬硅化物曝露表面上的介電質(zhì)層。
本發(fā)明所提供的方法能有效降低或消除半導(dǎo)體晶圓在排隊(duì)等待下一處理步驟期間，發(fā)生于曝露金屬硅化物元件上的氧化作用，從而改善硅化物焊墊與金屬互連線間的電性連接。


圖1顯示根據(jù)在此揭露原理所建造的一半導(dǎo)體裝置的實(shí)施例；圖2顯示圖1內(nèi)的半導(dǎo)體裝置100在更進(jìn)一步的制造程序處理后的結(jié)構(gòu)；圖3顯示制造過(guò)程后段利用在此揭露處理方法處理金屬硅化物后圖2內(nèi)的半導(dǎo)體裝置；圖4顯示圖2的半導(dǎo)體裝置在一不同的制造階段的另一實(shí)施例；圖5A至5D顯示利用所揭露的處理程序所制造的半導(dǎo)體裝置內(nèi)接觸電阻的改善情況；圖6A至6D顯示利用所揭露的處理程序所制造的半導(dǎo)體裝置內(nèi)薄板電阻的改善情況；圖7A至7B與圖8A至8B顯示利用所揭露的處理程序所制造的半導(dǎo)體裝置內(nèi)晶圓接受度測(cè)試(Wafer acceptance testing；WAT)的改善情況。
具體實(shí)施例方式
首先參考圖1，其是顯示一根據(jù)在此所揭露原理所建造的半導(dǎo)體裝置100的實(shí)施例。該半導(dǎo)體裝置100形成于一半導(dǎo)體基板110上，其中該半導(dǎo)體基板110可由一塊狀硅(silicon)、塊狀硅鍺(silicon germanium)建造而得，或?yàn)橐桓补杞^緣體(silicon-on-insulator；SOI)的基板?；?10上彼此分離的主動(dòng)區(qū)(active regions)是場(chǎng)氧化物(field oxides)120(圖中僅顯示一個(gè))，其利用傳統(tǒng)技術(shù)制造而得。
在圖1所示的說(shuō)明用實(shí)施例中，半導(dǎo)體裝置100是一金屬氧化物半導(dǎo)體(metal-oxide-semiconductor)晶體管裝置100，其包含一形成于該基板100上的柵極130。該柵極130在傳統(tǒng)技術(shù)中是利用多晶硅形成的，然而也可使用其他材料形成。同樣建造為M OS晶體管裝置100的一部分的是一源極/漏極區(qū)140與一低摻雜(lightly-doped)漏極區(qū)150。同為裝置100元件構(gòu)成要素的這兩個(gè)區(qū)域均可利用傳統(tǒng)的摻雜技術(shù)形成。圖中顯示一金屬層160形成或沉積于半導(dǎo)體裝置100上。
現(xiàn)轉(zhuǎn)向參考圖2，其顯示圖1內(nèi)的半導(dǎo)體裝置100在更進(jìn)一步的制造程序處理后的結(jié)構(gòu)。更具體地說(shuō)，沉積于半導(dǎo)體裝置100上的金屬層160選擇為可與裝置100某特定部分的成分發(fā)生反應(yīng)的金屬。舉例來(lái)說(shuō)，金屬層160可以是鎳(nickel)、鉭(tantalum)、鈦(titanium)、鎢(tungsten)或是鈷(cobalt)，其選擇為能與多晶硅或單晶硅(典型上使用單晶硅以形成晶體管裝置100的源極/漏極區(qū)140)發(fā)生反應(yīng)的金屬，以能在源極/漏極區(qū)之內(nèi)或之上形成一金屬硅化物170。此外，在晶體管裝置100的柵極130也由多晶硅形成的實(shí)施例內(nèi)，金屬層160也可與多晶硅發(fā)生反應(yīng)而在柵極130上形成一金屬硅化物170。在根據(jù)此處揭露原理所構(gòu)建裝置100的范例性實(shí)施例內(nèi)，所形成的金屬硅化物170可能是硅化鎳(nickel silicide)、硅化鈷(cobaltsilicide)、硅化鈦(titanium silicide)、硅化鉭(tantalumsilicide)，或是硅化鎢(tungsten silicide)。當(dāng)然，也可形成其余種類的金屬硅化物170，并無(wú)任何特定的硅化物成分于預(yù)計(jì)中或受暗示或推斷。
在一實(shí)施例中，該半導(dǎo)體裝置100的下一處理步驟是根據(jù)所揭露原理來(lái)為該金屬硅化物170進(jìn)行處理。更具體地說(shuō)，當(dāng)金屬硅化物170形成的時(shí)候，金屬硅化物170的表面仍保持為曝露狀態(tài)。在任何金屬硅化物170的進(jìn)一步處理程序?qū)嵭兄?，金屬硅化?70的曝露表面是利用一包含氫和氮的復(fù)合物加以處理，如同箭頭A1的指示。在利用含氫/氮的復(fù)合物為該金屬硅化物170處理的情況下，導(dǎo)致一部分的曝露表面與該含氫/氮的復(fù)合物進(jìn)行反應(yīng)，結(jié)果沿著該曝露表面生成一由氮化金屬硅化物構(gòu)成的薄處理層170a，而該處理層170a能阻礙金屬硅化物170因曝露而發(fā)生的氧化作用。更具體地說(shuō)，一旦該復(fù)合物(例如，等離子(plasma))的氫成分將已形成的金屬氧化物予以移除，該復(fù)合物的氮成分會(huì)與剩余未氧化的金屬氮化物發(fā)生反應(yīng)，從而在金屬硅化物之上形成一薄氮化(處理)層。舉例來(lái)說(shuō)，如果使用硅化鎳為該金屬硅化物，而使用NH3為該包含氫/氮的復(fù)合物，則該處理程序(例如，等離子輔助化學(xué)氣相沉積系統(tǒng)(plasmaenhanced chemical vapor deposition；PECVD))會(huì)于該硅化鎳構(gòu)成的曝露表面上產(chǎn)生一由鎳-硅-氮(Ni-Si-N)構(gòu)成的薄處理層170a，并且該包含氮的處理層170a能降低該曝露表面于排隊(duì)等待中發(fā)生氧化的機(jī)率。除此之外，如圖所示，欲加以處理的金屬硅化物170并未限制為于源極/漏極區(qū)140內(nèi)形成的結(jié)構(gòu)，而也可包括于一MOS晶體管裝置的柵極130上形成的金屬氮化物170。
如上所述，在半導(dǎo)體晶圓制造程序的許多不同階段，半導(dǎo)體裝置中包含金屬硅化物的部分都可能曝露于制造環(huán)境或其余環(huán)境中。隨著金屬硅化物170的曝露時(shí)間增加，金屬硅化物170的曝露表面上的氧化作用也隨之增加。由于金屬硅化物是形成于特定位置以協(xié)助與金屬通孔(vias)或插頭(plugs)的電性接觸，因此對(duì)電性接觸造成負(fù)面影響的金屬硅化物氧化作用應(yīng)該在制造過(guò)程中加以避免。通過(guò)降低或整體防范金屬硅化物170在曝露期間的氧化作用，即使在冗長(zhǎng)的排隊(duì)期間，遍布集成電路中金屬硅化物與互連通孔或插頭之間的電性連接都可獲得改善。如之后參考圖5～8的更詳細(xì)的討論所示，通過(guò)降低氧化作用情況下而改進(jìn)的電性接觸改善了這些電性接觸的接觸電阻(RC)與薄板電阻(Rs)，從而增進(jìn)了集成電路的整體性能。
除此之外，此處所描述對(duì)金屬硅化物170曝露面積的處理方法也降低因接點(diǎn)蝕刻(contact etching)過(guò)程所導(dǎo)致對(duì)硅化物的傷害。具體地說(shuō)，根據(jù)此處揭露的處理方法而形成于硅化物170曝露表面上的薄處理層170a，根據(jù)所使用材料與復(fù)合物而定，能夠協(xié)助防止接點(diǎn)蝕刻過(guò)程所造成的損害。在一較佳實(shí)施例內(nèi)，金屬硅化物170是硅化鎳(NiSi)而處理過(guò)程是采用NH3(氨(ammonia))等離子。在該實(shí)施例中，在NiSi的曝露表面形成的薄處理層170a是Ni-Si-N，其可提供免受典型接點(diǎn)蝕刻技術(shù)影響的部分防衛(wèi)作用。并且實(shí)際上如果所揭露處理過(guò)程使用的是NH3等離子，則沉積過(guò)程以及所揭露處理過(guò)程都可使用傳統(tǒng)CVD設(shè)備或PECVD設(shè)備，因此在沉積蝕刻停止層(etchstop layer)180前添加該揭露的處理程序不需要額外的相關(guān)工具或花費(fèi)。
在一實(shí)施例內(nèi)，該包含氫/氮的復(fù)合物是一包含氫/氮的溫暖環(huán)境，該溫暖環(huán)境是在制造期間產(chǎn)生于該半導(dǎo)體晶圓的周圍。在另一實(shí)施例內(nèi)，該包含氫/氮的復(fù)合物是一包含氫/氮的等離子，其在曝露金屬硅化物的處理期間適時(shí)生成。在更特定的實(shí)施例內(nèi)，該包含氫/氮的復(fù)合物可以是NH3、H2+N2，或NH3+N2。然而當(dāng)然其余種類可移除現(xiàn)有金屬氧化物并繼而防止金屬硅化物170曝露表面氧化作用的含氫氮復(fù)合物均可加以使用。處理曝露金屬硅化物的范例處理參數(shù)包括(不限制如此)以低于30秒的時(shí)間利用包含氫/氮的等離子NH3為該曝露表面進(jìn)行處理，或更明確而言，時(shí)間僅約10秒。此外，這些范例處理參數(shù)也可包括以約200至500℃的溫度以及3200至4000每分鐘標(biāo)準(zhǔn)立方厘米(standard centimeter cube per minute；sccm)流量的包含氫/氮的等離子為該曝露表面進(jìn)行處理。這些范例參數(shù)還包括以約3.5托(Torr)的壓力與約300至600W/OW高頻/低頻的射頻(HF/LFRF)處理該曝露表面。接下來(lái)的圖示是更進(jìn)一步詳細(xì)討論利用類似處理參數(shù)情況下所獲得的一些效果，但是這些圖示所提供的量測(cè)不應(yīng)理解為用以限制權(quán)利要求所提出的本發(fā)明。
需理解到，此處所揭露的技術(shù)并非限制為僅用作保護(hù)鎳為主的硅化物而已。舉例來(lái)說(shuō)，如果依據(jù)所揭露程序處理的是硅化鈦，則處理層是Ti-Si-N而非Ni-Si-N。同樣地，如果處理的是硅化鉭，則處理層成為T(mén)a-Si-N，而如果處理的是硅化鈷，則處理層成為Co-Si-N。在任何情況下，若根據(jù)所揭露的技術(shù)為一金屬硅化物加以處理以降低或防止該金屬硅化物在冗長(zhǎng)排隊(duì)的等待期間所發(fā)生的氧化作用，則接觸該金屬硅化物的包含氫/氮的復(fù)合物生成的是氮化物處理層，而非氧化物(氧化時(shí)產(chǎn)生)處理層。
現(xiàn)參考圖3，其顯示圖2制造過(guò)程后段利用上述揭露處理方法處理金屬硅化物170后圖2內(nèi)的半導(dǎo)體裝置的半導(dǎo)體裝置100。特別是其中具有一介電質(zhì)層180形成或沉積于經(jīng)處理后的半導(dǎo)體裝置100之上，包括金屬硅化物170所在區(qū)域。在一實(shí)施例內(nèi)，介電質(zhì)層180于裝置100上沉積為一蝕刻停止層180；然而，并非限制該介電質(zhì)層180必須是一蝕刻停止層。
在此實(shí)施例內(nèi)，在曝露表面經(jīng)包含氫/氮的復(fù)合物處理后，介電質(zhì)層180馬上形成于該處理層170a的曝露表面上。由于在處理過(guò)程后將該曝露表面馬上覆蓋住，金屬硅化物170的氧化作用能減少的原因不僅是來(lái)自上述揭露的處理程序，而且也由于金屬硅化物170不再擁有曝露表面的部分。在介電質(zhì)層180是一蝕刻停止層的實(shí)施例內(nèi)，即在該實(shí)施例內(nèi)介電質(zhì)層180是用作設(shè)定一接點(diǎn)蝕刻過(guò)程中的深度，舉例來(lái)說(shuō)，介電質(zhì)層180可由硅氮化物、硅氧化物，或硅氮氧化物組成。當(dāng)然，也可構(gòu)想由其他成分組成的蝕刻停止層。
現(xiàn)參考圖4，其顯示圖2的半導(dǎo)體裝置100在一不同的制造階段的另一實(shí)施例。更具體地說(shuō)，在此實(shí)施例內(nèi)，所揭露的金屬硅化物170的處理程序并未于介電質(zhì)層180沉積前實(shí)行。相反地，金屬硅化物170如前述是先于源極/漏極區(qū)140以及柵極130之內(nèi)形成，繼而介電質(zhì)層180形成于半導(dǎo)體裝置100上，包括形成于金屬硅化物170之上。在此說(shuō)明用的實(shí)施例內(nèi)，介電質(zhì)層180再度作為一蝕刻停止層180，并且在其沉積地區(qū)內(nèi)，裝置100(或半導(dǎo)體晶圓的其他區(qū)域)具有欲免受蝕刻處理?yè)p害的某些特征。
一旦欲防護(hù)的地區(qū)受到保護(hù)，并且某些特定地區(qū)的蝕刻深度因此決定，一層間介電質(zhì)層(interlevel dielectric)190形成于該半導(dǎo)體裝置100之上，并且其余IC電路的裝置與元件也形成于該半導(dǎo)體晶圓之上。之后，為了能下達(dá)金屬?gòu)?fù)合物170所在區(qū)域以能與其電性接觸，利用蝕刻技術(shù)形成溝槽T1與T2于層間介電質(zhì)層190之內(nèi)。一旦溝槽T1與T2已形成，金屬硅化物170再度曝露于外。如前所述，典型上金屬硅化物170的曝露表面留置于曝露狀態(tài)時(shí)便開(kāi)始氧化，結(jié)果如前述可能不利于裝置的整體性能。因此，一旦深達(dá)金屬硅化物170的溝槽T1與T2已形成，則此處揭露的處理程序可于該曝露表面上實(shí)行。如此，前述相同或類似的處理參數(shù)可用來(lái)處理金屬硅化物170的曝露表面以生成處理層170a，從而大幅減低或防止金屬硅化物170于曝露期間產(chǎn)生于曝露表面上的氧化作用。
除此之外，所揭露的處理程序不限制僅于金屬硅化物170上執(zhí)行一次而已，而可于介電質(zhì)層180沉積前以及溝槽T1、T2形成后實(shí)行。此外，須注意到，如果未于介電質(zhì)層180沉積前對(duì)該金屬硅化物170進(jìn)行處理，則于介電質(zhì)層180沉積前會(huì)于金屬硅化物170發(fā)生一些氧化作用，而制造溝槽T 1、T2的蝕刻過(guò)程能夠有利地除去一些或所有于介電質(zhì)層180沉積前產(chǎn)生的氧化物。因此，此處所揭露的處理程序仍能經(jīng)由溝槽T1與T2于金屬硅化物170內(nèi)主要未受氧化的地區(qū)執(zhí)行，因此仍能有利于半導(dǎo)體裝置100以及填入溝槽T1、T2的金屬通孔間的接觸，從而有利于與裝置100間的電性互連。
現(xiàn)轉(zhuǎn)向參考圖5A至5D，其顯示利用上述方式制造的PMO S或NMOS內(nèi)，氧化物定義(oxide define)或多晶硅的接觸電阻(RC)的改善情況。類似地，圖6A至6D是利用以上方式制造的PMOS或NMOS內(nèi)，氧化物定義(oxide define)或多晶硅的薄板電阻(Rs)的改善情況。圖5A至5D以及圖6A至6D的眾多圖示是在以下三種情況下進(jìn)行量側(cè)的o當(dāng)沒(méi)有任何排隊(duì)時(shí)間，以及所揭露的處理程序未經(jīng)執(zhí)行(W/O NH3處理)情況下所進(jìn)行的測(cè)試；□當(dāng)排隊(duì)時(shí)間為期三天，以及所揭露的處理程序未經(jīng)執(zhí)行(W/O NH3處理)情況下進(jìn)行的測(cè)試；◇當(dāng)排隊(duì)時(shí)間為期三天，以及于排隊(duì)時(shí)間開(kāi)始前執(zhí)行所揭露的處理程序(W/I NH3處理)情況下所進(jìn)行的測(cè)試。
在這所有的情況中，是利用NH3等離子為曝露金屬硅化物執(zhí)行示范性處理程序。然而，利用其他種類包含氫/氮的復(fù)合物或等離子也可產(chǎn)生有利的結(jié)果。
在圖5A至圖5B中，接觸電阻(RC)是以歐姆/洞(hole)為單位加以測(cè)量，并且于每一圖示中均為累積機(jī)率(％)的函數(shù)。可輕易看出，當(dāng)排隊(duì)時(shí)間為三天時(shí)，相對(duì)于所揭露的處理程序未被執(zhí)行的測(cè)試而言，有執(zhí)行該揭露處理程序的測(cè)試于NMOS和PMOS中氧化物定義的RC(OD)分別改善了4.76％和5.06％。更明顯地，當(dāng)排隊(duì)時(shí)間為三天時(shí)，執(zhí)行所揭露處理程序的測(cè)試結(jié)果相比于未執(zhí)行的測(cè)試，多晶硅的RC(PO)于NMOS內(nèi)與PMOS內(nèi)分別改善了6.78％與6.90％。并可觀察到，執(zhí)行所揭露處理程序的測(cè)試在等待三天的情況下，改善后的多晶硅RC實(shí)際上等于全無(wú)排隊(duì)時(shí)間的情況。
在圖6A至圖6B中，薄板電阻(Rs)是以歐姆/正方形(square)為單位加以測(cè)量，并于每一圖示中均為累積機(jī)率(％)的函數(shù)?？奢p易看出，于NMOS和PMOS中，當(dāng)排隊(duì)時(shí)間為三天時(shí)，相對(duì)于所揭露的處理程序未被執(zhí)行的測(cè)試而言，有執(zhí)行該揭露處理程序的測(cè)試于NMOS和PMOS中氧化物定義的Rs(OD)分別改善了6.38％和9.14％。更明顯地，當(dāng)排隊(duì)時(shí)間為三天時(shí)，執(zhí)行所揭露的處理程序的測(cè)試結(jié)果相比未執(zhí)行的測(cè)試結(jié)果，多晶硅的Rs(PO)于NMOS內(nèi)與PMOS內(nèi)分別改善了9.49％與10.63％。并可觀察到，執(zhí)行所揭露處理程序的測(cè)試在等待三天的情況下，改善后的多晶硅Rs實(shí)際上等于全無(wú)排隊(duì)時(shí)間的情況。
現(xiàn)參考圖7A至7B，其是顯示在擁有柵極寬度10μm的NMOS與PMOS裝置內(nèi)，線性臨界電壓(Vt-lin)以及飽和臨界電壓(Vt-sat)的改善情況，其中該線性臨界電壓(Vt-lin)以及飽和臨界電壓(Vt-sat)為光罩長(zhǎng)度(Lmask)的函數(shù)。圖8A至8B，其是顯示在擁有柵極寬度10μm的NMOS與PMOS裝置內(nèi)，飽和漏極電流(Idsat)的改善情況，其中該飽和漏極電流(Idsat)為切斷電流(loff)的函數(shù)。圖7A至7B以及圖8A至8B的眾多圖示的量測(cè)是再次在以下說(shuō)明的三種情況下進(jìn)行的
◇當(dāng)沒(méi)有任何排隊(duì)時(shí)間，以及所揭露的處理程序未經(jīng)執(zhí)行(W/O NH3處理)情況下所進(jìn)行的測(cè)試；□當(dāng)排隊(duì)時(shí)間為期三天，以及所揭露的處理程序未經(jīng)執(zhí)行(W/O NH3處理)情況下進(jìn)行的測(cè)試；△當(dāng)排隊(duì)時(shí)間為期三天，以及于排隊(duì)時(shí)間開(kāi)始前執(zhí)行所揭露的處理程序(W/I NH3處理)情況下所進(jìn)行的測(cè)試。
如同上述，在這所有的情況中，是利用NH3等離子為曝露金屬硅化物上進(jìn)行示范性處理程序。然而，利用其他種類包含氫/氮的復(fù)合物或等離子也可產(chǎn)生有利的結(jié)果。
雖然本發(fā)明已通過(guò)較佳實(shí)施例說(shuō)明如上，但該較佳實(shí)施例并非用以限定本發(fā)明。本領(lǐng)域的技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，應(yīng)有能力對(duì)該較佳實(shí)施例做出各種更改和補(bǔ)充，因此本發(fā)明的保護(hù)范圍以權(quán)利要求書(shū)的范圍為準(zhǔn)。
附圖中符號(hào)的簡(jiǎn)單說(shuō)明如下100半導(dǎo)體裝置120場(chǎng)氧化物130柵極140源極/漏極區(qū)150低摻雜漏極區(qū)160金屬層170金屬硅化物170a處理層180介電質(zhì)層190層間介電質(zhì)層
權(quán)利要求
1.一種半導(dǎo)體裝置的制造方法，包括提供一半導(dǎo)體基板；形成一金屬硅化物于該半導(dǎo)體基板上；以及利用一包含氫/氮的復(fù)合物處理該金屬硅化物的曝露表面，用以形成一處理層于該曝露表面上，該處理層為阻礙該曝露表面的氧化作用。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置的制造方法，其特征在于該處理步驟更包括以低于三十秒的時(shí)間處理該曝露表面。
3.根據(jù)權(quán)利要求2所述的半導(dǎo)體裝置的制造方法，其特征在于該處理步驟更包括以十秒的時(shí)間處理該曝露表面。
4.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置的制造方法，其特征在于該包含氫/氮的復(fù)合物是一包含氫/氮的等離子。
5.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置的制造方法，其特征在于該包含氫/氮的復(fù)合物是選自由NH3、H2+N2，以及NH3+N2組成的群組。
6.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置的制造方法，其特征在于該處理步驟更包括以200至500℃的溫度處理該曝露表面。
7.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置的制造方法，其特征在于該處理步驟更包括以3200至4000sccm的流量處理該曝露表面。
8.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置的制造方法，其特征在于該處理步驟更包括以3.5托的壓力處理該曝露表面。
9.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置的制造方法，其特征在于該處理步驟更包括以利用一300至600W/OW的高頻/低頻的射頻處理該曝露表面。
10.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置的制造方法，其特征在于更包括在執(zhí)行一接點(diǎn)蝕刻以制造一深達(dá)該金屬硅化物的溝槽之后處理該曝露表面。
11.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置的制造方法，其特征在于更包括沉積一接點(diǎn)蝕刻停止層于該處理層上。
12.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置的制造方法，其特征在于該形成一金屬硅化物的步驟是包括形成一挑選自硅化鎳、硅化鈷、硅化鈦、硅化鉭，以及硅化鎢所組成群組的金屬硅化物。
13.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置的制造方法，其特征在于該形成步驟是包括形成硅化鎳，以及該處理步驟是包括利用NH3等離子處理該硅化鎳的一曝露表面，用以形成一Ni-Si-N的處理層于該曝露表面上，該處理層阻礙該曝露表面上NiO的形成。
14.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置的制造方法，其特征在于該形成步驟更包括以低于30秒的時(shí)間，200至500℃的溫度，3200至4000sccm的流量，3.5托的壓力，以及利用一300至600W/OW的高頻/低頻的射頻處理該曝露表面。
全文摘要
本發(fā)明提供一種半導(dǎo)體裝置與半導(dǎo)體裝置的制造方法，揭露許多不同半導(dǎo)體裝置與半導(dǎo)體裝置的相關(guān)制造技術(shù)。在一實(shí)施例中，提供一種半導(dǎo)體裝置的制造方法，該方法包括提供一半導(dǎo)體基板與形成一金屬硅化物于該半導(dǎo)體基板上。此外，該方法包括利用一包含氫/氮的復(fù)合物處理該金屬硅化物的曝露表面以形成一處理層于該曝露表面上，其中該處理層的成分為阻礙該曝露表面的氧化作用。該方法還包括在該處理層和該金屬?gòu)?fù)合物的曝露表面上沉積一介電質(zhì)層。本發(fā)明能有效降低或消除半導(dǎo)體晶圓在排隊(duì)等待下一處理步驟期間，發(fā)生于曝露金屬硅化物元件上的氧化作用，從而改善硅化物焊墊與金屬互連線間的電性連接。
文檔編號(hào)H01L21/321GK1801464SQ200510092988
公開(kāi)日2006年7月12日 申請(qǐng)日期2005年8月26日 優(yōu)先權(quán)日2005年1月7日
發(fā)明者吳振誠(chéng), 張正宏, 黃玉蓮, 鄭雙銘 申請(qǐng)人:臺(tái)灣積體電路制造股份有限公司