專利名稱：一種能夠防止器件等離子體損傷的多晶硅刻蝕工藝的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導體制造工藝，具體來說，涉及深亞微米工藝中減少等離子體損傷的方法。
背景技術(shù)：
隨著半導體制造進入到深亞微米階段，芯片特征尺寸進一步縮小，集成電路的集成度不斷增加，對半導體制造工藝提出了更高的要求。為此應盡量減少等離子體損傷，因為它會造成半導體器件電學性能的退化。
現(xiàn)有刻蝕工藝步驟包括貫穿步、主刻步、過刻步，沒有對等離子體損傷進行針對性的防護。
等離子體損傷的機理主要有以下幾點電荷的累計效應，UV射線的電離效應，設計版圖的天線效應等影響。其中最主要的是電荷累計效應，其機理如圖1所示在工藝過程中電荷積聚在硅片表面，到一定程度后產(chǎn)生隧穿電流，從而形成介質(zhì)層電應力損傷。
美國專利US6309979號提供了一種保護半導體基底材料免受等離子體電流損傷的方法，該方法所進行的等離子體主刻蝕包括兩個步驟第一步為主刻1(ME1)，采用大功率刻蝕方法，因此所產(chǎn)生的等離子體的密度也很大，第二步是主刻2(ME2)，選用小功率設置，刻蝕速度雖然慢，但是造成的電荷損傷也很小。典型的工藝如表1表1 ME1和ME2工藝對比

但是該方法仍然存在缺陷1、對工藝窗口和工藝結(jié)果產(chǎn)生一定的影響；2、無法解決硅片卸載過程中對硅片造成的損傷。所以，仍需要提供新的方法以避免深亞微米工藝中等離子體損傷。

發(fā)明內(nèi)容
(一)要解決的技術(shù)問題本發(fā)明的目的旨在提供一種新的方法，使其能夠減少包括硅片卸載過程在內(nèi)的硅片加工過程所產(chǎn)生的電荷累積，減少等離子體損傷。
(二)技術(shù)方案為實現(xiàn)上述目的，本發(fā)明提供了一種新的減少深亞微米工藝中等離子體損傷的方法，該方法包括以下步驟貫穿步、主刻步、停留步、過刻步和硅片卸載步。
其中所述停留步的工藝條件為擺閥全開，上下電極功率為0w，氣體流量為0sccm，時間為5-300s，優(yōu)選時間為20-30s，若主刻步工藝時間過長(＞60s)或上下電極功率過大(上電極＞400W、下電極功率＞60W)，則停留步時間相應增長；反之則減少。
其中所述硅片卸載步的工藝條件為腔室壓力10-80mT，上電極功率200-400W并且采用斜坡方式(Ramp Down)關(guān)閉，斜坡時間1-5秒，下電極功率0W，工藝氣體使用Ar或O2，流量為200-300sccm，工藝時間1-10s。優(yōu)選工藝條件為腔室壓力15mT，上電極功率300W，斜坡時間2s，下電極功率0W，工藝氣體流量為200sccm，工藝時間5s。
由于本發(fā)明的方法在進行靜電卡盤電極反轉(zhuǎn)操作的同時，上電極起輝，并且上電極采用斜坡模式關(guān)閉，避免了在此過程中的電荷累積。
現(xiàn)有刻蝕工藝中造成電荷累積的主要原因是等離子體分布不均勻，以及硅片卸載操作不當?shù)龋景l(fā)明主要從以上兩方面對工藝過程進行了優(yōu)化。
(三)有益效果本發(fā)明的方法在多晶硅刻蝕工藝中減少了硅片表面的電荷累積，減少了等離子體損傷。并且工藝簡單，無需對設備的硬件系統(tǒng)進行優(yōu)化設計，對各種形狀、類型器件都有良好的適應性。


圖1為等離子體損傷機理示意圖；圖2為現(xiàn)有工藝刻蝕后的FE-SEM圖片；圖3-5為本發(fā)明工藝刻蝕后的FE-SEM圖片；觀察儀器為HitachiS-4700場發(fā)射掃描電子顯微鏡。
具體實施例方式
下面結(jié)合具體實施例，進一步闡述本發(fā)明。應理解，這些實施例僅用于說明本發(fā)明而不用于限制本發(fā)明的范圍。
下列實施例中涉及的柵極結(jié)構(gòu)為基底硅片→二氧化硅(10-30)→多晶硅(1000-3000)→氮氧化硅(200-500)→光阻(1000-2000)。
下列實施例是在北方微電子感應耦合等離子刻蝕機(200mm硅片刻蝕機)上進行的，可反映130-180nm工藝結(jié)果，需要說明的是，工藝具有向下兼容性，即能滿足高端的65-90nm工藝時，低端的130-250nm工藝等完全能夠滿足要求。本發(fā)明同時適用于200mm-300mm硅片刻蝕機。
實施例1刻蝕工藝中，首先將硅片傳入刻蝕反應室，由靜電卡盤吸附固定，腔室溫度控制為60℃，硅片溫度控制系統(tǒng)設定溫度為60℃，為提高溫度均勻性而加入的He氣背吹系統(tǒng)壓力設定為8T，輔助工藝條件穩(wěn)定后，進行刻蝕工藝。
BT步刻蝕腔室壓力7mT，上RF電源功率300W，下RF電源功率40W，工藝氣體CF4流量50sccm，工藝時間5s。
主刻步刻蝕腔室壓力10mT，上RF電源功率350W，下RF電源功率40W，工藝氣體為Cl230sccm，HBr 170sccm，HeO2(二者體積比為7∶3，下同)15sccm的混合氣體，工藝時間控制由終點檢測系統(tǒng)檢測控制。
過刻步刻蝕腔室壓力80mT，上RF電源功率350W，下RF電源功率40W，工藝氣體為150sccm HBr、100sccm He、15sccm HeO2組成的混合氣體，工藝時間50s。
刻蝕工藝完成后，通過FE-SEM觀察刨片結(jié)果，見圖2所示。在線條附近發(fā)現(xiàn)存在微溝道(Microtrench)現(xiàn)象，這種現(xiàn)象和表面電荷分布不均勻有關(guān)，即它同潛在的等離子體損傷相關(guān)。
實施例2采用實施例1的方法，其不同之處在于，主刻步后增加停留步，具體工藝為擺閥全開，上下電極功率為0w，氣體流量為0sccm，時間為30s。
此外硅片卸載步的具體工藝為腔室壓力15mT，上電極功率300W(采用斜坡模式2s關(guān)閉)，下電極功率0W，工藝氣體Ar的流量為200sccm，工藝時間5s。
FE-SEM刨片結(jié)果見圖3所示，未發(fā)現(xiàn)微溝道(Microtrench)現(xiàn)象，說明潛在的等離子體損傷明顯改善。
實施例3采用實施例2的方法，其不同之處在于，主刻步后增加停留步，具體工藝為擺閥全開，上下電極功率為0w，氣體流量為0sccm，時間為300s。其中硅片卸載步的具體工藝為腔室壓力10mT，上電極功率200W(采用斜坡模式5s關(guān)閉)，下電極功率0W，工藝氣體O2的流量為300sccm，工藝時間5s。
FE-SEM結(jié)果見圖4所示，未發(fā)現(xiàn)微溝道現(xiàn)象。
實施例4采用實施例2的方法，其不同之處在于，主刻步后增加停留步，具體工藝為擺閥全開，上下電極功率為0w，氣體流量為0sccm，時間為5s。
其中硅片卸載步的具體工藝為腔室壓力80mT，上電極功率400W(采用斜坡模式1s關(guān)閉)，下電極功率0W，工藝氣體Ar的流量為250sccm，工藝時間1s。
FE-SEM刨片結(jié)果見圖5所示，未發(fā)現(xiàn)微溝道現(xiàn)象。
權(quán)利要求
1.一種能夠防止器件等離子體損傷的多晶硅刻蝕工藝，包括以下步驟貫穿步、主刻步、過刻步和硅片卸載步，其特征在于所述主刻步后增加了停留步。
2.如權(quán)利要求1所述的多晶硅刻蝕工藝，其特征在于所述停留步的工藝條件為擺閥全開，上下電極功率為0w，氣體流量為0sccm，時間為5-300s。
3.如權(quán)利要求2所述的多晶硅刻蝕工藝，其特征在于所述停留步的時間為20-30s。
4.如權(quán)利要求1-3任一所述的多晶硅刻蝕工藝，其特征在于所述硅片卸載步的工藝條件為腔室壓力10-80mT，上電極功率200-400W并且采用斜坡方式關(guān)閉，斜坡時間1-5s，下電極功率0W，工藝氣體為Ar或O2，流量為200-400sccm，工藝時間1-10s。
5.如權(quán)利要求4所述的多晶硅刻蝕工藝，其特征在于所述硅片卸載步中腔室壓力15mT，上電極功率300W，斜坡時間2s，工藝氣體流量為200sccm，工藝時間為5s。
全文摘要
本發(fā)明提供了一種能夠防止器件等離子體損傷的多晶硅刻蝕工藝，該工藝包括貫穿步、主刻步、停留步、過刻步和硅片卸載步。本發(fā)明的方法在多晶硅刻蝕工藝中減少了硅片表面的電荷累積，減少了等離子體損傷。并且工藝簡單，無需對設備的硬件系統(tǒng)進行優(yōu)化設計，對各種結(jié)構(gòu)、類型器件都有良好的適應性。
文檔編號H01L21/02GK1851880SQ200510126369
公開日2006年10月25日 申請日期2005年12月8日 優(yōu)先權(quán)日2005年12月8日
發(fā)明者趙強 申請人:北京北方微電子基地設備工藝研究中心有限責任公司