專利名稱：摻有銻、鎵或鉍的半導(dǎo)體器件及其制造方法
技術(shù)領(lǐng)域：
本公開涉及摻有Sb、Ga或Bi的半導(dǎo)體存儲(chǔ)器件及其制造方法。
背景技術(shù)：
開發(fā)半導(dǎo)體存儲(chǔ)器件的重點(diǎn)集中在越來(lái)越大的信息存儲(chǔ)容量以及記錄和擦除信息的速度。這樣的半導(dǎo)體存儲(chǔ)器件包括以電路方式彼此連接的大量單位存儲(chǔ)單元。
諸如動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)的半導(dǎo)體存儲(chǔ)器件的每個(gè)單位單元都包括晶體管和電容器。DRAM是一種易失性存儲(chǔ)器件，能夠快速處理訪問(wèn)但是對(duì)于所存儲(chǔ)的信號(hào)具有的保留時(shí)間不長(zhǎng)。
易失性存儲(chǔ)器件的代表性例子為閃速存儲(chǔ)器。已經(jīng)開發(fā)出了很多種其他類型的易失性存儲(chǔ)器件，諸如硅-氮化物-氧化物半導(dǎo)體(SNOS)存儲(chǔ)器件、MRAM、PRAM等。閃速存儲(chǔ)器件、SNOS存儲(chǔ)器件和浮置柵極型存儲(chǔ)器件共同使用了具有高介電常數(shù)(高-k)的材料。對(duì)于本公開而言，高k材料可以定義為介電常數(shù)大于約3.9的材料，3.9是SiO2的介電常數(shù)。
圖1A和1B為示出制造常規(guī)具有高k的SNOS存儲(chǔ)器件的工藝的截面圖。參考圖1A，隧穿氧化物層13、電荷俘獲層14、阻擋氧化物層15、和柵電極層16依次形成于半導(dǎo)體襯底11上。隧穿氧化物層13可以由SiO2形成至大約30的厚度，電荷俘獲層14可以由HfO2形成，且阻擋氧化物層15可以由Al2O3形成至大約100的厚度。
接著，除去隧穿氧化物層13、電荷俘獲層14、阻擋氧化物層15和柵電極層16中每一個(gè)的兩側(cè)，以形成柵極。結(jié)果，在柵極的兩側(cè)上暴露了半導(dǎo)體襯底11的上表面。
參考圖1B，柵極兩側(cè)的半導(dǎo)體襯底11的上表面被使用離子注入方法摻以摻雜劑，例如，硼(B)或磷(P)。這里，根據(jù)半導(dǎo)體襯底11的摻雜類型選擇摻雜劑。換言之，如果半導(dǎo)體襯底11是n型襯底，則用屬于III族的材料注入第一和第二摻雜劑區(qū)域12a和12b，以便摻以p型摻雜劑。如果半導(dǎo)體襯底11是p型襯底，則用屬于V族的材料注入第一和第二摻雜劑區(qū)域12a和12b，以便摻以n型摻雜劑。
在半導(dǎo)體襯底11如圖1B所示注入摻雜劑之后，執(zhí)行退火工序以激活如圖1B所示的第一和第二摻雜劑區(qū)域12a和12b。為此，在介于約900℃和1000℃之間的高溫下加熱第一和第二摻雜劑區(qū)域12a和12b。一旦通過(guò)這樣的高溫退火工序激活第一和第二摻雜劑區(qū)域12a和12b之后，第一和第二摻雜劑區(qū)域12a和12b就可能在半導(dǎo)體存儲(chǔ)器件中有用。
然而，上述高溫退火工序可能會(huì)導(dǎo)致用于半導(dǎo)體存儲(chǔ)器件的柵極結(jié)構(gòu)中的高k材料結(jié)晶。通常，當(dāng)高k材料在初始淀積狀態(tài)中為非晶態(tài)時(shí)，在半導(dǎo)體存儲(chǔ)器件工作期間高k材料必須與柵電極層16絕緣。然而，當(dāng)用于阻擋氧化物層15的材料通過(guò)高溫退火工序而結(jié)晶時(shí)，可能會(huì)通過(guò)晶界區(qū)產(chǎn)生泄漏電流且可能會(huì)對(duì)半導(dǎo)體存儲(chǔ)器件的特性具有負(fù)面影響。
例如，圖2A和2B示出了利用上述高溫退火工藝制造的圖1A-1B中所示的存儲(chǔ)器件的特性。
圖2A示出了在700℃、800℃和900℃下在氧氣氛中退火的常規(guī)半導(dǎo)體存儲(chǔ)器件的電流-電壓(I-V)特性。參考圖2A，隨著電壓接近0V，電流強(qiáng)度逐漸減小。然而，電流強(qiáng)度仍然接近大于零的值。特別地，當(dāng)在更高的900℃的溫度下退火半導(dǎo)體存儲(chǔ)器件時(shí)，電流強(qiáng)度具有更高值。
圖2B為曲線圖，示出了根據(jù)參考圖1A和1B所述的工藝制造的半導(dǎo)體存儲(chǔ)器件在700℃、800℃、900℃、950℃和1000℃的溫度下退火后所測(cè)量到的X射線衍射(XRD)。參考圖2B，能夠看出隨著退火溫度升高，在大約68°處Al2O3的峰變得突出。這個(gè)峰表明發(fā)生了結(jié)晶。換言之，隨著退火溫度升高，結(jié)晶容易發(fā)生。
圖2C為曲線圖，示出了根據(jù)參考圖1A和1B所述的工藝制造的半導(dǎo)體存儲(chǔ)器件相對(duì)于退火溫度的保持特性。該半導(dǎo)體存儲(chǔ)器件在800℃或更低退火溫度下具有小于或等于“0.2”的高保持值，而在900℃的退火溫度下具有低保持值。
因此，高溫退火工藝造成的高k材料的結(jié)晶對(duì)諸如上述的常規(guī)半導(dǎo)體存儲(chǔ)器件的特性具有負(fù)面影響。
本發(fā)明的實(shí)施例解決了常規(guī)技術(shù)的這些和其他缺點(diǎn)。

發(fā)明內(nèi)容
根據(jù)本發(fā)明的實(shí)施例，可以降低激活半導(dǎo)體存儲(chǔ)器件中的第一和第二摻雜劑區(qū)域所需的退火溫度。
根據(jù)一些實(shí)施例，半導(dǎo)體存儲(chǔ)器件包括第一和第二摻雜劑區(qū)域，通過(guò)用Sb、Ga和Bi之一摻雜半導(dǎo)體襯底形成；絕緣層，形成于半導(dǎo)體襯底上，以便接觸第一和第二摻雜劑區(qū)域并包括電荷俘獲層和高介電層；以及柵電極層，形成于絕緣層上。
根據(jù)一些實(shí)施例，絕緣層可以包括隧穿氧化物層、數(shù)據(jù)存儲(chǔ)層和阻擋氧化物層。阻擋氧化物層可以由具有高介電常數(shù)的材料形成。
根據(jù)一些實(shí)施例，半導(dǎo)體襯底可以是p型襯底，且第一和第二摻雜劑區(qū)域可以摻以Sb或Bi。
根據(jù)一些實(shí)施例，半導(dǎo)體襯底可以是n型襯底，且第一和第二摻雜劑區(qū)域可以摻以Ga。
根據(jù)一些實(shí)施例，制造半導(dǎo)體存儲(chǔ)器件的方法包括形成包括電荷俘獲層和介電層的絕緣層以及柵電極層；除去絕緣層和柵電極層的每一個(gè)的兩側(cè)，以暴露半導(dǎo)體襯底兩側(cè)的上表面；用Sb、Bi或Ga摻雜半導(dǎo)體襯底兩側(cè)的暴露的上表面，以形成第一和第二摻雜劑區(qū)域；以及執(zhí)行退火以激活第一和第二摻雜劑區(qū)域。
根據(jù)一些實(shí)施例，可以在大約15keV或更低的加速能量下執(zhí)行對(duì)半導(dǎo)體襯底兩側(cè)的暴露的上表面的摻雜。
根據(jù)一些實(shí)施例，摻雜在半導(dǎo)體襯底的暴露的上表面上的摻雜劑濃度可以在5×1014/cm2和1016/cm2的范圍之內(nèi)。
根據(jù)一些實(shí)施例，可以在850℃或更低溫度下執(zhí)行退火。


通過(guò)參考以下簡(jiǎn)述的附圖詳細(xì)描述其示范性實(shí)施例，本發(fā)明的以上和其他特征和益處將變得更加顯見。
圖1A和1B為示出了根據(jù)現(xiàn)有技術(shù)的制造半導(dǎo)體存儲(chǔ)器件的方法的截面圖。
圖2A為曲線圖，示出了圖1A和1B的半導(dǎo)體存儲(chǔ)器件的電特性。
圖2B為曲線圖，示出了圖1A和1B的半導(dǎo)體存儲(chǔ)器件的XRD。
圖2C為曲線圖，示出了圖1A和1B的半導(dǎo)體存儲(chǔ)器件的作為退火溫度函數(shù)的保持特性。
圖3A到3D為截面圖，示出了根據(jù)本發(fā)明某些實(shí)施例制造摻有Sb、Ga或Bi的半導(dǎo)體存儲(chǔ)器件的方法。
圖4A為曲線圖，示出了包括摻有Sb或Ga的摻雜劑區(qū)域的半導(dǎo)體存儲(chǔ)器件的、作為退火溫度和時(shí)間的函數(shù)的表面電阻Rs。
圖4B為曲線圖，示出了包括摻有Sb或Ga的摻雜劑區(qū)域的半導(dǎo)體存儲(chǔ)器件的、作為摻雜劑區(qū)域深度的函數(shù)的組分特性。
圖4C為曲線圖，示出了包括摻有Sb或Ga的摻雜劑區(qū)域的半導(dǎo)體存儲(chǔ)器件的泄漏電流特性。
圖5A和5B為摻Ga后退火之前或之后的透射電子顯微鏡(TEM)分析照片。
圖5C和5D為摻Sb后退火之前和之后的TEM分析照片。
圖6A為曲線圖，示出了包括摻有Bi的摻雜劑區(qū)域的半導(dǎo)體存儲(chǔ)器件的、作為退火溫度和時(shí)間的函數(shù)的表面電阻Rs。
圖6B為曲線圖，示出了包括摻有Bi的摻雜劑區(qū)域的半導(dǎo)體存儲(chǔ)器件的、作為摻雜劑區(qū)域深度的函數(shù)的組分特性。
圖6C為曲線圖，示出了包括摻有Sb和Ga的摻雜劑區(qū)域的半導(dǎo)體存儲(chǔ)器件的泄漏電流特性。
圖6D為半導(dǎo)體存儲(chǔ)器件的TEM圖像，該半導(dǎo)體存儲(chǔ)器件包括摻有Bi的摻雜劑區(qū)域，且然后在600℃的溫度下退火1分鐘。
具體實(shí)施例方式
以下參考附圖詳細(xì)描述根據(jù)本發(fā)明的一些實(shí)施例的摻有銻(Sb)、鎵(Ga)或鉍(Bi)的半導(dǎo)體存儲(chǔ)器件以及制造該半導(dǎo)體存儲(chǔ)器件的方法。
圖3A到3D為截面圖，示出了根據(jù)本發(fā)明的一些實(shí)施例制造半導(dǎo)體存儲(chǔ)器件的方法。在附圖中，為了清晰起見夸大了層和區(qū)域的厚度。在圖示的實(shí)施例中，將SONOS存儲(chǔ)器件作為例子加以描述。然而，明顯的是包含在圖示實(shí)施例中的發(fā)明原理可以被應(yīng)用于其他包括高k材料的存儲(chǔ)器件，例如閃速存儲(chǔ)器件、浮置柵極型存儲(chǔ)器等。
參考圖3A，在半導(dǎo)體襯底31上依次形成第一氧化物層33、電荷俘獲層34、第二氧化物層35和柵電極層36。通常，第一氧化物層33、電荷俘獲層34和第二氧化物層35由介電材料形成且具有絕緣體的特性。這里，在SONOS存儲(chǔ)器件的情況下，可以將第一氧化物層33稱為隧穿氧化物層，可以將第二氧化物層35稱為阻擋氧化物層。
隧穿氧化物層33可以由SiO2形成，電荷俘獲層34可以由Si3N4或HfO2形成，而阻擋氧化物層35可以由Al2O3形成?；蛘?，隧穿氧化物層13、電荷俘獲層14和阻擋氧化物層15可以由其他材料形成。
參考圖3B，依次蝕刻隧穿氧化物層33、電荷俘獲層34、阻擋氧化物層35和柵電極層36，以界定柵極結(jié)構(gòu)。結(jié)果，在柵極結(jié)構(gòu)的兩側(cè)暴露出半導(dǎo)體襯底31的上表面。圖3A和3B所示的所得結(jié)構(gòu)可以通過(guò)公知的半導(dǎo)體工藝很容易地制造。
參考圖3C，利用離子注入工藝等對(duì)半導(dǎo)體襯底31暴露的上表面摻以Sb、Ga或Bi。這里，Ga為p型摻雜劑，Sb或Bi為n型摻雜劑。可以根據(jù)半導(dǎo)體襯底31的摻雜狀態(tài)選擇性地使用Ga、Sb或Bi。如果半導(dǎo)體襯底31為p型襯底，則半導(dǎo)體襯底31的上表面可以摻以Sb或Bi，以形成第一和第二摻雜劑區(qū)域32a和32b。如果半導(dǎo)體襯底31為n型襯底，則半導(dǎo)體襯底31的上表面可以摻以Ga，以形成第一和第二摻雜劑區(qū)域32a和32b。
以大約15keV的加速能量將Sb、Ga或Bi注入半導(dǎo)體襯底31中，且可以在介于5×1014/cm2和1016/cm2的范圍內(nèi)調(diào)節(jié)Sb、Ga或Bi的濃度。
參考圖3D，在大約850℃或更低溫度下執(zhí)行退火工藝，這個(gè)溫度低于根據(jù)常規(guī)技術(shù)用于退火溫度范圍的介于950℃和1000℃之間的范圍。如果退火工藝執(zhí)行幾秒到幾分鐘，可以激活第一和第二摻雜劑區(qū)域32a和32b。
根據(jù)本發(fā)明的一些實(shí)施例的、摻有Sb、Ga或Bi的半導(dǎo)體存儲(chǔ)器件的特性將在下文中參考附圖更詳細(xì)地描述。
圖4A到4C為曲線圖，示出了根據(jù)本發(fā)明的一些實(shí)施例，包括摻有Sb或Ga的第一和第二摻雜劑區(qū)域32a和32b的半導(dǎo)體存儲(chǔ)器件的特性。
圖4A為曲線圖，示出了半導(dǎo)體存儲(chǔ)器件的作為退火溫度和時(shí)間的函數(shù)的表面電阻。這里，當(dāng)將Sb用作摻雜劑時(shí)，可以以1.5×1015/cm2的濃度和5keV的加速電壓摻雜Sb。當(dāng)將Ga用作摻雜劑時(shí)，可以以5×1015/cm2的濃度和10keV的加速電壓摻雜Ga。參考圖4A，能夠看出，當(dāng)Ga為摻雜劑時(shí)，半導(dǎo)體存儲(chǔ)器件具有低的總表面電阻，但是當(dāng)Sb為摻雜劑時(shí)，表面電阻與Ga為摻雜劑時(shí)相比更大。而且，當(dāng)Sb為摻雜劑時(shí)，表面電阻隨著退火溫度和退火時(shí)間增加而增加。
圖4B為曲線圖，示出了通過(guò)調(diào)節(jié)用于半導(dǎo)體存儲(chǔ)器件的退火溫度和時(shí)間測(cè)得的，作為第一和第二摻雜劑區(qū)域32a和32b的深度的函數(shù)的Sb或Ga的濃度，其中半導(dǎo)體存儲(chǔ)器件包括摻有Sb或Ga的第一和第二摻雜劑區(qū)域32a和32b。
參考圖4B的左側(cè)，當(dāng)存儲(chǔ)器件的樣品摻有Sb時(shí)，當(dāng)分別在600℃和800℃的溫度下?lián)诫sSb時(shí)，存儲(chǔ)器件樣品幾乎不變化。
參考圖4B的右側(cè)，當(dāng)存儲(chǔ)器件樣品摻有Ga且在950℃的溫度下退火30分鐘時(shí)，與在600℃的溫度下退火摻Ga的半導(dǎo)體存儲(chǔ)器件1分鐘相比，Ga的擴(kuò)散得到更大的加速，因此Ga存在至120nm的深度。當(dāng)在600℃的溫度下對(duì)摻Ga的半導(dǎo)體存儲(chǔ)器件執(zhí)行退火1分鐘時(shí)，與不執(zhí)行退火的情況沒有明顯的差別。
圖4C為曲線圖，示出了在600℃的溫度下退火1分鐘之后，包括摻有Sb或Ga的第一和第二摻雜劑區(qū)域32a和32b的半導(dǎo)體存儲(chǔ)器件的、測(cè)量到的泄漏電流。摻有Sb和Ga的樣品具有低的泄漏電流值。這樣，摻有Sb和Ga的樣品具有高的泄漏電流特性。
圖5A為示出摻有Ga但未退火的半導(dǎo)體存儲(chǔ)器件的TEM圖像的圖。
圖5B為示出包括摻有Ga的摻雜劑區(qū)域且在600℃的溫度下退火1分鐘的半導(dǎo)體存儲(chǔ)器件的TEM圖像的圖。這里，以5×1015/cm2的濃度、10keV的加速電壓摻雜Ga。
圖5C為示出摻有Sb但未退火的半導(dǎo)體存儲(chǔ)器件的TEM圖像的圖，而圖5D為示出包括摻有Sb的摻雜劑區(qū)域且在600℃的溫度下退火1分鐘的半導(dǎo)體存儲(chǔ)器件的TEM圖像的圖。然而，以1.5×1015/cm2的濃度、5keV的加速電壓摻雜Sb。
參考圖5A到5D，在初始摻雜之后摻雜劑區(qū)域并未立即結(jié)晶。然而，在600℃的溫度下退火摻雜劑區(qū)域1分鐘，這樣就結(jié)晶了。這樣，就激活了摻雜劑區(qū)域。
圖6A和6D為曲線圖和圖像，示出了包括摻有Bi的第一和第二摻雜劑區(qū)域32a和32b的半導(dǎo)體存儲(chǔ)器件的特性。這里，用來(lái)測(cè)量半導(dǎo)體存儲(chǔ)器件的特性的樣品以7×1014/cm2的濃度、5keV的加速電壓摻以Bi，且在變化的溫度下退火不同的時(shí)間量。
圖6A為示出了半導(dǎo)體存儲(chǔ)器件的表面電阻的圖，所述表面電阻是作為退火溫度和時(shí)間的函數(shù)而變化退火溫度測(cè)量的。在800℃或更低溫度下退火的樣品具有低的表面電阻。在950℃的溫度下退火的樣品的表面電阻增大了。
圖6B為曲線圖，示出了半導(dǎo)體存儲(chǔ)器件的第一和第二摻雜劑區(qū)域32a和32b上摻雜的Bi的濃度，所述濃度通過(guò)作為摻雜劑區(qū)域32a和32b的深度的函數(shù)而變化退火溫度和時(shí)間測(cè)量得到。
參考圖6B，在700℃或更低溫度下退火的樣品上摻雜的摻雜劑濃度與未退火的樣品上摻雜的摻雜劑濃度類似。然而，當(dāng)在950℃的溫度下對(duì)樣品退火10秒時(shí)，摻雜劑的擴(kuò)散加速了。具體地，直到大約15nm的深度處摻雜劑的濃度都較高。
圖6C為曲線圖，示出了在600℃的溫度下退火1分鐘之后，包括摻有Bi的第一和第二摻雜劑區(qū)域32a和32b的半導(dǎo)體存儲(chǔ)器件的、測(cè)量到的泄漏電流。半導(dǎo)體存儲(chǔ)器件具有低的泄漏電流值，因此具有高的泄漏電流特性。
圖6D為半導(dǎo)體存儲(chǔ)器件的TEM圖像，該半導(dǎo)體存儲(chǔ)器件包括摻有Bi的摻雜劑區(qū)域，且在600℃的溫度下退火1分鐘。摻雜劑區(qū)域未在初始摻雜之后立即結(jié)晶。然而，參考圖6D，在半導(dǎo)體存儲(chǔ)器件在600℃的溫度下退火1分鐘之后，摻雜劑區(qū)域結(jié)晶了且這樣被激活了。
根據(jù)本發(fā)明的實(shí)施例，可以將Sb、Ga或Bi用作摻雜劑，用在閃速存儲(chǔ)器件、SONOS存儲(chǔ)器件、浮置柵極型存儲(chǔ)器件或電荷俘獲存儲(chǔ)器中的第一和第二摻雜劑區(qū)域上。這樣就能夠降低退火溫度，以防止用于存儲(chǔ)器件中的高k材料結(jié)晶。結(jié)果，能夠減小泄漏電流，這樣就能夠改善半導(dǎo)體存儲(chǔ)器件的保持特性。而且，可以使用公知的用于制造半導(dǎo)體器件的工藝，盡管根據(jù)上述發(fā)明原理進(jìn)行了改進(jìn)。
本發(fā)明可以以很多方式實(shí)施。以下是本發(fā)明的一些實(shí)施例的示范性的非限制性描述。
根據(jù)一些實(shí)施例，半導(dǎo)體存儲(chǔ)器件包括第一和第二摻雜劑區(qū)域，通過(guò)用Sb、Ga和Bi之一摻雜半導(dǎo)體襯底形成；絕緣層，形成于半導(dǎo)體襯底上，以便接觸第一和第二摻雜劑區(qū)域并包括電荷俘獲層和高介電層；以及柵電極層，形成于絕緣層上。
根據(jù)一些實(shí)施例，絕緣層可以包括隧穿氧化物層、數(shù)據(jù)存儲(chǔ)層和阻擋氧化物層。阻擋氧化物層可以由具有高介電常數(shù)的材料形成。
根據(jù)一些實(shí)施例，半導(dǎo)體襯底可以是p型襯底，且第一和第二摻雜劑區(qū)域可以摻以Sb或Bi。
根據(jù)一些實(shí)施例，半導(dǎo)體襯底可以是n型襯底，且第一和第二摻雜劑區(qū)域可以摻以Ga。
根據(jù)一些實(shí)施例，制造半導(dǎo)體存儲(chǔ)器件的方法包括形成包括電荷俘獲層和介電層的絕緣層以及柵電極層；除去絕緣層和柵電極層的每一個(gè)的兩側(cè)，以暴露半導(dǎo)體襯底兩側(cè)的上表面；用Sb、Bi或Ga摻雜半導(dǎo)體襯底兩側(cè)的暴露的上表面，以形成第一和第二摻雜劑區(qū)域；以及執(zhí)行退火以激活第一和第二摻雜劑區(qū)域。
根據(jù)一些實(shí)施例，可以在大約15keV或更低的加速能量下執(zhí)行對(duì)半導(dǎo)體襯底兩側(cè)的暴露的上表面的摻雜。
根據(jù)一些實(shí)施例，摻雜在半導(dǎo)體襯底的暴露的上表面上的摻雜劑濃度可以在5×1014/cm2和1016/cm2的范圍之內(nèi)。
根據(jù)一些實(shí)施例，可以在850℃或更低溫度下執(zhí)行退火。
上述優(yōu)選實(shí)施例應(yīng)當(dāng)視為包含于優(yōu)選實(shí)施例中的發(fā)明原理的示范和解釋，而不是限制本發(fā)明的范圍。例如，雖然優(yōu)選實(shí)施例是在SONOS存儲(chǔ)器件的環(huán)境下描述的，但是包含于那些優(yōu)選實(shí)施例中的發(fā)明原理可以被應(yīng)用于其他存儲(chǔ)器件，例如閃速存儲(chǔ)器件、浮置柵極型存儲(chǔ)器件或電荷俘獲存儲(chǔ)器。因此，本發(fā)明的范圍不是由具體描述界定的，而是由權(quán)利要求界定的。
此外，書面描述包含一個(gè)或多個(gè)對(duì)本發(fā)明特定實(shí)施例的引用，每個(gè)特定實(shí)施例都用以說(shuō)明一個(gè)或多個(gè)本發(fā)明所教導(dǎo)的發(fā)明原理。顯然，所有的實(shí)施例都包含至少一個(gè)上述發(fā)明原理，且一些實(shí)施例可能包含超過(guò)一個(gè)所示的發(fā)明原理。
本申請(qǐng)要求于2005年1月15日在韓國(guó)知識(shí)產(chǎn)權(quán)局提交的韓國(guó)專利申請(qǐng)No.10-2005-0003982的優(yōu)先權(quán)。全文引入韓國(guó)專利申請(qǐng)No.10-2005-0003982以做參考。
權(quán)利要求
1.一種半導(dǎo)體存儲(chǔ)器件，包括半導(dǎo)體襯底中的第一摻雜劑區(qū)域和第二摻雜劑區(qū)域，所述第一摻雜劑區(qū)域和所述第二摻雜劑區(qū)域摻有從包括Sb、Ga和Bi的組中選擇的一種；絕緣層，設(shè)置得與所述第一摻雜劑區(qū)域和所述第二摻雜劑區(qū)域接觸；以及柵電極層，設(shè)置得與所述絕緣層接觸。
2.如權(quán)利要求1所述的半導(dǎo)體存儲(chǔ)器件，所述絕緣層包括隧穿氧化物層，設(shè)置得與所述第一摻雜劑區(qū)域和所述第二摻雜劑區(qū)域接觸；電荷俘獲層，設(shè)置得與所述隧穿氧化物層接觸；以及阻擋氧化物層，所述阻擋氧化物層包括高k材料。
3.如權(quán)利要求1所述的半導(dǎo)體存儲(chǔ)器件，其中所述半導(dǎo)體襯底為p型襯底，且所述第一和第二摻雜劑區(qū)域摻有從包括Sb和Bi的組中選擇的一種。
4.如權(quán)利要求3所述的半導(dǎo)體器件，其中所述第一和第二摻雜劑區(qū)域摻有Sb。
5.如權(quán)利要求3所述的半導(dǎo)體器件，其中所述第一和第二摻雜劑區(qū)域摻有Bi。
6.如權(quán)利要求1所述的半導(dǎo)體存儲(chǔ)器件，其中所述半導(dǎo)體襯底為n型襯底，且所述第一和第二摻雜劑區(qū)域摻有Ga。
7.一種制造半導(dǎo)體存儲(chǔ)器件的方法，包括在半導(dǎo)體襯底上淀積絕緣層；在所述絕緣層上淀積柵電極層；去除一部分所述柵電極層和一部分所述絕緣層，以界定柵極區(qū)域并暴露在所述柵極區(qū)域兩側(cè)上的所述半導(dǎo)體襯底的上表面；用摻雜劑摻雜所述半導(dǎo)體襯底的所述上表面，以形成第一摻雜劑區(qū)域和第二摻雜劑區(qū)域，所述摻雜劑從包括Sb、Bi和Ga的組中選擇；以及退火所述半導(dǎo)體襯底的所述上表面，以激活所述第一摻雜劑區(qū)域和所述第二摻雜劑區(qū)域。
8.如權(quán)利要求7所述的方法，其中淀積所述絕緣層包括在p型襯底上淀積所述絕緣層，且其中所述摻雜劑包括從包括Sb和Bi的組中選擇的一種。
9.如權(quán)利要求8所述的方法，其中所述摻雜劑包括Sb。
10.如權(quán)利要求8所述的方法，其中所述摻雜劑包括Bi。
11.如權(quán)利要求7所述的方法，其中淀積所述絕緣層包括在n型襯底上淀積所述絕緣層，且其中所述摻雜劑包括Ga。
12.如權(quán)利要求7所述的方法，其中摻雜所述半導(dǎo)體襯底的所述上表面包括在大約15keV和更低的加速能量下?lián)诫s。
13.如權(quán)利要求7所述的方法，其中用所述摻雜劑摻雜所述半導(dǎo)體襯底的所述上表面包括用所述摻雜劑以介于約5×1014/cm2和約1016/cm2的范圍的濃度進(jìn)行摻雜。
14.如權(quán)利要求7所述的方法，其中退火所述上表面包括在不大于850℃的溫度下退火。
15.如權(quán)利要求7所述的方法，其中淀積所述絕緣層包括淀積隧穿氧化物層以接觸所述半導(dǎo)體襯底；淀積電荷俘獲層以接觸所述隧穿氧化物層；以及淀積阻擋氧化物層以接觸所述電荷俘獲層。
16.如權(quán)利要求15所述的方法，其中淀積所述隧穿氧化物層包括淀積高k材料。
全文摘要
本發(fā)明公開了一種半導(dǎo)體存儲(chǔ)器件，所述半導(dǎo)體存儲(chǔ)期間包括半導(dǎo)體襯底中的第一摻雜劑區(qū)域和第二摻雜劑區(qū)域，所述第一摻雜劑區(qū)域和所述第二摻雜劑區(qū)域摻有從包括Sb、Ga和Bi的組中選擇的一種。該半導(dǎo)體存儲(chǔ)器件包括設(shè)置得與所述第一摻雜劑區(qū)域和第二摻雜劑區(qū)域接觸的絕緣層以及設(shè)置得與所述絕緣層接觸的柵電極層。
文檔編號(hào)H01L21/24GK1828938SQ200610006120
公開日2006年9月6日 申請(qǐng)日期2006年1月16日 優(yōu)先權(quán)日2005年1月15日
發(fā)明者田尚勛, 金楨雨, 黃顯相, 白圣權(quán), 崔相武 申請(qǐng)人:三星電子株式會(huì)社