專利名稱：具有硅化物層的接觸結(jié)構(gòu)、使用其的半導(dǎo)體器件、以及制造該接觸結(jié)構(gòu)和半導(dǎo)體器件的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體器件及其制造方法，更具體涉及接觸結(jié)構(gòu)、使用該接觸結(jié)構(gòu)的半導(dǎo)體器件、以及制造該接觸結(jié)構(gòu)和半導(dǎo)體器件的方法。
背景技術(shù)：
例如MOS晶體管的分立器件廣泛用作半導(dǎo)體器件中的開(kāi)關(guān)器件。隨著半導(dǎo)體器件的集成密度的持續(xù)增長(zhǎng)，繼續(xù)減小MOS晶體管的尺寸。通常，當(dāng)減小MOS晶體管的尺寸時(shí)，MOS晶體管的溝道阻抗減小，使得MOS晶體管允許高驅(qū)動(dòng)電流并以高切換速度操作。然而，MOS晶體管的尺寸減小不僅僅導(dǎo)致上述優(yōu)勢(shì)，還導(dǎo)致某些劣勢(shì)。
通常，MOS晶體管的尺寸減小引起MOS晶體管的溝道阻抗的減小，因此改進(jìn)MOS晶體管的切換速度。然而，MOS晶體管的尺寸減小還可以導(dǎo)致向MOS晶體管的周圍提供電接觸的區(qū)域(例如導(dǎo)電線和接觸區(qū))的電阻抗的增加。通常，隨著MOS晶體管的尺寸減小，其溝道長(zhǎng)度也減小。結(jié)果，可以進(jìn)一步減小MOS晶體管的柵電極和溝道之間的電容，以及還可以進(jìn)一步降低溝道區(qū)的溝道阻抗，并因此改進(jìn)MOS晶體管的性能。然而，MOS晶體管的溝道長(zhǎng)度的減小還引起接觸區(qū)面積的減小，該接觸區(qū)形成與MOS晶體管的源區(qū)/漏區(qū)的電接觸。同樣，MOS晶體管的溝道長(zhǎng)度的減小可引起出現(xiàn)短溝道效應(yīng)的增加的可能性。為了防止出現(xiàn)短溝道效應(yīng)，必須減小MOS晶體管的源區(qū)/漏區(qū)的結(jié)深度。
圖1A和1B是說(shuō)明制造具有硅化物層的半導(dǎo)體器件的傳統(tǒng)方法。在圖1A和1B中，參考標(biāo)號(hào)A指代第一晶體管區(qū)，以及參考標(biāo)號(hào)B指代第二晶體管區(qū)。
參照?qǐng)D1A，制備具有隔離層3的半導(dǎo)體襯底1以限定有源區(qū)。在半導(dǎo)體襯底1的第一晶體管區(qū)A中形成具有第一溝道長(zhǎng)度的第一晶體管，以及在半導(dǎo)體襯底1的第二晶體管區(qū)B中形成具有第二溝道長(zhǎng)度的第二晶體管。在此，第二溝道長(zhǎng)度小于第一溝道長(zhǎng)度。第一晶體管可包括第一柵圖形11a和第一源區(qū)/漏區(qū)17a。第一柵圖形11a可包括順序?qū)盈B的第一柵介質(zhì)層5a、第一柵電極7a、以及第一硬掩模層9a。同樣，可以在第一柵圖形11a的兩側(cè)的半導(dǎo)體襯底1中形成第一源區(qū)/漏區(qū)17a。第二晶體管可包括第二柵圖形11b和第二源區(qū)/漏區(qū)17b。第二柵圖形11b可包括順序?qū)盈B的第二柵介質(zhì)層5b、第二柵電極7b、以及第二硬掩模層9b。同樣，可以在第二柵圖形11b的兩側(cè)的半導(dǎo)體襯底1中形成第二源區(qū)/漏區(qū)17b。
形成第一柵隔片(spacer)15a以覆蓋第一柵圖形11a的側(cè)壁，以及形成第二柵隔片15b以覆蓋第二柵圖形11b的側(cè)壁。因此，在具有第一和第二晶體管上的襯底上形成絕緣層19，然后構(gòu)圖，由此形成第一接觸孔19a和第二接觸孔19b。因此，第一接觸孔19a露出第一源區(qū)/漏區(qū)17a的第一源區(qū)/漏區(qū)接觸區(qū)，以及第二接觸孔19b露出第二源區(qū)/漏區(qū)17b的第二源區(qū)/漏區(qū)接觸區(qū)。第二晶體管的第二溝道長(zhǎng)度小于第一晶體管的第一溝道長(zhǎng)度?？墒褂脗鹘y(tǒng)的自對(duì)準(zhǔn)接觸工藝形成第二接觸孔19b。
參照?qǐng)D1B，在由第一接觸孔19a露出的第一源/漏接觸區(qū)的表面上形成具有第一厚度的第一硅化物層21a，同時(shí)，在由第二接觸孔19b露出的第二源區(qū)/漏區(qū)的表面上形成具有第二厚度的第二硅化物層21b。在此，第二厚度等于第一厚度。結(jié)果，在離開(kāi)第一晶體管的第一柵電極7a預(yù)設(shè)距離的第一源/漏接觸區(qū)中形成第一硅化物層21a，并在接觸第二柵隔片15b的第二源/漏中形成第二硅化物層21b。
為了降低第一晶體管的接觸阻抗，第一硅化物層21a不應(yīng)小于特定厚度。然而，當(dāng)?shù)谝还杌飳?1a具有大的厚度以降低第一晶體管的接觸阻抗時(shí)，在形成第一硅化物層21a期間形成的第二硅化物層21b也具有大的厚度。由于第二晶體管的第二源/漏接觸區(qū)與第二柵隔片15b的側(cè)壁接觸，當(dāng)?shù)诙杌飳?1b的厚度減小時(shí)，第二硅化物層21b的厚度與第二源區(qū)/漏區(qū)的結(jié)深度的比也減小。此外，第二源區(qū)/漏區(qū)和溝道區(qū)之間的結(jié)部分E可與第二硅化物層21b接觸。因此，在第二硅化物層21b和第二晶體管的溝道之間發(fā)生短路。結(jié)果，結(jié)部分E可以是缺陷的。

發(fā)明內(nèi)容
本發(fā)明的實(shí)施例提供相對(duì)于彼此具有不同厚度的硅化物的接觸結(jié)構(gòu)。
本發(fā)明的另一實(shí)施例提供使用該接觸結(jié)構(gòu)的半導(dǎo)體器件。
本發(fā)明的還一實(shí)施例提供制造該接觸結(jié)構(gòu)和使用其的半導(dǎo)體器件的方法。
在一個(gè)方面，本發(fā)明涉及具有硅化物層的接觸結(jié)構(gòu)。該接觸結(jié)構(gòu)包括襯底上的第一導(dǎo)電區(qū)和第二導(dǎo)電區(qū)。絕緣層覆蓋第一和第二導(dǎo)電區(qū)。第一接觸孔和第二接觸孔穿過(guò)絕緣層并分別露出第一和第二導(dǎo)電區(qū)。具有第一厚度的第一硅化物層在由第一接觸孔露出的第一導(dǎo)電區(qū)上。具有與第一厚度不同的第二厚度的第二硅化物層在由第二接觸孔露出的第二導(dǎo)電區(qū)上。
在本發(fā)明的某些實(shí)施例中，第一和第二導(dǎo)電區(qū)可以分別是第一雜質(zhì)區(qū)和第二雜質(zhì)區(qū)。在該情況下，第一厚度可以大于第二厚度，并且第一雜質(zhì)區(qū)可具有比第二雜質(zhì)區(qū)更大的結(jié)深度。
在其他實(shí)施例中，接觸結(jié)構(gòu)可進(jìn)一步包括第一接觸插塞(plug)和第二接觸插塞。第一接觸插塞可以在第一硅化物層上以填充第一接觸孔，以及第二接觸插塞可以在第二硅化物層上以填充第二接觸孔。在該情況下，每個(gè)第一和第二接觸插塞可以是金屬插塞或硅插塞。
在另一方面，本發(fā)明涉及包括上述接觸結(jié)構(gòu)的半導(dǎo)體器件。半導(dǎo)體器件包括半導(dǎo)體襯底上的第一晶體管和第二晶體管。第一晶體管包括第一源區(qū)/漏區(qū)和第一柵電極，該第一柵電極在第一源區(qū)/漏區(qū)之間插入的第一溝道區(qū)上。第二晶體管包括第二源區(qū)/漏區(qū)和第二柵電極，該第二柵電極在第二源區(qū)/漏區(qū)之間插入的第二溝道區(qū)上。絕緣層在具有第一晶體管和第二晶體管的襯底上。第一接觸孔和第二接觸孔穿過(guò)絕緣層。第一接觸孔露出至少一個(gè)第一源區(qū)/漏區(qū)，以及第二接觸孔露出至少一個(gè)第二源區(qū)/漏區(qū)。具有第一厚度的第一硅化物層在由第一接觸孔露出的第一源區(qū)/漏區(qū)上。具有不同于第一厚度的第二厚度的第二硅化物層在由第二接觸孔露出的第二源區(qū)/漏區(qū)上。
在某些實(shí)施例中，第一厚度可大于第二厚度，以及第一源區(qū)/漏區(qū)具有大于第二源區(qū)/漏區(qū)的結(jié)深度。在該情況下，第一厚度可大于第二厚度，以及第一接觸孔和第一柵電極之間的距離可大于第二接觸孔和第二柵電極之間的距離。
在其他實(shí)施例中，第一接觸孔和第一柵電極之間的距離可大于第二接觸孔和第二柵電極之間的距離，以及第一厚度可大于第二厚度。
在另外其他實(shí)施例中，半導(dǎo)體器件還可以包括第一接觸插塞和第二接觸插塞。第一接觸插塞可以在第一硅化物層上以填充第一接觸孔，以及第二接觸插塞可以在第二硅化物層上以填充第二接觸孔。在該情況下，每個(gè)第一和第二接觸插塞可以是金屬插塞或硅插塞。
在還一方面，本發(fā)明涉及制造具有硅化物層的接觸結(jié)構(gòu)的方法。該方法包括在半導(dǎo)體襯底上形成第一導(dǎo)電區(qū)和第二導(dǎo)電區(qū)。在具有第一和第二導(dǎo)電區(qū)的襯底上形成絕緣層。構(gòu)圖絕緣層，由此形成穿過(guò)絕緣層以露出第一導(dǎo)電層的第一接觸孔。在由第一接觸孔露出的第一導(dǎo)電區(qū)上將第一硅化物層形成為第一厚度。構(gòu)圖絕緣層，由此形成穿過(guò)絕緣層以露出第二導(dǎo)電層的第二接觸孔。在由第二接觸孔露出的第二導(dǎo)電區(qū)上將第二硅化物層形成為與第一厚度不同的第二厚度。
在某些實(shí)施例中，第一和第二導(dǎo)電區(qū)可以分別是第一雜質(zhì)區(qū)和第二雜質(zhì)區(qū)。在該情況下，可將第一雜質(zhì)區(qū)形成為與第二雜質(zhì)區(qū)不同的結(jié)深度。在具有較小結(jié)深度的第一和第二雜質(zhì)區(qū)之一上形成具有第一和第二厚度中的較小厚度的第一和第二硅化物層之一。
在其他實(shí)施例中，形成第二硅化物層可包括在具有第二接觸孔的襯底上形成金屬層?？梢栽诰哂薪饘賹拥囊r底上執(zhí)行退火工藝。因此，可以在由第二接觸孔露出的第二導(dǎo)電區(qū)中選擇性地形成第二硅化物層，同時(shí)未反應(yīng)的金屬層可以留在絕緣層和第一硅化物層上。可以選擇性地除去未反應(yīng)的金屬層。
在另外其他實(shí)施例中，還可以在第一硅化物層上形成第一接觸插塞以填充第一接觸孔，以及還可以在第二硅化物層上形成第二接觸插塞以填充第二接觸孔。第一和第二接觸插塞可以由金屬插塞或硅插塞構(gòu)成。
還另外其他方面，本發(fā)明涉及制造包括上述接觸結(jié)構(gòu)的半導(dǎo)體器件的方法。在半導(dǎo)體襯底上形成第一晶體管和第二晶體管。第一晶體管包括第一源區(qū)/漏區(qū)和第一柵電極，該第一柵電極在第一源區(qū)/漏區(qū)之間插入的第一溝道區(qū)上。第二晶體管包括第二源區(qū)/漏區(qū)和第二柵電極，該第二柵電極在第二源區(qū)/漏區(qū)之間插入的第二溝道區(qū)上。在具有第一晶體管和第二晶體管的襯底上形成絕緣層。構(gòu)圖絕緣層，由此形成穿過(guò)絕緣層以露出至少一個(gè)第一源區(qū)/漏區(qū)的第一接觸孔。在由第一接觸孔露出的第一源區(qū)/漏區(qū)上將第一硅化物層形成為第一厚度。構(gòu)圖絕緣層，由此形成穿過(guò)絕緣層以露出至少一個(gè)第二源區(qū)/漏區(qū)的第二接觸孔。在由第二接觸孔露出的第二源區(qū)/漏區(qū)上將第二硅化物層形成為與第一厚度不同的第二厚度。
在某些實(shí)施例中，可以將第一源區(qū)/漏區(qū)形成為與第二源區(qū)/漏區(qū)不同的結(jié)深度。在該情況下，可在具有較小結(jié)深度的第一和第二源區(qū)/漏區(qū)之一上形成具有第一和第二厚度中的較小厚度的第一和第二硅化物層之一。
在其他實(shí)施例中，可以形成第一和第二接觸孔，使得第一柵電極和第一接觸孔之間的距離不同于第二柵電極和第二接觸孔之間的距離。在該情況下，在具有從相應(yīng)柵電極分開(kāi)較小距離的接觸孔的第一和第二源區(qū)/漏區(qū)之一上形成具有第一和第二厚度中的較小厚度的第一和第二硅化物層之一。
在另外其他實(shí)施例中，形成第二硅化物層包括在具有第二接觸孔的襯底上形成金屬層。在具有金屬層的襯底上執(zhí)行退火工藝。因此，可以在由第二接觸孔露出的第二源區(qū)/漏區(qū)中形成第二硅化物層，并且同時(shí)未反應(yīng)的金屬層可以留在絕緣層和第一硅化物層上?？梢赃x擇性地除去未反應(yīng)的金屬層。
在另外其他實(shí)施例中，還可以在第一硅化物層上形成第一接觸插塞以填充第一接觸孔，以及還可以在第二硅化物層上形成第二接觸插塞以填充第二接觸孔。第一和第二接觸插塞可以由金屬插塞或硅插塞構(gòu)成。


從本發(fā)明的示例性實(shí)施例中的更加具體的說(shuō)明中，本發(fā)明的上述和其他目標(biāo)、特性和優(yōu)勢(shì)將變得顯而易見(jiàn)，如在附圖中所說(shuō)明。附圖不必按照比例，重點(diǎn)放在說(shuō)明本發(fā)明的原理上。
圖1A和1B是說(shuō)明制造具有硅化物層的半導(dǎo)體器件的傳統(tǒng)方法的截面圖。
圖2A至2C是說(shuō)明根據(jù)本發(fā)明的示例性實(shí)施例的制造半導(dǎo)體器件的方法的截面圖。
圖3A至3C是說(shuō)明根據(jù)本發(fā)明的另一示例性實(shí)施例的制造半導(dǎo)體器件的方法的截面圖。
具體實(shí)施例方式
在下文參照附圖更全面地說(shuō)明本發(fā)明，其中說(shuō)明本發(fā)明的優(yōu)選實(shí)施例。然而，本發(fā)明可以以多種不同的形式實(shí)施，而不限制于在此闡述的實(shí)施例。在附圖和相關(guān)說(shuō)明中，如果第一層稱為在另一層“之上”，該第一層可以直接在另一層之上，或存在中間層。在整個(gè)說(shuō)明書(shū)中相似標(biāo)號(hào)指代相似元件。
圖2C是根據(jù)本發(fā)明的示例性實(shí)施例的半導(dǎo)體器件的截面圖，以及圖3C是根據(jù)本發(fā)明的另一示例性實(shí)施例的半導(dǎo)體器件的截面圖。在圖2C中，參考標(biāo)號(hào)W指代第一區(qū)域，以及參考標(biāo)號(hào)S指代第二區(qū)域。在圖3C中，參考數(shù)字P1表示第一外圍電路區(qū)，參考數(shù)字P2表示第二外圍電路區(qū)，以及參考標(biāo)號(hào)C表示單元區(qū)。
首先，將參照附圖2C說(shuō)明根據(jù)本發(fā)明的示例性實(shí)施例的接觸結(jié)構(gòu)和使用該接觸結(jié)構(gòu)的半導(dǎo)體器件。
參照?qǐng)D2C，半導(dǎo)體襯底200包括第一區(qū)域W和第二區(qū)域S。在半導(dǎo)體襯底200的第一區(qū)域W上設(shè)置第一導(dǎo)電區(qū)217a，以及在半導(dǎo)體襯底200的第二區(qū)域S上設(shè)置第二導(dǎo)電區(qū)217b。第一和第二導(dǎo)電區(qū)217a和217b可以分別是第一雜質(zhì)區(qū)和第二雜質(zhì)區(qū)。在具有第一和第二導(dǎo)電區(qū)217a和217b的半導(dǎo)體襯底200上設(shè)置絕緣層219。穿過(guò)絕緣層219設(shè)置第一接觸孔219a和第二接觸孔219b，并分別露出第一和第二導(dǎo)電區(qū)217a和217b。在由第一接觸孔219a露出的第一導(dǎo)電區(qū)217a上設(shè)置第一硅化物層221a，并在由第二接觸孔219b露出的第二導(dǎo)電區(qū)217b上設(shè)置第二硅化物層221b。第一硅化物層221a具有第一厚度t1，以及第二硅化物層具有不同于第一厚度t1的第二厚度t2。當(dāng)?shù)谝粚?dǎo)電區(qū)(即，第一雜質(zhì)區(qū)217a)具有大于第二導(dǎo)電區(qū)(即，第二雜質(zhì)區(qū)217b)的結(jié)深度時(shí)，第一厚度t1可大于第二厚度t2?？稍诘谝还杌飳?21a上設(shè)置第一接觸插塞225a以填充第一接觸孔219a，并可在第二硅化物層221b上設(shè)置第二接觸插塞225b以填充第二接觸孔219b。第一接觸插塞225a可以是金屬插塞或硅插塞。例如，金屬插塞可以是鎢插塞，以及硅插塞可以是摻雜的多晶硅插塞。結(jié)果，上述組件可以形成接觸結(jié)構(gòu)。
在下文中，將說(shuō)明具有上述接觸結(jié)構(gòu)的半導(dǎo)體襯底。
半導(dǎo)體襯底200包括第一區(qū)域W和第二區(qū)域S?？梢栽诎雽?dǎo)體襯底200上設(shè)置隔離層203以限定第一有源區(qū)203a和第二有源區(qū)203b?？稍诘谝粎^(qū)域W中設(shè)置第一有源區(qū)203a，并可在第二區(qū)域S中設(shè)置第二有源區(qū)203b。在第一區(qū)域W中設(shè)置第一晶體管218a。第一晶體管218a可包括第一導(dǎo)電區(qū)(即，第一源區(qū)/漏區(qū)217a)以及第一柵電極207a，該第一柵電極207a設(shè)置在第一源區(qū)/漏區(qū)217a之間插入的第一溝道區(qū)上。此外，第一晶體管218a可具有公知的輕摻雜漏區(qū)(LDD)型源區(qū)/漏區(qū)結(jié)構(gòu)。換句話說(shuō)，第一晶體管218a可包括第一LDD區(qū)213a，如圖2C所示?？梢栽诘谝粶系绤^(qū)上設(shè)置第一柵圖形211a。第一柵圖形211a可包括順序?qū)盈B的第一柵介質(zhì)層205a、第一柵電極207a、以及第一硬掩模層209a。第一硬掩模層209a是可選的，并可被忽略。
可在第二區(qū)域S中設(shè)置第二晶體管218b。第二晶體管218b可包括第二導(dǎo)電區(qū)(即，第二源區(qū)/漏區(qū)217b)以及第二柵電極207b，該第二柵電極207b設(shè)置在第二源區(qū)/漏區(qū)217b之間插入的第二溝道區(qū)上。此外，第二晶體管218b可具有公知的LDD型源區(qū)/漏區(qū)結(jié)構(gòu)。換句話說(shuō)，第二晶體管218b可包括第二LDD區(qū)213b，如圖2C所示。可在第二溝道區(qū)上設(shè)置第二柵圖形211b。第二柵圖形211b可包括順序?qū)盈B的第二柵介質(zhì)層205b、第二柵電極207b、以及第二硬掩模層209b。第二硬掩模層209b是可選的，并可被忽略。
可設(shè)置第一柵隔片215a以覆蓋第一柵圖形211a的側(cè)壁，并可設(shè)置第二柵隔片215b以覆蓋第二柵圖形211b的側(cè)壁。隨后，在具有第一和第二晶體管218a和218b的襯底200上設(shè)置絕緣層219。
穿過(guò)絕緣層219設(shè)置第一接觸孔219a并露出第一晶體管218a的第一源區(qū)/漏區(qū)217a的至少一個(gè)，該絕緣層219設(shè)置在第一區(qū)域W上。第一接觸孔219a可從第一柵極207a隔開(kāi)第一距離L1。
穿過(guò)絕緣層219設(shè)置第二接觸孔219b并露出第二晶體管218b的第二源區(qū)/漏區(qū)217b的至少一個(gè)，該絕緣層219設(shè)置在第二區(qū)域S上。第二接觸孔219b可從第二柵極207b隔開(kāi)第一二距離L2。這里，第二距離L2小于第一距離L1。
在由第一接觸孔219a露出的第一源區(qū)/漏區(qū)217a上和在由第二接觸孔219b露出的第二源區(qū)/漏區(qū)217b上設(shè)置具有不同厚度的硅化物層。特別地，在由第一接觸孔219a露出的第一源區(qū)/漏區(qū)217a上設(shè)置具有第一厚度t1的第一硅化物層221a。同樣，在由第二接觸孔219b露出的第二源區(qū)/漏區(qū)217b上設(shè)置具有第二厚度t2的第二硅化物層221b。這里，第二厚度t2小于第一厚度t1。
由于在第一晶體管218a的第一源區(qū)/漏區(qū)217a上提供具有第一厚度t1的第一硅化物層221a，可以改善第一源區(qū)/漏區(qū)217a的接觸阻抗特性。同樣，在第二源區(qū)/漏區(qū)217b上提供具有小于第一厚度t1的第二厚度t2的第二硅化物層221b，由此防止發(fā)生第二源區(qū)/漏區(qū)217b的結(jié)的折斷。
同時(shí)，當(dāng)?shù)诙杌飳?21b比第一硅化物層221a薄時(shí)，第一晶體管218a的第一源區(qū)/漏區(qū)217a可具有第一結(jié)深度D1，并且第二晶體管218b的第二源區(qū)漏區(qū)217b可具有小于第一結(jié)深度D1的第二結(jié)深度D2。因此，可以防止發(fā)生第二源區(qū)/漏區(qū)217b的結(jié)的折斷。因此，由于在接觸區(qū)中設(shè)置具有根據(jù)源區(qū)/漏區(qū)的結(jié)深度的不同厚度的硅化物層，可以實(shí)現(xiàn)優(yōu)化的晶體管。
可以在第一硅化物層221a上設(shè)置第一接觸插塞225a以填充第一接觸孔219a，以及可以在第二硅化物層221b上設(shè)置第二接觸插塞225b以填充第二接觸孔219b。第一接觸插塞225a可以是金屬插塞或硅插塞。例如，金屬插塞可以是鎢插塞，以及硅插塞可以是摻雜的多晶硅插塞。
如上所述，在晶體管218a和218b的第一和第二源區(qū)/漏區(qū)217a和217b中設(shè)置具有不同厚度的硅化物層，因此半導(dǎo)體器件可包括第一和第二晶體管218a和218b，每個(gè)具有最佳的性能。
在下文中，將參照?qǐng)D3C說(shuō)明根據(jù)本發(fā)明的另一示例性實(shí)施例的半導(dǎo)體器件。
參照?qǐng)D3C，半導(dǎo)體襯底400包括第一外圍電路區(qū)P1、第二外圍電路區(qū)P2、以及單元區(qū)C?？稍诎雽?dǎo)體襯底400中設(shè)置隔離層403，以限定第一外圍有源區(qū)403m、第二外圍有源區(qū)403n、以及單元有源區(qū)403c。第一外圍有源區(qū)403m設(shè)置在第一外圍電路區(qū)P1中，第二外圍有源區(qū)403n設(shè)置在第二外圍電路區(qū)P2中，以及單元有源區(qū)403c設(shè)置在單元區(qū)C中。
第一晶體管418m設(shè)置在第一外圍電路區(qū)P1中。第一晶體管418m可包括第一源區(qū)/漏區(qū)417m以及設(shè)置在第一源區(qū)/漏區(qū)417m之間插入的第一溝道區(qū)上的第一柵電極407m。第二晶體管418n設(shè)置在第二外圍電路區(qū)P2中。第二晶體管418n可包括第二源區(qū)/漏區(qū)417n以及設(shè)置在第二源區(qū)/漏區(qū)417n之間插入的第二溝道區(qū)上的第二柵圖形411n。第二柵圖形411n可包括順序?qū)盈B的第二柵介質(zhì)層(未示出)、第二柵電極407n、以及第二硬掩模層409n。單元晶體管418c設(shè)置在單元區(qū)C中。單元晶體管418c可包括單元源區(qū)/漏區(qū)417s和417d，以及設(shè)置在單元源區(qū)/漏區(qū)417s和417d之間插入的單元溝道區(qū)上的單元柵圖形411c。單元柵圖形411c可包括順序?qū)盈B的單元柵介質(zhì)層(未示出)、單元柵電極407c、以及單元硬掩模層409c。第一晶體管418m可以是具有第一溝道長(zhǎng)度的晶體管，以及第二晶體管418n可以是具有小于第一溝道長(zhǎng)度的第二溝道長(zhǎng)度的晶體管。即，第一晶體管418m可以是長(zhǎng)溝道晶體管，以及第二晶體管418n可以是短溝道晶體管。
在具有第一晶體管418m、第二晶體管418n、以及單元晶體管418c的襯底上設(shè)置第一絕緣層419。穿過(guò)第一絕緣層419設(shè)置掩埋接觸焊盤(pán)420s和直接接觸焊盤(pán)420d，并分別接觸單元源區(qū)417s和單元漏區(qū)417d。第二絕緣層421覆蓋第一絕緣層419。第一和第二絕緣層419和421共同構(gòu)成絕緣層422。
在第一外圍電路區(qū)P1中設(shè)置的絕緣層422包括露出第一源區(qū)/漏區(qū)417m的至少一個(gè)的第一源/漏接觸孔422m。在第二外圍電路區(qū)P2中設(shè)置的絕緣層422包括露出第二源區(qū)/漏區(qū)417n的至少一個(gè)的第二源/漏接觸孔422n。同樣，在單元區(qū)C中設(shè)置的絕緣層422具有露出直接接觸焊盤(pán)420d的直接接觸孔422d。
此外，絕緣層422可包括露出晶體管的柵電極的柵接觸區(qū)的接觸孔。即，可在絕緣層422中設(shè)置柵接觸孔422g以露出第一晶體管418m的第一柵電極407m的柵接觸區(qū)，如圖3C所示。
在由接觸孔422m、422n和422g露出的區(qū)域上設(shè)置具有不同厚度的硅化物層。具體地，在由第一源/漏接觸孔422m露出的第一源區(qū)/漏區(qū)417m上設(shè)置具有第一厚度tm的第一硅化物層423m。在由第二源/漏接觸孔422n露出的第二源區(qū)/漏區(qū)417n上設(shè)置具有第二厚度tn的第二硅化物層423n。這里，第二厚度tn小于第一厚度tm。
同時(shí)，可在由柵接觸孔422g露出的柵接觸區(qū)中設(shè)置具有第三厚度tg的柵硅化物層423g。第三厚度tg可基本上等于第一厚度tm。
同樣，可在由直接接觸孔422d露出的直接接觸焊盤(pán)420d的焊盤(pán)接觸區(qū)中設(shè)置據(jù)具有第四厚度tc的焊盤(pán)硅化物層423c。第四厚度tc可基本上等于第二厚度tn。
可在第一硅化物層423m上設(shè)置第一接觸插塞425m以填充第一源/漏接觸孔422m?？稍诘诙杌飳?23n上設(shè)置第二接觸插塞425n以填充第二源/漏接觸孔422n?？稍跂殴杌飳?23g上設(shè)置柵接觸插塞425g以填充柵接觸孔422g。可在焊盤(pán)硅化物層423c上設(shè)置直接接觸插塞425c以填充直接接觸孔422d。
如上所述，由于在由接觸孔露出的區(qū)域上設(shè)置具有不同厚度的硅化物層，可以實(shí)現(xiàn)各種類型的晶體管，每個(gè)具有最佳性能。具體地，可在第二晶體管418n的第二源區(qū)/漏區(qū)417n上設(shè)置薄硅化物層，以及在第一晶體管418m的第一源區(qū)/漏區(qū)417m上設(shè)置厚硅化物層。因此，可以防止發(fā)生具有短溝道長(zhǎng)度的第二晶體管(即，短溝道晶體管)418n的第二源區(qū)/漏區(qū)417n的結(jié)中的斷裂，以及同時(shí)，具有長(zhǎng)溝道長(zhǎng)度的第一晶體管(即，長(zhǎng)溝道晶體管)418m可以具有改進(jìn)的接觸阻抗性能。結(jié)果是，通過(guò)優(yōu)化晶體管的每個(gè)類型，半導(dǎo)體設(shè)備可以具有優(yōu)異的性能。
在下文中，將參照?qǐng)D2A至2C和3A至3C說(shuō)明根據(jù)本發(fā)明的示例性實(shí)施例的制造半導(dǎo)體器件的方法。具體地，圖2A至2C是說(shuō)明根據(jù)本發(fā)明的示例性實(shí)施例的制造半導(dǎo)體器件的方法的截面圖，以及圖3A至3C是說(shuō)明根據(jù)本發(fā)明的另一示例性實(shí)施例的制造半導(dǎo)體器件的方法的截面圖。在圖2A至2C中，參考標(biāo)號(hào)W表示第一區(qū)域，以及參考標(biāo)號(hào)S表示第二區(qū)域。在圖3A至3C中，參考數(shù)字P1表示第一外圍電路區(qū)，參考數(shù)字P2表示第二外圍電路區(qū)，以及參考標(biāo)號(hào)C表示單元區(qū)。
首先，將參照?qǐng)D2A至2C說(shuō)明根據(jù)本發(fā)明的示例性實(shí)施例的制造半導(dǎo)體器件的方法。
參照?qǐng)D2A，制備具有第一區(qū)域W和第二區(qū)域S的半導(dǎo)體襯底200。在半導(dǎo)體襯底200中形成隔離層203以分別在第一區(qū)域W和第二區(qū)域S中限定第一有源區(qū)203a和第二有源區(qū)203b。在第一有源區(qū)203a中形成第一柵圖形211a，并在第二有源區(qū)203b中形成第二柵圖形211b。第一柵圖形211a可包括順序?qū)盈B的第一柵介質(zhì)層205a、第一柵電極207a、以及第一硬掩模層209a。第二柵圖形211b可包括順序?qū)盈B的第二柵介質(zhì)層205b、第二柵電極207b、以及第二硬掩模層209b。這里，將第二柵電極207b形成為具有小于第一柵電極207a的寬度。在其中忽略了第一硬掩模層209a和第二硬掩模層209b的實(shí)施例中，第一柵圖形211a可包括順序?qū)盈B的第一柵介質(zhì)層205a和第一柵電極207a，以及第二柵圖形211b可包括順序?qū)盈B的第二柵介質(zhì)層205b和第二柵電極207b。
下面，使用第一和第二柵圖形211a和211b以及隔離層203作為離子注入掩模，將第一雜質(zhì)離子注入半導(dǎo)體襯底200的第一和第二有源區(qū)203a和203b，由此形成LDD區(qū)213a和213b。即，在第一有源區(qū)203a中形成第一LDD區(qū)213a，并在第二有源區(qū)203b中形成第二LDD區(qū)213b。這里，第一雜質(zhì)離子可以是N型雜質(zhì)離子或P型雜質(zhì)離子。
可形成第一柵隔片215a以覆蓋第一柵圖形211a的側(cè)壁，并可形成第二柵隔片215b以覆蓋第二柵圖形211b的側(cè)壁。使用柵圖形211a和211b、柵隔片215a和215b以及隔離層203作為離子注入掩模，將第二雜質(zhì)離子注入第一和第二有源區(qū)203a和203b。即，在第一有源區(qū)203a中形成第一源區(qū)/漏區(qū)217a，以及在第二有源區(qū)203b中形成第二源區(qū)/漏區(qū)217b。結(jié)果，第一和第二LDD區(qū)213a和213b保持在柵隔片215a和215b之下。第二雜質(zhì)離子可以是N型雜質(zhì)離子或P型雜質(zhì)離子。
結(jié)果，在第一區(qū)域W中形成第一晶體管218a，并在第二區(qū)域S中形成第二晶體管218b。第一晶體管218a包括第一源區(qū)/漏區(qū)217a和第一柵圖形211a，該第一柵圖形211a包括設(shè)置在第一源區(qū)/漏區(qū)217a之間插入的第一溝道區(qū)上的第一柵電極207a。第二晶體管218b包括第二源區(qū)/漏區(qū)217b和第二柵圖形211b，該第二柵圖形211b包括設(shè)置在第二源區(qū)/漏區(qū)217b之間插入的第二溝道區(qū)上的第二柵電極207b。
同時(shí)，可以將第一源區(qū)/漏區(qū)217a形成為與第二源區(qū)/漏區(qū)217b不同的結(jié)深度。例如，可將第一源區(qū)/漏區(qū)217a形成為第一結(jié)深度D1，以及將第二源區(qū)/漏區(qū)217b形成為小于第一結(jié)深度D1的第二節(jié)深度D2。
參照?qǐng)D2B，可在具有第一和第二晶體管218a和218b的半導(dǎo)體襯底200上形成絕緣層219?？梢允褂孟鄬?duì)于柵隔片215a和215b具有蝕刻選擇性的材料構(gòu)成絕緣層219。例如，當(dāng)柵隔片215a和215b由硅氮化物形成時(shí)，可由硅氧化物形成絕緣層219。
構(gòu)圖絕緣層219，由此形成露出第一晶體管218a的第一源區(qū)/漏區(qū)217a的第一接觸孔219a。第一接觸孔219a可以從柵電極207a分隔第一距離L1。
接下來(lái)，在具有第一接觸孔219a的襯底上形成第一金屬層。第一金屬層可以由鎳、鈷、鎢、鉭、鈦或其合金形成。隨后，執(zhí)行熱處理，由此在第一源區(qū)/漏區(qū)217a的預(yù)設(shè)區(qū)域中形成具有第一厚度t1的第一硅化物層221a。然后，可以將第一金屬層的未反應(yīng)部分從絕緣層219除去。
參照?qǐng)D2C，構(gòu)圖絕緣層219，由此形成露出第二晶體管218b的第二源區(qū)/漏區(qū)217b的至少一個(gè)的第二接觸孔219b。在該情況下，可使用自對(duì)準(zhǔn)接觸技術(shù)執(zhí)行形成第二接觸孔219b。結(jié)果，由第二接觸孔219b露出的第二源區(qū)/漏區(qū)217b可以與第二柵隔片215b相鄰。因此，第二接觸孔219b和第二柵電極207b之間的距離可小于第一接觸孔219a和第一柵電極207a之間的距離。換句話說(shuō)，第二接觸孔219b和第二柵電極207b之間的第二距離L2可小于第一接觸孔219a和第一柵電極207a之間的第一距離L1。
在具有第二接觸孔219b的襯底上形成第二金屬層。在該情況下，可以形成第二金屬層以覆蓋第一硅化物層和露出的第二源區(qū)/漏區(qū)217b。第二金屬層可以由鎳、鈷、鎢、鉭、鈦或其合金形成。隨后，執(zhí)行熱處理，由此在第二源區(qū)/漏區(qū)217b上形成第二硅化物層221b。這里，將第二硅化物層221b形成為與第一硅化物層221a的第一厚度t1不同的第二厚度t2。例如，第二硅化物層221b的第二厚度t2可以小于第一硅化物層221a的第一厚度t1。在該情況下，第一硅化物層221a用作隔板(barrier)層，其抑制覆蓋第一硅化物層221a的第二金屬層與半導(dǎo)體襯底200的硅原子發(fā)生反應(yīng)。隨后，可以將第二金屬層的未反應(yīng)部分從絕緣層219除去。
同時(shí)，覆蓋第一硅化物層221a的第二金屬層可與半導(dǎo)體器件200的硅原子發(fā)生反應(yīng)，并且因此可以進(jìn)一步減小第一硅化物層221a的厚度t1?；蛘?，覆蓋第一硅化物層221a的第二金屬層可與第一硅化物層221a發(fā)生反應(yīng)，由此可以減小第一硅化物層221a的厚度。盡管在本實(shí)施例中描述了首先形成第一硅化物層221a，然后隨后形成第二硅化物層221b，本發(fā)明不限制于此。假設(shè)先前形成的硅化物層幾乎不受形成隨后硅化物層的過(guò)程的影響，形成具有第二厚度t2的第二硅化物221b的過(guò)程可以可選地在形成具有第一厚度t1的第一硅化物221a的過(guò)程之前。
可以在第一硅化物層221a上形成第一接觸插塞225a以填充第一接觸孔219a，以及可以在第二硅化物層221b上形成第二接觸插塞225b以填充第二接觸孔219b。在該情況下，可以由金屬或硅來(lái)形成第一和第二接觸插塞225a和225b。例如，金屬可以是鎢，以及硅可以是摻雜的多晶硅。
在第一晶體管218a的第一源區(qū)/漏區(qū)217a中形成的第一硅化物層221a從與第一晶體管218a的溝道區(qū)相鄰的第一源區(qū)/漏區(qū)217a的結(jié)部分分開(kāi)預(yù)設(shè)距離，使得可以將第一硅化物層221a形成為相對(duì)大的厚度。結(jié)果，可以增強(qiáng)第一晶體管218a的性能。此外，將在第二晶體管218b的第二源區(qū)/漏區(qū)217b中形成的第二硅化物層221b形成為小于第一厚度t1的第二厚度t2，使得第二硅化物層221b可以從與第二晶體管218b的溝道區(qū)相鄰的第二源區(qū)/漏區(qū)217b的結(jié)部分分開(kāi)預(yù)設(shè)距離。因此，可以防止第二源區(qū)/漏區(qū)217b的結(jié)中的斷裂。
同時(shí)，當(dāng)將第一源區(qū)/漏區(qū)217a形成為第一結(jié)深度D1并將第二源區(qū)/漏區(qū)217b形成為小于第一結(jié)深度D1的第二結(jié)深度D2時(shí)，可將在具有第一結(jié)深度D1的第一源區(qū)/漏區(qū)217a中形成的第一硅化物層221a形成為第一厚度t1，并可將在具有第二結(jié)深度D2的第二源區(qū)/漏區(qū)217b中形成的第二硅化物層221b形成為小于第一厚度t1的第二厚度t2。結(jié)果，可以降低第一和第二源區(qū)/漏區(qū)217a的接觸阻抗，同時(shí)防止第二源區(qū)/漏區(qū)217b的結(jié)中的斷裂。因此，可以制造晶體管218a和218b，每個(gè)具有最佳的性能。
隨后，將參照?qǐng)D3A至3C說(shuō)明根據(jù)本發(fā)明的另一示例性實(shí)施例的制造半導(dǎo)體器件的方法。
參照?qǐng)D3A，制備具有第一外圍電路區(qū)P1、第二外圍電路區(qū)P2、和單元區(qū)C的半導(dǎo)體襯底400。在半導(dǎo)體襯底400中形成隔離層403，因此分別在第一外圍電路區(qū)P1、第二外圍電路區(qū)P2、和單元區(qū)C中限定第一有源區(qū)403m、第二有源區(qū)403n和單元有源區(qū)403c。隨后，分別在第一有源區(qū)403m、第二有源區(qū)403n和單元有源區(qū)403c中形成第一晶體管418m、第二晶體管418n和單元晶體管418c。
第一晶體管418m可包括第一柵圖形411m和第一源區(qū)/漏區(qū)417m。第二晶體管418n可包括第二柵圖形411n和第二源區(qū)/漏區(qū)417n。單元晶體管418c可包括單元柵圖形411c、單元源區(qū)417c和單元漏區(qū)417d。
第一柵圖形411m可包括順序?qū)盈B的第一柵介質(zhì)層(未示出)、第一柵電極407m、以及第一硬掩模層409m。第二柵圖形411n可包括順序?qū)盈B的第二柵介質(zhì)層(未示出)、第二柵電極407n、以及第二硬掩模層409n。單元柵圖形411c可包括順序?qū)盈B的單元柵介質(zhì)層(未示出)、單元柵電極407c、以及單元硬掩模層409c?？梢赃x擇性地忽略形成硬掩模層409m、409n和409c。形成第一柵隔片415m以覆蓋第一柵圖形411m的側(cè)壁，形成第二柵隔片415n以覆蓋第二柵圖形411n的側(cè)壁，以及形成單元柵隔片415c以覆蓋單元柵圖形411c的側(cè)壁。
在具有晶體管418m、418n和418c的襯底上形成第一絕緣層419?？梢允褂孟鄬?duì)于柵隔片415m、415n和415c具有蝕刻選擇性的材料構(gòu)成第一絕緣層419。例如，當(dāng)柵隔片415m、415n和415c由硅氮化物形成時(shí)，可由硅氧化物形成第一絕緣層419?？梢允褂霉淖詫?duì)準(zhǔn)技術(shù)形成掩埋接觸焊盤(pán)420s和直接接觸焊盤(pán)420d。穿過(guò)第一絕緣層419形成掩埋接觸焊盤(pán)420s和直接接觸焊盤(pán)420d，并分別與單元源區(qū)417c和單元漏區(qū)417b的表面接觸。隨后，在具有接觸焊盤(pán)420s和420b的襯底上形成第二絕緣層421。第二絕緣層421和第一絕緣層419構(gòu)成絕緣層422。
參照?qǐng)D3B，構(gòu)圖絕緣層422，由此形成露出第一晶體管418m的第一源區(qū)/漏區(qū)417m的第一源/漏接觸孔422m?？梢詫⒌谝辉?漏接觸孔422m形成為離開(kāi)柵電極407m預(yù)設(shè)距離。
同時(shí)，可以額外地構(gòu)圖絕緣層422，由此在形成第一源/漏接觸孔422m期間形成柵接觸孔422g。在該情況下，柵接觸孔422g可露出第一柵電極407m的柵接觸區(qū)。
在具有第一源/漏接觸孔422m的襯底上形成第一金屬層。第一金屬層可以由鎳、鈷、鎢、鉭、鈦或其合金形成。隨后，在具有第一金屬層的襯底上執(zhí)行熱處理，由此在第一源/漏接觸區(qū)中形成具有第一厚度tm的第一硅化物層423m。
同時(shí)，當(dāng)形成第一源/漏接觸孔422m的同時(shí)形成柵接觸孔422g時(shí)，可以在第一柵電極407m的柵接觸區(qū)中形成柵硅化物層423g，同時(shí)形成第一硅化物層423m。可以將柵硅化物層423g形成為基本上等于第一厚度tm的第三厚度tg。
參照?qǐng)D3C，構(gòu)圖絕緣層422，由此形成露出第二晶體管418n的第二源區(qū)/漏區(qū)417n的第二源/漏接觸孔422n。可以將第二源/漏接觸孔422n形成為離開(kāi)第二柵電極407n預(yù)設(shè)距離。即，第二源/漏接觸孔422n和第二柵電極407n之間的距離可以小于第一源/漏接觸孔422m和第一柵電極407m之間的距離。
同時(shí)，可以形成直接接觸孔422d，同時(shí)形成第二源/漏接觸孔422n。直接接觸孔422d可以露出直接接觸焊盤(pán)420d的焊盤(pán)接觸區(qū)。
在具有第二源/漏接觸孔422n的襯底上形成第二金屬層。第二金屬層可以由鎳、鈷、鎢、鉭、鈦或其合金形成。隨后，在具有第二金屬層的襯底上執(zhí)行熱處理。由此，在由第二源/漏接觸孔422n露出的第二源區(qū)/漏區(qū)417n上形成第二硅化物層423n。將第二硅化物層423n形成為與第一厚度tm不同的第二厚度tn。例如，第二厚度tn可以小于第一厚度tm。
同時(shí)，當(dāng)在形成第二源/漏接觸孔422n的同時(shí)形成直接接觸孔422d時(shí)，可以形成焊盤(pán)硅化物層423c，同時(shí)形成第二硅化物層423n?？梢栽谟芍苯咏佑|孔422d露出的直接接觸焊盤(pán)420d上形成焊盤(pán)硅化物層423c。同樣，可以將焊盤(pán)硅化物層423c形成為基本上等于第二厚度tn的第四厚度tc。
可以在第一硅化物層423m上形成第一接觸插塞425m以填充第一源/漏接觸孔422m，并在第二硅化物層423n上形成第二接觸插塞425n以填充第二源區(qū)/漏區(qū)接觸孔422n。在形成第一和第二接觸插塞425m和425n期間，可以在柵硅化物層423g上形成柵接觸插塞425g以填充柵接觸孔422g，以及在焊盤(pán)硅化物層423c上形成直接接觸插塞425d以填充直接接觸孔422d?？梢允褂霉闹苯咏佑|技術(shù)來(lái)形成第一和第二接觸插塞425m和425n、柵接觸插塞425g、以及直接接觸插塞425d。即，可以與金屬互連同時(shí)形成第一和第二接觸插塞425m和425n、柵接觸插塞425g、以及直接接觸插塞425d。
盡管說(shuō)明了形成第二硅化物層423n在形成第一硅化物層423m之后，本發(fā)明不限制于此。假設(shè)在先硅化物層大體上不受形成隨后的硅化物層的影響，形成第二硅化物層423n的工序可選地在形成第一硅化物層423m的工序之前。同樣，說(shuō)明了焊盤(pán)硅化物層423c與第二硅化物層423n同時(shí)形成，但是本發(fā)明不限制于此。換句話說(shuō)，可以由額外的工序來(lái)形成焊盤(pán)硅化物層423c。
接下來(lái)，具有第一厚度tm的第一硅化物層423m與第一柵電極407m之間的距離可以大于具有小于第一厚度tm的第二厚度tn的第二硅化物層423n與第二柵電極407n之間的距離。因此，在第一晶體管418m的第一源區(qū)/漏區(qū)417m中形成的第一硅化物層423m從與第一晶體管418m的溝道區(qū)相鄰的第一源區(qū)/漏區(qū)417m的結(jié)部分分開(kāi)預(yù)設(shè)距離，使得可以將第一硅化物層423m形成為具有大的厚度。結(jié)果，第一晶體管418m可以具有改善的性能特征。此外，由于將在第二晶體管418n的第二源區(qū)/漏區(qū)417n中形成的第二硅化物層423n形成為小于第一厚度tm的第二厚度tn，可以將第二硅化物層423n從與第二晶體管418n的溝道區(qū)相鄰的第二源區(qū)/漏區(qū)417n的結(jié)部分分開(kāi)預(yù)設(shè)距離。因此，可以防止發(fā)生第二源區(qū)/漏區(qū)417n的結(jié)部分中的斷裂。如上所述，在具有不同特性的區(qū)域中形成具有不同厚度的硅化物層，因此實(shí)現(xiàn)了具有最佳性能的半導(dǎo)體器件。
如上所述，本發(fā)明提供了一種接觸結(jié)構(gòu)，其中在不同的接觸區(qū)域中形成具有不同厚度的硅化物層。通過(guò)使用上述接觸結(jié)構(gòu)形成半導(dǎo)體器件，可以實(shí)現(xiàn)具有高性能接觸區(qū)域的半導(dǎo)體器件。特別地，在具有不同尺寸的晶體管的半導(dǎo)體器件的情況下，將硅化物層形成為不同的厚度，使得可以防止每個(gè)源區(qū)/漏區(qū)的結(jié)中的斷裂，并使得可以降低接觸阻抗。結(jié)果，可以形成具有最佳性能的半導(dǎo)體器件。
在此公開(kāi)了本發(fā)明的示例性實(shí)施例，盡管使用了特定術(shù)語(yǔ)，它們被使用并僅以通用和描述性的意義解釋，而不是為了限制性的目的。因此，本領(lǐng)域普通技術(shù)人員將理解，可以有形式和細(xì)節(jié)的各種變化，而不背離如下面的權(quán)利要求所闡述的本發(fā)明的精神和范圍。
權(quán)利要求
1.一種接觸結(jié)構(gòu)，包括襯底；襯底上的第一導(dǎo)電區(qū)和第二導(dǎo)電區(qū)；覆蓋第一和第二導(dǎo)電區(qū)的絕緣層；穿過(guò)絕緣層并分別露出第一和第二導(dǎo)電區(qū)的第一接觸孔和第二接觸孔；由第一接觸孔露出的第一導(dǎo)電區(qū)上的第一硅化物層，并且該第一硅化物層具有第一厚度；以及由第二接觸孔露出的第二導(dǎo)電區(qū)上的第二硅化物層，該第二硅化物層具有與第一厚度不同的第二厚度。
2.如權(quán)利要求1的接觸結(jié)構(gòu)，其中第一和第二導(dǎo)電區(qū)分別是第一雜質(zhì)區(qū)和第二雜質(zhì)區(qū)。
3.如權(quán)利要求2的接觸結(jié)構(gòu)，其中第一厚度大于第二厚度，并且第一雜質(zhì)區(qū)具有比第二雜質(zhì)區(qū)更大的結(jié)深度。
4.如權(quán)利要求1的接觸結(jié)構(gòu)，還包括在第一硅化物層上并填充第一接觸孔的第一接觸插塞；以及在第二硅化物層上并填充第二接觸孔的第二接觸插塞。
5.如權(quán)利要求4的接觸結(jié)構(gòu)，其中每個(gè)第一和第二接觸插塞是金屬插塞或硅插塞。
6.一種半導(dǎo)體器件，包括半導(dǎo)體襯底；半導(dǎo)體襯底上的第一晶體管，并且該第一晶體管包括第一源區(qū)/漏區(qū)和第一柵電極，該第一柵電極在第一源區(qū)/漏區(qū)之間插入的第一溝道區(qū)上；半導(dǎo)體襯底上的第二晶體管，并且該第二晶體管包括第二源區(qū)/漏區(qū)和第二柵電極，該第二柵電極在第二源區(qū)/漏區(qū)之間插入的第二溝道區(qū)上；具有第一和第二晶體管的襯底上的絕緣層，；穿過(guò)絕緣層的第一接觸孔和第二接觸孔，第一接觸孔露出第一源區(qū)/漏區(qū)的至少一個(gè)，第二接觸孔露出第二源區(qū)/漏區(qū)的至少一個(gè)；由第一接觸孔露出的第一源區(qū)/漏區(qū)上的第一硅化物層，并且該第一硅化物層具有第一厚度；以及由第二接觸孔露出的第二源區(qū)/漏區(qū)上的第二硅化物層，并且該第二硅化物層具有不同于第一厚度的第二厚度。
7.如權(quán)利要求6的半導(dǎo)體器件，其中第一厚度大于第二厚度，并且第一源區(qū)/漏區(qū)具有比第二源區(qū)/漏區(qū)更大的結(jié)深度。
8.如權(quán)利要求7的半導(dǎo)體器件，其中第一接觸孔和第一柵電極之間的距離大于第二接觸孔和第二柵電極之間的距離。
9.如權(quán)利要求6的半導(dǎo)體器件，其中第一接觸孔和第一柵電極之間的距離大于第二接觸孔和第二柵電極之間的距離，以及第一厚度大于第二厚度。
10.如權(quán)利要求6的半導(dǎo)體器件，還包括在第一硅化物層上并填充第一接觸孔的第一接觸插塞；以及在第二硅化物層上并填充第二接觸孔的第二接觸插塞。
11.如權(quán)利要求10的半導(dǎo)體器件，其中每個(gè)第一和第二接觸插塞是金屬插塞或硅插塞。
12.一種制造接觸結(jié)構(gòu)的方法，包括在半導(dǎo)體襯底上形成第一導(dǎo)電區(qū)和第二導(dǎo)電區(qū)；在具有第一和第二導(dǎo)電區(qū)的襯底上形成絕緣層；構(gòu)圖絕緣層，并形成穿過(guò)絕緣層以露出第一導(dǎo)電區(qū)的第一接觸孔；在由第一接觸孔露出的第一導(dǎo)電區(qū)上形成具有第一厚度的第一硅化物層；構(gòu)圖絕緣層，并形成穿過(guò)絕緣層以露出第二導(dǎo)電區(qū)的第二接觸孔；以及在由第二接觸孔露出的第二導(dǎo)電區(qū)上形成具有與第一厚度不同的第二厚度的第二硅化物層。
13.如權(quán)利要求12的方法，其中第一和第二導(dǎo)電區(qū)分別是第一和第二雜質(zhì)區(qū)。
14.如權(quán)利要求13的方法，其中將第一雜質(zhì)區(qū)形成為與第二雜質(zhì)區(qū)不同的結(jié)深度。
15.如權(quán)利要求14的方法，其中在具有較小結(jié)深度的第一和第二雜質(zhì)區(qū)之一上形成具有第一和第二厚度中的較小厚度的第一和第二硅化物層之一。
16.如權(quán)利要求12的方法，其中形成第二硅化物層包括在具有第二接觸孔的襯底上形成金屬層；退火具有金屬層的襯底，以選擇性地在由第二接觸孔露出的第二導(dǎo)電區(qū)中形成第二硅化物層，并且同時(shí)將未反應(yīng)的金屬層留在絕緣層和第一硅化物層上；以及選擇性地除去未反應(yīng)的金屬層。
17.如權(quán)利要求12的方法，還包括在第一硅化物層上形成第一接觸插塞以填充第一接觸孔，以及在第二硅化物層上形成第二接觸插塞以填充第二接觸孔。
18.如權(quán)利要求17的方法，其中第一和第二接觸插塞由金屬插塞或硅插塞構(gòu)成。
19.一種制造半導(dǎo)體器件的方法，包括在半導(dǎo)體襯底上形成第一晶體管和第二晶體管，第一晶體管包括第一源區(qū)/漏區(qū)和第一柵電極，該第一柵電極在第一源區(qū)/漏區(qū)之間插入的第一溝道區(qū)上，第二晶體管包括第二源區(qū)/漏區(qū)和第二柵電極，該第二柵電極在第二源區(qū)/漏區(qū)之間插入的第二溝道區(qū)上；在具有第一晶體管和第二晶體管的襯底上形成絕緣層；構(gòu)圖絕緣層，并形成穿過(guò)絕緣層以露出至少一個(gè)第一源區(qū)/漏區(qū)的第一接觸孔；在由第一接觸孔露出的第一源區(qū)/漏區(qū)上形成具有第一厚度的第一硅化物層；構(gòu)圖絕緣層，并形成穿過(guò)絕緣層以露出至少一個(gè)第二源區(qū)/漏區(qū)的第二接觸孔；以及在由第二接觸孔露出的第二源區(qū)/漏區(qū)上形成具有與第一厚度不同的第二厚度的第二硅化物層。
20.如權(quán)利要求19的方法，其中將第一源區(qū)/漏區(qū)形成為與第二源區(qū)/漏區(qū)不同的結(jié)深度。
21.如權(quán)利要求20的方法，其中在具有較小結(jié)深度的第一和第二源區(qū)/漏區(qū)之一上形成具有第一和第二厚度中的較小厚度的第一和第二硅化物層之一。
22.如權(quán)利要求19的方法，其中形成第一和第二接觸孔，使得第一柵電極和第一接觸孔之間的距離不同于第二柵電極和第二接觸孔之間的距離。
23.如權(quán)利要求22的方法，其中在具有從相應(yīng)柵電極分開(kāi)較小距離的接觸孔的第一和第二源區(qū)/漏區(qū)之一上形成具有第一和第二厚度中的較小厚度的第一和第二硅化物層之一。
24.如權(quán)利要求19的方法，其中形成第二硅化物層包括在具有第二接觸孔的襯底上形成金屬層；退火具有金屬層的襯底，以選擇性地在由第二接觸孔露出的第二源區(qū)/漏區(qū)中形成第二硅化物層，并且同時(shí)將未反應(yīng)的金屬層留在絕緣層和第一硅化物層上；以及選擇性地除去未反應(yīng)的金屬層。
25.如權(quán)利要求19的方法，還包括在第一硅化物層上形成第一接觸插塞以填充第一接觸孔，以及在第二硅化物層上形成第二接觸插塞以填充第二接觸孔。
26.如權(quán)利要求25的方法，其中第一和第二接觸插塞由金屬插塞或硅插塞構(gòu)成。
全文摘要
提供了具有硅化物層的接觸結(jié)構(gòu)、使用該接觸結(jié)構(gòu)的半導(dǎo)體器件、以及制造該結(jié)構(gòu)和半導(dǎo)體器件的方法。該接觸結(jié)構(gòu)包括襯底上的第一導(dǎo)電區(qū)和第二導(dǎo)電區(qū)。絕緣層覆蓋第一和第二導(dǎo)電區(qū)。第一接觸孔和第二接觸孔形成為穿過(guò)絕緣層并分別露出第一和第二導(dǎo)電區(qū)。具有第一厚度的第一硅化物層在由第一接觸孔露出的第一導(dǎo)電區(qū)上。具有與第一厚度不同的第二厚度的第二硅化物層在由第二接觸孔露出的第二導(dǎo)電區(qū)上。
文檔編號(hào)H01L21/8234GK1933141SQ20061007787
公開(kāi)日2007年3月21日 申請(qǐng)日期2006年5月10日 優(yōu)先權(quán)日2005年9月13日
發(fā)明者樸濟(jì)民, 金炳鈗 申請(qǐng)人:三星電子株式會(huì)社