專利名稱：薄膜晶體管陣列面板的制造方法
技術領域：
本發(fā)明涉及薄膜晶體管陣列面板的制造方法。
背景技術：
諸如液晶顯示器(LCD)和有機發(fā)光顯示器(OLED)的有源矩陣顯示裝置包括布置在矩陣中的多個像素。像素包含開關元件，例如，具有柵電極、源電極和漏電極的薄膜晶體管。通常，重復使用光刻和蝕刻步驟，可以對多個薄膜層進行圖案化，以形成TFT陣列面板。光刻步驟增加了制造費用和時間。因此，減少光刻步驟的數(shù)量是有利的。

發(fā)明內(nèi)容
本發(fā)明的方法包括在基板上形成包括柵電極的柵極線；在柵極線上形成第一絕緣層；在第一絕緣層上形成半導體層；在半導體層上形成歐姆接觸件；在歐姆接觸件上形成包括源電極和漏電極的數(shù)據(jù)線；沉積第二絕緣層；在第二絕緣層上形成第一光刻膠；利用第一光刻膠作為蝕刻掩膜對第二絕緣層和第一絕緣層進行蝕刻，以露出漏電極的一部分和基板的一部分；利用選擇性沉積，有利地是MOCVD(有機金屬化學氣相沉積)，形成連接至漏電極的已露出部分的像素電極；以及去除第一光刻膠。
MOCVD可以在大約130℃或更低溫度下進行。
第一光刻膠可以是疏水性的，并且可以包含至少一種碳氫化合物。
第一光刻膠可以是十八烷基三氯硅烷(OTS)。
第一光刻膠可以是親水性的，并且該方法還可以包括處理第一光刻膠的表面，以使第一光刻膠表面成為疏水性的，而第一光刻膠的表面可以通過十八烷基三氯硅烷來處理。
漏電極和基板的暴露可以包括露出數(shù)據(jù)線的一部分和柵極線的一部分。
可以通過包括阻光區(qū)和透光區(qū)的光掩膜形成第一光刻膠。
可以通過包括阻光區(qū)、透光區(qū)、和半透明區(qū)的光掩膜形成第一光刻膠，并且該方法還包括通過改變第一光刻膠而形成第二光刻膠。
漏電極可以包括擴展部，并且半透明區(qū)可以面向擴展部的邊緣附近。
半導體層的形成以及數(shù)據(jù)線和漏電極的形成可以包括在柵極線上順序沉積柵極絕緣層、本征非晶硅層、非本征非晶硅層、以及數(shù)據(jù)導電層；在數(shù)據(jù)導電層上形成具有位置依賴型厚度的第二光刻膠；以及利用第二光刻膠作為掩膜，選擇性地蝕刻數(shù)據(jù)導電層、非本征非晶硅層、和本征非晶硅層，以形成數(shù)據(jù)線、漏電極、和歐姆接觸件。
可以通過包括阻光區(qū)、半透明區(qū)、和透光區(qū)的光掩膜形成第二光刻膠。


通過隨后結合附圖的描述，本發(fā)明可以更加顯而易見，附圖中圖1是根據(jù)本發(fā)明實施例的TFT陣列下面板的布局圖；圖2A和2B是圖1所示TFT陣列面板的分別沿線IIA-IIA和IIB-IIB截取的截面視圖；圖3、6、和10是根據(jù)本發(fā)明實施例的在其制造方法的中間步驟中的圖1-2B所示TFT陣列面板的布局圖；圖4A和4B是圖3所示TFT陣列面板的分別沿線IVA-IVA和IVB-IVB截取的截面視圖；圖5A和5B示出了在圖4A和4B所示步驟之后的步驟；圖7A和7B是圖6所示TFT陣列面板的分別沿線VIIA-VIIA和VIIB-VIIB截取的截面視圖；圖8A和8B示出了在圖7A和7B所示步驟之后的步驟；圖9A和9B示出了在圖8A和8B所示步驟之后的步驟；
圖11A和11B是圖10所示TFT陣列面板的分別沿線XIA-XIA和XIB-XIB截取的截面視圖；圖12A和12B示出了在圖11A和11B所示步驟之后的步驟。
具體實施例方式
附圖中，為了清楚起見，夸大了各層的厚度及區(qū)域。相同的標號始終表示相同的元件?？梢岳斫獾氖?，當指出諸如層、區(qū)域、或基板等元件在另一元件“之上”時，其可以直接位于另一元件之上，或者也可存在介入其間的元件。相反，當指出一個元件“直接”在另一元件之上時，意味著不存在介于其間的元件。
參照圖1、2A和2B詳細描述根據(jù)本發(fā)明實施例的TFT陣列面板。圖1是根據(jù)本發(fā)明實施例的TFT陣列下面板的布局圖，圖2A是圖1所示TFT陣列面板的沿線IIA-IIA截取的截面視圖，而圖2B是圖1所示TFT陣列面板的沿線IIB-IIB截取的截面視圖。
參照圖1至圖2B，多條柵極線121形成在由諸如透明玻璃或塑料等材料制成的絕緣基板110上。柵極線121傳輸柵極信號，且基本上沿橫向方向延伸。每條柵極線121均包括向上突出的多個柵電極124和用于與其它層或外部驅動電路相接觸的具有大面積的端部129。用于產(chǎn)生柵極信號的柵極驅動電路(未示出)可以安裝在柔性印制電路(FPC)膜(未示出)上，該FPC膜可以連接在、直接安裝在、或集成在基板110上。柵極線121可以延伸，以連接至也可以集成在基板110上的驅動電路。
優(yōu)選地，柵極線121由諸如Al和Al合金的含Al金屬、諸如Ag和Ag合金的含Ag金屬、諸如Cu和Cu合金的含Cu金屬、諸如Mo和Mo合金的含Mo金屬、Cr、Ta、和Ti制成。然而，柵極線可以具有多層結構，該多層結構包含不同物理特性的兩層導電膜(未示出)。兩層膜之一優(yōu)選地由諸如含Al金屬、含Ag金屬、以及含Cu金屬等低電阻率金屬制成，用于減少信號延遲或電壓降。另一層膜優(yōu)選地由諸如含Mo金屬、Cr、Ta、或Ti等材料制成，這些材料與諸如氧化錫銦(ITO)和氧化鋅銦(IZO)等其它材料具有良好的物理、化學、和電接觸特性。兩層膜組合的較好實例為下部Cr膜和上部Al(合金)膜以及下部Al(合金)膜和上部Mo(合金)膜。然而，柵極線121可以由各種金屬或導體制成。
柵極線121的橫向側面相對于基板110的表面傾斜，而且其傾斜角度在大約30度至80度范圍內(nèi)。
優(yōu)選地由氮化硅(SiNx)或氧化硅(SiOx)制成的柵極絕緣層140形成在柵極線121上。
優(yōu)選地由氫化非晶硅(縮寫為“a-Si”)或多晶硅制成的多個半導體帶151形成在柵極絕緣層140上。半導體帶151基本上沿縱向方向延伸。每個半導體帶151均包括向柵電極124擴展的多個突起154。
多個歐姆接觸帶和島161和165形成在半導體帶151上。優(yōu)選地，歐姆接觸帶和島161和165由重摻諸如磷等n型雜質的n+氫化a-Si制成，或者它們可以由硅化物制成。每個歐姆接觸帶161均包括多個突起163。突起163和歐姆接觸島165成對地位于半導體帶151的突起154上。半導體帶151和歐姆接觸件161、165的橫向側面相對于基板110的表面傾斜，而且其傾斜角度優(yōu)選地在大約30度至80度范圍內(nèi)。
多條數(shù)據(jù)線171和多個漏電極175形成在歐姆接觸件161和165以及柵極絕緣層140上。
數(shù)據(jù)線171傳輸數(shù)據(jù)信號，且基本上沿縱向方向延伸，以與柵極線121交叉。每條數(shù)據(jù)線171均包括多個源電極173，其向柵電極突出；以及端部179，其具有較大的面積，用于與其它層或外部驅動電路相接觸。用于產(chǎn)生數(shù)據(jù)信號的數(shù)據(jù)驅動電路(未示出)可以安裝在FPC膜(未示出)上，該膜可以連接至基板110、直接安裝在基板110上、或集成在基板110上。數(shù)據(jù)線171可以延伸，以連接至可以集成在基板110上的驅動電路。
漏電極175與數(shù)據(jù)線171分離，且相對于柵電極124設置成與源電極173相對。每個漏電極175均包括寬端部(即，延伸部177)和窄端部。窄端部被源電極173部分地包圍。
柵電極124、源電極173、和漏電極175與半導體帶151的突起154一起形成具有通道的TFT，其中，通道形成在設置于源電極173與漏電極175之間的突起154中。
優(yōu)選地，數(shù)據(jù)線171和源電極175由諸如Cr、Mo、Ta、Ti、或其合金等難熔金屬制成。然而，它們可以具有包含難熔金屬膜(未示出)和低電阻率膜(未示出)的多層結構。多層結構的較好實例是包括下部Cr/Mo(合金)膜和上部Al(合金)膜的兩層結構、以及下部Mo(合金)膜、中間Al(合金)膜、和上部Mo(合金)膜的三層結構。然而，數(shù)據(jù)線171和漏電極175可以由各種金屬或導體制成。
數(shù)據(jù)線171和漏電極175具有傾斜的邊緣輪廓，并且其傾斜角大約在30度至80度范圍內(nèi)。
歐姆接觸件161和165僅插入到下面的半導體帶151與位于其上的上面的導體171和175之間，它們減少了其間的接觸電阻。
半導體帶151具有幾乎與數(shù)據(jù)線171和漏電極175以及下面的歐姆接觸件161和165相同的平面形狀。然而，半導體帶151包括一些露出的部分，該部分沒有數(shù)據(jù)線171和源電極175所覆蓋，例如，位于源電極173與漏電極175之間的部分。
鈍化層180形成在柵極線121、數(shù)據(jù)線171、漏電極175、和半導體帶151的露出部分154上。
鈍化層180由諸如氮化硅和氧化硅的無機絕緣體制成。然而，鈍化層180也可以由具有感光性且介電常數(shù)低于4.0的有機絕緣體制成。鈍化層180可以具有包括下部無機膜和上部有機膜的雙層結構，以具有有機膜的優(yōu)良絕緣特性并保護所露出的半導體154。
可替換地，鈍化層180可以形成在漏電極175的擴展部的邊緣附近。
鈍化層180具有多個接觸孔182，這些接觸孔露出數(shù)據(jù)線171的端部179。鈍化層180還具有多個開口187，這些開口露出被柵極線121和數(shù)據(jù)線171所包圍的區(qū)域的漏電極175的部分，并露出基板110以及柵極絕緣層140。鈍化層180和柵極絕緣層140具有多個接觸孔181，這些接觸孔露出柵極線121的端部129。
多個像素電極191以及多個接觸輔助件81和82形成在漏電極175的露出部分、基板110的露出部分、以及柵極線121和數(shù)據(jù)線171的露出的端部129和179上。像素電極和接觸輔助件優(yōu)選地由諸如ITO或IZO的透明導體或諸如銀、鋁、鉻、或其合金的反射導體制成。
像素電極191以及接觸輔助件81和82是通過諸如MOCVD(有機金屬化學氣相沉積)的選擇性沉積方式或通過ELP(非電解鍍層)形成的。
像素電極191通過開口187物理地且電地連接至漏電極175，從而像素電極191接收來自漏電極175的數(shù)據(jù)電壓。提供數(shù)據(jù)電壓的像素電極191產(chǎn)生電場，該電場與提供共用電壓的相對的顯示面板的共用電極(未示出)相匹配，該電場確定設置在兩面板之間的液晶層(未示出)的液晶分子(未示出)的取向。因此，穿過液晶層的光的偏振通過液晶分子的取向來改變。
就LCD而言，像素電極191和共用電極形成被稱作“液晶電容器”的電容器，該電容器在TFT切斷之后存儲所施加的電壓。稱作“存儲電容器”的附加電容器，其平行地連接至液晶電容器，用于提高電壓存儲容量。存儲電容器是通過將像素電極191和與其鄰近的前一柵極線121或單獨的信號線交疊而實現(xiàn)的。存儲電容器的電容，即，存儲電容，可以通過設置在柵極線121上的用于增大交疊面積的突起(未示出)或通過設置存儲電容器導體(未示出)來增加，該存儲電容器導體連接至像素電極191，并與柵極線121的突起交疊，位于像素電極191下方，用于減小端子之間的距離。
接觸輔助件81和82分別通過接觸孔181和182連接至柵極線121的端部129和數(shù)據(jù)線171的端部179。接觸輔助件81和82保護端部129和179，并增強端部129和179與外部設備之間的附著力。
現(xiàn)在，將參照圖3-12B以及圖1-2B，詳細描述制造圖1-2B所示的TFT陣列面板的方法。
圖3、6、和9是根據(jù)本發(fā)明實施例的在其制造方法的中間步驟中如圖1-2B所示的TFT陣列面板的布局圖。圖4A和4B是圖3所示TFT陣列面板的分別沿線IVA-IVA和IVB-IVB截取的截面視圖，而圖5A和5B示出了在圖4A和4B所示步驟之后的步驟。圖7A和7B是圖6所示TFT陣列面板的分別沿線VIIA-VIIA和VIIB-VIIB截取的截面視圖，圖8A和8B示出了在圖7A和7B所示步驟之后的步驟，圖9A和9B示出了在圖8A和8B所示步驟之后的步驟，圖11A和11B是圖10所示TFT陣列面板的分別沿線XIA-XIA和XIB-XIB截取的截面視圖，而圖12A和12B示出了在圖11A和11B所示步驟之后的步驟。
參照圖3、4A、和4B，在優(yōu)選地由透明玻璃制成的絕緣基板110上，通過實施濺射過程等，沉積優(yōu)選地由金屬制成的導電層。導電層可以具有大約1500-5000的厚度。然后對導電層進行光刻和蝕刻，以形成包括柵電極124和端部129的多條柵極線121。
參照圖5A和5B，通過CVD，順序沉積柵極絕緣層140、本征a-Si層150、和非本征a-Si層160。然后，通過實施濺射過程等，沉積優(yōu)選地由金屬制成的導電層170，并在導電層170上涂布厚度大約為1-2微米的光刻膠40。
通過光掩膜(未示出)對光刻膠40進行曝光，并對該光刻膠顯影，以使其具有位置依賴型(position-dependent)厚度。圖5A和5B所示的光刻膠40包括按照厚度遞減順序排列的多個第一至第三部分。位于布線區(qū)域A的第一部分和位于通道區(qū)域B的第二部分別用參考標號42和44來表示。沒有標記參考標號的為位于剩余區(qū)域C的第三部分，由于第三部分的厚度基本上為零，所以下面的導電層170的部分被露出。第二部分44與第一部分42的厚度比根據(jù)后續(xù)處理步驟中的條件進行調整。優(yōu)選地，第二部分44的厚度等于或小于第一部分42厚度的一半，具體而言，等于或小于4000。
光刻膠的位置依賴型厚度可以通過幾種技術獲得，包括例如在曝光掩膜上設置半透明區(qū)，以及在曝光掩膜上設置透光區(qū)和阻光的不透明區(qū)。半透明區(qū)可以具有狹縫圖案、晶格圖案，或者具有設有中間透光度或厚度的薄膜。當使用狹縫圖案時，優(yōu)選地，狹縫的寬度或狹縫之間的距離小于用于光刻法的曝光器的分辨率。作為另一實例，可以使用可回流的光刻膠。例如，當使用僅具有透明區(qū)和不透明區(qū)的普通曝光掩膜來形成由可回流材料制成的光刻膠圖案時，進行回流過程，由此，可回流材料流到不包括光刻膠的區(qū)域上，從而形成光刻膠的薄的部分。
光刻膠部分42和44的不同厚度使得在進行某些過程時，能夠對下面的層進行選擇性蝕刻。因此，如圖6、7A、和7B所示，通過進行一系列的蝕刻步驟，可以獲得包括源電極173和端部179的多條數(shù)據(jù)線171、多個漏電極175和寬端部177，以及包括突起163的多個歐姆接觸帶161、多個歐姆接觸島165、和包括突起154的多個半導體帶151。
為了方便說明，在布線區(qū)域A(圖5A和5C中)上的導電層170、非本征a-Si層160、和本征a-Si層150的部分稱為第一部分，在通道區(qū)域B(圖5A中)上的導電層170、非本征a-Si層160、和本征a-Si層150的部分稱為第二部分，而在剩余區(qū)域C(圖5A和5B中)上的導電層170、非本征a-Si層160、和本征a-Si層150的部分稱為第三部分。
形成圖6中的TFT陣列面板的例示性順序如下
去除布線區(qū)域A上的導電層170、非本征a-Si層160、和本征a-Si層150的第三部分；去除光刻膠的第二部分44；去除通道區(qū)域B上的導電層170和非本征a-Si層160的第二部分；以及去除光刻膠的第一部分42。
形成圖6的TFT陣列面板的另一個例示性順序如下去除導電層170的第三部分；去除光刻膠的第二部分44；去除非本征a-Si層160和本征a-Si層150的第三部分；去除導電層170的第二部分；去除光刻膠的第一部分42；以及去除非本征a-Si層160的第二部分。
光刻膠的第二部分44的去除步驟可同時或獨立于非本征a-Si層160和本征a-Si層150的第三部分的去除步驟而進行。類似地，光刻膠的第一部42的去除步驟可同時或獨立于非本征a-Si層160的第二部分的去除步驟而進行。
可以通過灰化工藝等去除余留在導電層170表面上的光刻膠殘留物。
參照圖8A和8B，沉積鈍化層180，并涂布正性光刻膠50。其后，將光掩膜60與基板110對準。此時，光刻膠50的表面包含諸如甲基(CH3)的至少一種碳氫化合物，因此其是疏水性的。光刻膠膜50的一個實例可以是十八烷基三氯硅烷(OTS)。
光掩膜60包括透明基板61和不透明的遮光膜62，且其被分成透光區(qū)TA和阻光區(qū)BA。遮光膜62不設置在透光區(qū)TA上，而設置在阻光區(qū)BA上。
透光區(qū)TA面向柵極線121的端部129、數(shù)據(jù)線171的端部179、以及基本上被柵極線121和數(shù)據(jù)線171包圍的區(qū)域，而阻光區(qū)BA面向光刻膠50的剩余部分52和54。光刻膠50通過光掩膜60被曝光且被顯影，從而面向阻光區(qū)BA的光刻膠50部分仍保留，如圖9A和9B所示。在圖8A和8B中，陰影線部分表示顯影之后被去除的光刻膠50部分。
參照圖10、11A和11B，利用光刻膠50的剩余部分52作為蝕刻掩膜對鈍化層180進行蝕刻，以形成多個接觸孔182(其露出數(shù)據(jù)線171端部179)、多個開口187的上側壁(其露出基本上被柵極線121和數(shù)據(jù)線171所包圍區(qū)域的漏電極175的擴展部177部分的柵極絕緣層140)、以及接觸孔181的上側壁(其露出柵極線121端部的柵極絕緣層140)。此時，優(yōu)選地，在不去除剩余部分52的情況下進行蝕刻，并且在剩余部分52的下方對鈍化層180進行底切(undercut)。而且，可以不完全去除鈍化層180，從而可以保留鈍化層180的某些部分。相反，可以與鈍化層180一起對柵極絕緣層140部分進行蝕刻，從而柵極絕緣層140具有減薄的厚度。接著，利用光刻膠50的剩余部分52作為蝕刻掩模對已露出的柵極絕緣層140進行蝕刻，以完成多個接觸孔181和開口187。
參照圖12A和12B，利用選擇性沉積，在光刻膠部分52被去除的部分上沉積IZO、ITO、或非晶體的ITO，以形成多個像素電極191以及多個接觸輔助件81和82。當使用IZO時，IDIXO(氧化銦X，X-金屬)(由日本的Idemitsu公司制造)可以用作靶(target)材料。IZO優(yōu)選地可以包括In2O2和ZnO，Zn在銦和Zn總量中的含量優(yōu)選地為大約15％至20％的原子量百分比(atomic％)。濺射的溫度優(yōu)選地為大約250℃或更低，以使對其它導電層的接觸電阻最小。
此時，通過MOCVD形成像素電極191以及接觸輔助件81和82，MOCVD即在包含甲基(CH3)的部分上不沉積IZO、ITO、或a-ITO，并且，優(yōu)選地，MOCVD在預定溫度或更低溫度下進行，在該溫度下，有機材料的光刻膠部分52的特性通過氧化反應發(fā)生改變，或者加工條件由于氧化反應中產(chǎn)生的外來元素而被改變。例如，預定溫度為大約130℃。此外，優(yōu)選地，MOCVD在大約0.5mTorr或更低壓力下進行。
可替換地，可以通過ELP形成像素電極191以及接觸輔助件81和82。在形成像素電極191以及接觸輔助件81和82的過程中，當光刻膠部分52的表面是親水性的時，光刻膠部分52的表面經(jīng)過OTS等處理，從而使光刻膠部分52的表面變成疏水性的。因此，不在光刻膠部分52上沉積像素電極191以及接觸輔助件81和82。
然后將基板110浸入顯影劑中，從而使顯影劑通過光刻膠部分52的已露出側面滲入光刻膠部分52中，以去除光刻膠部分52(見圖1、2A、和2B)。
可替換地，漏電極175的擴展部177邊緣附近的鈍化層180部分可以通過使用包括半透明區(qū)以及透光區(qū)和阻光區(qū)的蝕刻掩膜而保留。半透明區(qū)可以為裂縫型，其中，遮光膜的寬度或間距小于預定值。此時，半透明區(qū)面向漏電極175的擴展部177邊緣附近的部分。
類似地如圖8A和8B所示，即，在數(shù)據(jù)線171和漏電極175上沉積鈍化層180之后，涂布光刻膠，然后將包括透光區(qū)、半透明區(qū)、和阻光區(qū)的光掩膜排列在光刻膠上。透光區(qū)面向柵極線121的端部129、數(shù)據(jù)線171的端部179、和基本上被柵極線121和數(shù)據(jù)線171包圍的區(qū)域，半透明區(qū)面向漏電極175的擴展部177的邊緣附近，而阻光區(qū)面向剩余部分。
光刻膠通過光掩膜被曝光，且被顯影，從而保留第一光刻膠部分和比第一光刻膠部分薄的第二光刻膠部分。即，第一光刻膠部分對應于阻光區(qū)，而第二光刻膠分部對應于半透明區(qū)。
然后，利用第一和第二光刻膠部分作為掩膜，順序蝕刻已露出的鈍化層180和下面的柵極絕緣層140，進而，通過灰化工序等去除第二光刻膠部分，從而，鈍化層180余留在漏電極175的擴展部177邊緣附近。此時，第一光刻膠部分的厚度減薄。
然后，類似地如圖12A和12B所示，通過利用選擇性沉積或ELP，在第二光刻膠部分被去除的部分上沉積IZO、ITO、或非晶體的ITO，以形成多個像素電極191以及多個接觸輔助件81和82。然后，去除余留的第一光刻膠部分。
因此，擴展部177邊緣附近的部分被鈍化層180覆蓋，不會出現(xiàn)漏電極175下方的底切，并且避免了像素電極191與漏電極175之間的斷開。
如上所述，利用選擇性沉積，在去除光刻膠部分52的部分上形成像素電極191以及接觸輔助件81和82。因此，用于形成像素電極的單獨的光掩膜不是必需的，這就減少了制造過程和制造費用。
根據(jù)本發(fā)明，同時形成像素電極以及用于連接漏電極和像素電極的開口，并且省去了單獨的光刻步驟，以減少制造步驟總數(shù)和制造費用。
而且，避免了在漏電極下方由于柵極絕緣層的過多蝕刻而使像素電極和漏電極斷開，提高了可靠性。
此外，通過選擇性沉積，形成像素電極和接觸輔助件，以減少制造費用和制造步驟數(shù)，從而提高了生產(chǎn)率。
盡管結合目前所考慮到的例示性實施例，已經(jīng)描述了本發(fā)明，可以理解的是，本發(fā)明并不限于公開的實施例，而是與此相反，本發(fā)明覆蓋包含在所附權利要求精神和范圍內(nèi)的各種修改和等同替換。
權利要求
1.一種制造薄膜晶體管陣列面板的方法，包括在基板上形成包括柵電極的柵極線；在所述柵極線上形成第一絕緣層；在所述第一絕緣層上形成半導體層；在所述半導體層上形成歐姆接觸件；在所述歐姆接觸件上形成包括源電極和漏電極的數(shù)據(jù)線；沉積第二絕緣層；在所述第二絕緣層上形成第一光刻膠；利用所述第一光刻膠作為蝕刻掩膜對所述第二絕緣層和所述第一絕緣層進行蝕刻，以露出所述漏電極的一部分和所述基板的一部分；利用選擇性沉積，形成連接至所述漏電極的已露出部分的像素電極；以及去除所述第一光刻膠。
2.根據(jù)權利要求1所述的方法，其中，所述選擇性沉積為MOCVD(有機金屬化學氣相沉積)。
3.根據(jù)權利要求2所述的方法，其中，所述MOCVD是在大約130℃或更低溫度下進行的。
4.根據(jù)權利要求1所述的方法，其中，所述第一光刻膠為疏水性的。
5.根據(jù)權利要求4所述的方法，其中，所述第一光刻膠包含至少一種碳氫化合物。
6.根據(jù)權利要求5所述的方法，其中，所述第一光刻膠為十八烷基三氯硅烷(OTS)。
7.根據(jù)權利要求1所述的方法，其中，所述第一光刻膠為親水性的。
8.根據(jù)權利要求7所述的方法，還包括處理所述第一光刻膠的表面，以使所述第一光刻膠的表面成為疏水性的。
9.根據(jù)權利要求8所述的方法，其中，所述第一光刻膠的表面通過十八烷基三氯硅烷(OTS)進行處理。
10.根據(jù)權利要求1所述的方法，其中，所述漏電極的部分和所述基板的部分包含在被所述柵極線和所述數(shù)據(jù)線包圍的區(qū)域內(nèi)。
11.根據(jù)權利要求1所述的方法，其中，所述漏電極和所述基板的暴露包括露出所述數(shù)據(jù)線的一部分和所述柵極線的一部分。
12.根據(jù)權利要求1所述的方法，其中，所述第一光刻膠是通過包括阻光區(qū)和透光區(qū)的光掩膜形成的。
13.根據(jù)權利要求1所述的方法，其中，所述第一光刻膠是通過包括阻光區(qū)、透光區(qū)、和半透明區(qū)的光掩膜形成的。
14.根據(jù)權利要求13所述的方法，還包括通過改變所述第一光刻膠而形成第二光刻膠。
15.根據(jù)權利要求13所述的方法，其中，所述漏電極包括擴展部，并且所述半透明區(qū)面向所述擴展部的邊緣附近。
16.根據(jù)權利要求1所述的方法，其中，所述半導體層的形成以及所述數(shù)據(jù)線和所述漏電極的形成包括在所述柵極線上順序沉積柵極絕緣層、本征非晶硅層、非本征非晶硅層、以及數(shù)據(jù)導電層；在所述數(shù)據(jù)導電層上形成具有位置依賴型厚度的第二光刻膠；以及利用所述第二光刻膠作為掩膜，選擇性地蝕刻所述數(shù)據(jù)導電層、非本征非晶硅層、和本征非晶硅層，以形成所述數(shù)據(jù)線、所述漏電極、和所述歐姆接觸件。
17.根據(jù)權利要求16所述的方法，其中，所述第二光刻膠是通過包括阻光區(qū)、半透明區(qū)、和透光區(qū)的光掩膜形成的。
全文摘要
本發(fā)明涉及一種薄膜晶體管陣列面板的制造方法。該方法包括在基板上形成包括柵電極的柵極線；在柵極線上形成第一絕緣層；在第一絕緣層上形成半導體層；在半導體層上形成歐姆接觸件；在歐姆接觸件上形成包括源電極和漏電極的數(shù)據(jù)線；沉積第二絕緣層；在第二絕緣層上形成第一光刻膠；利用第一光刻膠作為蝕刻掩膜對第二絕緣層和第一絕緣層進行蝕刻，以露出漏電極的一部分和基板的一部分；利用選擇性沉積，形成連接至漏電極的已露出部分的像素電極；以及去除第一光刻膠。
文檔編號H01L21/768GK1945813SQ200610152439
公開日2007年4月11日 申請日期2006年9月29日 優(yōu)先權日2005年10月7日
發(fā)明者裴良浩, 鄭敞午, 李制勛, 趙范錫 申請人:三星電子株式會社