專利名稱：半導(dǎo)體芯片的制造方法和半導(dǎo)體芯片的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體芯片制造方法，用于形成在多個器件形成區(qū) 中排列的半導(dǎo)體器件，通過在半導(dǎo)體晶片的第一表面上劃分區(qū)域并且沿 劃分區(qū)域單獨地分離半導(dǎo)體晶片的器件形成區(qū)來限定所述多個器件形成 區(qū)，從而制造包括個體化半導(dǎo)體器件的半導(dǎo)體芯片，本發(fā)明還涉及一種 半導(dǎo)體芯片。
背景技術(shù)：
通常，作為通過這種半導(dǎo)體芯片的制造方法將半導(dǎo)體芯片劃分為單 個半導(dǎo)體芯片的方法，已經(jīng)公知了各種方法。例如，用于通過稱為切片 刀片的旋轉(zhuǎn)刀片機(jī)械地切割晶片來劃分半導(dǎo)體晶片的方法。然而，近年來本發(fā)明晶片已經(jīng)越來越薄，并且易受外力的半導(dǎo)體晶 片受到上述機(jī)械切片時，通常是剪切時損壞半導(dǎo)體晶片的情況。這導(dǎo)致 不能避免處理產(chǎn)量減小的問題。例如作為這種損壞，由于銳利地剪切形 狀導(dǎo)致半導(dǎo)體芯片的角落部分(邊緣)變得有缺口的碎屑的出現(xiàn)。近年來，使用等離子蝕刻的等離子體切片(plasma dicing)已經(jīng) 代替上述傳統(tǒng)機(jī)械切片吸引了大家的注意(例如，參考日本未審專利公 開No. 2004-172365A)。這里參考圖27A至27C和圖28A和圖28B所示的 示意性示范圖描述通過傳統(tǒng)等離子體切片將半導(dǎo)體晶片劃分為單個半導(dǎo) 體芯片的方法。首先，如圖27A所示，使半導(dǎo)體晶片501進(jìn)入這樣的狀態(tài)通過在 通過半導(dǎo)體晶片的電路形成面501a上劃分區(qū)域R2限定的各個器件形成 區(qū)R1中形成半導(dǎo)體器件502。每一個半導(dǎo)體器件502包括諸如MOS (金 屬-氧化物-半導(dǎo)體)結(jié)構(gòu)晶體管之類的器件，所述MOS結(jié)構(gòu)晶體管由半 導(dǎo)體晶片501 (半導(dǎo)體)在電路形成面501a上直接形成的氧化硅551 (氧
化物)和在氧化硅551上形成的金屬膜(金屬)構(gòu)成。另外，半導(dǎo)體器件502還包括連接端子552 (也稱為接合焊盤)，用于將器件與外部電子 裝置電連接。此外，將表面保護(hù)膜553形成于半導(dǎo)體器件502的表面上， 使得包括半導(dǎo)體器件502的表面。將連接端子552暴露在外，沒有用表 面保護(hù)膜553覆蓋。在與電路形成面501a的劃分區(qū)R2相對應(yīng)的部分中 既不形成氧化硅551也不形成表面保護(hù)膜553。接下來，如圖27B所示，經(jīng)由粘附劑將保護(hù)片504可剝離粘附地粘 到電路形成面50la，使得半導(dǎo)體晶片501的電路形成面501a不會受到 損壞。隨后，將掩模(掩模圖案)505放置到待處理表面501b (即處理 目標(biāo)面)或與電路形成面501a相對的表面上，使得對與劃分區(qū)R2相對 應(yīng)的部分進(jìn)行暴露。接下來，通過在其上這樣形成掩模505的半導(dǎo)體晶片501上執(zhí)行等 離子體刻蝕，對表面501b上沒有覆蓋掩模505的暴露表面進(jìn)行刻蝕，去 除了與劃分區(qū)R2相對應(yīng)的部分。通過如圖27C所示的該工藝，單獨地分 離了器件形成區(qū)，形成了包括半導(dǎo)體器件502的半導(dǎo)體芯片510的單片。 因此，將半導(dǎo)體晶片501劃分為沿劃分區(qū)R2包括各個半導(dǎo)體器件502 的半導(dǎo)體芯片510的單片。隨后，如圖28A所示，例如通過執(zhí)行灰化(ashing)工藝去除了仍 然保持在已分離半導(dǎo)體芯片510的待處理表面501b上的掩模505。隨后 如圖28B所示，將粘附帶(切片帶)506粘貼到半導(dǎo)體晶片501的待處 理表面501b上，并且對已經(jīng)保護(hù)了半導(dǎo)體晶片501的電路形成面501a 的保護(hù)片504進(jìn)行剝離。結(jié)果，將半導(dǎo)體芯片510排列在粘附帶506上 處于將半導(dǎo)體芯片分離為單片的狀態(tài)。通過使用上述傳統(tǒng)等離子體切片劃分半導(dǎo)體晶片501，與前述機(jī)械 切片相比，可以減小對于所制造的半導(dǎo)體芯片510的損壞。發(fā)明內(nèi)容然而，即使通過上述傳統(tǒng)等離子體切片劃分為單片的半導(dǎo)體芯片 510也具有通過如圖27C、28A和28B所示的分離形成的銳利角落部分554(邊緣)。存在以下問題當(dāng)如上所述在半導(dǎo)體芯片上形成銳利角落部分 554時，不能避免碎屑(chipping)的產(chǎn)生。具體地，上述傳統(tǒng)等離子體切片具有以下特征等離子體中的離子 當(dāng)越靠近底部部分時越難以到達(dá)刻蝕底部。因此有時存在這樣的情況例如在圖29中所示的已刻蝕劃分區(qū)R2的部分放大示意圖中所示，在已 分離的半導(dǎo)體芯片510的底部末端形成凸出形狀的角落部分554。在這 種情況下存在以下問題角落部分554變得更加易于切碎，并且減小了 半導(dǎo)體芯片的橫向破裂強(qiáng)度。另外，在如圖29所示的半導(dǎo)體芯片510中，結(jié)果不但在電路形成 面501a上形成銳利的角落部分554，而且在待處理的表面501b上形成 銳利的角落部分555，這導(dǎo)致以下問題半導(dǎo)體芯片510的橫向破裂強(qiáng) 度減小變得更加顯著。本發(fā)明的目的是解決上述問題，并且提出了一種半導(dǎo)體芯片的制造 方法，用于通過劃分半導(dǎo)體晶片形成個體化的半導(dǎo)體芯片，以便在不損 壞半導(dǎo)體芯片的情況下使半導(dǎo)體芯片具有高的橫向破裂強(qiáng)度，本發(fā)明還 提出了一種具有這種高橫向破裂強(qiáng)度的半導(dǎo)體芯片。為了實現(xiàn)所述目的，本發(fā)明組成如下。根據(jù)本發(fā)明的第一方面，存在一種半導(dǎo)體芯片的制造方法，包括 在具有第一表面和第二表面的半導(dǎo)體晶片的第二表面上執(zhí)行等離子體刻蝕，在所述第一表面上形成在通過劃分區(qū)限定的多個器件形成區(qū) 中放置的半導(dǎo)體器件和在劃分區(qū)中放置的絕緣膜，以及在所述第二表面 上放置了用于限定劃分區(qū)的掩模，所述第二表面與所述第一表面相對， 從而去除了與劃分區(qū)相對應(yīng)的部分，并且將絕緣膜從刻蝕底部部分中暴 露出來；通過在以由于等離子體中的離子導(dǎo)致的電荷對絕緣膜的已暴露表 面充電的狀態(tài)下執(zhí)行等離子體刻蝕，去除器件形成區(qū)中與絕緣膜接觸的 第一表面一側(cè)上的角落部分；以及隨后，去除已暴露的絕緣膜，使得將器件形成區(qū)分離為單獨的半導(dǎo) 體芯片，從而制造了每一個均包括個體化半導(dǎo)體器件的半導(dǎo)體芯片，其中，從半導(dǎo)體晶片上的第二表面、或者具有從在暴露絕緣膜之前 或之后的任意時間放置的掩模的單獨半導(dǎo)體芯片上另外執(zhí)行各向同性等
離子體刻蝕，實現(xiàn)角落部分的去除或絕緣膜的去除。根據(jù)本發(fā)明的第二方面，提出了一種如第一方面所限定的半導(dǎo)體芯 片的制造方法，其中通過執(zhí)行各向同性等離子體刻蝕，在半導(dǎo)體晶片的 器件形成區(qū)或半導(dǎo)體芯片中去除與在第二表面一側(cè)上放置的掩模相接觸 的角落部分。根據(jù)本發(fā)明的第三方面，提出了一種如在第一方面中限定的半導(dǎo)體 芯片的制造方法，其中通過在半導(dǎo)體晶片上執(zhí)行各向異性等離子體刻蝕來執(zhí)行絕緣膜的暴露；通過連續(xù)地執(zhí)行各向異性刻蝕去除角落部分；通過從各向異性刻蝕切換到各向同性刻蝕，通過執(zhí)行各向同性刻蝕 去除與掩模相接觸的角落部分；以及 然后去除絕緣體。根據(jù)本發(fā)明的第四方面，提出了一種如在第三方面中限定的半導(dǎo)體 芯片的制造方法，其中通過在用于各向異性刻蝕的等離子體條件和用于各向同性刻蝕的 等離子體條件之間切換來執(zhí)行各向異性刻蝕和各向同性刻蝕間的切換， 通過將包括等離子體發(fā)生氣體的壓力、氣體成分、高頻輸出或放電頻率 在內(nèi)的一個參數(shù)或多個參數(shù)進(jìn)行組合來確定所述用于各向異性刻蝕的等 離子體條件和所述用于各向同性刻蝕的等離子體條件。根據(jù)本發(fā)明的第五方面，提出了一種如在第一方面中限定的半導(dǎo)體 芯片的制造方法，其中，在從第二表面進(jìn)行的等離子體刻蝕中，將在半 導(dǎo)體晶片的第一表面上由氧化硅(Si02)構(gòu)成的絕緣膜從刻蝕底部部分 中暴露出來。根據(jù)本發(fā)明的第六方面，提出了一種如在第一方面中限定的半導(dǎo)體 芯片的制造方法，其中，在從第二表面進(jìn)行的等離子體刻蝕中，將由聚 酰亞胺(PI)構(gòu)成的表面保護(hù)膜作為絕緣膜從刻蝕底部部分中暴露出來， 所述表面保護(hù)膜用于保護(hù)在半導(dǎo)體晶片的第一表面上形成的半導(dǎo)體器件 的表面。根據(jù)本方面的第七方面，提出了一種如在第一方面中限定的半導(dǎo)體 芯片的制造方法，其中，在去除絕緣膜之后，通過在半導(dǎo)體晶片的第二 表面上執(zhí)行灰化來去除所述掩模。根據(jù)本發(fā)明的第八方面，提出了一種在第一至第七方面的任一方面 中限定的半導(dǎo)體芯片的制造方法，其中，從其上放置了掩模的半導(dǎo)體晶 片的第二表面執(zhí)行等離子體刻蝕，所述掩模具有在與每一個器件形成區(qū) 的角落部分相對應(yīng)的部分中形成的粗略彎曲的凸起部分，每一個器件形 成區(qū)具有粗略的矩形區(qū)域。根據(jù)本發(fā)明的第九方面，提出了一種半導(dǎo)體芯片的制造方法，包括: 在具有第一表面和第二表面的半導(dǎo)體晶片的第二表面上執(zhí)行等離 子體刻蝕，在所述第一表面上形成在通過劃分區(qū)限定的多個器件形成區(qū) 中放置的半導(dǎo)體器件和在劃分區(qū)中放置的絕緣膜，以及在所述第二表面 上放置了用于限定劃分區(qū)的掩模，所述第二表面與所述第一表面相對， 從而去除了與劃分區(qū)相對應(yīng)的部分，并且將絕緣膜從刻蝕底部部分中暴 露出來；通過在以由于等離子體中的離子導(dǎo)致的電荷對絕緣膜的已暴露表 面充電的狀態(tài)下執(zhí)行等離子體刻蝕，在去除器件形成區(qū)中與絕緣膜接觸 的第一表面一側(cè)上的角落部分的同時，去除已暴露的絕緣膜，從而將器 件形成區(qū)分離為單獨的半導(dǎo)體芯片，并且因此制造了每一個均包括個體 化半導(dǎo)體器件的半導(dǎo)體芯片，其中，從半導(dǎo)體晶片上的第二表面、或者具有從在暴露絕緣膜之前 或之后的任意時間放置的掩模的單獨半導(dǎo)體芯片上另外執(zhí)行各向同性等 離子體刻蝕，實現(xiàn)角落部分的去除或絕緣膜的去除。根據(jù)本發(fā)明的第十方面，提出了一種如第九方面所限定的半導(dǎo)體芯 片的制造方法，其中通過執(zhí)行各向同性等離子體刻蝕，在半導(dǎo)體晶片的 器件形成區(qū)或半導(dǎo)體芯片中去除與在第二表面一側(cè)上放置的掩模相接觸 的角落部分。根據(jù)本發(fā)明的第十一方面，提出了一種如在第九方面中限定的半導(dǎo) 體芯片的制造方法，其中通過在半導(dǎo)體晶片上執(zhí)行各向異性等離子體刻蝕來執(zhí)行絕緣膜的 暴露；
通過連續(xù)地執(zhí)行各向異性刻蝕去除角落部分；以及然后通過從各向異性刻蝕切換到各向同性刻蝕，通過執(zhí)行各向同性 刻蝕去除與掩模相接觸的角落部分。根據(jù)本發(fā)明的第十二方面，提出了一種如在第十一方面中限定的半 導(dǎo)體芯片的制造方法，其中通過在用于各向異性刻蝕的等離子體條件和用于各向同性刻蝕的 等離子體條件之間切換來執(zhí)行各向異性刻蝕和各向同性刻蝕間的切換， 通過將包括等離子體發(fā)生氣體的壓力、氣體成分、高頻輸出或放電頻率 在內(nèi)的一個參數(shù)或多個參數(shù)進(jìn)行組合來確定所述用于各向異性刻蝕的等 離子體條件和所述用于各向同性刻蝕的等離子體條件。根據(jù)本發(fā)明的第十三方面，提出了一種如在第九方面中限定的半導(dǎo) 體芯片的制造方法，其中，在從第二表面進(jìn)行的等離子體刻蝕中，將在 半導(dǎo)體晶片的第一表面上由氮化硅(Si3N4)構(gòu)成的表面保護(hù)膜作為絕緣 膜從刻蝕底部部分中暴露出來，所述表面保護(hù)膜用于保護(hù)在半導(dǎo)體晶片 的第一表面上形成的半導(dǎo)體器件的表面。根據(jù)本發(fā)明的第十四方面，提出了一種如在第九方面中限定的半導(dǎo) 體芯片的制造方法，其中，在通過執(zhí)行各向同性刻蝕去除與掩模相接觸 的角落部分之后，通過在半導(dǎo)體晶片的第二表面上執(zhí)行灰化來去除所述 掩模。根據(jù)本發(fā)明的第十五方面，提出了一種在第九至第十四方面的任一 方面中限定的半導(dǎo)體芯片的制造方法，其中，從其上放置了掩模的半導(dǎo) 體晶片的第二表面執(zhí)行等離子體刻蝕，所述掩模具有在與每一個器件形 成區(qū)的角落部分相對應(yīng)的部分中形成的粗略彎曲的凸起部分，每一個器 件形成區(qū)具有粗略的矩形區(qū)域。根據(jù)本發(fā)明的第十六方面，提出了一種半導(dǎo)體芯片的制造方法，包括在具有第一表面和第二表面的半導(dǎo)體晶片的第二表面上執(zhí)行等離 子體刻蝕，在所述第一表面上形成在通過劃分區(qū)限定的多個器件形成區(qū) 中放置的半導(dǎo)體器件，并且將具有絕緣性質(zhì)的保護(hù)片粘貼到所述第一表 面上，以及在所述第二表面上放置了用于限定劃分區(qū)的掩模，所述第二
表面與所述第一表面相對，從而去除了與劃分區(qū)相對應(yīng)的部分，并且將 絕緣保護(hù)片從刻蝕底部部分中暴露出來，然后將器件形成區(qū)分離為單獨的半導(dǎo)體芯片；通過在以由于等離子體中的離子導(dǎo)致的電荷對絕緣膜的已暴露表 面充電的狀態(tài)下執(zhí)行等離子體刻蝕，去除與在每一個半導(dǎo)體芯片處的絕 緣保護(hù)片接觸的角落部分，從而因此制造了包括個體化半導(dǎo)體器件的半導(dǎo)體芯片；其中，從半導(dǎo)體晶片上的第二表面、或者具有從在暴露保護(hù)片之前 或之后的任意時間放置的掩模的單獨半導(dǎo)體芯片上另外執(zhí)行各向同性等 離子體刻蝕，實現(xiàn)角落部分的去除。根據(jù)本發(fā)明的第十七方面，提出了一種如第十六方面所限定的半導(dǎo) 體芯片的制造方法，其中通過執(zhí)行各向同性等離子體刻蝕，在半導(dǎo)體晶 片的器件形成區(qū)或半導(dǎo)體芯片中去除與在第二表面一側(cè)上放置的掩模相 接觸的角落部分。根據(jù)本發(fā)明的第十八方面，提出了一種如在第十六方面中限定的半導(dǎo)體芯片的制造方法，其中通過在半導(dǎo)體晶片上執(zhí)行各向異性等離子體刻蝕來執(zhí)行保護(hù)片的暴露；通過連續(xù)地執(zhí)行各向異性刻蝕來實現(xiàn)角落部分去除處理；然后通過從各向異性刻蝕切換到各向同性刻蝕，通過執(zhí)行各向同性 刻蝕去除與掩模相接觸的角落部分。根據(jù)本發(fā)明的第十九方面，提出了一種如在第十八方面中限定的半 導(dǎo)體芯片的制造方法，其中通過在用于各向異性刻蝕的等離子體條件和用于各向同性刻蝕的 等離子體條件之間切換來執(zhí)行各向異性刻蝕和各向同性刻蝕間的切換， 通過將包括等離子體發(fā)生氣體的壓力、氣體成分、高頻輸出或放電頻率 在內(nèi)的一個參數(shù)或多個參數(shù)進(jìn)行組合來確定所述用于各向異性刻蝕的等 離子體條件和所述用于各向同性刻蝕的等離子體條件。根據(jù)本發(fā)明的第二十方面，提出了一種如在第十六方面中限定的半 導(dǎo)體芯片的制造方法，其中，在通過執(zhí)行各向同性刻蝕來去除與掩模接 觸的角落部分之后，通過從半導(dǎo)體晶片的第一表面剝離來去除絕緣保護(hù) 片。根據(jù)本發(fā)明的第二十一方面，提出了一種在第十六至第二十方面的 任一方面中限定的半導(dǎo)體芯片的制造方法，其中，從其上放置了掩模的 半導(dǎo)體晶片的第二表面執(zhí)行等離子體刻蝕，所述掩模具有在與每一個器 件形成區(qū)的角落部分相對應(yīng)的部分中形成的粗略彎曲的凸起部分，每一 個器件形成區(qū)具有粗略的矩形區(qū)域。根據(jù)本發(fā)明的第二十二方面，提出了一種具有粗略矩形形狀的半導(dǎo) 體芯片，通過劃分半導(dǎo)體晶片獲得所述半導(dǎo)體芯片，其中將多個半導(dǎo)體 器件形成為半導(dǎo)體器件的單片，其中通過倒角山脊線來限定芯片的矩形形狀。根據(jù)本發(fā)明的第二十三方面，提出了一種如在第二十二方面中所限 定的半導(dǎo)體芯片，其中在與矩形形狀的倒角山脊線相對應(yīng)的部分中形成 彎曲的凸起表面部分。根據(jù)本發(fā)明的第二十四方面，提出了一種半導(dǎo)體芯片，包括第一表面，其上形成了半導(dǎo)體器件；第二表面，與第一表面平行并且位于與第一表面相對的一側(cè)上；以及連接表面，位于第一表面和第二表面的外圍，并且將第一表面的外 部末端部分與第二表面的外部末端部分相連，其中所述連接表面具有彎曲的凸起表面部分，使得在第一和第二表面的 外部末端部分處不形成山脊線。根據(jù)本發(fā)明的第二十五方面，提出了一種如在第二十四方面中限定 的半導(dǎo)體芯片，其中，所述連接表面包括彎曲的凸起表面部分。根據(jù)本發(fā)明，通過采用其上在與第一表面的劃分區(qū)相對應(yīng)的部分中 放置了絕緣膜的半導(dǎo)體晶片作為半導(dǎo)體晶片，并且通過在第二表面上執(zhí) 行等離子體刻蝕工藝來去除所形成的半導(dǎo)體芯片的角落部分，可以實現(xiàn) 能夠在已去除的角落部分處形成R部分(倒角部分或彎曲的凸起表面部 分)、并且改善橫向破裂強(qiáng)度的半導(dǎo)體芯片的制造方法。具體地，通過在半導(dǎo)體晶片上執(zhí)行等離子體刻蝕來去除與劃分區(qū)相
對應(yīng)的部分，將絕緣膜從刻蝕底部部分暴露出來。隨后，通過繼續(xù)所述 等離子體刻蝕工藝，可以使已暴露的絕緣膜充滿由于等離子體中的離子 導(dǎo)致的正電荷。通過上述電荷彎曲所施加離子的軌跡，可以去除與絕緣 膜接觸的半導(dǎo)體芯片的銳利角落部分或山脊線。通過去除半導(dǎo)體芯片的銳利角落部分，可以制造半導(dǎo)體芯片，所述 半導(dǎo)體芯片可以抑制在所制造的半導(dǎo)體芯片中碎屑的產(chǎn)生，并且改善了 橫向破裂強(qiáng)度。另外，通過在絕緣體暴露工藝之前或之后的任意時間放置掩模的狀 態(tài)下，在半導(dǎo)體晶片或單獨的半導(dǎo)體芯片上執(zhí)行各向同性等離子體刻蝕， 實現(xiàn)了角落部分去除處理或絕緣體去除處理，可以沿半導(dǎo)體晶片的表面 方向(即劃分區(qū)的寬度方向)執(zhí)行刻蝕。通過這樣執(zhí)行各向同性刻蝕， 在每一個器件形成區(qū)中去除了與在第二表面一側(cè)上放置的掩模相接觸的 角落部分，并且可以改善所形成的半導(dǎo)體芯片的結(jié)構(gòu)強(qiáng)度。因此，可以從所形成的半導(dǎo)體芯片上去除全部山脊線，并且可以在 與山脊線相對應(yīng)的位置中形成彎曲的凸起表面部分。此外，上述彎曲的 凸起表面部分不但可以通過切割、摩擦等機(jī)械處理來形成，而且可以通 過等離子體刻蝕處理來形成，并且因此這使得能夠防止殘余應(yīng)力和損壞 層的出現(xiàn)。因此，可以提供一種改善了其結(jié)構(gòu)強(qiáng)度并且改善了其橫向破 裂強(qiáng)度的半導(dǎo)體芯片。此外，當(dāng)暴露的絕緣膜由氧化硅或聚酰亞胺形成時，例如，可以通 過改變氣體種類來執(zhí)行等離子體刻蝕來對絕緣膜進(jìn)行肯定地刻蝕，并且 可以可靠地實現(xiàn)去除。此外，當(dāng)暴露的絕緣膜由氮化硅形成時，可以在用于角落部分去除 所執(zhí)行的刻蝕的同時對暴露的絕緣膜進(jìn)行刻蝕。此外，通過采用絕緣保護(hù)片作為粘附性地放置以包括半導(dǎo)體晶片的 第一表面的保護(hù)片，去除與劃分區(qū)相對應(yīng)的部分用于暴露絕緣保護(hù)片， 并且在暴露的絕緣保護(hù)片充電的狀態(tài)下隨后繼續(xù)等離子體刻蝕，可以改 善半導(dǎo)體芯片的角落部分，意味著可以獲得與前述效果類似的效果。


參考附圖，根據(jù)接合本發(fā)明優(yōu)選實施例的以下描述，本發(fā)明的這些 和其他方面和特征將是清楚的，其中圖1是示出了根據(jù)本發(fā)明第一實施例的等離子體處理設(shè)備結(jié)構(gòu)的示 意性結(jié)構(gòu)圖；圖2是圖1的等離子體處理設(shè)備的下電極的部分放大剖面圖；圖3A和圖3B是圖1的等離子體處理設(shè)備的示意性結(jié)構(gòu)圖，其中圖3A是示出了驅(qū)動功率單元靜電吸引用負(fù)電荷對下電極的表面充 電的狀態(tài)的示意性結(jié)構(gòu)圖；以及圖3B是示出了通過驅(qū)動高頻功率單元在處理腔室中產(chǎn)生等離子體 的狀態(tài)的示意性結(jié)構(gòu)圖；圖4是示出了圖1的等離子體發(fā)生設(shè)備的控制系統(tǒng)的結(jié)構(gòu)的控制方 框圖；圖5是用于解釋在第一實施例中使用的等離子體切片工藝方法原理 的示意性示范圖，示出了其中沒有將絕緣膜從刻蝕底部暴露出的狀態(tài)；圖6是用于解釋在第一實施例中使用的等離子體切片工藝方法的示 意性示范圖，示出了利用從刻蝕底部部分暴露出的絕緣膜執(zhí)行凹口形成 的狀態(tài)；圖7是示出了根據(jù)第一實施例的半導(dǎo)體晶片劃分方法的程序的流程圖；圖8A至圖8C是示出了根據(jù)第一實施例的半導(dǎo)體芯片制造方法的過 程的半導(dǎo)體晶片的示意性示范圖，其中 圖8A是開始處理之前的狀態(tài)的視圖； 圖8B是其中粘附性地放置了保護(hù)片的狀態(tài)的視圖；以及 圖8C是其中形成抗蝕劑膜的狀態(tài)的視圖；圖9A至圖9C是示出了從圖8C繼續(xù)的半導(dǎo)體芯片制造方法的過程 的半導(dǎo)體晶片的示意性示范圖，其中圖9A是其中形成用于限定劃分區(qū)的掩模圖案的狀態(tài)的視圖；圖9B是其中執(zhí)行用于暴露氧化硅的等離子體切片工藝的狀態(tài)的視圖；圖9C是其中執(zhí)行用于凹口形成的等離子體切片工藝的狀態(tài)的視圖；圖10A至圖10C是示出了從圖9C繼續(xù)的半導(dǎo)體芯片制造方法的過
程的半導(dǎo)體晶片的示意性示范圖，其中
圖10A是其中通過各向同性刻蝕形成的倒角部分的狀態(tài)的視圖； 圖IOB是其中執(zhí)行氧化硅去除工藝的狀態(tài)的視圖；以及 圖10C是其中執(zhí)行灰化處理的狀態(tài)的視圖IIA和圖11B是示出了從圖10C繼續(xù)的半導(dǎo)體芯片制造方法的過
程的半導(dǎo)體晶片的示意性示范圖，其中
圖11A是其中將粘附帶粘附性地粘貼到半導(dǎo)體芯片的掩模放置面上 的狀態(tài)的視圖；以及
圖11B是其中從電路形成面剝離保護(hù)片的狀態(tài)的視圖12是示出了用于半導(dǎo)體晶片的等離子體切片工藝的等離子體處 理條件的數(shù)據(jù)表；
圖13是在加載半導(dǎo)體晶片的狀態(tài)下的等離子體處理設(shè)備的示意性 剖面圖14是執(zhí)行等離子體切片處理狀態(tài)下的等離子體處理設(shè)備的示意 性剖面圖15是執(zhí)行等離子灰化處理狀態(tài)下的等離子體處理設(shè)備的示意性 剖面圖16A至圖16C是示出了根據(jù)本發(fā)明第二實施例的半導(dǎo)體芯片制造 方法的過程的半導(dǎo)體晶片的示意性示范圖，其中 圖16A是開始處理之前的狀態(tài)的視圖； 圖16B是粘附性地放置了保護(hù)片的狀態(tài)的視圖；以及 圖16C是形成抗蝕劑膜的狀態(tài)的視圖17A至圖17C是示出了從圖16C繼續(xù)的半導(dǎo)體芯片制造方法過程
的半導(dǎo)體晶片的示意性示范圖，其中
圖17A是其中形成用于限定劃分區(qū)的掩模圖案的狀態(tài)的視圖17B是其中執(zhí)行用于暴露聚酰亞胺膜的等離子體切片工藝的狀態(tài)
的視圖17C是其中執(zhí)行用于凹口形成的等離子體切片工藝的狀態(tài)的視
圖18A至圖18C是示出了從圖17C繼續(xù)的半導(dǎo)體芯片制造方法過程
的半導(dǎo)體晶片的示意性示范圖，其中
圖18A是示出了通過各向同性刻蝕形成的倒角部分的狀態(tài)的視圖； 圖18B是其中執(zhí)行聚酰亞胺膜去除工藝的狀態(tài)的視圖；以及 圖18C是其中執(zhí)行灰化工藝的狀態(tài)的視圖19A和圖19B是示出了從圖18C繼續(xù)的半導(dǎo)體芯片制造方法過程
的半導(dǎo)體晶片的示意性示范圖，其中-
圖19A是其中將粘附帶放置到半導(dǎo)體芯片的掩模放置面上的狀態(tài)的
視圖19B是其中從電路形成面剝離保護(hù)片的狀態(tài)的視圖； 圖20是示出了根據(jù)第二實施例的修改示例的半導(dǎo)體晶片劃分方法 過程的流程圖21是示出了根據(jù)第二實施例的修改示例的半導(dǎo)體芯片制造方法 的半導(dǎo)體晶片的示意性剖面圖22是示出了根據(jù)本發(fā)明第三實施例的半導(dǎo)體晶片劃分方法過程 的流程圖23A至圖23C是示出了根據(jù)本發(fā)明第三實施例的半導(dǎo)體芯片制造 方法過程的半導(dǎo)體晶片的示意性示范圖，其中 圖23A是開始處理工藝之前的狀態(tài)的視圖； 圖23B是其中粘附性地放置了保護(hù)片的狀態(tài)的視圖；以及 圖23C是其中形成抗蝕劑膜的狀態(tài)的視圖24A至圖24C是示出了從圖23C繼續(xù)的半導(dǎo)體芯片制造方法過程
的半導(dǎo)體晶片的示意性示范圖，其中
圖24A是其中形成用于限定劃分區(qū)的掩模圖案的狀態(tài)的視圖24B是其中執(zhí)行用于暴露出絕緣保護(hù)片的等離子體切片工藝的狀
態(tài)的視圖24C是其中執(zhí)行用于凹口形成的等離子體切片工藝的狀態(tài)的視
圖25A和圖25B是從圖24C繼續(xù)的半導(dǎo)體芯片制造方法的過程的半 導(dǎo)體晶片的示意性示范圖，其中
圖25A是示出了通過各向同性刻蝕形成倒角部分的狀態(tài)的視圖；以
及
圖25B是其中執(zhí)行灰化工藝的狀態(tài)的視圖26A和圖26B是從圖25B繼續(xù)的半導(dǎo)體芯片制造方法的半導(dǎo)體晶
片的示意性示范圖，其中
圖26A是其中將粘附帶放置到半導(dǎo)體芯片的掩模放置面上的狀態(tài)的 視圖；以及
圖26B是其中將絕緣保護(hù)片從電路形成面剝離的狀態(tài)的視圖； 圖27A至圖27C是示出了傳統(tǒng)的半導(dǎo)體芯片制造方法的半導(dǎo)體晶片 的示意性示范圖，其中
圖27A是開始處理之前的狀態(tài)的視圖27B是其中形成用于限定劃分區(qū)的掩模圖案的狀態(tài)的視圖；以及
圖27C是其中執(zhí)行等離子體切片工藝的狀態(tài)的視圖28A和圖28B是示出了從圖27C繼續(xù)的半導(dǎo)體芯片制造方法過程
的半導(dǎo)體晶片的示意性示范圖，其中
圖28A是其中執(zhí)行灰化工藝的狀態(tài)的視圖；以及
圖28B是示出了將絕緣保護(hù)片從電路形成面上剝離的狀態(tài)的視圖29是在其中執(zhí)行傳統(tǒng)半導(dǎo)體晶片的等離子體切片工藝的狀態(tài)下
的半導(dǎo)體晶片的劃分區(qū)附近的部分放大示意圖30是示出了通過第一實施例的半導(dǎo)體芯片制造方法形成的半導(dǎo)
體芯片的外觀的示意性透視圖(包括部分移除的剖面圖)；以及
圖31是示出了通過第一實施例的半導(dǎo)體芯片制造方法在角落部分
處形成倒角部分的狀態(tài)終端抗蝕劑膜的放置的示意性平面圖。
具體實施例方式
在本發(fā)明的描述開始之前，應(yīng)該注意的是貫穿全圖將相同的部分用 相同的附圖標(biāo)記來表示。
在下文中，參考附圖詳細(xì)描述本發(fā)明的一個實施例。
第一實施例
等離子體處理設(shè)備的結(jié)構(gòu)
圖l示出了示意性結(jié)構(gòu)視圖，示意性地示出了用于通過本發(fā)明第一 實施例的半導(dǎo)體芯片的制造方法劃分半導(dǎo)體晶片的等離子體處理設(shè)備的 結(jié)構(gòu)。應(yīng)該注意的是圖1是示出了等離子體處理設(shè)備101的縱向剖面圖。 等離子體處理設(shè)備101是通過在其上形成了多個半導(dǎo)體起見的電路形成 面(第一表面)上將半導(dǎo)體晶片劃分為包括半導(dǎo)體器件的半導(dǎo)體芯片的 單片來制造半導(dǎo)體芯片的設(shè)備。
在如上所述的半導(dǎo)體制造工藝的序列中，將由比作為半導(dǎo)體晶片的 基本材料的硅更難刻蝕的材料構(gòu)成的保護(hù)片粘貼到半導(dǎo)體晶片的電路形 成面上(即，其上形成器件的表面)，其中在通過粗略光柵狀排列的劃分 區(qū)限定的器件形成區(qū)中形成半導(dǎo)體器件，在與電路形成面相對表面的掩 模放置面(第二表面)上形成掩模，所述掩模用于限定劃分區(qū)，所述劃 分區(qū)用于將器件形成區(qū)從半導(dǎo)體晶片分離為單片。然后，通過該等離子 體處理設(shè)備101在處于這種狀態(tài)的目標(biāo)半導(dǎo)體晶片上執(zhí)行諸如等離子體 切片之類的等離子體刻蝕工藝(等離子體處理)。
參考圖1具體地描述等離子體處理設(shè)備101的結(jié)構(gòu)。
在圖1的等離子體處理設(shè)備101中，真空腔室1的內(nèi)側(cè)用作處理腔
室2，用于執(zhí)行目標(biāo)半導(dǎo)體晶片的處理，并且能夠形成用于在減小的壓 力下產(chǎn)生等離子體的密封空間。將下電極3 (第一電極)放置到處理腔 室2內(nèi)部的下側(cè)，并且將上電極4 (第二電極)放置到下電極3的上面 并且與下電極3相對。下電極3和上電極4具有粗略圓柱形形狀，并且 同心地排列在處理腔室2中。
將下電極3放置為處于這樣的狀態(tài)下電極的外圍由絕緣構(gòu)件5A 和5B包圍，所述絕緣構(gòu)件是安裝以填滿處理腔室2的底部部分的兩層， 并且將所述下電極的用于保持待處理目標(biāo)的上表面固定暴露在處理腔室 2的底部部分的中央部分處。下電極3由諸如鋁之類的導(dǎo)體構(gòu)成，并且 包括用于保持待處理目標(biāo)的碟形電極部分3a和柱形支架部分3b，所述 柱形支架部分3b從電極部分3a的下表面向下凸出，并且將其一個末端 形成為暴露在集成狀態(tài)下的真空腔室1的外部。此外，支架部分3b經(jīng)由 絕緣構(gòu)件5C用真空腔室1來支撐，并且將下電極3粘附到真空腔室1
通過這樣保持的電絕緣狀態(tài)。
上電極4與下電極3類似地由諸如與鋁之類的導(dǎo)體構(gòu)成，并且包括
碟形電極部分4a和柱形支架部分4b，所述柱形支架部分4b從電極部分 4a的上表面向上凸出，并且將其一個末端形成為暴露在集成狀態(tài)下的真 空腔室1的外部。此外，支架部分4b與真空腔室1電接續(xù)，并且通過電 極提升但愿24是可提升的(參見圖13)。通過電極提升單元24，上電極 4在晶片加載/卸載位置和放電空間形成位置之間是可提升的；所述晶片 加載/卸載位置是提升的上部末端位置，并且其中在上電極4和下電極3 之間形成用于加載和卸載半導(dǎo)體晶片的較大空間；所述放電空間形成位 置是提升的下部末端位置，并且其中在上電極4和下電極3之間形成用 于產(chǎn)生用于等離子體處理的等離子體放電的放電空間。電極提升單元24 作為電極間距離改變裝置，并且能夠通過向上和向下移動上電極4來改 變下電極3和上電極4之間的電極間距離D (參見圖2)。
接下來，描述下電極3和待處理物體的半導(dǎo)體晶片的詳細(xì)結(jié)構(gòu)。如 圖1所示，下電極3的電機(jī)部分3a的上表面是其上放置半導(dǎo)體晶片6 的平面保持表面(保持部分的一個示例)，并且將絕緣涂層3f設(shè)置在保 持表面的外部邊緣部分的整個圓周周圍。絕緣涂層3f由諸如氧化鋁之類 的陶瓷構(gòu)成，并且絕緣涂層3f的外部邊緣部部分地用如圖1所示的絕緣 構(gòu)件5A覆蓋處于其中將下電極3安裝到真空腔室1的內(nèi)側(cè)的狀態(tài)。通過 這種結(jié)構(gòu)將下電極3的外部邊緣部分與在放電空間中產(chǎn)生的等離子體絕 緣，并且可以防止產(chǎn)生異常放電。
圖2是示出了開始等離子體切片之前在下電極3上放置了半導(dǎo)體晶 片6的狀態(tài)的部分示意性剖面圖。半導(dǎo)體晶片6是由例如硅之類的主要 材料構(gòu)成的半導(dǎo)體襯底，并且將保護(hù)片30粘附性地粘貼到半導(dǎo)體晶片6 表面的電路形成面6a (第一表面)上。在其中將半導(dǎo)體晶片6放置到作 為下電極3的上表面的電極部分3a的保持表面3g上的狀態(tài)下，將保護(hù) 片30緊密地粘附到保持表面3g上。
保護(hù)片30具有這樣的結(jié)構(gòu)包括通過將諸如聚酰亞胺之類的絕緣 膜形成為約100微米厚的膜而獲得的絕緣層;并且將所述保護(hù)片30可剝 離地粘貼到具有粘附材料的半導(dǎo)體晶片6的電路形成面6a上。當(dāng)將保護(hù)
片30所粘貼到的半導(dǎo)體晶片6保持在下電極3上時，絕緣層作為通過隨
后所述的電極部分3a的保持表面3g與半導(dǎo)體晶片6靜電吸引的電介質(zhì)。 此外，關(guān)于保護(hù)片30的材料，優(yōu)選的是選擇在隨后所述的等離子 體切片期間比作為半導(dǎo)體晶片的主要材料的硅更難刻蝕的材料。
此外，將掩模放置面6b (第二表面)設(shè)置到電路形成面6a的相對 表面(圖2中的上側(cè))上，在所述掩模放置面6b上放置了在隨后所述的 等離子體切片階段時用于限定劃分區(qū)的掩模。例如，通過隨后所述的機(jī) 械以及隨后對具有抗蝕劑膜31a的表面進(jìn)行構(gòu)圖，通過對成為掩模放置 面6b —側(cè)的表面進(jìn)行侵蝕形成所述掩模，據(jù)此將排除了與將要受到等離 子體等式的劃分區(qū)相對應(yīng)的部分之外的區(qū)域用抗蝕劑膜31a覆蓋。艮口， 在半導(dǎo)體晶片6的掩模放置面6b上將與器件形成區(qū)相對應(yīng)的部分用抗蝕 劑膜31a覆蓋，使得將掩模狹縫部分31b排列在與劃分區(qū)相對應(yīng)的部分 中。
此外，如圖2所示，下電極3具有在保持表面3g上打開的多個吸 引孔3e，并且所述吸引孔3e與設(shè)置在下電極3中的抽吸孔3c互通。如 圖1所示，所述抽吸孔3c經(jīng)由氣體線路轉(zhuǎn)換閥門11與真空抽吸泵12 相連，并且所述氣體線路轉(zhuǎn)換閥門11與提供N2氣體的N2供氣單元13相 連。通過切換氣體線路轉(zhuǎn)換閥門11，抽吸孔3c可以選擇性地與真空抽 吸泵12或N2供氣單元13相連。
具體地，通過由氣體線路轉(zhuǎn)換閥門11選擇真空抽吸泵12并且驅(qū)動 真空抽吸泵12處于其中抽吸孔3c與真空抽吸泵12互通的狀態(tài)，可以由 使通過吸引孔3e的真空抽吸生效導(dǎo)致的真空吸引來保持在下電極3上放 置的半導(dǎo)體晶片6。因此，吸引孔3e、抽吸孔3c和真空抽吸泵用作真空 抽吸裝置，用于由通過在下電極3的保持表面3g上打開的吸引孔3e使 抽吸生效，從而通過將保護(hù)片30緊密地安裝到電極部分3a的保持表面 3g狀態(tài)的真空吸引來保持半導(dǎo)體晶片6。
此外，通過由氣體線路轉(zhuǎn)換閥門11選擇N2供氣單元13并且將抽吸 孔3c與N2供氣單元13相連，可以將N2氣體通過吸引孔3e涌向保護(hù)片 30的下表面。N2氣體是用于鼓風(fēng)目的的氣體，用于如隨后所述強(qiáng)制地將 保護(hù)片30與保持表面3g分離。
此外，如圖1所示，將用于冷卻用途的制冷劑通道3d設(shè)置在下電極3中，并且所述制冷劑通路3d與冷卻單元10相連。通過驅(qū)動冷卻單 元3d，諸如冷卻水之類的制冷劑在制冷劑通道3d中循環(huán)，據(jù)此經(jīng)由下 電極3將半導(dǎo)體晶片6冷卻，并且通過在等離子體處理期間產(chǎn)生的熱使 下電極3上的保護(hù)片的溫度上升。應(yīng)該注意的是冷卻劑通道3d和冷卻單 元10用作用于冷卻下電極3的冷卻裝置。此外，在圖1的等離子體處理設(shè)備101中，真空泵8經(jīng)由排氣轉(zhuǎn)換 闊門7與配置用于與處理腔室2互通的排氣端口相連。通過將排氣轉(zhuǎn)換 閥門7切換到排氣一側(cè)來驅(qū)動真空泵8，對真空腔室1的處理腔室2內(nèi) 部地排氣，允許處理腔室2內(nèi)部地減壓。此外，處理腔室2具有壓力傳 感器28 (在圖l中未示出，參見圖4)，并且基于壓力傳感器28的壓力 測量結(jié)果，通過由隨后所述的控制單元33 (參見圖4)控制真空泵8， 可以將處理腔室2內(nèi)部地減壓至所需壓力。例如，可以通過使用可變?nèi)?量類型真空泵8或者在抽氣通路上提供開口調(diào)節(jié)閥門(蝶形閥)等直接 控制真空泵8本身的抽氣能力，以及通過控制開口來間接地控制抽氣能 力。應(yīng)該注意的是真空泵8和排氣轉(zhuǎn)換閥7用作內(nèi)部地將處理腔室減壓 到所需壓力的抽氣單元(減壓裝置)。此外，通過將排氣轉(zhuǎn)換閥7切換到 空氣開口一側(cè)，通過排氣端口 la將空氣引入到處理腔室2中，允許將處 理腔室2的內(nèi)部壓力恢復(fù)到大氣壓力。接下來，描述上電極4的詳細(xì)結(jié)構(gòu)。上電極具有中心電極4a和環(huán) 形構(gòu)件4f，所述環(huán)形構(gòu)件4f由配置為固定到電極的外圍部分一邊圍繞 電極部分4a的絕緣膜構(gòu)成。環(huán)形構(gòu)件4f具有約等于上電極4的電極部 分4a外徑的內(nèi)徑，并且同心地排列向下電極3的圓周表面的外部擴(kuò)展的 形狀。環(huán)形構(gòu)件4f用作保持將碟形鼓氣部分4e放置在上電極4的下部 中心部分的角色。鼓氣部分4e提供用于在上電極4和下電極3之間形成的放電空間 中產(chǎn)生等離子體放電的等離子體發(fā)生氣體。鼓氣部分4e是一種通過將內(nèi) 部具有許多微孔的多孔材料處理為碟形形狀而獲得的構(gòu)件，并且能夠通 過使氣體經(jīng)由微孔均勻地鼓入到放電空間中，按照均勻的狀態(tài)提供供應(yīng) 給氣體保持空間4g中的等離子體發(fā)生氣體，所述氣體保持空間4g被上
電極4的電極部分4a的下表面、鼓氣部分4e的上表面和環(huán)形構(gòu)件4f 的內(nèi)表面包圍。將與氣體保持空間4g互通的供氣孔4c設(shè)置在支架部分4b中，并 且供氣孔4c與放置在真空腔室1外部的等離子體發(fā)生氣體供應(yīng)單元相 連。等離子體發(fā)生設(shè)備具有第一供氣單元20A、第二供氣單元20B、第 三供氣單元20C和第四供氣單元20D作為多個供氣單元，所述供氣單元 單獨地供應(yīng)不同種類的氣體；氣體混合部分(管道接口) 19，用于將從 供氣單元20A、 20B、 20C和20D提供的氣體進(jìn)行混合，并且將氣體混合 物進(jìn)入均勻狀態(tài)；以及氣體流速調(diào)節(jié)部分21，放置在氣體混合部分19 和供氣單元20A、 20B、 20C和20D之間，并且單獨地調(diào)節(jié)供應(yīng)給氣體混 合部分19的供應(yīng)流速。氣體流速調(diào)節(jié)部分21具有第一流速控制閥門23A，獨立地調(diào)節(jié)從 第一供氣單元20A供應(yīng)的氣體的流速；第一接通/斷開閥門22A，能夠中 斷氣體供應(yīng)；第二流速控制閥門23B，獨立地調(diào)節(jié)從第二供氣單元20B 供應(yīng)的氣體的流速；第二接通/斷開閥門22B，能夠中斷氣體供應(yīng)；第三 流速控制閥門23C，獨立地調(diào)節(jié)從第三供氣單元20C供應(yīng)的氣體的流速； 第三接通/斷開闊門22C，能夠中斷氣體供應(yīng)；第四流速控制閥門23D， 獨立地調(diào)節(jié)從第四供氣單元20D供應(yīng)的氣體的流速；以及第四接通/斷開 閥門22D，能夠中斷氣體供應(yīng)。開口控制和閥門的接通/斷開控制將通過 如下所述的控制單元33來執(zhí)行。例如，該第一實施例的等離子體處理設(shè)備101能夠從第一供氣單元 20A供應(yīng)六氟化硫(SF6)、從第二供氣單元20B供應(yīng)氦氣(He)、從第三 供氣單元20C供應(yīng)氧氣(02)以及從第四供氣單元20D供應(yīng)三氟甲烷 (CHF3)。如上所述構(gòu)造的等離子體發(fā)生氣體供應(yīng)單元使得可以通過氣體 流速調(diào)節(jié)部分21單獨地調(diào)節(jié)從供氣單元20A、 20B、 20C和20D中選定的 一個或多個供氣單元供應(yīng)的氣體的流速，并且將所需氣體成分和流速的 混合氣體(或單一氣體)供應(yīng)給氣體混合部分19，并且將在氣體混合部 分19中混合氣體(已混合氣體)通過供氣孔4c、氣體保持空間4g和鼓 氣部分4e供應(yīng)到放電空間中。此外，通過只改變供應(yīng)流速而不改變氣體成分(即通過使用可以單獨地調(diào)節(jié)每一種氣體的流速的氣體流速調(diào)節(jié)部分21的功能獲得的氣體 供應(yīng)比率)，可以控制處理腔室2的內(nèi)部壓力。具體地，基于預(yù)設(shè)壓力條件和由壓力傳感器28檢測到的處理腔室2的內(nèi)部壓力，通過由控制單元 33控制氣體流速調(diào)節(jié)部分21，可以將處理腔室2的內(nèi)部壓力調(diào)節(jié)為與所 述壓力條件一致。因此，氣體流速調(diào)節(jié)部分21同時具有調(diào)節(jié)供應(yīng)到處理 腔室2中的氣體成分的功能和控制處理腔室2的內(nèi)部壓力的功能。此外，如圖1所示，下電極3經(jīng)由匹配電路16與高頻功率單元17 相連。通過驅(qū)動高頻功率單元17，將高頻電壓施加到與接地至接地部分 9的真空腔室1電連接的上電極4和下電極3之間。結(jié)果，在處理腔室2 中的上電極4和下電極3之間的放電空間中產(chǎn)生等離子體放電，并且供 應(yīng)到處理腔室2中的等離子體發(fā)生氣體轉(zhuǎn)換為等離子體狀態(tài)。此外，匹 配電路16具有在產(chǎn)生等離子體時將處理腔室2中的等離子體放電電路的 阻抗與高頻功率單元17相匹配的功能。在本實施例中，高頻功率單元 17和匹配電路16用作高頻功率施加裝置的一個示例。另外，用于靜電吸引的DC功率單元18經(jīng)由RF濾波器15與下電極 3相連。通過驅(qū)動用于靜電吸引的DC功率單元18，將下電極3的表面如 圖3A的等離子體處理設(shè)備101的示意性剖面圖所示地充滿負(fù)電荷(在圖 中用"-"表示)。如圖3B中的等離子體處理設(shè)備101的示意性剖面圖中 所示，如果通過驅(qū)動處于這種狀態(tài)的高頻功率單元17在處理腔室2中產(chǎn) 生等離子體34 (在圖中用點狀部分表示)，在處理腔室2中經(jīng)由等離子 體34形成支流施加電路32，所述支流施加電路32將經(jīng)由保護(hù)片放置到 保持表面3g上的半導(dǎo)體晶片與接地部分9相連。結(jié)果，形成了順序連接 下電極3、 RF濾波器15、用于靜電吸引的DC功率單元18、接地部分9、 等離子體34和半導(dǎo)體晶片6的閉合電路，并且半導(dǎo)體晶片6充滿正電荷 (圖中用"+"來表示)。然后，在由導(dǎo)體形成的下電極3的保持表面3g中的負(fù)電荷"-"和 在半導(dǎo)體晶片6中的正電荷"+"之間經(jīng)由包括作為電介質(zhì)的絕緣層的保 護(hù)片30庫侖力生效，使得通過庫侖力將半導(dǎo)體晶片6保持在下電極3 上。此時，RF濾波器15防止將射頻功率單元17的射頻電壓直接施加到 用于靜電吸引的DC功率單元18上。應(yīng)該注意的是，可以使用于靜電吸
引的DC功率單元18的極性反轉(zhuǎn)。如上所述在等離子體處理設(shè)備101中，也可以將對于等離子體的發(fā)生實質(zhì)上有貢獻(xiàn)的部件成為等離子體發(fā)生設(shè)備。此外，在以上構(gòu)造中，用于靜電吸引的DC功率單元18用作靜電吸 引裝置，用于通過向下電極3施加DC電壓、利用在通過保護(hù)片30分離 的半導(dǎo)體晶片6和下電極3的保持表面3g之間生效的庫侖力來靜電吸引 半導(dǎo)體晶片6。 g卩，對于用于將半導(dǎo)體晶片6保持在下電極3上的保持 裝置，可以適當(dāng)?shù)厥褂脙煞N類型的真空抽吸裝置和靜電吸引裝置，所述 真空抽吸裝置用于經(jīng)由在保持表面3g上打開的多個吸引孔3e對保護(hù)片 30的真空吸引。此外，可以將用于冷卻用途的冷卻劑通道4d與在下電極3中一樣 地設(shè)置在上電極4中，并且冷卻通道4d與冷卻單元10相連。通過驅(qū)動 冷卻單元10使諸如冷卻水之類的冷卻劑在冷卻通道4d中循環(huán)，并且這 使得可以對由在等離子體處理期間產(chǎn)生的熱升溫的上電極進(jìn)行冷卻。此外，將用于加載和卸載作為待處理物體的半導(dǎo)體晶片6的開口 lb 設(shè)置在處理腔室2的側(cè)面上(參見圖13)。將通過門打開/關(guān)閉單元20 可以向上和向下移動的門25設(shè)置在開口 lb外側(cè)，并且通過向上和向下 移動門25來打開和關(guān)閉開口 lb。圖7示出了其中用通過由門打開/關(guān)閉 單元26向下移動門25而打開的幵口lb加載和卸載半導(dǎo)體晶片6的狀態(tài)。此外，如圖13所示，通過用電極提升單元24向上移動上電極4， 以在半導(dǎo)體晶片6的加載和卸載期間，將電極定位在晶片加載/卸載位 置，在上電極4和下電極3之間確保用于運輸用途的空間。在這種狀態(tài) 下，通過操作臂狀物27a使用于抽吸和保持半導(dǎo)體晶片6的吸入壓頭27 經(jīng)由開口 lb進(jìn)入處理腔室2中。通過該操作，執(zhí)行將半導(dǎo)體晶片6 (半 導(dǎo)體器件)加載到下電極上以及已處理半導(dǎo)體晶片6的卸載?？刂葡到y(tǒng)的結(jié)構(gòu)接下來，參考圖4中所示的控制系統(tǒng)的方框圖描述具有以上結(jié)構(gòu)的 等離子體處理設(shè)備101的控制系統(tǒng)的結(jié)構(gòu)。如圖4所示，控制單元33具有存儲部分92，用于存儲各種數(shù)據(jù)和處理程序；以及工藝控制部分91，通過基于這些數(shù)據(jù)和處理程序執(zhí)行 等離子體處理設(shè)備101的部件的操作控制，來執(zhí)行等離子體處理的控制。存儲部分92存儲等離子體處理條件81 (允許是等離子體條件或操作條 件)和等離子體處理的操作程序82，并且工藝控制部分91基于操作程 序82和等離子體處理條件81執(zhí)行等離子體處理的控制。操作/輸入部分 94是諸如鍵盤之類的輸入裝置，并且執(zhí)行等離子體操作條件的數(shù)據(jù)輸入 等和操作命令的輸入。顯示部分93是顯示裝置，在操作輸入時顯示指南 屏幕等。盡管未示出，也可以是這樣的情況控制單元33具有外部輸入 /輸出接口并且執(zhí)行與裝置外部的信息交換。在這種情況下，在這里描述在本第一實施例的等離子體處理設(shè)備 101中使用的等離子體處理條件。在本第一實施例中執(zhí)行的等離子體處 理步驟粗略地包括三個步驟，分別是如隨后所述的等離子體切片處理(等 離子體刻蝕處理)、絕緣體去除處理和掩模去除處理。此外，在上述等離 子體切片處理中，通過執(zhí)行如隨后所述的等離子體刻蝕來執(zhí)行絕緣體暴 露處理、角落部分去除處理和各向同性刻蝕處理這三種等離子體處理步 驟，并且預(yù)先單獨地確定了用于執(zhí)行所述處理步驟的等離子體處理條件 81。具體地，通過例如等離子體發(fā)生氣體的氣體成分、處理腔室2的內(nèi) 部壓力以及在上電極4和下電極3之間施加的高頻電壓的頻率(放電頻 率)的組合條件來確定等離子體處理條件81。此外，在本第一實施例的等離子體處理設(shè)備101中，將相互不同刻 蝕特征的兩種類型刻蝕用于等離子體刻蝕各向異性刻蝕，沿厚度方向 比沿半導(dǎo)體晶片6的表面方向具有更強(qiáng)烈的刻蝕特征(即，刻蝕特征主 要沿厚度方向生效)；以及各向同性刻蝕，沿表面方向和厚度方向具有粗 略相等的刻蝕特征。具體地，在等離子體切片處理中，通過在相同的等 離子體處理條件下執(zhí)行各向異性刻蝕來實現(xiàn)絕緣體暴露處理和角落部分 去除處理，并且通過將各向異性刻蝕切換到各向同性刻蝕來實現(xiàn)各向同 性刻蝕。這里，沿厚度方向的刻蝕特征的強(qiáng)度表示為"A"，沿半導(dǎo)體晶 片6的表面方向的刻蝕強(qiáng)度表示為"B"，理想地針對如下各種類型的刻 蝕來是設(shè)定"A"和"B"之間的比率對于各向異性刻蝕A/S210
對于各向同性刻蝕2 2A/萬H如上所述的等離子體處理條件的一個示例示出為圖12的數(shù)據(jù)表。 如圖12所示，用于絕緣體暴露處理和角落部分去除處理的各向異性刻蝕 的等離子體處理條件81A通過以下組合條件來提供:混合氣體的成分(即氣體的混合比)由10:2比例的SF6和02組成，壓力是100Pa，以及頻率 是60MHz。此外，用于各向同性刻蝕的等離子體處理條件81B通過以下 組合條件來提供混合氣體的成分由10:30比例的SF6和氦氣組成，壓 力是500Pa，以及頻率是13.56麗z。作為除了這些等離子體切片工藝之 外的條件，在上電極4和下電極3之間存在電極間距離D，例如將認(rèn)為 是5至50mm范圍內(nèi)的值(假設(shè)是電極間距離是Dl)作為最佳的電極間 距離D設(shè)定為等離子體處理條件81A和81B。此外，用于絕緣膜去除工藝的等離子體處理條件8C通過以下組合 條件來提供當(dāng)二氧化硅(Si02)作為如下所述的絕緣體時，氣體成分 由20比例的CHF3組成，壓力是50Pa，以及頻率是13. 56腿z。另外，用 于掩模去除工藝的等離子體處理條件81D通過以下組合條件來提供氣 體成分由20比例的02組成，壓力是50Pa，以及頻率是13. 56MHz。此夕卜， 將認(rèn)為是50至lOOmrn范圍內(nèi)的值(假設(shè)是電極間距離D2)作為最佳的 電極間距離D設(shè)定為用于掩模去除的等離子體處理條件81D。此外，等 離子體處理條件81包括處理時間的條件。此外，盡管優(yōu)選地應(yīng)該通過由如上所述的氣體成分、壓力和頻率的 組合條件來確定的等離子體處理條件81A和等離子體處理條件81B之間 的轉(zhuǎn)換來實現(xiàn)刻蝕特征的轉(zhuǎn)換，即各向異性刻蝕和各向同性刻蝕之間的 轉(zhuǎn)換，本發(fā)明不局限于條件的轉(zhuǎn)換。代替以上條件，例如甚至當(dāng)只轉(zhuǎn)換 氣體成分、壓力和頻率的一個參數(shù)時，可以實現(xiàn)刻蝕特征的轉(zhuǎn)換。對于 刻蝕特征的轉(zhuǎn)換，氣體成分是最有效的參數(shù)，并且第二和第三有效的參 數(shù)分別是壓力和頻率。例如，當(dāng)通過只改變氣體成分來執(zhí)行刻蝕特征的 轉(zhuǎn)換時，可以通過將SF6:02:He的氣體成分從10:2:0變化為10:0:30來 實現(xiàn)從各向異性刻蝕到各向同性刻蝕的轉(zhuǎn)換。此外，當(dāng)通過只改變處理 腔室2的內(nèi)部壓力來執(zhí)行刻蝕特性的轉(zhuǎn)換時，可以通過增加壓力(例如， 從100Pa到500Pa)來實現(xiàn)從各向異性刻蝕到各向同性刻蝕的轉(zhuǎn)換。此
外，當(dāng)只通過改變高頻頻率來執(zhí)行刻蝕特征的轉(zhuǎn)換時，可以通過降低頻率(例如，從60腿z至13. 56MHz)來實現(xiàn)從各向異性刻蝕到各向同性刻 蝕的轉(zhuǎn)換。應(yīng)該注意的是，例如，也可以使用高頻輸出(即，設(shè)定在500 至3000W的范圍之內(nèi))和氣體供應(yīng)流速作為除了這些參數(shù)之外的參數(shù)。此外，作為用于各向異性刻蝕的氣體成分，優(yōu)選地使用這樣的氣體 成分，使得易于沉積反應(yīng)產(chǎn)物(沉積氣相沉積或沉積)。例如，可以通 過使用包括氧作為用于各向異性刻蝕的氣體成分的氣體混合物來產(chǎn)生硅 的氟氧化物(SixFyOz，在這種情況系x、 y和z是整數(shù))作為反應(yīng)產(chǎn)物。 氧化氟具有比硅更難刻蝕的特性。利用該特征允許通過執(zhí)行各向異性刻 蝕在半導(dǎo)體晶片的表面上形成凹槽部分，并且允許通過使所產(chǎn)生的氧化 氟粘附到表面上(側(cè)壁沉積)來在所形成凹槽的內(nèi)表面一側(cè)上形成膜。 另一方面，通過利用加速離子的物理刻蝕，氧化氟不易于粘附到凹槽部 分的內(nèi)表面。由于以上原因，可以使凹槽部分的內(nèi)表面比底部表面更難 以刻蝕，并且這從而允許所述刻蝕沿半導(dǎo)體晶片的厚度方向產(chǎn)生強(qiáng)烈的 效果，使得可以實現(xiàn)更理想的各向異性刻蝕。因此，優(yōu)選地，使用促進(jìn) 各向異性刻蝕的氣體成分，即易于引起側(cè)壁沉積的氣體成分作為用于各 向異性刻蝕的氣體成分。將用于各向異性刻蝕的等離子體處理條件81A、用于各向同性刻蝕 的等離子體處理條件81B、用于絕緣物去除工藝的等離子體處理條件81C 和用于掩模去除工藝的等離子體處理條件81D存儲在控制單元33的存儲 部分92中。基于操作程序82來選定每一個步驟所必需的等離子體處理 條件81，并且基于選定的等離子體處理條件81來通過工藝控制部分91 來執(zhí)行等離子體處理。如圖4所示，在基于操作程序82執(zhí)行等離子體處理期間，通過工 藝控制部分91來控制以下部件氣體流速調(diào)節(jié)部分21、氣體線路轉(zhuǎn)換 閥門ll、高頻功率單元17、用于靜電吸引的DC功率單元18、排氣轉(zhuǎn)換 閥門7、真空泵8、真空抽吸泵12、門打開/關(guān)閉單元26和電極提升單 元24。此外，基于由壓力傳感器28得到的壓力檢測結(jié)果，通過工藝控制 單元91控制氣體流速調(diào)節(jié)部分21來調(diào)節(jié)總的氣體供應(yīng)量，可以將處理
腔室2的內(nèi)部壓力控制為與等離子體處理條件81 —致。另外，如圖4所示，控制單元33具有處理時間測量部分95，所述 處理時間測量部分95測量等離子體處理的時間并且執(zhí)行控制，使得當(dāng)測 量結(jié)果到達(dá)在等離子體處理條件81中包括的處理時間條件時，可以執(zhí)行 通過工藝控制部分91控制以結(jié)束處理。接下來，參考如圖5和圖6所示的半導(dǎo)體晶片6的劃分區(qū)域附近的 部分放大示意性示范圖來描述在本第一實施例中使用的等離子體刻蝕處 理方法的原理。圖5是示出了在與掩模狹縫部分(或掩模剪切部分)31b相對應(yīng)的 部分上實現(xiàn)等離子體刻蝕工藝的狀態(tài)的視圖，即從半導(dǎo)體晶片6上的掩 模放置面6b到電路形成面6a的劃分區(qū)，將保護(hù)片30粘附性地粘貼到所 述電路形成面6a上，并且在所述電路形成面6a上將抗蝕劑掩模31a放 置為限定掩模放置面6b上的劃分區(qū)。此外，如圖5所示，在本實施例中 使用的半導(dǎo)體晶片6是由在與劃分區(qū)相對應(yīng)的部分中形成的絕緣膜(即， 絕緣薄膜或絕緣層)的一個示例的氧化硅(Si02)形成的氧化硅膜35的 電路形成面6a上的半導(dǎo)體晶片。所述半導(dǎo)體晶片具有與在與劃分區(qū)相對 應(yīng)的部分中沒有形成這種氧化硅的傳統(tǒng)半導(dǎo)體晶片不同的結(jié)構(gòu)。應(yīng)該注 意的是，將保護(hù)片30粘附性地粘貼到位于這樣形成的氧化硅膜35 —側(cè) 上的電路形成面6a上。如圖5所示，通過在等離子體處理設(shè)備101中產(chǎn)生的電場使等離子 體中的離子粗略地入射到半導(dǎo)體晶片6上，并且入射的離子到達(dá)通過刻 蝕工藝形成的凹槽部分的底部部分(刻蝕底部部分)，促進(jìn)了刻蝕。已經(jīng) 到達(dá)刻蝕底部部分的離子(具有正電荷)與由作為半導(dǎo)體材料的硅構(gòu)成 的半導(dǎo)體晶片6中的電子再結(jié)合。即，因為硅材料也具有導(dǎo)體特征，由 于刻蝕底部部分和半導(dǎo)體晶片6的內(nèi)部的電連續(xù)性，已經(jīng)到達(dá)刻蝕底部 部分并且具有正電荷的離子與半導(dǎo)體晶片6中的電子再結(jié)合。只要實現(xiàn) 電連續(xù)性，就不會用正電荷對刻蝕底部部分進(jìn)行充電。另一方面，如圖6所示，當(dāng)其中刻蝕進(jìn)行去除刻蝕底部部分并且暴 露氧化硅膜35的表面的狀態(tài)時，在已暴露的氧化硅膜35和半導(dǎo)體晶片 6的內(nèi)部之間沒有實現(xiàn)電連續(xù)性，并且因此，用正電荷對通過離子的到 達(dá)而暴露的氧化硅膜35進(jìn)行表面充電(電學(xué)充電)用于正電荷的充電。當(dāng)用正電荷對這樣暴露的氧化硅膜35充電的狀態(tài)時，接下來進(jìn)來的離子由于正電荷的電場而失去其直線度，并且其軌跡(軌道)是彎曲的。因此，如圖6所示，離子到達(dá)凹槽部分的兩個角落，使得在這兩個部分處都執(zhí)行刻蝕，并且在底部部分中沿寬度方向銳利地擴(kuò)展的凹槽部分形成 所謂"凹口"形狀的已去除部分。這就是在本第一實施例中使用的等離 子體刻蝕工藝的原理。通過在凹槽部分的底部部分處這樣形成凹口 ，可以實現(xiàn)分離的半導(dǎo)體芯片的角落部分的去除，或者例如形成當(dāng)從半導(dǎo)體晶片6—側(cè)、或待 刻蝕的一側(cè)觀看是彎曲的凸起表面的倒角部分(角落部分去除處理)。此 外，對于如上所述的等離子體處理方法的原理，優(yōu)選的是執(zhí)行各向異性 刻蝕，使得在所施加的等離子體中的離子容易地到達(dá)如圖5中所示的狀 態(tài)下的刻蝕底部部分，即處于其中沒有暴露出氧化硅膜35的狀態(tài)，并且 在第一實施例的絕緣體暴露工藝中也執(zhí)行各向異性刻蝕。此外，將用于 暴露氧化硅膜35所必需的處理時間(即絕緣體暴露處理的處理時間)和 在等離子體切片工藝中暴露氧化硅膜35之后用于形成指定尺寸的凹口 所必需的處理時間(即，去除角落部分，例如倒角和倒角部分形成)包 括在等離子體處理條件81A中。半導(dǎo)體芯片制造方法接下來，下面將描述通過具有上述結(jié)構(gòu)的等離子體處理設(shè)備101實 現(xiàn)的半導(dǎo)體芯片制造方法和通過半導(dǎo)體芯片制造方法的工藝實現(xiàn)的半導(dǎo) 體晶片劃分方法(等離子體切片工藝)。在圖7中示出了半導(dǎo)體晶片劃分 方法的一系列過程的流程圖，并且在圖8A至圖8C、圖9A至圖9C、圖 IOA至圖10C以及圖IIA和圖11B中示出了用于解釋半導(dǎo)體芯片制造方 法的一系列處理內(nèi)容的示意性示范圖。主要參考這些附圖做出參考。半導(dǎo)體晶片6具有碟形形狀，并且將多個器件形成區(qū)Rl排列成電 路形成面6a上的矩陣形式。根據(jù)將要制造的半導(dǎo)體芯片的尺寸來確定器 件形成區(qū)Rl的尺寸，并且例如將所述器件形成區(qū)排列為矩形區(qū)域。圖 8A示出了半導(dǎo)體晶片6的部分放大示意性剖面圖。如圖8A所示，將劃
分區(qū)R2排列在相鄰的器件形成區(qū)Rl之間，所述劃分區(qū)是具有指定寬度 尺寸的粗略帶狀的區(qū)域(即，具有比沿長度方向足夠小的寬度尺寸的區(qū)域)。劃分區(qū)R2用作在限定器件形成區(qū)Rl的半導(dǎo)體晶片6的電路形成面 6a上排列成粗略光柵形狀的區(qū)域，并且也用作相對于與一個器件形成區(qū) Rl的關(guān)系排列在器件形成區(qū)Rl外部的框架形狀的區(qū)域。另外，劃分區(qū) R2位于其中在等離子體切片工藝中將器件形成區(qū)Rl分離為單片的劃分 區(qū)中。此外，將半導(dǎo)體器件44形成于各個器件形成區(qū)Rl中。具體地，如圖8A所示，半導(dǎo)體晶片6由具有碟形形狀的硅襯底45 構(gòu)成，并且將由Si02構(gòu)成的氧化硅膜35形成于半導(dǎo)體晶片6的整個電 路形成面6a上。另外，將半導(dǎo)體器件44形成于與電路形成面6a的器件 形成區(qū)Rl相對應(yīng)的部分中。半導(dǎo)體器件44包括MOS (金屬-氧化物-半 導(dǎo)體)結(jié)構(gòu)晶體管的器件，所述MOS結(jié)構(gòu)晶體管由以下部分構(gòu)成硅襯 底45 (半導(dǎo)體)、在電路形成面6a上直接形成的氧化硅35 (氧化物)、 和在氧化硅35上形成的金屬膜(金屬)。另外，半導(dǎo)體器件44具有用于 將所述器件與外部電子設(shè)備電連接的連接端子(也稱作接合焊盤)。應(yīng)該 注意的是將表面保護(hù)膜46 (例如由聚酰亞胺構(gòu)成)形成于半導(dǎo)體器件44 的表面上，用于保護(hù)半導(dǎo)體器件44的表面。連接端子43沒有用表面保 護(hù)膜35覆蓋，而是暴露在外部。如圖8B所示，為了在半導(dǎo)體晶片6上隨后執(zhí)行的每一個工藝期間 使電路形成面6a不會受到損壞，將保護(hù)片30經(jīng)由粘附劑可剝離地粘貼 到電路形成面6a上。對于保護(hù)片30，使用形狀為與半導(dǎo)體晶片6的外 部形狀相同的保護(hù)片，使得所述帶覆蓋電路形成面6a的整個表面，并且 不會從半導(dǎo)體晶片6凸出。通過使用所述形狀的保護(hù)片30，可以防止在諸如等離子處理之類的隨后處理中發(fā)生由等離子體對從半導(dǎo)體晶片6凸 出的保護(hù)片30的損壞。接下來，如圖8C所示，將用于限定劃分區(qū)R2的掩模形成于作為半 導(dǎo)體晶片6的電路形成面6a背面的掩模放置面6b上，所述劃分區(qū)R2 用于將半導(dǎo)體晶片6劃分為半導(dǎo)體芯片的單片。具體地，例如將由樹脂 構(gòu)成的抗蝕劑膜31形成為掩模以覆蓋半導(dǎo)體晶片6的掩模放置面6b的 整個表面。隨后，如圖9A所示，通過光刻技術(shù)對抗蝕劑膜31進(jìn)行構(gòu)圖、
并且只去除與劃分區(qū)R2相對應(yīng)的部分例如20微米的寬度來形成掩模5夾縫部分31b。結(jié)果，在半導(dǎo)體晶片6的掩模放置面6b上形成了掩模圖案， 使得與器件形成區(qū)Rl相對應(yīng)的部分用抗蝕劑膜31a覆蓋，與劃分區(qū)R2 相對應(yīng)的部分暴露在掩模狹縫部分(或者掩模剪切部分)處。配置有這 種狀態(tài)掩模的半導(dǎo)體晶片6成為受到隨后所述的等離子體處理的物體。參考在圖13至圖15中所示的等離子體處理設(shè)備101的示意圖、根 據(jù)圖7的流程圖描述用于將配置有掩模的半導(dǎo)體晶片6劃分為半導(dǎo)體芯 片的單片的方法。應(yīng)該注意的是，通過工藝控制部分91基于在控制單元 33的存儲部分92中存儲的操作程序82來控制部件來執(zhí)行等離子體處理 設(shè)備101中的每一個隨后操作的控制。首先，在圖7的流程圖的步驟S1中，如圖13中所示，將配置有掩 模的半導(dǎo)體晶片6加載到處理腔室2中。在加載操作期間，通過操作臂 狀物2'7a處于通過電極提升單元24向上移動上電極4的狀態(tài)，使得通過 吸入壓頭27經(jīng)由掩模保持的半導(dǎo)體晶片6通過開口 lb加載到處理腔室 2中，并且將半導(dǎo)體晶片6經(jīng)由保護(hù)片30放置到下電極3上。接下來，驅(qū)動真空抽吸泵21以使真空抽吸通過吸引孔3e生效，以 開啟半導(dǎo)體晶片6的真空吸引，并且開啟用于靜電吸引的DC功率單元 18 (步驟S2)。通過真空吸引，通過下電極將半導(dǎo)體晶片6保持為處于 以下狀態(tài):保護(hù)片30緊密地粘附到處理腔室2中的下電極3的保持表面 3g上。隨后，如圖14所示關(guān)閉門25，并且通過電極提升單元24向下移動 上電極4(步驟S3)。此時，選擇用于各向異性刻蝕的等離子體處理條件 81A，并且基于操作程序82通過工藝控制部分91取出在控制單元33的 存儲部分92中存儲的等離子體處理條件81，并且基于在用于各向異性 刻蝕的等離子體處理條件81A中所包括的電極間距離D的條件，將上電 極4和下電極3之間的電極間距離D設(shè)定為例如在5至50mm的范圍之內(nèi) 的指定條件(即，電極間距離D1)。接下來，操作真空泵8以開始處理腔室2中的減壓(步驟S4)。當(dāng) 處理腔室2的內(nèi)部達(dá)到指定程度的真空時，基于針對各向異性刻蝕的選 定等離子體處理條件81A將通過氣體流速調(diào)節(jié)部分21選定的氣體調(diào)節(jié)為
指定氣體成分和指定流速，并且提供給處理腔室2 (步驟S5)。具體地， 基于針對各向異性刻蝕的等離子體處理條件81A接通第一接通/斷開閥門22A，并且將SFs從第一供氣單元20A供應(yīng)給氣體混合部分19，其中 通過第一流速控制閥門23A來控制SFs的供氣流速。此外，接通第三接 通/斷開閥門部分22C,并且將02從第三供氣單元20C供應(yīng)給氣體混合部 分19，其中通過第三流速控制閥門23C來調(diào)節(jié)02的供氣流速。此時，使 第二接通/斷開閥門22B和第四接通/斷開閥門22D放置為閉合狀態(tài)，不 會供應(yīng)He也不會供應(yīng)CHF3。此外，在氣體混合部分19中將SFe和02混 合在一起以便具有10:2的氣體成分，并且供應(yīng)給處理腔室2。然后，在供氣過程中，通過壓力傳感器28檢測處理腔室2的內(nèi)部 壓力，并且與等離子體處理條件8A中的壓力條件(例如100Pa)比較， 并且確認(rèn)檢測到的壓力已經(jīng)達(dá)到通過壓力條件表示的壓力。即，基于針 對各向異性刻蝕的等離子體處理條件81A來設(shè)定下電極3和上電極4之 間的電極間距離D、供應(yīng)給處理腔室2的氣體成分、以及處理腔室2的 內(nèi)部壓力。然后，在完成條件設(shè)定之后，基于等離子體處理條件81A的頻率(例 如60腿z)和高頻輸出條件通過驅(qū)動高頻功率單元18將與所述條件一致 的高頻電壓施加到上電極4和下電極3之間，并且開始等離子體放電(步 驟S6)。結(jié)果，所供應(yīng)的混合氣體在上電極4和下電極3之間的放電空 間中轉(zhuǎn)換為等離子體狀態(tài)。通過等離子體的產(chǎn)生，將等離子體中的離子 從掩模一側(cè)(抗蝕劑膜31a—側(cè))施加到半導(dǎo)體晶片6上。通過離子的 施加，只對與沒有覆蓋作為半導(dǎo)體晶片6的主要材料的硅(即，硅襯底 45)的抗蝕劑膜31a的劃分區(qū)R2相對應(yīng)的部分進(jìn)行刻蝕。與此同時，通過等離子體在上電極4和下電極3之間的放電空間中 形成直流電施加電路32。結(jié)果，在下電極3和半導(dǎo)體晶片6之間產(chǎn)生靜 電吸引力，并且利用靜電吸引力通過下電極3保持半導(dǎo)體晶片6。因此， 保護(hù)片30滿意地粘附為靠近下電極3的保持表面3g，并且在等離子體 處理工藝中穩(wěn)定地保持半導(dǎo)體晶片6。此外，通過配置用于下電極的冷 卻功能對保護(hù)片30滿意地進(jìn)行冷卻，并且防止了由于等離子體放電產(chǎn)生 的熱導(dǎo)致的熱損壞。
此外，因為基于通過各向異性刻蝕在等離子體切片工藝(絕緣體暴 露處理)中的等離子體處理條件81A來執(zhí)行各向異性刻蝕，刻蝕具有沿半導(dǎo)體晶片6的厚度方向增加的特征。因此，如圖9B所示，沿厚度方向 對與掩模狹縫部分31b相對應(yīng)的半導(dǎo)體晶片6進(jìn)行刻蝕，使得形成寬度 粗略等于掩模狹縫部分31b寬度(即，劃分區(qū)的寬度)的凹槽部分6c。此外，在步驟S7中，執(zhí)行步驟S6中等離子體切片工藝(絕緣體暴 露處理)，直到通過刻蝕去除了作為凹槽部分6c的底部部分的刻蝕底部 部分并且從底部部分暴露出氧化硅膜35的表面為止(即，直到暴露了絕 緣體的表面為止)，或者例如，直到通過處理時間測量部分95測量的時 間達(dá)到在等離子體處理條件81A中所包括的用于暴露氧化硅膜35所需的 處理時間的條件。通過這樣設(shè)置在凹槽部分6c處暴露氧化硅膜35的狀 態(tài)，從硅襯底45中去除了與劃分區(qū)R2相對應(yīng)的部分。當(dāng)確定在步驟S7中達(dá)到了指定時間時，在步驟8中繼續(xù)執(zhí)行相同 條件下的等離子體切片工藝作為用于執(zhí)行凹口形成的等離子體切片工藝 (即，凹口形成處理或角落部分去除處理)。結(jié)果，已暴露的氧化硅膜 35成為用從等離子體內(nèi)部施加到凹槽部分6c的底部部分的離子的正電 荷進(jìn)行充電，并且在凹槽部分6c中入射離子的軌跡因此是彎曲的，執(zhí)行 已劃分硅襯底45的刻蝕，使得將凹槽部分6c的底部部分沿寬度方向擴(kuò) 展。因此，如圖9C所示，在凹槽部分6c的底部部分的兩個角落部分處 均形成凹口 42，即去除了與已劃分硅襯底45的每一片的氧化硅膜35相 接觸的角落部分，形成倒角(R)部分40a。在步驟S9中執(zhí)行在步驟S8中用于凹口形成的等離子體切片工藝， 直到形成指定尺寸的凹口 42和倒角部分40a為止，例如通過處理時間測 量部分95測量的時間達(dá)到用于形成在等離子體處理條件81A中所包括的 指定尺寸的凹口所需的處理時間的條件。如果確定在步驟S9中已經(jīng)達(dá)到所述處理時間，那么結(jié)束通過各向 異性刻蝕進(jìn)行的等離子體切片工藝(凹口形成處理)，并且通過工藝控制 部分91選定針對各向同性刻蝕的等離子體處理條件81B，并且基于所述 條件將通過氣體流速調(diào)節(jié)部分21選定的氣體調(diào)節(jié)為指定氣體成分和指 定流速，并且將所述氣體供應(yīng)給處理腔室2 (步驟SIO)。具體地，基于
針對各向同性刻蝕的等離子體處理條件81B,接通第一接通/斷開閥門22A，使得將SF6從第一供氣單元20A供應(yīng)給氣體混合部分19，其中通過 第一流速控制閥門23A來控制其供氣流速。同時，接通第二接通/斷開閥 門22B，使得將He從第二供氣單元20B供應(yīng)給氣體混合部分19，其中通 過第二流速控制閥門23B來控制其供氣流速。應(yīng)該注意到是，此時將第 三接通/斷開閥門22C和第四接通/斷開閥門22D進(jìn)入閉合狀態(tài)，并且不 會供應(yīng)02或CHF3。此外，在氣體混合部分19將SFe和He進(jìn)行混合，以 便具有10:30的氣體成分，并且將所述氣體供應(yīng)給處理腔室2。然后，確認(rèn)通過壓力傳感器28檢測到的處理腔室2的內(nèi)部壓力已 經(jīng)達(dá)到在供氣過程中的等離子體處理條件81B中的壓力條件(例如， 500Pa)(步驟SIO)。應(yīng)該注意的是原樣保持下電極3和上電極4之間的 電極間距離Dl。隨后，基于等離子體處理條件81B的頻率(例如13. 56腿z)和輸出 條件，通過驅(qū)動高頻功率單元18在上電極4和下電極3之間施加與所述 條件一致的高頻電壓來開始等離子體放電，開始通過各向同性刻蝕的等 離子體切片工藝(步驟Sll)。因為各向同性刻蝕具有以下特征沿半導(dǎo)體晶片6的表面方向的刻 蝕特征與沿厚度方向的刻蝕特征彼此粗略相等，在施加等離子體的部分 中沿每一個方向粗略相等地執(zhí)行刻蝕。盡管通過各向同性刻蝕沿厚度方 向的刻蝕特征實際上傾向于變?yōu)楸妊乇砻娣较蚵晕?qiáng)一些，沒有變化的 是表現(xiàn)出與各向異性刻蝕明顯不同的刻蝕特征。如果通過各向同性刻蝕來實現(xiàn)等離子體刻蝕，如圖10A所示，沿入 口附近(即圖中上部分附近)的半導(dǎo)體表面方向?qū)νㄟ^各向異性刻蝕由 等離子體切片工藝形成的凹槽部分6c進(jìn)行刻蝕。因此，對凹槽部分6c進(jìn)行刻蝕以便沿其寬度方向略微擴(kuò)展。此外，刻蝕特征傾向于在凹槽部 分6c的入口附近變得更強(qiáng)烈一些，而在到達(dá)底部時變得弱一些。因此， 通過執(zhí)行各向同性刻蝕，如圖IOA所示，可以在與器件形成區(qū)R1的掩模 放置面6b上的劃分區(qū)R2相接觸的末端部分處形成是彎曲的凸起表面部 分的倒角(R)部分40b。 g卩，在位于器件形成區(qū)Rl的掩模放置面6b — 側(cè)上的末端部分(角落部分)以及矩形平面的四個角落部分處形成倒角
部分40b。應(yīng)該注意的是執(zhí)行在步驟Sll中通過各向同性刻蝕進(jìn)行的等離子體 切片工藝，直到將倒角部分40b形成為指定尺寸為止、或者直到通過處理時間測量部分95測量的時間過去了針對各向同性刻蝕的等離子體處 理條件81B的處理時間。當(dāng)在步驟S12中確定已經(jīng)到達(dá)指定時間時，結(jié)束通過各向同性刻蝕 進(jìn)行的等離子切片工藝。此外，通過工藝控制部分91選擇用于絕緣膜去 除工藝的等離子體處理條件81C，并且通過基于所述條件調(diào)節(jié)為指定的 氣體成分和指定的氣體流速來將通過氣體流速調(diào)節(jié)部分21選定的氣體 供應(yīng)給處理腔室2。具體地，基于針對絕緣膜去除工藝的等離子體處理 條件81C來接通第四接通/斷開閥門22D，使得將CHF3從第四供氣單元 20D供應(yīng)給氣體混合部分19，其中通過第四流速控制閥門23D來調(diào)節(jié)其 供氣流速(步驟S13)。然后，在供氣步驟中確認(rèn)通過壓力傳感器28檢測到的處理腔室2 的內(nèi)部壓力已經(jīng)達(dá)到等離子體處理條件81C中的壓力條件(例如，50Pa)。 應(yīng)該注意的是原樣保持下電極3和上電極4之間的電極間距離Dl。隨后，利用基于等離子體處理條件81C的高頻的頻率(例如， 13.56MHz)和輸出條件，通過在上電極4和下電極3之間施加與所述條 件一致的高頻電壓來開始等離子體放電，并且開始用于去除在凹槽部分 6c處暴露的氧化硅的等離子體刻蝕(步驟S14中的絕緣體去除處理)。通過執(zhí)行等離子體刻蝕，如圖10B所示，肯定地去除了暴露的氧化 硅35即與劃分區(qū)R2相對應(yīng)的部分中的氧化硅35，以去除所述部分中的 氧化硅35。結(jié)果，從半導(dǎo)體晶片6上完全地去除了與劃分區(qū)R2相對應(yīng) 的部分，并且將器件形成區(qū)R1分為單片，形成包括半導(dǎo)體器件44的半 導(dǎo)體芯片40。應(yīng)該注意的是執(zhí)行等離子體刻蝕直到通過處理時間測量部 分95測量的時間達(dá)到在等離子體處理條件81C中所包括的處理時間(步 驟S15)。如果在步驟S15中確定已經(jīng)達(dá)到指定時間，那么結(jié)束用于絕緣膜去 除工藝(即絕緣體去除處理)的等離子體刻蝕工藝。當(dāng)結(jié)束處理時，停 止混合氣體的供應(yīng)和高頻電壓的施加。隨后，執(zhí)行用于轉(zhuǎn)變?yōu)榈入x子體 灰化處理(掩模去除處理)的電極間距離變化(歩驟S16)。具體地，通 過工藝控制部分91選擇用于掩模去除工藝的等離子體處理條件81D，并且基于所述條件如圖15所示通過電極提升單元24向上移動上電極4， 將上電極4和下電極3之間的電極間距離設(shè)定為電極間距離D2。將當(dāng)通 過等離子體灰化去除掩模時的電極間距離D2設(shè)定為比在等離子體切片 工藝中的電極間距離Dl寬。隨后，基于等離子體處理條件81D選擇第三供氣單元20C，并且從 第三供氣單元20C供應(yīng)等離子體灰化氣體(例如，氧氣)，其中調(diào)節(jié)所述 灰化氣體的流速(步驟S17)。然后，通過在供氣過程中檢測處理腔室2 的內(nèi)部氣體壓力，并且與等離子體處理條件的內(nèi)部氣體壓力相比較，確 認(rèn)所述壓力已經(jīng)達(dá)到由所述條件表示的壓力。隨后，通過驅(qū)動高頻功率單元18在上電極4和下電極3之間施加 高頻電壓，開始等離子體放電(步驟S18)。結(jié)果，所供應(yīng)的氣體在上電 極4和下電極3之間的放電空間中轉(zhuǎn)變?yōu)榈入x子體狀態(tài)。這樣產(chǎn)生的等 離子體在半導(dǎo)體晶片6的掩模放置面6b上生效，從而通過等離子體對由 有機(jī)物質(zhì)構(gòu)成的抗蝕劑膜31a進(jìn)行灰化(燒盡)。然后，隨著灰化的進(jìn)行，抗蝕劑膜31a逐漸消失，并且最終從半導(dǎo) 體晶片6上完全地去除了掩模，即將半導(dǎo)體芯片40的掩模放置面4b形 成為如圖IOC所示的單片。基于等離子體處理條件81D將掩模去除工藝 中高頻功率源的輸出設(shè)定為在例如100至1000W的范圍之內(nèi)設(shè)定的指定 值。然后，在完全去除掩模之后，停止等離子體放電。隨后，停止真空泵8的操作(步驟S19)，并且將排氣轉(zhuǎn)換閥門7 切換為用于釋放到空氣(步驟S20)。結(jié)果，將處理腔室2的內(nèi)部壓力恢 復(fù)為大氣壓力。然后，關(guān)閉真空吸引，并且關(guān)閉用于靜電吸引的DC功率 單元(步驟S21)。結(jié)果，釋放了在其中將半導(dǎo)體晶片劃分為半導(dǎo)體芯片 40的單片并且通過保護(hù)片30保持的狀態(tài)下通過半導(dǎo)體晶片6的吸引的 保持力。隨后，卸載已經(jīng)進(jìn)行了等離子體處理的半導(dǎo)體晶片6 (步驟S22)。 即，通過吸入壓頭將半導(dǎo)體晶片6吸入和保持，并且通過吹過吸引孔3e 的N2氣體將所述半導(dǎo)體晶片6卸載到處理腔室2的外部。結(jié)果，結(jié)束了
在等離子體處理設(shè)備101中，用于連續(xù)地執(zhí)行絕緣體去除處理凹口形成 處理、各向同性刻蝕處理、絕緣膜去除工藝和掩模去除工藝的等離子體 處理。然后，將與保護(hù)片30 —起卸載的半導(dǎo)體晶片6轉(zhuǎn)移到帶剝離工藝，其中將保護(hù)片30從半導(dǎo)體芯片40的電路形成面6a上剝離。如圖11A 和圖11B所示，通過將用于保持用途的保護(hù)片37粘貼到半導(dǎo)體芯片40 的掩模放置面6b上將半導(dǎo)體芯片40保持在粘附帶37上之后，執(zhí)行帶的 剝離。結(jié)果，完成了半導(dǎo)體芯片的制造工藝。在這種情況下，圖30示出了表示這樣形成的半導(dǎo)體芯片40的外貌 的示意性透視圖(包括部分去除的剖面部分)。如圖30所示，可以形成 作為彎曲的凸起表面部分的倒角部分40a，以便在半導(dǎo)體芯片40的電路 形成面6a—側(cè)上的末端部分(g口，沿全部四個方向的角落部分)處去除 銳利的角落部分(或者山脊線)。另外，可以形成作為彎曲的凸起表面部 分的倒角部分40b，以便在半導(dǎo)體芯片40的掩模放置面6b —側(cè)上的末 端部分(即，沿全部四個方向的角落部分)處去除銳利的角落部分(或 者山脊線)。即，可以去除半導(dǎo)體芯片40的全部角落部分和山脊線。結(jié) 果，可以抑制在所制造的半導(dǎo)體芯片40上出現(xiàn)由于使角落部分進(jìn)行切削 導(dǎo)致的碎屑，并且可以改善橫向破裂強(qiáng)度。接下來，例如，這樣形成的半導(dǎo)體芯片40是減小厚度的半導(dǎo)體芯 片，使得其厚度尺寸比其寬度尺寸足夠小。具體地描述半導(dǎo)體芯片40 的結(jié)構(gòu)，半導(dǎo)體芯片40具有第一表面(電路形成面)40c，具有粗略 矩形的平坦表面，并且在所述第一表面40c上形成半導(dǎo)體器件；第二表 面40d，與位于第一表面40c的相對一側(cè)上的、與第一表面40c平行的 粗略矩形的平坦表面；以及連接表面40e，位于第一表面40c和第二表 面40d的外圍，并且將第一表面40c末端部分與第二表面40d的末端部 分相連。另外，構(gòu)造半導(dǎo)體芯片40使得所述連接表面40e包括作為彎曲 的凸起表面部分的倒角部分40a和40b，使得在第一表面40c和第二表 面40d的末端部分處不會形成山脊線。因此，在所制造的半導(dǎo)體晶片40 中，其中通過傳統(tǒng)制造方法來定位山脊線的部分可以構(gòu)造為彎曲的凸起 表面部分，并且可以改善橫向破裂強(qiáng)度?？紤]在如上所述的半導(dǎo)體芯片
40中厚度維度比寬度維度足夠小的事實，還可以形成彎曲的凸起表面部分的全部連接表面40e。此外，當(dāng)在具有粗略的矩形平面形狀的抗蝕劑膜31a的四個角落部 分處形成彎曲的凸起表面部分、即倒角部分31c，并且將其排列在如圖 31的示意性示范圖所示的半導(dǎo)體晶片6的掩模放置面6b上，可以將已 形成的半導(dǎo)體芯片40的結(jié)構(gòu)形成為更平整的結(jié)構(gòu)，并且這是優(yōu)選的。在 這樣形成的半導(dǎo)體芯片40中，例如，劃分區(qū)R2的寬度尺寸是約5至20 微米，已去除的角落部分的寬度維度即倒角部分40a和40b的直徑尺寸 是約0. 5至20微米，并且另外已去除的氧化硅膜35的寬度尺寸小于等 于50微米。盡管彎曲的凸起表面部分開始具有無限地類似的斜切部分 (傾斜的平坦表面部分或錐形部分)，如果"倒角部分"的曲率或者"彎 曲的凸起表面部分"變得無限小，只要這些部分是略微彎曲的凸起表面 部分，這種斜切部分包括在本實施例的彎曲的凸起表面部分中。盡管以上已經(jīng)描述了通過在半導(dǎo)體芯片40的角落部分處形成凹口 來形成倒角部分40a的情況，用于該第一實施例的半導(dǎo)體芯片制造方法 不只局限于這種情況，并且可以是其中通過在角落部分處形成通過去除 銳利部分而獲得的斜切部分的情況。這是因為即使如上所述形成斜切部 分，可以抑制碎屑的出現(xiàn)。此外，盡管已經(jīng)描述了其中半導(dǎo)體晶片6的主要部分是由硅構(gòu)成的 硅襯底45的情況，當(dāng)半導(dǎo)體晶片是由GaAs基材料構(gòu)成來代替以上情況 時，可以類似地執(zhí)行該第一實施例的凹口形成，并且可以獲得類似的效 果。應(yīng)該注意的是，優(yōu)選地，應(yīng)該使用主要由氯基氣體構(gòu)成的氣體作為 等離子體處理氣體，來代替用于刻蝕硅材料的氟基氣體(SFS、 CF4)。此外，盡管以上已經(jīng)描述了按照絕緣體暴露處理、凹口形成處理、 各向同性刻蝕處理、絕緣體去除處理和掩模去除處理的順序制造半導(dǎo)體 芯片40，本實施例不局限于這種情況。可以是在執(zhí)行絕緣體暴露處理、 凹口形成處理或絕緣體去除處理之前或之后的任意時間執(zhí)行個性同性刻 蝕的情況。應(yīng)該注意的是在相同的等離子體處理條件81A下執(zhí)行絕緣體 暴露處理和凹口形成處理，并且因此可以有效地連續(xù)執(zhí)行這兩個工藝。根據(jù)第一實施例，可以獲得如下的各種效果。
通過使用半導(dǎo)體晶片，將氧化硅膜35放置在所述半導(dǎo)體晶片上，作為在與電路形成面6a的劃分區(qū)域R2相對應(yīng)的部分中的絕緣膜，當(dāng)半 導(dǎo)體晶片6以及從掩模放置面6b執(zhí)行等離子體切片工藝時，可以實現(xiàn)半 導(dǎo)體芯片制造，所述半導(dǎo)體芯片制造能夠在已形成的半導(dǎo)體芯片40的角 落部分處形成倒角部分40a并且改善橫向破裂強(qiáng)度。具體地，通過在半導(dǎo)體晶片6上執(zhí)行等離子體切片工藝，在與劃分 區(qū)R2相對應(yīng)的部分中形成凹槽部分6c，并且根據(jù)刻蝕的進(jìn)行將氧化硅 膜35從刻蝕底部部分中暴露出來。隨后，通過繼續(xù)等離子體切片工藝， 可以使已暴露的氧化硅膜35用由于等離子體中的離子導(dǎo)致的正電荷充 電，并且可以通過充電而向所施加離子的軌跡彎曲，去除與氧化硅膜35 接觸的半導(dǎo)體芯片40的角落部分來形成倒角部分40a。通過在半導(dǎo)體芯片40上這樣形成倒角部分40a，可以制造這樣的半 導(dǎo)體芯片，所述半導(dǎo)體芯片能夠抑制所制造半導(dǎo)體芯片40的碎屑的出 現(xiàn)，并且改善了所述半導(dǎo)體芯片的橫向破裂強(qiáng)度。此外，對于已暴露的氧化硅膜35，可以通過例如切換氣體種類的同 時執(zhí)行等離子體刻蝕，肯定地刻蝕氧化硅膜35，并且可以可靠地實現(xiàn)所 述去除。因此，在與劃分區(qū)R2相對應(yīng)的部分中形成氧化硅膜35的情況 下，可以通過切換氣體種類來執(zhí)行等離子體刻蝕工藝來去除氧化硅膜 35，在進(jìn)行等離子體切片工藝的傳統(tǒng)半導(dǎo)體晶片501中的劃分區(qū)R2相對 應(yīng)的部分中沒有形成所述氧化硅膜35，并且可以可靠地將半導(dǎo)體晶片6 劃分為單片半導(dǎo)體芯片40。另外，通過將刻蝕特征切換為各向同性刻蝕，沿半導(dǎo)體晶片6的表 面方向在所形成的凹槽部分6c的內(nèi)側(cè)表面上執(zhí)行刻蝕，可以在凹口部分 6c的入口附近沿寬度方向?qū)崿F(xiàn)刻蝕。通過這樣執(zhí)行刻蝕，可以在半導(dǎo)體 芯片40的掩模放置面6b上的末端部分和角落部分處形成作為彎曲的凸 起表面部分的倒角部分40b。因此，可以從通過等離子體切片工藝分離的半導(dǎo)體芯片40上去除 全部山脊線，使得可以在山脊線和角落部分最初所處的部分處形成平滑 彎曲的凸起表面部分，并且可以改善橫向破裂強(qiáng)度。
第二實施例本發(fā)明不局限于以上實施例，而是允許按照各種模式實現(xiàn)。例如，以下參考在圖16A至16C、圖17A至圖17C、圖18A至圖18C以及圖19A 和圖19B中所示的示意性示范圖來描述根據(jù)本發(fā)明第二實施例的半導(dǎo)體 芯片制造方法。該第二實施例的半導(dǎo)體芯片制造方法與第一實施例不同之處在于 使用聚酰亞胺(PI)膜作為絕緣膜來代替如在第一實施例的半導(dǎo)體晶片 6中使用氧化硅膜35作為與劃分區(qū)R2相對應(yīng)的部分中形成的絕緣膜。 以下只描述不同點。通過該第二實施例的半導(dǎo)體芯片制造方法類似地使 用在第一實施例中使用的等離子體處理設(shè)備的事實是相同的，因此不提 供針對設(shè)備的描述。此外，示出了該第二實施例的半導(dǎo)體芯片制造方法 的程序的流程圖與用于第一實施例的流程圖類似，不提供對于流程圖的 描述。首先，如圖16A所示，在與半導(dǎo)體晶片106的電路形成面106a上 的各個器件形成區(qū)Rl相對應(yīng)的部分中形成半導(dǎo)體器件144。每一個半導(dǎo) 體器件144包括諸如MOS (金屬-氧化物-半導(dǎo)體)結(jié)構(gòu)晶體管之類的器 件，所述MOS結(jié)構(gòu)晶體管器件由硅襯底45(半導(dǎo)體)、在電路形成面106a 上直接形成的氧化硅135 (氧化物)和在氧化硅135上形成的金屬膜(金 屬)構(gòu)成。另外，半導(dǎo)體器件144還包括連接端子143 (也稱為接合焊 盤)，用于將所述器件與外部電子設(shè)備電連接。在與劃分區(qū)R2相對應(yīng)的 部分中，與第一實施例不同沒有形成氧化硅135。此外，如圖16A所示，在半導(dǎo)體晶片106的電路形成面106a上， 將聚酰亞胺膜146形成為覆蓋已形成的半導(dǎo)體器件144的表面保護(hù)膜。 聚酰亞胺膜146具有保護(hù)在電路形成面106a上形成、并且放置形成為也 覆蓋與電路形成面106a上的劃分區(qū)R2相對應(yīng)的部分的功能。在半導(dǎo)體 器件144中，連接端子143的表面沒有徹底地覆蓋聚酰亞胺膜，但是暴 露用于電連接。此外，半導(dǎo)體晶片106的主體與第一實施例的主體類似 的一點是由硅襯底45形成。如圖16B所示，將保護(hù)片30粘附性地粘貼到半導(dǎo)體晶片106上， 以便保護(hù)整個電路形成面106a。隨后，如圖16C和圖17A所示，將抗蝕
劑膜31a和掩模狹縫部分31b的的掩模圖案形成為限定半導(dǎo)體晶片106 的掩模放置面106b上的劃分區(qū)R2。通過使用等離子體處理設(shè)備101使配置有如上所述形成的掩模的半 導(dǎo)體晶片106進(jìn)行等離子體處理。具體地，首先通過從半導(dǎo)體晶片106的掩模放置面106b的各向異 性刻蝕來執(zhí)行等離子體切片工藝，通過各向異性刻蝕去除在與劃分區(qū)R2 相對應(yīng)的部分中的硅襯底45。如圖17B所示，通過該工藝，在與劃分區(qū) R2相對應(yīng)的部分中形成凹槽部分106c。隨著刻蝕的進(jìn)行，聚酰亞胺膜 146變?yōu)閺目涛g底部部分中暴露出來(圖7的步驟S6中的絕緣體暴露處 理)。當(dāng)如上所述暴露作為絕緣膜的聚酰亞胺膜146時，所暴露的聚酰亞 胺膜146充滿在等離子體中的離子的正電荷，并且所施加離子的軌跡開 始彎曲。因此，如圖17C所示，在凹槽部分106c的角落部分處形成凹口 142，并且在與聚酰亞胺膜146接觸的已分離硅襯底45的角落部分處形 成倒角部分140a (圖7的步驟S8中的凹口形成處理)。當(dāng)形成指定尺寸 的倒角部分140a時，結(jié)束通過各向異性刻蝕的等離子體切片工藝。隨后，將刻蝕特征從各向異性刻蝕切換到各向同性刻蝕，并且開始 通過各向同性刻蝕的等離子體切片工藝(圖7的步驟Sll中的各向同性 刻蝕處理)。通過使用各向同件刻蝕的等離子體切片工藝，如圖18A所示， 在凹槽部分106c的入口部分附近沿半導(dǎo)體晶片6的表面方向?qū)νㄟ^使用 各向異性刻蝕的等離子體切片工藝形成的凹槽部分106c進(jìn)行刻蝕(即， 在圖中上部附近)，并且刻蝕凹槽部分6c以便沿其寬度方向略微擴(kuò)張。 結(jié)果，可以在器件形成區(qū)Rl的掩模放置面106b上形成作為與劃分區(qū)R2 接觸的彎曲的凸起表面部分的倒角(R)部分140b。 g卩，在位于器件形 成區(qū)Rl的掩模放置面106b—側(cè)上的末端部分(角落部分)和矩形平面 的四個角落部分處形成倒角部分140b。接下來，開始在劃分區(qū)域R2上暴露的聚酰亞胺膜146的去除，即 絕緣體去除處理(圖7的步驟S14)。然而，由于使用聚酰亞胺膜146作 為用于該第二實施例的半導(dǎo)體晶片106的絕緣膜，使用能夠肯定地影響 聚酰亞胺膜146上的等離子體刻蝕的刻蝕。例如，使用包含氧的氣體作 為刻蝕氣體。在等離子體處理設(shè)備IOI中，將在每一個處理中使用的氣
體種類存儲在供氣單元20A、 20B、 20C和20D中。通過這樣執(zhí)行絕緣膜 去除工藝，如圖18B所示，從與劃分區(qū)R2相對應(yīng)部分中去除已暴露的聚 酰亞胺膜146。因此，將半導(dǎo)體晶片106劃分為器件形成區(qū)Rl的單片， 并且形成半導(dǎo)體芯片140的單片。隨后，通過執(zhí)行等離子體灰化(圖7的步驟S18中的掩模去除處理) 從如圖18C所示分離的半導(dǎo)體芯片140的掩模放置面106b上去除抗蝕劑 膜31a。另夕卜，如圖19A和圖19B，將粘附帶37粘貼到掩模放置面106b 上，并且將保護(hù)片30從電路形成面106a上剝離。結(jié)果，完成了半導(dǎo)體 芯片140的制造工藝。如上所述，即使當(dāng)半導(dǎo)體晶片106使用表面保護(hù)膜聚酰亞胺膜146 作為在劃分區(qū)R2中放置的絕緣膜，通過在等離子體切片工藝期間執(zhí)行如 第一實施例中的凹口形成，可以在電路形成面106a上的末端部分處形成 倒角部分140a，并且可以通過使用各向同性刻蝕在掩模放置面106b的 末端部分處形成倒角部分140b。因此，可以形成半導(dǎo)體芯片140，所述 半導(dǎo)體芯片140具有由其中去除了全部山脊線的平滑彎曲的凸起表面部 分構(gòu)成的角落部分，并且可以制造改善了橫向破裂強(qiáng)度的半導(dǎo)體芯片。第二實施例的修改示例盡管上面已經(jīng)描述了使用形成作為表面保護(hù)膜的聚酰亞胺膜146作 為在劃分區(qū)R2中放置的絕緣膜的情況，該第二實施例不只局限于這種情 況?？梢允沁@樣的情況例如，使用由氮化硅(Si3N4)構(gòu)成的氮化硅膜 作為表面保護(hù)膜來代替這種情況。下面描述其中描述了使用氮化硅膜的 情況作為根據(jù)該第二實施例的修改示例的半導(dǎo)體芯片制造方法。此外， 為了描述，在圖20中示出了半導(dǎo)體芯片制造方法程序的流程圖，并且在 圖21中示出了其中同時執(zhí)行凹口形成處理和氮化硅膜(絕緣體)去除處 理的示意性示范圖。首先，如圖20的流程圖所示，在步驟S31中半導(dǎo)體晶片206的加 載以完成步驟S37中的絕緣體暴露處理與圖7的第一實施例的程序類似。 隨后，在步驟S38中通過各向異性刻蝕來去除已暴露的氮化硅膜246。 關(guān)于用于刻蝕氮化硅膜246的氣體，使用與用于刻蝕硅襯底145的氣體 的六氟化碳(SF6)相同的氣體。因此，在示出了其中將氮化硅膜246形成為絕緣膜的半導(dǎo)體晶片206的等離子體切片處理狀態(tài)的圖21的示意性 示范圖中，當(dāng)通過使用SFs對在與劃分區(qū)R2相對應(yīng)的部分中硅襯底245 進(jìn)行刻蝕、從所形成的凹槽部分206c的底部部分暴露出氮化硅膜246 時，通過用正電荷對已暴露的氮化硅膜246進(jìn)行充電來彎曲入射離子的 軌跡，來執(zhí)行凹口形成，并且同時對已暴露的氮化硅膜246進(jìn)行刻蝕。 因此，通過用于凹口形成的各向異性刻蝕執(zhí)行等離子體切片工藝，可以 去除已暴露的氮化硅膜246 (凹口形成和絕緣體去除處理)。如上所述，為了通過凹口形成和已暴露的氮化硅膜246的去除在半 導(dǎo)體芯片240上同時執(zhí)行倒角部分240a的形成，優(yōu)選地，考慮用于形成 所需凹口所需的等離子體處理時間來確定氮化硅膜246的形成厚度。在圖20的流程圖中，在步驟S40至S42中執(zhí)行各向同性刻蝕，隨 后在步驟S43至S45中執(zhí)行掩模去除處理，通過在步驟S46至S49中的 指定程序完成等離子體切片處理，并且形成半導(dǎo)體芯片240。第三實施例接下來，參考在圖22中所示程序的流程圖以及在圖23A至圖23C、 圖24A至圖24C、圖25A和圖25B、以及圖26A和圖26B中所示的示意性 示范圖來描述根據(jù)本發(fā)明第三實施例的半導(dǎo)體芯片的制造方法。通過該 第三實施例的半導(dǎo)體芯片的制造方法，通過使用具有作為絕緣膜的絕緣 性質(zhì)的保護(hù)片來執(zhí)行凹口形成等，將所述絕緣膜放置在與第一和第二實 施例不同的劃分區(qū)R2中。以下只描述不同點。此外，可以通過在第一實 施例中使用的處理設(shè)備101來執(zhí)行第三實施例的半導(dǎo)體芯片的制造方 法。因此，不會提供對于等離子體處理設(shè)備101的結(jié)構(gòu)等的描述。如圖23A所示，在半導(dǎo)體晶片306的電路形成面306a上的每一個 器件形成區(qū)Rl中形成半導(dǎo)體器件344。半導(dǎo)體器件344包括諸如MOS結(jié) 構(gòu)晶體管之類的器件，所述M0S結(jié)構(gòu)晶體管由硅襯底45、在電路形成面 306a上直接形成的氧化硅335、以及在氧化硅335上形成的金屬膜構(gòu)成。 另外，半導(dǎo)體器件344還具有連接端子，用于將器件與外部電子設(shè)備電 連接。此外，半導(dǎo)體器件344的表面用表面保護(hù)膜346覆蓋。連接端子
343沒有用表面保護(hù)膜335覆蓋，而是暴露在外邊。此外，在與劃分區(qū) R2相對應(yīng)的部分中既沒有形成氧化硅335也沒有形成表面保護(hù)膜346。首先，如圖23B所示，將保護(hù)片粘附性地粘貼到半導(dǎo)體晶片306的 電路形成面306a上，用于保護(hù)所述表面。在該第三實施例中，使用具有 電絕緣性質(zhì)的絕緣保護(hù)片330作為這種保護(hù)片。此外，上述絕緣保護(hù)片 330用作放置在劃分區(qū)R2中的絕緣膜的一個示例。隨后，如圖23C所示，形成覆蓋半導(dǎo)體晶片306的掩模放置面306b 的抗蝕劑膜31，并且形成由掩模狹縫部分31b和抗蝕劑膜31a構(gòu)成的掩 模圖案，如圖24A所示使得暴露與劃分區(qū)R2相對應(yīng)的部分。通過使用等離子體處理設(shè)備101使配置有這樣形成的掩模的半導(dǎo)體 晶片306受到等離子體處理。具體地，在如圖22中所示的步驟S51至步 驟S55中執(zhí)行指定的程序，并且隨后，如圖24B所示，通過各向異性刻 蝕執(zhí)行等離子體切片工藝去除了與劃分區(qū)R2相對應(yīng)的部分(圖22的步 驟S56和S57的保護(hù)片暴露工藝)。結(jié)果，將半導(dǎo)體晶片306劃分為器件 形成區(qū)Rl的單片，使得形成半導(dǎo)體芯片340的單片。此外，如果如上所述去除與劃分區(qū)R2相對應(yīng)的部分，在劃分區(qū)R2 中暴露了絕緣保護(hù)片330的表面(即，暴露了絕緣保護(hù)膜)。當(dāng)如上所述 暴露絕緣保護(hù)片時，將暴露的絕緣保護(hù)片330用等離子體中的離子的正 電荷充電，彎曲了隨后入射離子的軌跡，并且在位于在半導(dǎo)體芯片340 的所示下部一側(cè)上的角落部分處形成凹口 342，即如圖24C所示形成倒 角部分340a。當(dāng)形成所需尺寸的倒角部分340a時(圖22的步驟S58和 S59的凹口形成處理)，結(jié)束了通過各向異性刻蝕進(jìn)行的等離子體切片工 藝。隨后，將刻蝕特性從各向異性刻蝕切換到各向同性刻蝕，并且執(zhí)行 各向同性刻蝕處理(圖22的步驟S60至S62)。通過執(zhí)行各向同性刻蝕 處理，在如圖25A所示的已分離半導(dǎo)體芯片340的掩模放置面306b —側(cè) 上的角落部分處形成倒角部分340b。隨后，如圖25B所示，執(zhí)行等離子體灰化(圖22的步驟S63至S65 的掩模去除處理)以去除抗蝕劑膜31a，并且通過執(zhí)行在步驟S66至S69 中指定的程序來完成通過等離子體切片實現(xiàn)的半導(dǎo)體芯片340的分離工
藝。另外，如圖26A和圖26B所示，將粘附帶37粘貼到半導(dǎo)體晶片306 的掩模放置面306b上，并且從電路形成面306a上剝離絕緣保護(hù)片330。 結(jié)果，制造了半導(dǎo)體芯片340，其中在電路形成面306a的角落部分處形 成倒角部分340a并且在掩模放置面306b的角落部分處形成倒角部分 340b。因為如上所述執(zhí)行凹口形成，可以制造半導(dǎo)體芯片，甚至當(dāng)使用絕 緣保護(hù)片330作為在劃分區(qū)R2中放置的絕緣膜時所述半導(dǎo)體芯片也可以 在所制造的半導(dǎo)體芯片340上形成倒角部分340a，并且改善了所述半導(dǎo) 體芯片的橫向破裂強(qiáng)度。此外，可以提供半導(dǎo)體芯片的制造方法，.所述制造方法可以消除通 過使用絕緣保護(hù)片330執(zhí)行等離子體刻蝕工藝以去除絕緣膜的需要，所 述絕緣保護(hù)片330可以自由地粘附性地作為絕緣膜粘貼到半導(dǎo)體晶片 306上、或者從半導(dǎo)體晶片306上剝離，并且提高了所述制造方法的效通過本發(fā)明的半導(dǎo)體芯片制造方法制造的半導(dǎo)體芯片可以通過在 與其中形成山脊線的部分相對應(yīng)的部分中形成彎曲的凸起表面部分，使 得去除了全部山脊線來改善橫向破裂強(qiáng)度。因此，對于使用半導(dǎo)體芯片 用于具有諸如個人證明卡片之類的內(nèi)置半導(dǎo)體芯片的IC卡片尤為有效。 以上是因為這種IC卡片具有以下特征他們通常便攜使用，并且通常包 含重要的信息分離側(cè)，并且可以通過使用改善了抗彎曲強(qiáng)度的本發(fā)明的 半導(dǎo)體芯片來改善可靠性。應(yīng)該注意的是，通過適當(dāng)?shù)亟雍仙鲜龈鞣N實施例的任意實施例，可 以產(chǎn)生由上述各種實施例所擁有的效果。盡管己經(jīng)參考附圖接合優(yōu)選實施例全面地描述了本發(fā)明，應(yīng)該注意 的是對于本領(lǐng)域普通技術(shù)人員，各種變化和修改是顯而易見的。應(yīng)該理 解的是，在不脫離所述權(quán)利要求范圍的情況下，這些變化和修改包括在 由所述權(quán)利要求所限定的本發(fā)明的范圍之內(nèi)。將包括說明書、附圖和權(quán)利要求的、2005年4月14日遞交的日本 專利申請No. 2005-117221的全部公開內(nèi)容合并在此作為參考。
權(quán)利要求
1.一種半導(dǎo)體芯片的制造方法，包括在具有第一表面和第二表面的半導(dǎo)體晶片的第二表面上執(zhí)行等離子體刻蝕，在所述第一表面上形成在通過劃分區(qū)限定的多個器件形成區(qū)中放置的半導(dǎo)體器件和在劃分區(qū)中放置的絕緣膜，以及在所述第二表面上放置了用于限定劃分區(qū)的掩模，所述第二表面與所述第一表面相對，從而去除了與劃分區(qū)相對應(yīng)的部分，并且將絕緣膜從刻蝕底部部分中暴露出來；通過在以由于等離子體中的離子導(dǎo)致的電荷對絕緣膜的已暴露表面充電的狀態(tài)下執(zhí)行等離子體刻蝕，去除器件形成區(qū)中與絕緣膜接觸的第一表面一側(cè)上的角落部分；以及隨后，去除已暴露的絕緣膜，使得將器件形成區(qū)分離為單獨的半導(dǎo)體芯片，從而制造了每一個均包括個體化半導(dǎo)體器件的半導(dǎo)體芯片，其中，從半導(dǎo)體晶片上的第二表面、或者具有從在暴露絕緣膜之前或之后的任意時間放置的掩模的單獨半導(dǎo)體芯片上另外執(zhí)行各向同性等離子體刻蝕，實現(xiàn)角落部分的去除或絕緣膜的去除。
2. 根據(jù)權(quán)利要求1所述的半導(dǎo)體芯片的制造方法，其中通過執(zhí)行 各向同性等離子體刻蝕，在半導(dǎo)體晶片的器件形成區(qū)或半導(dǎo)體芯片中去 除與在第二表面一側(cè)上放置的掩模相接觸的角落部分。
3. 根據(jù)權(quán)利要求l所述的半導(dǎo)體芯片的制造方法，其中通過在半導(dǎo)體晶片上執(zhí)行各向異性等離子體刻蝕來執(zhí)行絕緣膜的暴露；通過連續(xù)地執(zhí)行各向異性刻蝕去除角落部分；通過從各向異性刻蝕切換到各向同性刻蝕，通過執(zhí)行各向同性刻蝕 去除與掩模相接觸的角落部分；以及 然后去除絕緣體。
4. 根據(jù)權(quán)利要求3所述的半導(dǎo)體芯片的制造方法，其中 通過在用于各向異性刻蝕的等離子體條件和用于各向同性刻蝕的等離子體條件之間切換來執(zhí)行各向異性刻蝕和各向同性刻蝕間的切換， 通過將包括等離子體發(fā)生氣體的壓力、氣體成分、高頻輸出或放電頻率 在內(nèi)的一個參數(shù)或多個參數(shù)進(jìn)行組合來確定所述用于各向異性刻蝕的等 離子體條件和所述用于各向同性刻蝕的等離子體條件。
5. 根據(jù)權(quán)利要求1所述的半導(dǎo)體芯片的制造方法，其中，在從第 二表面進(jìn)行的等離子體刻蝕中，將在半導(dǎo)體晶片的第一表面上由氧化硅(Si02)構(gòu)成的絕緣膜從刻蝕底部部分中暴露出來。
6. 根據(jù)權(quán)利要求1所述的半導(dǎo)體芯片的制造方法，其中，在從第 二表面進(jìn)行的等離子體刻蝕中，將由聚酰亞胺(PI)構(gòu)成的表面保護(hù)膜 作為絕緣膜從刻蝕底部部分中暴露出來，所述表面保護(hù)膜用于保護(hù)在半 導(dǎo)體晶片的第一表面上形成的半導(dǎo)體器件的表面。
7. 根據(jù)權(quán)利要求1所述的半導(dǎo)體芯片的制造方法，其中，在去除 絕緣膜之后，通過在半導(dǎo)體晶片的第二表面上執(zhí)行灰化來去除所述掩模。
8. 根據(jù)權(quán)利要求1至7任一項所述的半導(dǎo)體芯片的制造方法，其 中，從其上放置了掩模的半導(dǎo)體晶片的第二表面執(zhí)行等離子體刻蝕，所 述掩模具有在與每一個器件形成區(qū)的角落部分相對應(yīng)的部分中形成的粗 略彎曲的凸起部分，每一個器件形成區(qū)具有粗略的矩形區(qū)域。
9. 一種半導(dǎo)體芯片的制造方法，包括在具有第一表面和第二表面的半導(dǎo)體晶片的第二表面上執(zhí)行等離 子體刻蝕，在所述第一表面上形成在通過劃分區(qū)限定的多個器件形成區(qū) 中放置的半導(dǎo)體器件和在劃分區(qū)中放置的絕緣膜，以及在所述第二表面 上放置了用于限定劃分區(qū)的掩模，所述第二表面與所述第一表面相對， 從而去除了與劃分區(qū)相對應(yīng)的部分，并且將絕緣膜從刻蝕底部部分中暴 露出來；通過在以由于等離子體中的離子導(dǎo)致的電荷對絕緣膜的已暴露表 面充電的狀態(tài)下執(zhí)行等離子體刻蝕，在去除器件形成區(qū)中與絕緣膜接觸 的第一表面一側(cè)上的角落部分的同時，去除已暴露的絕緣膜，從而將器 件形成區(qū)分離為單獨的半導(dǎo)體芯片，并且因此制造了每一個均包括個體 化半導(dǎo)體器件的半導(dǎo)體芯片，其中，從半導(dǎo)體晶片上的第二表面、或者具有從在暴露絕緣膜之前或之后的任意時間放置的掩模的單獨半導(dǎo)體芯片上另外執(zhí)行各向同性等 離子體刻蝕，實現(xiàn)角落部分的去除或絕緣膜的去除。
10. 根據(jù)權(quán)利要求9所述的半導(dǎo)體芯片的制造方法，其中通過執(zhí)行各向同性等離子體刻蝕，在半導(dǎo)體晶片的器件形成區(qū)或半導(dǎo)體芯片中去 除與在第二表面一側(cè)上放置的掩模相接觸的角落部分。
11. 根據(jù)權(quán)利要求9所述的半導(dǎo)體芯片的制造方法，其中 通過在半導(dǎo)體晶片上執(zhí)行各向異性等離子體刻蝕來執(zhí)行絕緣膜的暴露；通過連續(xù)地執(zhí)行各向異性刻蝕去除角落部分；以及 然后通過從各向異性刻蝕切換到各向同性刻蝕，通過執(zhí)行各向同性 刻蝕去除與掩模相接觸的角落部分。
12. 根據(jù)權(quán)利要求ll所述的半導(dǎo)體芯片的制造方法，其中 通過在用于各向異性刻蝕的等離子體條件和用于各向同性刻蝕的等離子體條件之間切換來執(zhí)行各向異性刻蝕和各向同性刻蝕間的切換， 通過將包括等離子體發(fā)生氣體的壓力、氣體成分、高頻輸出或放電頻率 在內(nèi)的一個參數(shù)或多個參數(shù)進(jìn)行組合來確定所述用于各向異性刻蝕的等 離子體條件和所述用于各向同性刻蝕的等離子體條件。
13. 根據(jù)權(quán)利要求9所述的半導(dǎo)體芯片的制造方法，其中，在從第二表面進(jìn)行的的等離子體刻蝕中，將在半導(dǎo)體晶片的第一表面上由氮化 硅(Si3N4)構(gòu)成的表面保護(hù)膜作為絕緣膜從刻蝕底部部分中暴露出來， 所述表面保護(hù)膜用于保護(hù)在半導(dǎo)體晶片的第一表面上形成的半導(dǎo)體器件 的表面。
14. 根據(jù)權(quán)利要求9所述的半導(dǎo)體芯片的制造方法，其中，在通過 執(zhí)行各向同性刻蝕去除與掩模相接觸的角落部分之后，通過在半導(dǎo)體晶 片的第二表面上執(zhí)行灰化來去除所述掩模。
15. 根據(jù)權(quán)利要求9至14任一項所述的半導(dǎo)體芯片的制造方法， 其中，從其上放置了掩模的半導(dǎo)體晶片的第二表面執(zhí)行等離子體刻蝕， 所述掩模具有在與每一個器件形成區(qū)的角落部分相對應(yīng)的部分中形成的 粗略彎曲的凸起部分，每一個器件形成區(qū)具有粗略的矩形區(qū)域。
16. —種半導(dǎo)體芯片的制造方法，包括 在具有第一表面和第二表面的半導(dǎo)體晶片的第二表面上執(zhí)行等離 子體刻蝕，在所述第一表面上形成在通過劃分區(qū)限定的多個器件形成區(qū) 中放置的半導(dǎo)體器件，并且將具有絕緣性質(zhì)的保護(hù)片粘貼到所述第一表 面上，以及在所述第二表面上放置了用于限定劃分區(qū)的掩模，所述第二 表面與所述第一表面相對，從而去除了與劃分區(qū)相對應(yīng)的部分，并且將 絕緣保護(hù)片從刻蝕底部部分中暴露出來，然后將器件形成區(qū)分離為單獨的半導(dǎo)體芯片；通過在以由于等離子體中的離子導(dǎo)致的電荷對絕緣膜的已暴露表 面充電的狀態(tài)下執(zhí)行等離子體刻蝕，去除與在每一個半導(dǎo)體芯片處的絕 緣保護(hù)片接觸的角落部分，從而因此制造了包括個體化半導(dǎo)體器件的半導(dǎo)體芯片；其中，從半導(dǎo)體晶片上的第二表面、或者具有從在暴露保護(hù)片之前 或之后的任意時間放置的掩模的單獨半導(dǎo)體芯片上另外執(zhí)行各向同性等 離子體刻蝕，實現(xiàn)角落部分的去除。
17. 根據(jù)權(quán)利要求16所述的半導(dǎo)體芯片的制造方法，其中通過執(zhí) 行各向同性等離子體刻蝕，在半導(dǎo)體晶片的器件形成區(qū)或半導(dǎo)體芯片中 去除與在第二表面一側(cè)上放置的掩模相接觸的角落部分。
18. 根據(jù)權(quán)利要求16所述的半導(dǎo)體芯片的制造方法，其中 通過在半導(dǎo)體晶片上執(zhí)行各向異性等離子體刻蝕來執(zhí)行保護(hù)片的暴露；通過連續(xù)地執(zhí)行各向異性刻蝕來實現(xiàn)角落部分去除處理； 然后通過從各向異性刻蝕切換到各向同性刻蝕，通過執(zhí)行各向同性 刻蝕去除與掩模相接觸的角落部分。
19. 根據(jù)權(quán)利要求18所述的半導(dǎo)體芯片的制造方法，其中 通過在用于各向異性刻蝕的等離子體條件和用于各向同性刻蝕的等離子體條件之間切換來執(zhí)行各向異性刻蝕和各向同性刻蝕間的切換， 通過將包括等離子體發(fā)生氣體的壓力、氣體成分、高頻輸出或放電頻率 在內(nèi)的一個參數(shù)或多個參數(shù)進(jìn)行組合來確定所述用于各向異性刻蝕的等 離子體條件和所述用于各向同性刻蝕的等離子體條件。
20. 根據(jù)權(quán)利要求16所述的半導(dǎo)體芯片的制造方法，其中，在通過執(zhí)行各向同性刻蝕來去除與掩模接觸的角落部分之后，通過從半導(dǎo)體 晶片的第一表面剝離來去除絕緣保護(hù)片。
21. 根據(jù)權(quán)利要求16至20任一項所述的半導(dǎo)體芯片的制造方法，其中，從其上放置了掩模的半導(dǎo)體晶片的第二表面執(zhí)行等離子體刻蝕， 所述掩模具有在與每一個器件形成區(qū)的角落部分相對應(yīng)的部分中形成的 粗略彎曲的凸起部分，每一個器件形成區(qū)具有粗略的矩形區(qū)域。
22. —種具有粗略矩形形狀的半導(dǎo)體芯片，通過劃分半導(dǎo)體晶片獲 得所述半導(dǎo)體芯片，其中將多個半導(dǎo)體器件形成為半導(dǎo)體器件的單片，其中通過倒角山脊線來限定芯片的矩形形狀。
23. 根據(jù)權(quán)利要求22所述的半導(dǎo)體芯片，其中在與矩形形狀的倒 角山脊線相對應(yīng)的部分中形成彎曲的凸起表面部分。
24. —種半導(dǎo)體芯片，包括 第一表面，其上形成了半導(dǎo)體器件；第二表面，與第一表面平行并且位于與第一表面相對的一側(cè)上；以及連接表面，位于第一表面和第二表面的外圍，并且將第一表面的外部末端部分與第二表面的外部末端部分相連，其中所述連接表面具有彎曲的凸起表面部分，使得在第一和第二表面的 外部末端部分處不形成山脊線。
25. 根據(jù)權(quán)利要求24所述的半導(dǎo)體芯片，其中，所述連接表面包 括彎曲的凸起表面部分。
全文摘要
用于在具有第一表面和第二表面的半導(dǎo)體晶片的第二表面上執(zhí)行等離子體刻蝕的制造方法中，在任意時間在半導(dǎo)體晶片上執(zhí)行各向同性刻蝕。在所述第一表面中，將絕緣膜放置在劃分區(qū)中。第二表面與第一表面相對，并且在所述第二表面上放置了用于限定劃分區(qū)的掩模，從而通過去除與劃分區(qū)相對應(yīng)的部分、并且隨后繼續(xù)在以由于等離子體中的離子導(dǎo)致的電荷對絕緣膜的已暴露表面進(jìn)行充電的狀態(tài)下執(zhí)行等離子體刻蝕來從刻蝕底部部分上暴露出絕緣膜，從而去除了器件形成區(qū)中與絕緣膜接觸的角落部分。
文檔編號H01L21/78GK101160652SQ20068001243
公開日2008年4月9日 申請日期2006年4月11日 優(yōu)先權(quán)日2005年4月14日
發(fā)明者中川顯, 有田潔 申請人:松下電器產(chǎn)業(yè)株式會社