專利名稱：自對準的sti sonos的制作方法
技術領域：
本發(fā)明大致關于半導體裝置處理，且尤關于一種在半導體裝置中 用于制造閃存單元(flash memory cdl)的方法與系統(tǒng)。
背景技術：
快閃與其它類型的電子存儲裝置是由能夠個別地運行儲存與提供 二進制信息或數(shù)據(jù)訪問的存儲器存儲單元所構成的。存儲器存儲單元 通常會組織成多存儲單元單元，像是具有八個存儲單元的字節(jié)(byte)以 及可包括十六個或更多(通常是八的倍數(shù))這樣存儲單元的字(word)。藉 由寫入特定組的存儲器存儲單元而在這樣的存儲裝置結構中執(zhí)行數(shù)據(jù) 儲存，有時稱之為編程(programming)存儲單元。以讀取操作實現(xiàn)從存 儲單元取回數(shù)據(jù)。除了編程與讀取的操作，在存儲裝置的存儲單元群 組可被擦除，其中在群組中的每一個存儲單元會被編程至已知的狀態(tài)。
個別的存儲單元組織成個別地可尋址的單元或群組，像是可使用 字線與位線經(jīng)由地址譯碼電路而訪問之字節(jié)或字，以用于讀取、編程 或擦除操作。傳統(tǒng)的閃存是建構于一種存儲單元的結構，其中， 一個 或是更多的信息或數(shù)據(jù)位儲存在每個閃存單元內(nèi)。在典型的單一位存 儲器結構中，每一個存儲單元典型上包含具有源極、漏極、在襯底或 是P井(P-wdl)上的溝道、以及在溝道上的堆棧柵極結構之金屬氧化物 半導體(MOS)晶體管結構。堆棧柵極可進一步包含形成在P井表面上 的薄柵極電介質(zhì)層(thin gate dielectric layer)(有時稱之為隧道氧化物 (tunnel oxide》。
堆棧柵極也包含在隧道氧化物上的多晶硅浮柵極(polysilicon floating gate)以及在浮柵極上的多晶硅間電介質(zhì)層(interpoly dielectric layer)。多晶硅間電介質(zhì)層通常是多層的絕緣體，像是具有兩個氧化物 層中間夾著氮化物層的氧化物-氮化物-氧化物(ONO)層。最后，多晶硅
控制柵極置于多晶硅間電介質(zhì)層上。
其它類型的存儲裝置包含一種在ONO層之上與之下具有硅或多 晶硅的存儲裝置，這些硅-氧化物-氮化物-氧化物-硅裝置有時稱之為
SONOS存儲裝置。這樣的裝置可包括物理的(physical)雙位存儲器存儲
單元，個別地藉由局部化電荷捕捉(localized charge trapping)而適合儲存
兩個二進制位的數(shù)據(jù)。SONOS存儲裝置以薄底部氧化物、低電壓操作、
以及快速編程速度提供數(shù)據(jù)保持。
一般來說，雙位存儲器存儲單元是對稱的，包含兩個完全相似且
可交換的源極/漏極區(qū)。施加適當電壓至柵極、漏極、源極端允許訪問
這兩個位的其中一個(像讀取、編程、擦除、驗證或其它操作)。在閃存
裝置的核心存儲單元(無論是單一位或多位)可在各種不同的結構中互
連。例如，存儲單元可組構成虛擬接地類型的結構，而在每行之存儲
單元之控制柵極個別地連接至字線。另外，在特定列之存儲器存儲單
元的源極/漏極區(qū)是藉由有導電的位線連結在一起。在操作時，個別的
閃存單元與其個別的數(shù)據(jù)位系使用外圍的譯碼與控制電路經(jīng)由連接至 其第一與第二源極/漏極區(qū)的個別位線以及連結至柵極的字線而尋址以
供編程、讀取、擦除與其它功能。
在大部分這樣的陣列結構中，個別的閃存單元作用區(qū)是藉由包括 絕緣材料的隔離結構而彼此電性隔離。在ONO層與多晶硅柵極層形成 前，該隔離結構可能會相似于傳統(tǒng)淺溝渠隔離(shallow trench isolation, 簡稱STI)制造方法的結構。
當裝置密度增加以及產(chǎn)品尺寸減少時，希望能夠減少與個別的存 儲器存儲單元有關聯(lián)的各種結構與特征的大小，有時稱之為縮放 (scaling)。然而，用以產(chǎn)生傳統(tǒng)的雙位SONOS閃存單元之制造技術會 限制或約束設計者減少存儲單元尺寸的能力。在傳統(tǒng)的制造程序中， 其中STI隔離結構可形成在SONOS閃存裝置內(nèi)，該STI系一開始就形 成并填滿，且在STI與襯底上形成ONO層。接著，使用各向異性的 (anisotropic)蝕刻以去除在外圍區(qū)的ONO，而在裝置的核心區(qū)留下 ONO。之后，在晶片上選擇性地形成多晶硅柵極層，而其它典型的微 影(lithographic)工藝如往常般持續(xù)進行。
然而，因為各向異性蝕亥!j(anisotropic etch)是選擇在水平的表面，
所以ONO殘留的縱梁(stringer)可能會不利的余留在晶粒外圍區(qū)中STI 區(qū)的側邊。為了縮放(scale)存儲器存儲單元裝置以促進增加的裝置密 度，希望能夠在STI隔離結構間提供盡可能寬的作用區(qū)，同時在其間 維持最小的隔離摻雜物擴散。然而，在用以形成此隔離結構之氧化、 熱與清洗工藝的數(shù)量之限制典型地產(chǎn)生有效地限制縮放裝置在所希望 的性能規(guī)格內(nèi)的能力之過度的氧化作用、摻雜物擴散、以及STI氧化 物薄化區(qū)。因此，需要一種改良的制造技術，而藉由改良的制造技術， 在不需要犧牲裝置的性能之情況下可縮放多位SONOS閃存裝置。

發(fā)明內(nèi)容
本發(fā)明簡化的概要將呈現(xiàn)于下列的說明，以提供對于本發(fā)明一些 態(tài)樣的基本了解。此概要不是本發(fā)明廣泛的綜述。既不打算要辨別本 發(fā)明的關鍵與重要組件，也不是要描述本發(fā)明的范圍。更確切的說， 此概要的主要目的是要以簡化的形式呈現(xiàn)本發(fā)明的一些概念，作為呈 現(xiàn)在后面之更詳細描述的前奏。
本發(fā)明提供用來制造多位SONOS以及其它閃存單元的方法，包括 形成改良的自對準STI結構(SASTI)，其用以隔離存儲器陣列的作用核 心區(qū)及外圍區(qū)。本發(fā)明之方法用于在存儲裝置的核心區(qū)與外圍區(qū)中同 時制造SASTI結構，例如可能在NAND型存儲器架構中是有用的。
一種方法用于制造形成在晶片的襯底上的多層電介質(zhì)-電荷捕捉-電介質(zhì)堆棧(multi-layer dielectric-charge trapping-dielectric stack)(例如 ONO堆棧)。然后在晶片的外圍區(qū)去除該堆棧以定義在晶片的核心區(qū)的 堆棧。然后在襯底的外圍區(qū)上形成(如經(jīng)由熱氧化作用而成長)柵極電介 質(zhì)層(例如Si02)。然后形成第一多晶硅層(Poly l)以用來當作在核心區(qū) 的多層電介質(zhì)-電荷捕捉-電介質(zhì)堆棧(例如ONO)上與在外圍區(qū)的柵極 電介質(zhì)層上的多晶硅柵極結構。在襯底中同時地形成開口或STI隔離 溝渠穿過在核心區(qū)的Poly 1層與堆棧與穿過在外圍區(qū)的Poly 1層與柵 極電介質(zhì)層，因而在晶片的兩個區(qū)定義了隔離溝渠。
在形成SASTI溝渠之后與溝渠被填滿之前，可透過溝渠開口注入 慘雜物離子種類(例如硼(B)、氟化硼(BF》或P型摻雜物)至襯底中，以 改良或在其它方面修改Vt與其它此種裝置特性。之后，以電介質(zhì)(例如Si02)材料填滿溝渠(如經(jīng)由氧化作用或沉淀工藝)。在以電介質(zhì)材料填
滿溝渠之后，可平坦化晶片(例如使用CMP工藝)以分隔各自的隔離結 構。接著例如將后續(xù)的第二多晶硅層(Poly 2)或另一此種導電材料層形 成在Polyl層與填滿的溝渠上，以定義導電字線結構、或以互連多晶 硅柵極至對應的字線。
在本發(fā)明的一個態(tài)樣中，在襯底上的多層電介質(zhì)-電荷捕捉-電介質(zhì) 堆棧包含置于晶片襯底上的第一氧化物層、置于第一氧化物層上的氮 化物層、置于氮化物層上的第二氧化物層、或另一此種多層ONO型堆 棧。
在本發(fā)明的另一個態(tài)樣中，SASTI溝渠只需要形成在存儲裝置的 外圍區(qū)，例如可能在不需要使用在核心區(qū)的SASTI或STI結構之多位 型存儲器架構中是有用的。
在本發(fā)明的又另一個態(tài)樣中，SASTI溝渠只需要形成在存儲裝置 的核心區(qū)，例如，以用于不需要使用在外圍區(qū)的隔離結構之另一種類 型裝置架構，或以用于其它未來的制造目的。
本發(fā)明因此促進了需要比傳統(tǒng)方法之步驟少的現(xiàn)行處理步驟之縮 放的(scaled)存儲裝置的制造。有利地，本發(fā)明的制造方法因為工藝步 驟的順序而避免了 ONO殘留縱梁當ONO包含氧化鋁(alumina)時，傳 統(tǒng)上這些縱梁是特別難去除，且該方法因為避免了不利的清洗工藝而 避免在STI之邊緣處氧化物薄化。此外，本發(fā)明的制造方法因為需要 較少的氧化與熱工藝而緩和用于位線與其它此種結構之作用區(qū)的損 失。此外，本發(fā)明的制造方法因為SASTI隔離注入物較少擴散且較容 易控制而提供了較好的STI隔離。
在上述與相關最后部分的完成后，下列的描述與附加的圖式提出 一些說明態(tài)樣與本發(fā)明實施例的細節(jié)。這些是指示性的幾個不同的方 式，其中這些方式利用本發(fā)明的原理。從本發(fā)明下列詳細的描述與結 合圖式一起考慮時，本發(fā)明的其它目的、優(yōu)點與新的特征將會變得明 顯。


圖1A顯示可依照本發(fā)明的一個或多個態(tài)樣所制造的示范的雙位 閃存單元的局部側視剖面圖IB顯示包括組織在虛擬接地架構內(nèi)的多個雙位閃存單元的示 范閃存陣列之部分的示意圖，其使用字線與位線來訪問；
圖2A至2F顯示半導體晶片的傳統(tǒng)淺溝渠隔離處理的局部側視剖 面圖，以在襯底中形成STI結構；
圖3A至3C顯示半導體晶片的傳統(tǒng)淺溝渠隔離處理的進一步細節(jié) 的局部側視剖面圖，用于在襯底的核心區(qū)與外圍區(qū)形成STI結構，包 含可能在其中產(chǎn)生之殘留的ONO縱梁；
圖4顯示根據(jù)傳統(tǒng)的STI制造方法，當STI溝渠形成在襯底中時， 可能發(fā)生在STI溝渠間的作用損失效應(activelosseffect)的局部側視剖 面圖5顯示根據(jù)傳統(tǒng)的STI制造方法，由于執(zhí)行清洗工藝，可能發(fā) 生在STI結構之邊緣的氧化物薄化的局部側視剖面圖6顯示根據(jù)傳統(tǒng)的STI制造方法，在執(zhí)行注入(implantation)與數(shù) 個額外的熱處理(thermalprocessing)步驟之后，可能發(fā)生在襯底內(nèi)STI 溝渠下的過度的摻雜物擴散效應的局部側視剖面圖7A與圖7B顯示依照本發(fā)明之制造具有隔離結構的多位SONOS 型閃存裝置之示范方法的流程圖8顯示依照圖7A與圖7B的方法，在晶片之核心區(qū)之襯底上形 成ONO多層堆棧以及在晶片之外圍區(qū)之襯底上形成柵極氧化物的示 范方法的局部側視剖面圖9顯示在圖8的晶片中在核心區(qū)的ONO堆棧與在外圍區(qū)的柵極
電介質(zhì)上形成第一多晶硅層的局部側視剖面圖IO顯示在襯底中同時形成隔離溝渠穿過在圖9之晶片之核心區(qū)
的第一多晶硅層與ONO堆棧與穿過在該晶片之外圍區(qū)的第一多晶硅
層與柵極電介質(zhì)層的局部側視剖面圖11顯示隔離注入摻雜物離子種類至與圖IO之晶片中的隔離溝 渠相關聯(lián)的襯底的局部側視剖面圖12顯示利用電介質(zhì)材料填滿圖11之晶片中的隔離溝渠以及后
續(xù)視需要平坦化與研磨晶片的局部側視剖面圖13顯示第二多晶硅層形成于第一多晶硅層上與圖12之晶片中
填滿的溝渠上的局部側視剖面圖14包含單一或多位NAND陣列的SONOS閃存裝置之核心區(qū)的 俯視圖，例如可依照本發(fā)明的圖7A、 7B及8至13中方法的一個態(tài)樣 制造；
圖15是圖14的閃存裝置的數(shù)個晶體管的示意圖，這些晶體管沿 著位線串聯(lián)至公用源極連接；
圖16顯示依據(jù)圖7A與7B的方法，在核心區(qū)不需要STI時，形 成ONO多層堆棧在晶片之核心區(qū)的襯底上以及形成柵極氧化物在晶 片之外圍區(qū)的襯底上之另一示范方法的局部側視剖面圖17顯示在圖16的晶片中在核心區(qū)的ONO堆棧上與在外圍區(qū)的 柵極電介質(zhì)上形成第一多晶硅層的局部側視剖面圖18顯示在襯底中形成隔離溝渠穿過圖17的晶片中在外圍區(qū)的 第一多晶硅層與柵極電介質(zhì)層的局部側視剖面圖19顯示隔離注入摻雜物離子種類至與圖18的晶片中的隔離溝 渠相關聯(lián)的襯底的局部側視剖面圖20顯示利用電介質(zhì)材料填滿圖19的晶片中的隔離溝渠以及后 續(xù)視需要平坦化與研磨晶片的局部側視剖面圖21顯示第二多晶硅層形成于第一多晶硅層與圖20之晶片中填 滿的溝渠上的局部側視剖面圖22包含單一或多位虛擬接地陣列的SONOS閃存裝置之核心區(qū) 的俯視圖，例如可依照本發(fā)明的圖7A、 7B及16至21中方法的一個 態(tài)樣制造；
圖23是圖22的閃存裝置的數(shù)個晶體管的示意圖，這些晶體管沿 著字線串聯(lián)；以及
圖24是顯示依照圖7A、 7B及8至23的制造方法，在執(zhí)行注入 之后，可能發(fā)生在襯底內(nèi)STI溝渠下之改良的受控制的摻雜物擴散效 應的局部側視剖面圖； 主要組件符號說明 100 虛擬接地存儲器陣列
102 雙位存儲器存儲單元
103 氮化硅層 104 襯底
105源極、結106漏極、結
107上二氧化硅層、上氧化物層
108下二氧化硅層109多晶硅柵極
202日日斤204隔離區(qū)
206作用區(qū)208襯底
210氮化物層212掩膜
214蝕刻工藝216隔離溝渠
218電介質(zhì)材料220沉積工藝
222平坦化工藝224STI結構
226核心區(qū)227外圍區(qū)
230ONO層234蝕刻
238縱梁240氧化物層、氧化層
240a厚度242作用區(qū)
244原始硅材料
250柵極氧化物或第一氧化物
254下降或凹陷256氧化物薄化區(qū)
260所注入的摻雜物262隔離注入?yún)^(qū)
262a擴大300方法
304、310、 312、 314、 316、318、 326、 332、340步驟
350方法
354、360、 362、 364、 366、368、 370、 376、378、
382、3卯步驟
402曰ti*404核心區(qū)
楊外圍區(qū)408襯底
420ONO堆棧422沉積與/或氧化步驟
424沉積或氧化工藝
426柵極電介質(zhì)層或柵極氧化物層
428第一多晶硅層430沉積
434蝕刻工藝438隔離溝渠
440注入工藝442SASTI隔離區(qū)
444沉積工藝446STI結構450作用區(qū)452第二多晶硅層
454沉積工藝458晶體管
460位線470字線
474公用源極楊接點
478示范列502曰h!r 日日斤
504核心區(qū)506外圍區(qū)
508襯底510位線
515溝道區(qū)520ONO堆棧
522沉積與/或氧化步驟524沉積或氧化工藝
526柵極電介質(zhì)層或柵極氧化物層
528第一多晶硅層530沉積
534蝕刻工藝538隔離溝渠
540注入工藝542SASTI隔離區(qū)
544沉積工藝546SASTI隔離結構
549作用區(qū)552第二多晶硅層
554沉積工藝558晶體管
570字線576接點
578示范行602日曰斤
608襯底638溝渠
640隔離注入物642隔離區(qū)
A圓圈、左位B圓圈、右位
Vt臨限電壓
具體實施例方式
本發(fā)明一個或更多的實施例將在這里藉由圖式來描述，其中全文 中使用相似的組件符號代表相似組件，以及在其中許多結構并沒有需
要按照比例畫出。本發(fā)明系有關于用來制造與雙位或其它多位SONOS 類型閃存單元相關聯(lián)的閃存結構與裝置的系統(tǒng)與方法，相關細節(jié)將會 在后文描述與敘述。然而，必須了解到也可以利用本發(fā)明制造其它類 型的閃存裝置，像是單一與多位存儲單元、或是其它類型，而且本發(fā) 明不限制于在本文中具體描述與敘述的實施例。
首先參考圖1A、 1B，這些圖分別描述示范的雙位存儲器存儲單元 102與部分的虛擬接地存儲器陣列100，包含以一種示范簡化形式表示 之一個或更多的互連存儲單元102，該存儲單元可依照本發(fā)明的各種方 法制造。圖1A的存儲器存儲單元102包括具有n+源極105與n+漏極 106的P型(P-type)襯底104。存儲單元102更包括電荷捕捉層(像是具 有分別位在上二氧化硅(Si02)層107與下二氧化硅層108間之氮化硅層 103的ONO層。多晶硅柵極109位在上氧化物層107之上，且該多晶 硅柵極系以n型雜質(zhì)(n-type impurity)(像是磷)摻雜。存儲器存儲單元 102可操作以儲存與提供訪問兩個數(shù)據(jù)位(即由畫虛線的圓圈A所表示 之左位與由畫虛線的圓圈B所表示之右位。 一般來說，雙位存儲器存 儲單元102是對稱的，其中漏極106與源極105是可交換的。例如， 左邊的結(junction)105可當作源極端而有關右位B的右結106可當作漏 極端。同樣地，右邊的結106可當作源極端而有關左位A的左結105 可當作漏極端。
圖1B說明示范的存儲單元102的陣列100，包括具有耦接至相關 聯(lián)的字線(像是WU到WU)之柵極端之閃存單元102的行以及具有耦 接至相關聯(lián)的位線(像是BL。到BLJ與鄰近存儲單元的源極之一個存 儲單元102之漏極的列存儲單元102。必須注意的是，圖1B中與字線 相關聯(lián)的每行閃存單元102是用串聯(lián)的方式連接，而一個存儲單元的 102源極是耦接至鄰近存儲單元102的漏極，其中在同一列的每個存儲 單元102的漏極端是連接至相同的位線，有時稱之為虛擬接地存儲器 架構。因此可透過施加適當?shù)碾妷褐料嚓P聯(lián)的字線以及將有興趣的存 儲單元102劃界的一對位線而選擇個別的閃存單元102。雖然這個例子 利用圖1B的示范陣列100描述，但必須了解到本發(fā)明一個或更多的態(tài) 樣也可以應用到其它陣列的結構。
圖2A至2F描述對于STI結構使用傳統(tǒng)的處理方法之在半導體晶 片202中雙存儲單元SONOS型存儲器存儲單元之制造的傳統(tǒng)淺溝渠隔 離(STI)處理。在圖2A至2F之傳統(tǒng)的方法開始于形成在襯底208的作 用區(qū)206間之隔離區(qū)204中的STI溝渠開口與STI結構。
舉例來說，圖2A描述形成在半導體晶片202內(nèi)襯底208上的氮化 物層210。在圖2B中可形成圖案化的(pattemed)抗蝕掩膜212，覆蓋在
作用區(qū)206部分的氮化物層210并使在隔離區(qū)204部分的氮化物層210 暴露出來。
圖2C中，利用蝕刻工藝214以形成穿過氮化物層210而進入襯底 208的隔離溝渠或開口 216。然后去除抗蝕掩膜212并清洗晶片。圖2D 中，在氮化物層210上形成電介質(zhì)材料層218并藉由例如沉積工藝220 而填滿隔離溝渠216。在圖2E，利用平坦化工藝222(像是化學機械工 藝(Chemical Mechanical process,簡稱CMP))可以使晶片平坦化，該平 坦化工藝在氮化物層210上停止以從周圍的區(qū)域隔離電介質(zhì)材料218 并定義STI結構224以用于作用區(qū)206的電性隔離。最后，從襯底208 去除氮化物材料層210， STI結構224就會如圖2F所示。須注意的是， 所產(chǎn)生的結構224具有梯級高度(step height),該高度從襯底208向上 延伸的范圍與氮化物層210的高度一致。
圖3A至3C描述更進一步的細節(jié)與根據(jù)圖2A至2F之傳統(tǒng)方法中 用來形成多STI結構的傳統(tǒng)淺溝渠隔離處理的問題。
舉例來說，圖3A描述了幾個完成的STI結構224,傳統(tǒng)上形成在 襯底208上的核心區(qū)226與外圍區(qū)227，相似于圖2A至2F。圖3B中， 形成ONO層230在晶片202之核心區(qū)226與外圍區(qū)227的襯底208與 STI結構224上。然后，利用各向異性(anisotropic)蝕刻234，如圖3C 所描述，以去除在外圍區(qū)227的ONO層230，而核心區(qū)226的ONO 層藉由例如掩膜層(未圖標)所保護。之后，可對晶片202繼續(xù)額外的傳 統(tǒng)處理。
然而，如亦描述于圖3C的傳統(tǒng)方法，因為各向異性蝕刻234只選 擇了在ONO層的水平表面，殘留的ONO縱梁(stringer)238會不利地產(chǎn) 生在外圍區(qū)227中傳統(tǒng)的STI結構224的側邊表面(邊緣)。
圖4至6描述了與在圖2A至2F與圖3A至3C中在晶片202中之 形成STI隔離結構的一個或更多傳統(tǒng)方法相關聯(lián)的其它問題。
舉例來說，圖4描述在傳統(tǒng)STI制造方法中作用區(qū)的損失。當隔 離溝渠216形成在襯底208的隔離區(qū)204，后來額外的氧化作用與熱處 理步驟會藉由消耗暴露在溝渠216的硅而造成氧化層240之厚度240a 的增加。因為這個氧化物層240的厚度增加，余留在隔離溝渠216間 的作用區(qū)242變的較少于原始硅材料244的作用區(qū)。因此，對于閃存
裝置在一個或更多的傳統(tǒng)STI制造方法的目的，較少的作用區(qū)242依 然有用。
圖5描述因為在晶片上202執(zhí)行傳統(tǒng)STI制造方法的清洗工藝， 氧化物薄化的問題可能會發(fā)生在STI結構邊緣。傳統(tǒng)上，在利用電介 質(zhì)材料218填滿隔離溝渠216之后與形成ONO層的柵極氧化物或第一 氧化物250之前，需要一個濕式清洗工藝(wet cleaning process)。清洗 工藝通常需要藉由使用稀氫氟酸(diluted hydrofluoric acid，簡稱DHF) 的濕式氧化物蝕刻。此濕式氧化物蝕刻可能會形成下降(dip)或凹陷 (pit)254與隨后發(fā)生在STI結構224邊緣的氧化物薄化區(qū)256。在STI 邊緣的氧化物厚度傾向于比平坦區(qū)的氧化物厚度薄，這可能是由于機 械應力所導致的。
圖6描述在傳統(tǒng)的STI制造方法中過度的摻雜物擴散之有害的影 響。在傳統(tǒng)的STI制造方法中，在幾個額外的熱處理步驟之后，在襯 底STI內(nèi)溝渠216下所注入的摻雜物260會變得過度的擴散。此熱處 理步驟可包括氧化作用處理或加熱退火操作(thermal annealing operation)。隨著持續(xù)這些熱處理，在溝渠216下的隔離注入?yún)^(qū)262會 隨著摻雜物擴散而有效率地擴大262a。因此，減少在兩個裝置間的電 性隔離并改變晶體管的裝置特性，例如晶體管的臨限電壓Vt。此外， 希望隔離注入的摻雜物余留在STI之下，然而，隨著傳統(tǒng)流程(flow)之 增加的熱處理步驟，摻雜物擴散且一些摻雜物來到硅表面，故不利地 改變裝置的特性。
在圖7A、 7B中，依照本發(fā)明的一個或更多的態(tài)樣，描述用于制 造在晶片的閃存單元的示范方法300與350。雖然描述與敘述在下面的 方法300與350是一連串的行動或事件，應了解到本發(fā)明不只限制于 此行動或事件所描述的順序。例如， 一些行動可能發(fā)生在不同的順序 以及/或與除了依照本發(fā)明在本文中所描述與/或敘述之外的其它活動 與事件同時發(fā)生。此外，并不是需要所有描述的步驟才能實現(xiàn)依照本 發(fā)明的方法論。而且，根據(jù)本發(fā)明的方法也可以聯(lián)合敘述與描述于本 文之結構的形成與/或處理而實現(xiàn)，也可以聯(lián)合在本文中沒有描述的其 它結構。在一個例子中，方法300與350或其變化形，可使用在制造 雙位存儲裝置以及其相關聯(lián)的結構，如描述與敘述于后續(xù)的圖8至24。因此，方法300與350可實施于核心區(qū)、外圍區(qū)、或同時發(fā)生在晶片 的兩個區(qū)。
舉例來說，圖7A的方法300開始于步驟304，接著在步驟310， 將如多層ONO堆棧的多層電介質(zhì)-電荷捕捉-電介質(zhì)堆棧(multi-layer dielectric-charge trapping- dielectric stack)4吏用豐示準白勺工藝形成在豐寸底之 上。在步驟310，可以利用任何適當?shù)墓に嚥襟E以及材料形成ONO層， 包括已知的氧化作用與/或沉積技術。在步驟310形成的層可以是任何 其它電介質(zhì)電荷-捕捉電介質(zhì)-多層堆棧，包括(但不限于)ONO堆棧。至 于氧化物電介質(zhì)，任何氧化物層可以包含氮化物或其它摻雜物以用于 最理想的裝置與可靠性性能。此外，氮化物層能富含硅、氮與/或慘雜 物(像是氧)以促進增進的裝置性能與可靠性性能。在襯底上的多層 ONO堆?？砂?，例如，置于晶片之襯底上的第一氧化物層、置于第 一氧化物層上的氮化物層、以及置于氮化物層上第二氧化物層，或另 一個此種多層ONO型堆棧。
在步驟312，從晶片的外圍區(qū)去除ONO堆棧直到襯底，以定義在 晶片之核心區(qū)的ONO堆棧。例如使用蝕刻工藝以去除在外圍區(qū)的ONO 堆棧。在步驟314，例如使用沉淀或氧化工藝，在外圍區(qū)的襯底上形成 (如經(jīng)由氧化作用而成長)柵極電介質(zhì)層或柵極氧化物層(如Si02)。
在步驟316，接著形成第一多晶硅層在核心區(qū)的ONO堆棧上以及 在外圍區(qū)的柵極電介質(zhì)層上?？墒褂玫谝欢嗑Ч鑼赢斪鞫嗑Ч钖艠O結 構。在步驟318，穿過在核心區(qū)的第一多晶硅層與ONO堆棧以及穿過 在外圍區(qū)的第一多晶硅層與柵極電介質(zhì)層，同時在襯底內(nèi)形成開口， 因而在晶片的兩個區(qū)都定義了隔離溝渠。如此形成后，隔離溝渠更進 一步的定義了在核心區(qū)與/或外圍區(qū)的隔離溝渠間晶片的作用區(qū)。藉由 選擇地應用光阻(photoresist)掩膜材料于晶片作用區(qū)且蝕刻直到襯底材 料中，可形成此隔離溝渠開口。之后，如使用濕式蝕刻操作，從晶片 的作用區(qū)去除掩膜材料或結構，且清洗晶片。
在形成隔離溝渠后以及溝渠被填滿前，可透過溝渠開口注入(未圖 標)摻雜物離子種類(像是硼(B)，氟化硼(BF2)，或p型摻雜物)至襯底的 溝渠底部的部分，以增進電性隔離。
在步驟326，利用電介質(zhì)(如Si02)材料填滿(如經(jīng)由氧化與沉淀工 藝)隔離溝渠開口。在利用電介質(zhì)材料填滿溝渠后，如果有需要的話， 平坦化晶片(例如使用CMP工藝，未圖標)以分隔各自的隔離結構。
最后在步驟332，接著例如形成第二多晶硅層或另一個此種導電的
材料層在第一多晶硅層與填滿的溝渠上，以定義導電的字線結構，或
以互連多晶硅柵極至對應的字線?？墒褂没瘜W氣相沉積(chemical vapor deposition,簡稱CVD)工藝或是其它已知的工藝實現(xiàn)第一或第二多晶硅 層的沉淀，然后將其圖案化。圖7A示范的方法300結束于步驟340， 之后可執(zhí)行更進一步的工藝步驟(未圖標)以制造其它晶片的結構與裝 置(像是圖案化在外圍區(qū)的多晶硅柵極，源極/漏極注入等等)，之后進 行金屬化與其它后端處理。
在本發(fā)明的另一個示范態(tài)樣中，圖7B的方法350開始于步驟354， 接著在步驟360，例如多層ONO堆棧的多層電介質(zhì)-電荷捕捉-電介質(zhì) 堆棧使用標準的工藝形成在襯底之上。在步驟360，可以利用任何適當 的工藝步驟以及材料形成ONO層，包括已知的氧化作用與/或沉淀技 術。在步驟360形成的層可以是任何其它電介質(zhì)-電荷捕捉-電介質(zhì)多層 堆棧，包括(但不限于)ONO堆棧。至于氧化物電介質(zhì)，任何氧化物層 可以包括氮化物或其它摻雜物以用于最理想的裝置與可靠性性能。此 外，氮化物層能富含硅、氮與/或摻雜物(像是氧)以促進增進的裝置性 能與可靠性性能。在襯底上的多層ONO堆棧可包括，例如，置于晶片 之襯底上的第一氧化物層、置于第一氧化物層上的氮化物層、以及置 于氮化物層上第二氧化物層，或另一個此種多層ONO型堆棧。
在步驟362，從晶片的外圍區(qū)去除ONO堆棧直到襯底，以定義在 晶片之核心區(qū)的堆棧。例如使用蝕刻工藝以去除ONO堆棧。在步驟 364，例如使用沉淀或氧化工藝，在外圍區(qū)的襯底上形成(如經(jīng)由氧化作 用)柵極電介質(zhì)層或柵極氧化層(如SiO》。
在步驟366，接著形成第一多晶硅層在核心區(qū)的ONO堆棧上以及 在外圍區(qū)的柵極電介質(zhì)層上?？墒褂玫谝欢嗑Ч鑼赢斪鞫嗑Ч钖艠O結 構。在歩驟368，穿過在核心區(qū)的第一多晶硅層與ONO堆棧以及穿過 在外圍區(qū)的第一多晶硅層與柵極電介質(zhì)層，同時在襯底內(nèi)形成開口， 因而在晶片的兩個區(qū)都定義了隔離溝渠。如此形成后，隔離溝渠更進 一步的定義了在核心區(qū)與/或外圍區(qū)的隔離溝渠間晶片的作用區(qū)。藉由
選擇地應用光阻掩膜材料于晶片作用區(qū)且蝕刻直到襯底材料中，可形 成此隔離溝渠開口。之后，如使用濕式蝕刻操作，從晶片的作用區(qū)去 除掩膜材料或結構，且清洗晶片。
在步驟370，在形成隔離溝渠后以及溝渠被填滿前，可透過溝渠開 口注入摻雜物離子種類(像是硼(B)，氟化硼(BF2)，或p型摻雜物)至襯 底，以增進電性隔離。
在步驟376，利用電介質(zhì)(如Si02)材料填滿(如經(jīng)由氧化與沉淀工 藝)隔離溝渠開口。在利用電介質(zhì)材料填滿溝渠后，如果有需要的話， 在步驟378，平坦化與研磨晶片(例如使用CMP工藝)以分隔各自的隔 離結構。
最后在步驟382，接著例如形成第二多晶硅層或另一個此種導電的 材料層在第一多晶硅層與填滿的溝渠上以定義導電的字線結構，或以 互連多晶硅柵極至對應的字線?？墒褂没瘜W氣相沉積(CVD)工藝或是其 它已知的工藝實現(xiàn)第一或第二多晶硅層的沉淀，然后將其圖案化。圖 7B示范的方法350結束于步驟390。之后可執(zhí)行更進一步的工藝步驟 (沒有顯示于圖中)以制造其它晶片的結構與裝置，之后進行金屬化與其 它后端處理。
以下，圖8至24系顯示依照本發(fā)明示范的方法制造的存儲器存儲 單元。
圖8至13系顯示圖14、 15示范SONOS型單一或多位NAND陣 列的半導體晶片402之核心與外圍區(qū)上的隔離結構之制造的截面圖， 如此可以依照圖7A的本發(fā)明方法300與圖7B的本發(fā)明方法350之一 個態(tài)樣而制造出來。圖8至13的方法更進一步的描述在襯底408的核 心區(qū)404與外圍區(qū)406隔離溝渠開口與結構的形成。
圖8中，依照圖7A與圖7B各自描述的方法歩驟310與360，示 范的多層ONO堆棧420 —開始形成在晶片402的襯底408上。多層 ONO堆棧420可包括如形成在襯底408上的第一氧化物層(像是二氧化 硅(Si02))、以及形成在第一氧化物層上的氮化物層、與形成在氮化物 層上的第二氧化物層。例如，藉由各自的沉淀與/或氧化步驟形成這些 材料，通常以422來表示。如先前所討論者，多層堆?？砂ㄟm合用 于多位SONOSNAND型陣列之其它層與材料的組合，如圖14、 15所
示。如藉由蝕刻工藝，從外圍區(qū)406去除ONO層420，以及如之前已 討論與圖7A與圖7B有關的各自步驟312與362所描述。
更進一步的描述于圖8，如使用沉淀或氧化工藝424，在外圍區(qū)406 的襯底408上形成柵極電介質(zhì)層或柵極氧化物層(如二氧化硅)426(并沒 有按照比例畫出)，如步驟314或364所描述。
圖9中，如藉由沉淀430，在圖8中晶片402之核心區(qū)的ONO堆 棧420上與外圍區(qū)的柵極電介質(zhì)上，形成第一多晶硅層428，如方法步 驟316或366所描述。
圖10中，如藉由蝕刻工藝434(蝕刻掩膜沒有顯示于圖中)，接著 將隔離溝渠同時地形成在晶片402的核心區(qū)404與外圍區(qū)406，如方法 歩驟316或366所描述。蝕刻434(穿過在核心區(qū)404的第一多晶硅層 428與ONO堆棧420以及穿過在外圍區(qū)406的第一多晶硅428與柵極 電介質(zhì)426)同時地持續(xù)進入襯底408，因而在圖9的晶片402上定義了 淺隔離溝渠(STI)438?？衫萌魏芜m當?shù)墓に嚥襟E以及材料以圖案化與 蝕刻第一多晶硅層428、 ONO堆棧420、以及柵極電介質(zhì)層426，包含 已知的干式蝕刻化學作用。藉由在ONO層420形成之后形成STI溝渠， 可避免在外圍區(qū)的ONO縱梁。
圖11中，如使用SASTI隔離注入工藝440經(jīng)由相關聯(lián)的隔離溝渠 438，注入摻雜物(像是硼(B)、氟化硼(BF2)或是另一p型離子種類)到襯 底408，如方法步驟370所描述，以在圖10之晶片402形成SASTI隔 離區(qū)442。依照本發(fā)明的方法，SASTI隔離區(qū)442變成可能的，因為在 這里利用較少的熱工藝步驟(像是較少的氧化作用與熱退火工藝)而較 少的熱工藝步驟是因為ONO與柵極氧化物已經(jīng)形成。熱工藝減少的數(shù) 量造成SASTI隔離區(qū)442較少的摻雜物擴散(或是維持摻雜物濃度)， 因此提供了后來形成更好的隔離結構的電性隔離。這個效應將會被進 一步的討論于圖ll、 19及24中，與先前技術圖6有關擴散的比較。
圖12中，如藉由沉淀工藝444，以電介質(zhì)材料446(如Si02)填滿在 圖11之晶片402的隔離溝渠438，如方法步驟326或376所描述。隨 后，平坦化(未圖標)晶片以定義在SASTI隔離結構446的電介質(zhì)材料。 隨意地，可圖案化并蝕刻(未圖標)第一多晶硅層428的選擇部分以及其 它隨后的多晶硅層，以形成在SASTI隔離結構446間之晶片402之作用區(qū)450的多晶硅柵極結構?？墒褂霉庾?、氮化物材料層或其它選擇 的材料或結構以實現(xiàn)圖案化。之后，如使用濕式或干式的蝕刻操作將
用來做為掩膜的圖案化材料或結構從晶片作用區(qū)450去除，以及如藉 由沖洗(rinse)工藝，清洗晶片402。
最后，于圖13中，如藉由沉淀工藝454，在圖12的晶片402的第 一多晶硅層428與SASTI隔離結構446上形成第二多晶硅層452，如 方法步驟332與382所描述。例如可使用第二多晶硅層452與第一多 晶硅層428 —起形成多晶硅柵極結構，以定義導電的字線結構，或以 互連多晶硅柵極至對應的字線。使用化學氣相沉積(CVD)工藝或是其它 已知的工藝實現(xiàn)第一或第二多晶硅層的沉淀，然后將其圖案化。之后， 本發(fā)明方法示范的實施例結束，之后執(zhí)行更進一步的工藝(未圖標)以制 造其它結構(像是柵極圖案、源極/漏極注入、硅化(silicidation)等等)以 及晶片的裝置，之后進行金屬化與其它后端處理。
圖14系顯示SONOS閃存裝置402(晶片)之核心區(qū)404的至少一部 分，如此可依照本發(fā)明圖7A、 7B、 8至13方法的一個或更多的態(tài)樣 而制造。SONOS閃存裝置402包括單一或多位NAND陣列的晶體管 458，沿著位線(如BL。、 BL,、 BL2、 BL3)460的列串聯(lián)連接源極與漏極， 而柵極連接為了選擇字線的行(如WLQ、 WL,、 WL2、 WL3)470。 NAND 陣列存儲裝置402的位線460的一個末端是連接到公用源極474。在位 線460以及字線470上之示范導電的材料(如金屬)孔(via)或接點(contact) 476提供互連至地址譯碼器或其它此種裝置(未圖標)，如在存儲裝置 402的外圍區(qū)中406所需要者。
因此，依照本發(fā)明方法，STI隔離結構446定義與隔離作用區(qū)450， 而至于單一或多位NAND陣列存儲裝置402的情形，作用區(qū)450包括 位線460與晶體管458的源極/漏極區(qū)，更包括用于在陣列中每個位之 電荷保留的ONO層420。
有利的是，本發(fā)明方法藉由在形成ONO之后圖案化STI溝渠而避 免傳統(tǒng)殘留ONO縱梁的制造問題，該問題會影響生產(chǎn)量，因為在處理 期間，ONO殘留的粒子會移動(dislodge)，因而緩和生產(chǎn)。此方法也避 免在STI邊緣的氧化層薄化，因為傳統(tǒng)的清洗工藝是藉由形成層的順 序而避免，其中在溝渠與STI結構形成期間，在上面的多晶硅層保護
2
ONO與柵極氧化物層。此外，因為SASTI隔離注入在其形成之后經(jīng)歷 了比傳統(tǒng)工藝少的熱工藝，故最小化后續(xù)的慘雜物擴散以提供SASTI 隔離結構446更好的電性隔離。因此，SASTI溝渠438使SASTI注入 440的自對準是可能的，當利用時，在核心區(qū)404與外圍區(qū)406提供改 良的淺溝電性隔離與較少的作用損失。
圖15進一步的描述圖14中閃存裝置402之SONOS晶體管458 之示范列478的部分，晶體管458沿著示范的位線(如BL())460串聯(lián)連 接至公用源極連接474。
圖16至23系顯示圖22及23示范SONOS型單一或多位虛擬接地 陣列結構的半導體晶片502外圍區(qū)上的隔離結構制造的截面圖，如此 可以依照圖7A的本發(fā)明方法300與圖7B的本發(fā)明方法350制造出來。 一開始，在一個實施例中，注入摻雜物在襯底508的核心區(qū)504以在 陣列的晶體管間形成擴散的位線510與溝道區(qū)515。圖16至23中的方 法描述了在襯底508的外圍區(qū)506形成隔離溝渠開口與結構。雖然在 方法開始之前，位線510與溝道區(qū)515被描述與敘述為已經(jīng)被制造， 但所屬技術領域具有通常知識者應了解到位線510與溝道區(qū)515制造 可能會同時地或是按照另一個順序發(fā)生。
圖16中，依照圖7A與圖7B分別描述的方法步驟310與360，示 范的多層ONO堆棧530 —開始形成在晶片502的襯底508上。多層 ONO堆棧520可包括如形成在襯底508上的第一氧化物層(像是二氧化 硅(SiO。)、以及形成在第一氧化物層上的氮化物層、與形成在氮化物 層上的第二氧化物層。例如，藉由各自的沉淀與/或氧化步驟形成這些 材料，通常以522來表示。如先前所討論者，多層堆?？砂ㄟm合用 于多位SONOS型陣列之其它層與材料的組合，如圖22及23所示。如 藉由蝕刻工藝522，從外圍區(qū)506去除ONO層520，并如之前己討論 與圖7A與圖7B有關的各自步驟312與362所描述。
更進一歩的描述于圖16，如使用沉淀或氧化工藝524，在外圍區(qū) 506的襯底508上形成柵極電介質(zhì)層或柵極氧化物層(如Si02)526，如 步驟314或364所描述。
圖17中，如藉由沉淀530，在圖16中晶片502之核心區(qū)的ONO 堆棧520上與外圍區(qū)506的柵極電介質(zhì)526上，形成第一多晶硅層528，
如方法步驟316或366所描述。
圖18中，如藉由蝕刻工藝534，接著將隔離溝渠形成在晶片502 的外圍區(qū)506(蝕刻掩膜未示于圖中)，如方法步驟316或366所描述。 蝕刻534(穿過在外圍區(qū)506的第一多晶硅528與柵極電介質(zhì)526)持續(xù) 進入襯底508，因而在圖17的晶片502上定義了淺隔離溝渠(STI)538。 可利用任何適當?shù)墓に嚥襟E以及材料以圖案化與蝕刻第一多晶硅層 528與柵極電介質(zhì)層526，包括已知的干式蝕刻化學作用。
圖19中，如使用SASTI隔離注入工藝540經(jīng)由相關聯(lián)的隔離溝渠 538，注入摻雜物(像是硼(B)、氟化硼(BF2)或是另一p型離子種類)到襯 底508，如方法步驟370所描述，以在圖18之晶片502形成SASTI隔 離注入542。依照本發(fā)明的方法，SASTI隔離區(qū)542側面擴散比先前技 術的隔離注入?yún)^(qū)少，這是因為在其形成之后，利用較少的熱工藝步驟(像 是較少的氧化作用與熱退火工藝)而較少的熱工藝步驟是因為ONO與 柵極氧化物已經(jīng)形成。后來的熱工藝減少的數(shù)量造成SASTI隔離區(qū)542 較少的摻雜物擴散(或是維持摻雜物濃度)，因此提供了后來形成更好的 隔離結構的電性隔離。同樣的，這個效應將會被進一步的討論于圖11、 19及24中，與先前技術圖6有關擴散的比較。
圖20中，如藉由沉淀工藝544，以電介質(zhì)材料546(如Si02)填滿在 圖19之晶片502的隔離溝渠538，如方法步驟326或376所描述。隨 后，平坦化(沒有顯示于圖中)晶片以定義在SASTI隔離結構546的電 介質(zhì)材料。隨意地，可圖案化并蝕刻(未圖標)第一多晶硅層528的選擇 部分以及其它隨后的多晶硅層，以形成在SASTI隔離結構546間之晶 片502之外圍區(qū)506之作用區(qū)549的多晶硅柵極結構。使用光阻、氮 化物材料層或其它選擇的材料或結構以實現(xiàn)圖案化。之后，如使用濕 式或干式的蝕刻操作將用來做為掩膜的圖案化材料或結構從晶片作用 區(qū)549去除，以及如藉由沖洗工藝，清洗晶片502。
最后，于圖21中，如藉由沉淀工藝554，在圖20的晶片502的第 一多晶硅層528與SASTI隔離結構546上形成第二多晶硅層552，如 方法步驟332與382。例如可使用第二多晶硅層552與第一多晶硅層 528 —起形成多晶硅柵極結構，以定義導電的字線結構，或以互連多晶 硅柵極至對應的字線。使用化學氣相沉積(CVD)工藝或是其它已知的工
藝實現(xiàn)第一或第二多晶硅層的沉淀，然后將其圖案化。之后，本發(fā)明 方法示范的實施例結束，之后執(zhí)行更進一步的工藝(未圖標)以制造其它 結構以及晶片的裝置，之后進行金屬化與其它后端處理。
圖22系顯示SONOS閃存裝置502(晶片)之核心區(qū)504的至少一部 分，如此可依照本發(fā)明圖7A、 7B、 16至21方法的一個或更多的態(tài)樣 而制造。SONOS閃存裝置502包括單一或多位虛擬接地陣列的晶體管 558，具有沿著字線(如WL。、 WL" WL2、 WL3)570的行連接的聯(lián)合柵 極，而串聯(lián)漏極至源極為了選擇位線(如BL。、 B"、 BL2、 BLg)510的 列。在在位線510以及字線570上之示范導電的材料(如金屬)孔或接點 576提供互連至地址譯碼器或其它此種裝置(未圖標)，如在存儲裝置 502的外圍區(qū)中506所需要者。
因此，依照本發(fā)明方法，STI隔離結構546定義與隔離在外圍區(qū) 506的作用區(qū)550，而至于單一或多位虛擬接地存儲裝置502，在核心 區(qū)不需要隔離結構546，因為位線510定義在其之間的溝道區(qū)515。此 外，位線510包括晶體管558的源極/漏極區(qū)，更包括用于在陣列中每 個位之電荷保留的ONO層520。
有利的是，本發(fā)明方法避免傳統(tǒng)殘留ONO縱梁的制造問題，該問 題會影響生產(chǎn)量，因為在處理期間，ONO殘留的粒子會移動，因而緩 和生產(chǎn)。此外，因為SASTI隔離注入?yún)^(qū)經(jīng)歷了較少的熱工藝，故最小 化后續(xù)的摻雜物擴散以提供SASTI隔離結構546更好的電性隔離與在 外圍區(qū)506較少的作用損失。因此，SASTI溝渠538使SASTI注入540 的自對準是可能的，當利用時，提供改良的淺溝電性隔離。
圖23進一步的描述圖22中閃存裝置502之晶體管558之示范行 578的部分，晶體管558的柵極沿著示范的字線(如WL3) 570連接。
圖24描述與之前討論的先前技術方法圖6之傳統(tǒng)隔離注入的比較 之改良的受控制的摻雜物擴散效應。于圖24中，依照本發(fā)明方法的圖 7A、 7B與圖11、 19，描述另一個具有襯底608與形成在襯底內(nèi)的溝渠 638的示范存儲裝置或晶片602。經(jīng)由圖24的溝渠開口 638之摻雜物 離子種類(像是硼(B)、氟化硼(BF2)或p型摻雜物)的隔離注入640可能 會比圖6之傳統(tǒng)的注入260更加的自對準于溝渠的壁，因為熱工藝數(shù) 目的減少。因此，藉由本發(fā)明的方法，自對準隔離區(qū)642是可能的。
雖然本發(fā)明顯示并描述于一個或更多的實施例，但對于那些熟知 本技術領域的人根據(jù)閱讀與了解本說明書與附加的圖式，是可以產(chǎn)生 同等的替代與修改。至于藉由上述所描述的組件(配件、裝置、電路等
等)執(zhí)行的許多功能，用以描述這些組件的這些術語(包括手段(means) 的參考)是打算對應(除了在其它部分提及之外)于能執(zhí)行描述組件的具 體功能的任何組件(也就是功能的等效)，即使沒有結構上等效于本文中 所揭露能夠執(zhí)行在本文中描述示范實施例功能的結構。此外，當本發(fā) 明特定的特征被揭露于數(shù)個實施例中的一個時，這樣的特征是可以被 其它實施例的一個或多個特征所結合，如此可能會對于其它給定或特 定應用是有希望或有益的。此外，在詳細的描述或申請專利范圍使用 的術語，"包含(includes)"、"具有(having)"、"具有(has)"、"有/與(wkh)" 或在本文中的變形來說，這樣的術語是打算以相似于術語"包括 (comprising)"之方式而為包含在內(nèi)的。 產(chǎn)業(yè)上之利用性
藉由提供一種產(chǎn)生用以隔離在多位SONOS與其它閃存裝置的作 用核心區(qū)與外圍區(qū)之新的改良自對準隔離結構(SASTI)的手段，本方法
可使用在半導體制造與處理的領域。
權利要求
1.一種在晶片(402)中制造淺隔離溝渠結構(446)的方法(300)，包括下列步驟在該晶片的襯底上形成(310)多層電介質(zhì)-電荷捕捉-電介質(zhì)堆棧；去除(312)在該晶片的外圍區(qū)的該多層電介質(zhì)-電荷捕捉-電介質(zhì)堆棧，因而定義在該晶片的核心區(qū)的多層電介質(zhì)-電荷捕捉-電介質(zhì)堆棧；在該襯底的該外圍區(qū)上形成(314)柵極電介質(zhì)層；在該核心區(qū)的該多層電介質(zhì)-電荷捕捉-電介質(zhì)堆棧上與該外圍區(qū)的該柵極電介質(zhì)上形成(316)第一多晶硅層；在該襯底中同時形成(318)穿過在該核心區(qū)的該第一多晶硅層與該多層電介質(zhì)-電荷捕捉-電介質(zhì)堆棧的，與穿過在該外圍區(qū)的該第一多晶硅層與該柵極電介質(zhì)層的隔離溝渠，因而定義了隔離溝渠；以電介質(zhì)材料填滿(326)這些隔離溝渠；以及在該第一多晶硅層與這些填滿的溝渠上形成(332)第二多晶硅層。
2. 如權利要求l所述的方法，還包括在該核心區(qū)與該外圍區(qū)同時地形 成這些隔離溝渠之后和以電介質(zhì)材料填滿這些隔離溝渠之前，向與這 些隔離溝渠相關聯(lián)的該襯底中，注入(370)摻雜物離子種類。
3. 如權利要求2所述的方法，其中向與這些隔離溝渠相關聯(lián)的該襯底 中注入的該摻雜物離子種類是B、BF2及P型摻雜物離子種類的其中一 種。
4. 如權利要求l所述的方法，還包括在以電介質(zhì)材料填滿這些隔離溝 渠之后，以及在該第一晶硅層與這些填滿的溝渠上形成第二多晶硅層 之前，平坦化(378)該晶片以分隔各自的隔離結構。
5. 如權利要求l所述的方法，其中在多位SONOS閃存中制造這些淺 隔離溝渠(438)。
6. —種在晶片(402)中制造淺隔離溝渠結構(446)的方法(350)，包括下 列步驟-在該晶片的襯底上形成(360)多層電介質(zhì)-電荷捕捉-電介質(zhì)堆棧；去除(362)在該晶片的外圍區(qū)的該多層電介質(zhì)-電荷捕捉-電介質(zhì)堆 棧，因而定義在該晶片的核心區(qū)的多層電介質(zhì)-電荷捕捉-電介質(zhì)堆棧；在該襯底的該外圍區(qū)上形成(364)柵極電介質(zhì)層；在該核心區(qū)的該多層電介質(zhì)-電荷捕捉-電介質(zhì)堆棧上與該外圍區(qū) 的該柵極電介質(zhì)上形成C366)第一多晶硅層；在該襯底中形成(368)隔離溝渠穿過在該外圍區(qū)的該第一多晶硅層 與該柵極電介質(zhì)層，因而定義了隔離溝渠；以電介質(zhì)材料填滿(376)這些隔離溝渠；以及在該第一多晶硅層與這些填滿的溝渠上形成(382)第二多晶硅層。
7. 如權利要求6所述的方法，還包括在該核心區(qū)與該外圍區(qū)同時地形 成這些隔離溝渠之后、以及以電介質(zhì)材料填滿這些隔離溝渠之前，向 與這些隔離溝渠相關聯(lián)的該襯底注入(370)摻雜物離子種類。
8. 如權利要求6所述的方法，還包括在以電介質(zhì)材料填滿這些隔離溝 渠之后與在該第一晶硅層與這些填滿的溝渠上形成第二多晶硅層之 前，平坦化(378)該晶片以分隔各自的隔離結構。
9. 一種制造多位SONOS閃存單元的方法(300)，包括下列步驟在晶片的襯底上形成(310)多層電介質(zhì)-電荷捕捉-電介質(zhì)堆棧； 在該多層電介質(zhì)-電荷捕捉-電介質(zhì)堆棧上形成(316)第一多晶硅層； 在該襯底中形成(318)隔離溝渠穿過該第一多晶硅層與該多層電介 質(zhì)-電荷捕捉-電介質(zhì)堆棧，因而定義了隔離溝渠； 以電介質(zhì)材料填滿(326)這些隔離溝渠；以及 在該第一多晶硅層與這些填滿的溝渠上形成(332)第二多晶硅層。
10. 如權利要求9所述的方法，還包括在該核心區(qū)與該外圍區(qū)同時地形 成這些隔離溝渠之后與以電介質(zhì)材料填滿這些隔離溝渠之前，向與這 些隔離溝渠相關聯(lián)的該襯底注入(370)摻雜物離子種類。
全文摘要
本發(fā)明揭露了用于在多位SONOS閃存裝置中制造淺隔離溝渠與結構的方法(300、350)。一個方法態(tài)樣(300)包括下列步驟在晶片(402)的襯底(408)上形成(310)多層電介質(zhì)-電荷捕捉-電介質(zhì)堆棧(420)，例如ONO堆棧(420)；在晶片(402)的外圍區(qū)(406)中去除(312)多層電介質(zhì)-電荷捕捉-電介質(zhì)堆棧(420)，因而在晶片(402)的核心區(qū)(404)中定義了多層電介質(zhì)-電荷捕捉-電介質(zhì)堆棧(420)。此方法(300)更包括下列步驟在襯底(408)的外圍區(qū)(406)上形成(314)柵極電介質(zhì)層(426)；在核心區(qū)(402)的多層電介質(zhì)-電荷捕捉-電介質(zhì)堆棧(420)上與在外圍區(qū)(406)的柵極電介質(zhì)(426)上形成(316)第一多晶硅層(428)；然后在核心區(qū)(404)與外圍區(qū)(406)的襯底(408)同時形成(318)隔離溝渠(438)。之后，以電介質(zhì)材料(446)填滿(326)隔離溝渠，以及在第一多晶硅層(428)與填滿的溝渠(438)上形成(332)第二多晶硅層(452)，因而形成自對準的STI結構(446)。此方法(300)避免了在外圍區(qū)中STI邊緣處的ONO殘留縱梁、減少作用區(qū)的損失、減少外圍柵極氧化物與在STI邊緣ONO的薄化、與在隔離注入期間因為減少的熱工藝步驟而減少摻雜物擴散。
文檔編號H01L21/8247GK101180724SQ200680012958
公開日2008年5月14日 申請日期2006年4月24日 優(yōu)先權日2005年4月25日
發(fā)明者M·蘭道夫, Y·孫, 白巖英彥 申請人:斯班遜有限公司