非易失性半導體存儲器件及其寫入、讀取方法和刪除方法

文檔序號：7225338閱讀：169來源：國知局

專利名稱：非易失性半導體存儲器件及其寫入、讀取方法和刪除方法
技術(shù)領(lǐng)域：
本發(fā)明涉及非易失性半導體存儲器件及其寫入方法、讀取方法以及刪除方法，尤其涉及利用了存儲電阻值不同的多個電阻狀態(tài)的電阻存儲元件的一一易失性半導體存儲器件及其寫入方法、讀取方法以及刪除方法。
背景技術(shù)：
近年來，作為新的存儲器元件，稱為ReRAM (Resistance Random Access Memory:變阻存儲器)的非易失性半導體存儲器件備受矚目。ReRAM利用一種電阻存儲元件，使電阻存儲元件的高電阻狀態(tài)和低電阻狀態(tài)分別與例如信息的"0"和"1"對應關(guān)聯(lián)，由此用作為存儲器元件，其中，所述電阻存儲元件具有電阻值不同的多個電阻狀態(tài)，通過從外部接受電刺激來改變電阻狀態(tài)。由于ReRAM能夠?qū)崿F(xiàn)高速性、大容量性、低消耗功率性等，所以其前途給人很大的期待。
電阻存儲元件是在一對電極之間夾持有電阻存儲材料而構(gòu)成的，其中，該電阻存儲材料的電阻狀態(tài)因電壓的施加而變化。作為電阻存儲材料，代表性的有，含有過渡金屬的氧化物材料。
圖13是表示電阻存儲元件的I-V特性的曲線圖。如圖13所示，若徐徐增加對處于高電阻狀態(tài)的電阻存儲元件施加的電壓，則在電壓超過某一值
(置位電壓Vset)時，電阻值急劇減小，電阻存儲元件轉(zhuǎn)變?yōu)榈碗娮锠顟B(tài)。一般，將這樣的動作稱為"置位(set)"。另一方面，若徐徐增加對處于低電阻狀態(tài)的電阻存儲元件施加的電壓，則在電壓超過某一值(復位電壓Vreset) 時，電阻值急劇增大，電阻存儲元件轉(zhuǎn)變?yōu)楦唠娮锠顟B(tài)。一般，將這樣的動作稱為"復位(reset)"。
通過這些動作，僅通過對電阻存儲元件簡單地施加電壓，就能夠控制電阻存儲元件的電阻狀態(tài)。通過測量在施加了不引起復位的電壓時流過元件的電流值，能夠讀取數(shù)據(jù)。
此外，作為本發(fā)明的背景技術(shù)，有如下的技術(shù)。
13專利文獻1: JP特開2004-213744號公報。
非專利文獻1: I.G. Beck et al.， "Highly Scalable Non-volatile Resistive Memory using Simple Binary Oxide Driven by Asymmetric Unipolar Voltage Pulses" ， IEDM2004。
非專禾(J文獻2: S. Seo et al.， "Conductivity switching characteristics and reset currents in NiO films", Appled Physics Letters 86, 093509 (2005)。
非專利文獻3: K.Kinoshita et al.， "New Model Proposed for Switching Mechanism of ReRAM" ， IEEE NVSMW 2006， p.84-85。

發(fā)明內(nèi)容
發(fā)明要解決的課題
然而，在通過對電阻存儲元件簡單地施加電壓，將電阻狀態(tài)從低電阻狀態(tài)復位為高電阻狀態(tài)的方法中，由于電阻值隨著從低電阻狀態(tài)到高電阻狀態(tài) 的電阻狀態(tài)變化而增大，導致對剛剛復位后的電阻存儲元件施加超過復位電壓的過大的電壓。當該電壓高于置位電壓時，電阻存儲元件會從高電阻狀態(tài) 轉(zhuǎn)變?yōu)榈碗娮锠顟B(tài)，無法進行正常的寫入動作。
本發(fā)明的目的在于，提供一種能夠進行正常的寫入動作的非易失性半導體存儲器件及其寫入方法、讀取方法以及刪除方法。
用于解決課題的方法
根據(jù)本發(fā)明的一個觀點，提供一種非易失性半導體存儲器件，其特征在
于，
該非易失性半導體存儲器件包括存儲單元，該存儲單元包括電阻存儲元件，當對該電阻存儲元件施加高于復位電壓且低于置位電壓的電壓時，該電阻存儲元件從所述低電阻狀態(tài)變化為所述高電阻狀態(tài)，當對該電阻存儲元件施加高于所述置位電壓的電壓時，該電阻存儲元件從所述高電阻狀態(tài)變化為所述低電阻狀態(tài)；
第一晶體管，其具有第一柵極電極和第一源極/漏極擴散層，所述第一源
極/漏極擴散層的一側(cè)連接到所述電阻存儲元件的一個端部；以及
第二晶體管，其具有第二柵極電極和第二源極/漏極擴散層，所述第二源極/漏極擴散層的一側(cè)連接到所述電阻存儲元件的所述一個端部，所述第二源極/漏極擴散層的另一側(cè)連接到所述電阻存儲元件的另一個端部。
根據(jù)本發(fā)明的另一觀點，提供一種非易失性半導體存儲器件的寫入方法，所述非易失性半導體存儲器件包括
多個存儲單元，該多個存儲單元分別具有電阻存儲元件，當對該電阻存儲元件施加高于復位電壓且低于置位電壓的電壓時，該電阻存儲元件從所述低電阻狀態(tài)變化為所述高電阻狀態(tài)，當對該電阻存儲元件施加高于所述置位電壓的電壓時，該電阻存儲元件從所述高電阻狀態(tài)變化為所述低電阻狀態(tài)；第一晶體管，其具有第一柵極電極和第一源極/漏極擴散層，所述第一源極/漏極擴散層的一側(cè)連接到所述電阻存儲元件的一個端部；以及第二晶體管，其具有第二柵極電極和第二源極/漏極擴散層，所述第二源極/漏極擴散
層的一側(cè)連接到所述電阻存儲元件的所述一個端部，所述第二源極/漏極擴散層的另一側(cè)連接到所述電阻存儲元件的另一個端部；
多條位線，其使在同一列上存在的多個所述電阻存儲元件的所述另一個端部共同連接在一起；
多條字線，其使在同一行上存在的多個所述第一晶體管的所述第一柵極電極共同連接在一起；
多條復位線，其被形成為與所述字線并行，并且使多個所述第二晶體管的所述第二柵極電極共同連接在一起；
列選擇器，其連接到所述多條位線，控制所述多條位線的電位；
第一行選擇器，其連接到所述多條字線，控制所述多條字線的電位；以
第二行選擇器，其連接到所述多條復位線，控制所述多條復位線的電位，所述多個第一晶體管的所述第一源極/漏極擴散層的另一側(cè)接地；所述非易失性半導體存儲器件的寫入方法的特征在于，通過所述第一行選擇器，選擇性地對一條所述字線施加電壓，通過所述
第二行選擇器，對一條所述復位線選擇性地施加電壓，通過所述第一列選擇
器，選擇性地對一條所述位線施加電壓，由此在所選擇的所述存儲單元的所
述電阻存儲元件中寫入所述高電阻狀態(tài)。
根據(jù)本發(fā)明的又一觀點，提供一種非易失性半導體存儲器件的寫入方
法，所述非易失性半導體存儲器件包括多個存儲單元，該多個存儲單元分別具有電阻存儲元件，當對該電阻存儲元件施加高于復位電壓且低于置位電壓的電壓時，該電阻存儲元件從所述低電阻狀態(tài)變化為所述高電阻狀態(tài)，當對該電阻存儲元件施加高于所述置位電壓的電壓時，該電阻存儲元件從所述高電阻狀態(tài)變化為所述低電阻狀態(tài)；第一晶體管，其具有第一柵極電極和第一源極/漏極擴散層，所述第一源極/漏極擴散層的一側(cè)連接到所述電阻存儲元件的一個端部；以及第二晶體管，其具有第二柵極電極和第二源極/漏極擴散層，所述第二源極/漏極擴散層的一側(cè)連接到所述電阻存儲元件的所述一個端部，所述第二源極/漏極擴散層的另一側(cè)連接到所述電阻存儲元件的另一個端部；
多條位線，其在同一列上存在的多個所述電阻存儲元件的所述另一個端部共同連接在一起；
多條源極線，其在同一列上存在的多個第一晶體管的所述第一源極/漏極擴散層的另一側(cè)共同連接在一起；
多條字線，其在同一行上存在的多個所述第一晶體管的所述第一柵極電極共同連接在一起；
多條復位線，其被形成為與所述字線并行，并且使多個所述第二晶體管的所述第二柵極電極共同連接在一起；
第一列選擇器，其連接到所述多條位線，控制所述多條位線的電位；
第二列選擇器，其連接到所述多條源極線，控制所述多條源極線的電位;
第一行選擇器，其連接到所述多條字線，控制所述多條字線的電位；以
及
第二行選擇器，其連接到所述多條復位線，控制所述多條復位線的電位; 所述非易失性半導體存儲器件的寫入方法的特征在于，通過所述第一行選擇器，選擇性地對一條所述字線施加電壓，通過所述第二行選擇器，對一條所述復位線選擇性地施加電壓，通過所述第一列選擇器，選擇性地對一條所述位線施加電壓，通過所述第二列選擇器，將一條所述源極線接地，由此在所選擇的所述存儲單元的所述電阻存儲元件中寫入所述高電阻狀態(tài)。
根據(jù)本發(fā)明的又一觀點，提供一種非易失性半導體存儲器件的讀取方法，所述非易失性半導體存儲器件包括多個存儲單元，該多個存儲單元分別具有電阻存儲元件，當對該電阻存儲元件施加高于復位電壓且低于置位電壓的電壓時，該電阻存儲元件從所述低電阻狀態(tài)變化為所述高電阻狀態(tài)，當對該電阻存儲元件施加高于所述置位電壓的電壓時，該電阻存儲元件從所述高電阻狀態(tài)變化為所述低電阻狀
態(tài)；第一晶體管，其具有第一柵極電極和第一源極/漏極擴散層，所述第一源極/漏極擴散層的一側(cè)連接到所述電阻存儲元件的一個端部；以及第二晶體管，其具有第二柵極電極和第二源極/漏極擴散層，所述第二源極/漏極擴散
層的一側(cè)連接到所述電阻存儲元件的所述一個端部，所述第二源極/漏極擴散層的另一側(cè)連接到所述電阻存儲元件的另一個端部；
多條位線，其使在同一列上存在的多個所述電阻存儲元件的所述另一個端部共同連接在一起；
多條字線，其使在同一行上存在的多個所述第一晶體管的所述第一柵極電極共同連接在一起；
多條復位線，其被形成為與所述字線并行，并且使多個所述第二晶體管的所述第二柵極電極共同連接在一起；
列選擇器，其連接到所述多條位線，控制所述多條位線的電位；
第一行選擇器，其連接到所述多條字線，控制所述多條字線的電位；以
及
第二行選擇器，其連接到所述多條復位線，并且控制所述多條復位線的電位，
所述多個第一晶體管的所述第一源極/漏極擴散層的另一側(cè)接地；所述非易失性半導體存儲器件的讀取方法的特征在于，通過所述第一行選擇器，選擇性地對一條所述字線施加電壓，通過所述
第一列選擇器，選擇性地對一條所述位線施加電壓，基于流過所述位線的電
流，讀取寫入到所選擇的所述存儲單元中的信息。
根據(jù)本發(fā)明的又一觀點，提供一種非易失性半導體存儲器件的讀取方
法，所述非易失性半導體存儲器件包括-
多個存儲單元，該多個存儲單元分別具有電阻存儲元件，當對該電阻
存儲元件施加高于復位電壓且低于置位電壓的電壓時，該電阻存儲元件從所
述低電阻狀態(tài)變化為所述高電阻狀態(tài)，當對該電阻存儲元件施加高于所述置位電壓的電壓時，該電阻存儲元件從所述高電阻狀態(tài)變化為所述低電阻狀
態(tài)；第一晶體管，其具有第一柵極電極和第一源極/漏極擴散層，所述第一源極/漏極擴散層的一側(cè)連接到所述電阻存儲元件的一個端部；以及第二晶體管，其具有第二柵極電極和第二源極/漏極擴散層，所述第二源極/漏極擴散
層的一側(cè)連接到所述電阻存儲元件的所述一個端部，所述第二源極/漏極擴散層的另一側(cè)連接到所述電阻存儲元件的另一個端部；
多條位線，其使在同一列上存在的多個所述電阻存儲元件的所述另一個端部共同連接在一起；
多條源極線，其使在同一列上存在的多個所述第一晶體管的所述第一源極/漏極擴散層的另一側(cè)共同連接在一起；
多條字線，其使在同一行上存在的多個所述第一晶體管的所述第一柵極電極共同連接在一起；
第一列選擇器，其連接到所述多條位線，控制所述多條位線的電位；
第二列選擇器，其連接到所述多條源極線，控制所述多條源極線的電位；
以及
行選擇器，其連接到所述多條字線，控制所述多條字線的電位；所述非易失性半導體存儲器件的讀取方法的特征在于，通過所述行選擇器，選擇性地對一條所述字線施加電壓，通過所述第一列選擇器，將一條所述位線接地，之后，通過所述第二列選擇器，對一條所述源極線選擇性地施加電壓，由此基于流過所述源極線的電流，讀取寫入到所選擇的所述存儲單元中的信息。
根據(jù)本發(fā)明的又一觀點，提供一種非易失性半導體存儲器件的刪除方法，所述非易失性半導體存儲器件包括
多個存儲單元，該多個存儲單元分別具有電阻存儲元件，當對該電阻存儲元件施加高于復位電壓且低于置位電壓的電壓時，該電阻存儲元件從所述低電阻狀態(tài)變化為所述高電阻狀態(tài)，當對該電阻存儲元件施加高于所述置位電壓的電壓時，該電阻存儲元件從所述高電阻狀態(tài)變化為所述低電阻狀態(tài)；第一晶體管，其具有第一柵極電極和第一源極/漏極擴散層，所述第一源極/漏極擴散層的一側(cè)連接到所述電阻存儲元件的一個端部；以及第二晶體管，其具有第二柵極電極和第二源極/漏極擴散層，所述第二源極/漏極擴散層的一側(cè)連接到所述電阻存儲元件的所述一個端部，所述第二源極/漏極擴散
層的另一側(cè)連接到所述電阻存儲元件的另一個端部；
多條位線，其使在同一列上存在的多個所述電阻存儲元件的所述另一個端部共同連接在一起；
多條字線，其使在同一行上存在的多個所述第一晶體管的所述第一柵極電極共同連接在一起；
多條復位線，其被形成為與所述字線并行，并且使多個所述第二晶體管的所述第二柵極電極共同連接在一起；
列選擇器，其連接到所述多條位線，控制所述多條位線的電位；
第一行選擇器，其連接到所述多條字線，控制所述多條字線的電位；以
及
第二行選擇器，其連接到所述多條復位線，并且控制所述多條復位線的電位，
所述多個第一晶體管的所述第一源極/漏極擴散層的另一側(cè)接地；所述非易失性半導體存儲器件的刪除方法的特征在于，通過所述第一行選擇器，對所有所述字線選擇性地施加電壓，通過所述第二行選擇器，對所有所述復位線選擇性地施加電壓，通過所述列選擇器，選擇性地對一條所述位線施加電壓，由此使在所選擇的列上存在的多個所述電阻存儲元件處于所述高電阻狀態(tài)。
根據(jù)本發(fā)明的又一觀點，提供一種非易失性半導體存儲器件的刪除方法，所述非易失性半導體存儲器件包括
多個存儲單元，該多個存儲單元分別具有電阻存儲元件，當對該電阻存儲元件施加高于復位電壓且低于置位電壓的電壓時，該電阻存儲元件從所述低電阻狀態(tài)變化為所述高電阻狀態(tài)，當對該電阻存儲元件施加高于所述置位電壓的電壓時，該電阻存儲元件從所述高電阻狀態(tài)變化為所述低電阻狀態(tài)；第一晶體管，其具有第一柵極電極和第一源極/漏極擴散層，所述第一源極/漏極擴散層的一側(cè)連接到所述電阻存儲元件的一個端部；以及第二晶體管，其具有第二柵極電極和第二源極/漏極擴散層，所述第二源極/漏極擴散
層的一側(cè)連接到所述電阻存儲元件的所述一個端部，所述第二源極/漏極擴散層的另一側(cè)連接到所述電阻存儲元件的另一個端部；
19多條位線，其使在同一列上存在的多個所述電阻存儲元件的所述另一個
端部共同連接在一起；
多條源極線，其使在同一列存在的多個第一晶體管的所述第一源極/漏極擴散層的另一側(cè)共同連接在一起；
多條字線，其使在同一行上存在的多個所述第一晶體管的所述第一柵極電極共同連接在一起；
多條復位線，其被形成為與所述字線并行，并且使多個所述第二晶體管的所述第二柵極電極共同連接在一起；
第一列選擇器，其連接到所述多條位線，控制所述多條位線的電位；
第二列選擇器，其連接到所述多條源極線，控制所述多條源極線的電位;
第一行選擇器，其連接到所述多條字線，控制所述多條字線的電位；以
及
第二行選擇器，其連接到所述多條復位線，并且控制所述多條復位線的電位；
所述非易失性半導體存儲器件的刪除方法的特征在于，
通過所述第一行選擇器，對所有所述字線施加電壓，通過所述第二行選擇器，對所有所述復位線施加電壓，通過所述第一列選擇器，選擇性地對一條所述位線施加電壓，通過第二列選擇器，將一條所述源極線接地，由此使在所選擇的列上存在的多個所述電阻存儲元件處于所述高電阻狀態(tài)。
根據(jù)本發(fā)明的又一觀點，提供一種非易失性半導體存儲器件的刪除方法，所述非易失性半導體存儲器件包括-
多個存儲單元，該多個存儲單元分別具有電阻存儲元件，當對該電阻存儲元件施加高于復位電壓且低于置位電壓的電壓時，該電阻存儲元件從所述低電阻狀態(tài)變化為所述高電阻狀態(tài)，當對該電阻存儲元件施加高于所述置位電壓的電壓時，該電阻存儲元件從所述高電阻狀態(tài)變化為所述低電阻狀態(tài)；第一晶體管，其具有第一柵極電極和第一源極/漏極擴散層，所述第一源
極/漏極擴散層的一側(cè)連接到所述電阻存儲元件的一個端部；以及第二晶體管，其具有第二柵極電極和第二源極/漏極擴散層，所述第二源極/漏極擴散
層的一側(cè)連接到所述電阻存儲元件的所述一個端部，所述第二源極/漏極擴散層的另一側(cè)連接到所述電阻存儲元件的另一個端部；多條位線，其使在同一列上存在的多個所述電阻存儲元件的所述另一個
端部共同連接在一起；
多條字線，其使在同一行上存在的多個所述第一晶體管的所述第一柵極電極共同連接在一起；
多條復位線，其被形成為與所述字線并行，并且使多個所述第二晶體管的所述第二柵極電極共同連接在一起；
列選擇器，其連接到所述多條位線，控制所述多條位線的電位；
第一行選擇器，其連接到所述多條字線，控制所述多條字線的電位；以
及
第二行選擇器，其連接到所述多條復位線，并且控制所述多條復位線的電位；
所述多個第一晶體管的所述第一源極/漏極擴散層的另一側(cè)接地；所述非易失性半導體存儲器件的刪除方法的特征在于，通過所述第一行選擇器，對所有所述字線施加電壓，通過所述第二行選擇器，對所有所述復位線施加電壓，通過所述列選擇器，對所有所述位線施加電壓，由此使所有所述電阻存儲元件處于所述高電阻狀態(tài)。
根據(jù)本發(fā)明的又一觀點，提供一種非易失性半導體存儲器件的刪除方法，所述非易失性半導體存儲器件包括
多個存儲單元，該多個存儲單元分別具有電阻存儲元件，當對該電阻存儲元件施加高于復位電壓且低于置位電壓的電壓時，該電阻存儲元件從所述低電阻狀態(tài)變化為所述高電阻狀態(tài)，當對該電阻存儲元件施加高于所述置位電壓的電壓時，該電阻存儲元件從所述高電阻狀態(tài)變化為所述低電阻狀態(tài)；第一晶體管，其具有第一柵極電極和第一源極/漏極擴散層，所述第一源極/漏極擴散層的一側(cè)連接到所述電阻存儲元件的一個端部；以及第二晶體管，其具有第二柵極電極和第二源極/漏極擴散層，所述第二源極/漏極擴散
層的一側(cè)連接到所述電阻存儲元件的所述一個端部，所述第二源極/漏極擴散層的另一側(cè)連接到所述電阻存儲元件的另一個端部；
多條位線，其使在同一列上存在的多個所述電阻存儲元件的所述另一個端部共同連接在一起；
多條源極線，其使在同一列上存在的多個所述第一晶體管的所述第一源極/漏極擴散層的另一側(cè)共同連接在一起；
多條字線，其使在同一行上存在的多個所述第一晶體管的所述第一柵極電極共同連接在一起；
多條復位線，其被形成為與所述字線并行，并且使多個所述第二晶體管的所述第二柵極電極共同連接在一起；
第一列選擇器，其連接到所述多條位線，控制所述多條位線的電位；
第二列選擇器，其連接到所述多條源極線，控制所述多條源極線的電位;
第一行選擇器，其連接到所述多條字線，控制所述多條字線的電位；以
及
第二行選擇器，其連接到所述多條復位線，并且控制所述多條復位線的電位；
所述非易失性半導體存儲器件的刪除方法的特征在于，通過所述第一行選擇器，對所有所述字線施加電壓，通過所述第二行選擇器，對所有所述復位線施加電壓，通過所述第一列選擇器，對所有所述位線施加電壓，通過所述第二列選擇器，將所有所述源極線接地，由此使所有所述電阻存儲元件處于所述高電阻狀態(tài)。發(fā)明的效果
根據(jù)本發(fā)明，對于電阻存儲元件并聯(lián)連接有第二晶體管，當刪除寫入到電阻存儲元件中的信息時，該第二晶體管處于導通狀態(tài)，因此能夠防止對變化為高電阻狀態(tài)的電阻存儲元件施加高于置位電壓的電壓。因此，根據(jù)本發(fā) 明，能夠防止從低電阻狀態(tài)變化為高電阻狀態(tài)的電阻存儲元件返回到低電阻狀態(tài)，能夠進行正常的刪除動作。

圖1是表示本發(fā)明第一實施方式的非易失性半導體存儲器件的存儲單元的電路圖。
圖2是表示本發(fā)明第一實施方式的非易失性半導體存儲器件的電路圖。圖3是表示本發(fā)明第一實施方式的非易失性半導體存儲器件的剖視圖。圖4是表示本發(fā)明第一實施方式的非易失性半導體存儲器件的俯視圖。圖5是表示本發(fā)明第一實施方式的非易失性半導體存儲器件的制造方法的工序剖視圖(其l)。
圖6是表示本發(fā)明第一實施方式的非易失性半導體存儲器件的制造方法
的工序剖視圖(其2)。
圖7是表示本發(fā)明第一實施方式的非易失性半導體存儲器件的制造方法
的工序剖視圖(其3)。
圖8是表示本發(fā)明第一實施方式的非易失性半導體存儲器件的制造方法
的工序剖視圖(其4)。
圖9是表示本發(fā)明第二實施方式的非易失性半導體存儲器件的剖視圖。圖10是表示本發(fā)明第二實施方式的非易失性半導體存儲器件的俯視圖。圖11是表示本發(fā)明第三實施方式的非易失性半導體存儲器件的電路圖。圖12是表示本發(fā)明第三實施方式的非易失性半導體存儲器件的俯視圖。圖13是表示電阻存儲元件的I-V特性的曲線圖。
其中，附圖標記說明如下
10、 10a、 10b 電阻存儲元件
12第一晶體管
14第二晶體管
16第一行選擇器
18第二行選擇器
20列選擇器、第一列選擇器
22復位驅(qū)動電路
24置位驅(qū)動電路
26讀取電路
28 控制電路
30半導體襯底
32元件分離區(qū)域
34、 34a、 34b元件區(qū)域
36、 36a、 36b復位線、柵極電極
38a、 38b字線、柵極電極
40源極/漏極擴散層42源極/漏極擴散層 44源極/漏極擴散層 46 空間(space) 48源極/漏極擴散層 50源極/漏極擴散層 52層間絕緣膜
58a 58e 接觸插件(contactplug)
60a 60e 中繼配線
62層間絕緣膜
64a 64e接觸插件
66a 66c 中繼配線
68a 68d源極線
70層間絕緣膜
72a 72c接觸插件
74a 74c 中繼配線
76層間絕緣膜
80下部電極
82電阻存儲層
84上部電極
86層間絕緣膜
88a 88c接觸插件
90、 90a、 90b 位線
92接觸孔
94接觸孔
96接觸孔
98接觸孔
100第二列選擇器
102a、 102b接觸插件
具體實施方式
[第一實施方式]
利用圖1至圖8，對本發(fā)明第一實施方式的非易失性半導體存儲器件及其寫入方法、讀取方法以及刪除方法進行說明。圖l是表示本實施方式的非易失性半導體存儲器件的存儲單元的電路圖。 (存儲單元)
首先，利用圖l對本實施方式的非易失性半導體存儲器件的存儲單元進行說明。
如圖l所示，本實施方式的非易失性半導體存儲器件的存儲單元MC具有電阻存儲元件10、第一晶體管(選擇晶體管)12以及第二晶體管14。
電阻存儲元件10存儲高電阻狀態(tài)和低電阻狀態(tài)，通過施加電壓來切換高電阻狀態(tài)和低電阻狀態(tài)。當對電阻存儲元件10施加比復位電壓高且比置位電壓低的電壓時，電阻存儲元件10從低電阻狀態(tài)變化為高電阻狀態(tài)。另一方面，當對電阻存儲元件10施加比置位電壓高的電壓時，電阻存儲元件 10從高電阻狀態(tài)變化為低電阻狀態(tài)。
低電阻狀態(tài)的電阻存儲元件10的電阻值R^例如為數(shù)k^左右。在此，將低電阻狀態(tài)的電阻存儲元件10的電阻值Ri。w例如設為3kQ左右。
另一方面，高電阻狀態(tài)的電阻存儲元件10的電阻值Rhigh例如為數(shù)十 k^ 1000kn左右。在此，將高電阻狀態(tài)的電阻存儲元件10的電阻值Rhigh例如設為100kQ左右。高電阻狀態(tài)下的電阻存儲元件10的電阻值Rhigh取決于電阻存儲元件10的面積。因此，通過適當?shù)卦O定電阻存儲元件10的面積，能夠?qū)⒏唠娮锠顟B(tài)下的電阻存儲元件10的電阻值Rhigh設定為所希望的值。
電阻存儲元件10的一個端部電連接到第一晶體管12的源極/漏極擴散層的一側(cè)、即漏極端子。電阻存儲元件10的另一個端部電連接到位線BL。
第一晶體管12的源極/漏極擴散層的另一側(cè)(源極端子)連接到接地電位Vss。第一晶體管12的導通電阻(溝道電阻)Rtr 例如設定為4kQ左右。晶體管的導通電阻是指，在使晶體管處于導通狀態(tài)時的源極/漏極之間的電阻。若將第一晶體管12的柵極寬度例如設為0.7pm左右，將第一晶體管12 的柵極長度例如設為0.18nm左右，則能夠?qū)⒌谝痪w管12的導通電阻Rt^。n 例如設為4m左右。第一晶體管12柵極電極連接到字線WL。
第二晶體管14的源極/漏極擴散層的一側(cè)(源極端子)連接到第一晶體管12的源極/漏極擴散層的一側(cè)(漏極端子)。另外，第二晶體管14的源極 /漏極擴散層的一側(cè)(源極端子)連接到電阻存儲元件10的一個端部。第二晶體管14的源極/漏極擴散層的另一側(cè)(漏極端子)連接到電阻存儲元件10 的另一個端部。另外，第二晶體管14的源極/漏極擴散層的另一側(cè)(漏極端子)電連接到位線BL。第二晶體管14是在使電阻存儲元件10從低電阻狀態(tài)變化為高電阻狀態(tài)時用于使電阻存儲元件10維持在高電阻狀態(tài)的晶體管。第二晶體管14的導通電阻(溝道電阻)Rt^。n例如被設定為10kQ左右。若將第二晶體管14的柵極寬度例如設為3.6pm左右，將第二晶體管14的柵極長度例如設為0.18pm左右，則能夠?qū)⒌诙w管14的導通電阻Rtc例如設為10kQ左右。
期望第二晶體管14的導通電阻t^一。n設定為大于低電阻狀態(tài)的電阻存儲
元件10的電阻值R^且小于高電阻狀態(tài)的電阻存儲元件10的電阻值Rhigh。為了使從低電阻狀態(tài)變化為高電阻狀態(tài)的電阻存儲元件10維持在高電阻狀
態(tài)，最好將第二晶體管14的導通電阻w—。n設定為這樣的值。
另外，期望第二晶體管的斷開電阻tr2—。ff設定得比高電阻狀態(tài)的電阻存儲元件10的電阻值Rhigh小。將第二晶體管14的斷開電阻tr2一。ff設定得比高電阻
狀態(tài)的電阻存儲元件10的電阻值Rhigh小的理由如下。gp,在高電阻狀態(tài)的電阻存儲元件10的電阻值Rhigh極大，并且第二晶體管14的斷開電阻t^。ff 比高電阻狀態(tài)的電阻存儲元件10的電阻Rhigh更大的情況下，讀取寫入到存儲單元MC中的信息時，流過位線BL的電流變得極小。此時，難以判別流過位線BL的電流是由于所選擇的存儲單元MC的電阻存儲元件IO處于高電阻狀態(tài)而變小，還是因為在未選擇存儲單元MC的狀態(tài)下進行讀取而變小。對此，若將第二晶體管14的斷開電阻t^。ff設定得比高電阻狀態(tài)的電阻存儲元件10的電阻值Rhigh小，則即使是在存儲單元MC的電阻存儲元件10中寫入有高電阻狀態(tài)的情況，在讀取寫入到存儲單元MC中的信息時，在位線 BL中也會流過某種程度的電流。因此，能夠使如下兩種電流之差增大，這兩種電流是在所選擇的存儲單元MC的電阻存儲元件10中寫入有高電阻狀態(tài)時流過位線BL的電流，與在未選擇存儲單元MC的狀態(tài)下進行讀取時流過位線BL的電流。因此，若將第二晶體管14的斷開電阻t^。fr設定得比高電阻狀態(tài)的電阻存儲元件10的電阻值Rh^小，則能夠防止讀取出錯。通過將第一晶體管12和第二晶體管14設為導通狀態(tài)并對位線BL施加規(guī)定電壓，來向存儲單元MC的電阻存儲元件10寫入高電阻狀態(tài)。設定第二晶體管14的電阻RM,的值，使得在電阻存儲元件10從低電阻狀態(tài)變化為高電阻狀態(tài)時，電阻存儲元件10維持在高電阻狀態(tài)。
例如，當?shù)碗娮锠顟B(tài)的電阻存儲元件10的電阻值R^為3kH、第一晶體管12的導通電阻Rtn一。n為4kQ、第二晶體管14的導通電阻Rt^。n為10kn 時，若對位線施加電源電壓Vdd即1.8V，則施加在電阻存儲元件IO上的電壓約為0.66V。由于對電阻存儲元件IO施加比復位電壓V^et高的電壓，因此電阻存儲元件IO從低電阻狀態(tài)變化為高電阻狀態(tài)。
當從低電阻狀態(tài)變化為高電阻狀態(tài)后的電阻存儲元件10的電阻值Rhigh 為100kl2時，施加在電阻存儲元件10上的電壓約為1.25V。對從低電阻狀態(tài)變化為高電阻狀態(tài)后的電阻存儲元件10不施加過高的電壓是因為，具有適當?shù)膶娮鑤^。n的第二晶體管14并聯(lián)連接在電阻存儲元件10上。由于
對電阻存儲元件10施加高于復位電壓V^et且低于置位電壓Vset的電壓，電
阻存儲元件10能夠維持在高電阻狀態(tài)。
此外，關(guān)于本實施方式的非易失性半導體存儲器件的讀取方法、寫入方法以及刪除方法，將在后面詳細敘述。 (電路結(jié)構(gòu))
下面，利用圖2對本實施方式的非易失性半導體存儲器件的電路結(jié)構(gòu)進行說明。圖2是表示本實施方式的非易失性半導體存儲器件的電路圖。
如圖2所示，具有電阻存儲元件10、第一晶體管12以及第二晶體管14 的存儲單元MC被配置成矩陣狀。
字線WL使在同一行上存在的存儲單元MC的第一晶體管12的柵極電極共同連接在一起。多條字線WL連接到第一行選擇器16。第一行選擇器 16用于對字線WL施加規(guī)定電壓，其中，所述字線WL連接到應選擇的存儲單元MC。
復位線RL使在同一行上存在的存儲單元MC的第二晶體管14的柵極電極共同連接在一起。復位線RL被形成為與字線WL并行。多條復位線RL 連接到第二行選擇器18。第二行選擇器18用于對復位線RL施加規(guī)定電壓，其中，所述復位線RL連接到應選擇的存儲單元MC。位線BL使在同一列上存在的存儲單元MC的電阻存儲元件10的一個端部以及第二晶體管14的源極/漏極擴散層的一側(cè)(漏極端子)共同連接在一起。位線BL被形成為與字線WL以及復位線RL交叉。多條位線BL連接到列選擇器20。列選擇器20用于對位線BL施加規(guī)定電壓，其中，所述位線 BL連接到應選擇的存儲單元MC。
第一晶體管12的源極端子連接到接地電位Vss。
在列選擇器20上連接有置位驅(qū)動電路22、復位驅(qū)動電路24以及讀取電路26。
置位驅(qū)動電路22用于在對電阻存儲元件10置位時，即，使電阻存儲元件10從高電阻狀態(tài)變化為低電阻狀態(tài)時，對位線BL施加規(guī)定電壓。
復位驅(qū)動電路24用于在對電阻存儲元件10復位時，即，使電阻存儲元件10從低電阻狀態(tài)變化為高電阻狀態(tài)時，對位線BL施加規(guī)定電壓。
在讀取電路26中設置有讀出放大器(sense amplifier)(未圖示)。讀取電路26通過讀出放大器來檢測流過位線BL的電流。讀取電路26基于流過位線BL的電流，來讀取已寫入到存儲單元MC中的信息。
第一行選擇器16、第二行選擇器18、列選擇器20、置位驅(qū)動電路22、復位驅(qū)動電路24以及讀取電路26連接到控制整體的控制電路28。
如此構(gòu)成本實施方式的非易失性半導體存儲器件。
接著，利用圖2對本實施方式的非易失性半導體存儲器件的寫入方法、讀取方法以及刪除方法進行說明。. (寫入方法)
首先，利用圖2說明對電阻存儲元件10復位的情況、即對電阻存儲元件10寫入高電阻狀態(tài)的情況。
當對電阻存儲元件10寫入高電阻狀態(tài)時，通過第一行選擇器16來選擇與寫入對象的存儲單元MC連接的字線WL。具體而言，通過第一行選擇器 16，對與寫入對象的存儲單元MC連接的字線WL施加規(guī)定電壓。由此，寫入對象的存儲單元MC的第一晶體管12變成導通狀態(tài)。
另外，通過第二行選擇器18來選擇與寫入對象的存儲單元MC連接的復位線RL。具體而言，通過第二行選擇器18,對與寫入對象的存儲單元MC 連接的復位線RL施加規(guī)定電壓。由此，寫入對象的存儲單元MC的第二晶體管18變成導通狀態(tài)。
接著，通過列選擇器20來選擇與寫入對象的存儲單元MC連接的位線 BL。由此，由列選擇器20選擇出的位線BL連接到復位驅(qū)動電路22。復位驅(qū)動電路22在規(guī)定時間內(nèi)對所選擇的位線BL施加規(guī)定電壓。對所選擇的位線BL施加的電壓例如為電源電壓Vdd。
這樣，對寫入對象的存儲單元MC的電阻存儲元件10寫入高電阻狀態(tài)。在本實施方式中，在電阻存儲元件10上并聯(lián)連接有第二晶體管14，在對電阻存儲元件10寫入高電阻狀態(tài)時，該第二晶體管14處于導通狀態(tài)，因此能夠防止對變化為高電阻狀態(tài)的電阻存儲元件10施加比置位電壓高的電壓。因此，根據(jù)本實施方式，能夠防止從低電阻狀態(tài)變化為高電阻狀態(tài)的電阻存儲元件IO返回到低電阻狀態(tài)，從而能夠進行正常的寫入動作。
接著，禾U用圖2說明對電阻存儲元件10置位的情況、即對電阻存儲元件10寫入低電阻狀態(tài)的情況。
當對電阻存儲元件10寫入低電阻狀態(tài)時，通過第一行選擇器16來選擇與寫入對象的存儲單元MC連接的字線WL。具體而言，通過第一行選擇器 16，對與寫入對象的存儲單元MC連接的字線WL施加規(guī)定電壓。由此，寫入對象的存儲單元MC的第一晶體管12變成導通狀態(tài)。
另一方面，不對與寫入對象的存儲單元MC連接的復位線RL施加電壓。因此，寫入對象的存儲單元MC的第二晶體管14變成截止狀態(tài)。
接著，通過列選擇器20來選擇與寫入對象的存儲單元MC連接的位線 BL。由此，由列選擇器20選擇出的位線BL連接到置位驅(qū)動電路24。置位驅(qū)動電路24在規(guī)定時間內(nèi)對所選擇的位線BL施加規(guī)定電壓。對所選擇的位線BL施加規(guī)定電壓的時間例如為數(shù)ns左右。
這樣，對寫入對象的存儲單元MC的電阻存儲元件10寫入低電阻狀態(tài)。 (讀取方法)
接著，利用圖2對本實施方式的非易失性半導體存儲器件的讀取方法進行說明。
當讀取寫入到存儲單元MC的電阻存儲元件10中的信息時，通過第一行選擇器16來選擇與讀取對象的存儲單元MC連接的字線WL。具體而言，通過第一行選擇器16，對與讀取對象的存儲單元MC連接的字線WL施加規(guī)定電壓。由此，讀取對象的存儲單元MC的第一晶體管12變成導通狀態(tài)。
另一方面，不對與讀取對象的存儲單元MC連接的復位線RL施加電壓。因此，讀取對象的存儲單元MC的第二晶體管14變成截止狀態(tài)。
接著，通過列選擇器20來選擇與讀取對象的存儲單元MC連接的位線 BL。由此，列選擇器20所選擇的位線BL連接到讀取電路26。當在讀取對象的存儲單元MC的電阻存儲元件10中寫入有高電阻狀態(tài)時，在位線BL中流過較小的電流。另一方面，當在讀取對象的存儲單元MC的電阻存儲元件 10中寫入有低電阻狀態(tài)時，在位線BL中流過較大的電流。讀取電路26通過讀出放大器來檢測流過位線BL的電流，并判斷電阻存儲元件10處于低電阻狀態(tài)還是高電阻狀態(tài)。即，讀取電路26基于流過位線BL的電流，讀取寫入到電阻存儲元件10中的信息。
此外，在此，以使讀取對象的存儲單元MC的第二晶體管14為截止狀態(tài)來進行讀取的情況為例進行了說明，但是也可以使讀取對象的存儲單元 MC的第二晶體管14為導通狀態(tài)來進行讀取。此時，適當?shù)卦O定對第二晶體管14的柵極端子施加的電壓即可。使第二晶體管14為導通狀態(tài)來進行讀取的理由如下。SP，當高電阻狀態(tài)的電阻存儲元件10的電阻值Rhigh極高、第
二晶體管14的斷開電阻tr2一。ff也極高時，在讀取寫入到存儲單元MC中的信
息時流過位線BL的電流變得極小。此時，難以判別流過位線BL的電流是因為在所選擇的存儲單元MC的電阻存儲元件10中寫入有高電阻狀態(tài)而變小還是因為在未選擇存儲單元MC的狀態(tài)下進行讀取而變小。對此，若使第二晶體管14為導通狀態(tài)來進行讀取，則即使是在存儲單元MC的電阻存儲元件10中寫入有高電阻狀態(tài)的情況，在讀取寫入到電阻存儲元件10中的信息時，在位線BL中也流過某種程度的電流。因此能夠使如下兩種電流之差增大，這兩種電流是在所選擇的存儲單元MC的電阻存儲元件10中寫入有高電阻狀態(tài)時流過位線BL的電流，與在未選擇存儲單元MC的狀態(tài)下進行讀取時流過位線BL的電流。因此，只要使第二晶體管14為導通狀態(tài)來進行讀取，就能夠防止讀取出錯。 (刪除方法)
接著，利用圖2對本實施方式的非易失性半導體存儲器件的刪除方法進行說明。
30當統(tǒng)一刪除在同一列上存在的存儲單元MC的電阻存儲元件10中寫入的信息時，如下那樣進行處理即可。
首先，通過第一行選擇器16來選擇所有的字線WL。具體而言，通過第一行選擇器16,對所有的字線WL施加規(guī)定電壓。由此，所有存儲單元MC 的第一晶體管12變成導通狀態(tài)。
另外，通過第二行選擇器來選擇所有的復位線RL。具體而言，通過第二行選擇器18，對所有復位線RL施加規(guī)定電壓。由此，所有存儲單元MC 的第二晶體管14變成導通狀態(tài)。
接著，通過列選擇器20來選擇與刪除對象的列的存儲單元MC連接的位線BL。由此，由列選擇器20選擇出的位線BL連接到復位驅(qū)動電路22。復位驅(qū)動電路22在規(guī)定時間內(nèi)對所選擇的位線BL施加規(guī)定電壓。
這樣，統(tǒng)一刪除位于刪除對象的列的存儲單元MC的電阻存儲元件10 中寫入的信息。SP，對位于刪除對象的列的存儲單元MC的電阻存儲元件IO 統(tǒng)一寫入高電阻狀態(tài)。
若通過列選擇器20來依次選擇位線BL，則能夠刪除在所有的存儲單元 MC的電阻存儲元件10中寫入的信息。
在本實施方式中，在電阻存儲元件10上并聯(lián)連接有第二晶體管14，當刪除在電阻存儲元件10中寫入的信息時，該第二晶體管14處于導通狀態(tài)，因此能夠防止對變化為高電阻狀態(tài)的電阻存儲元件10施加比置位電壓高的電壓。因此，根據(jù)本實施方式，能夠防止從低電阻狀態(tài)變化為高電阻狀態(tài)的電阻存儲元件IO返回到低電阻狀態(tài)，能夠進行正常的刪除動作。
另外，當統(tǒng)一刪除在所有存儲單元的電阻存儲元件10中寫入的信息時，如下進行那樣處理即可。
首先，通過第一行選擇器16來選擇所有的字線WL。具體而言，通過第一行選擇器16，對所有字線WL施加規(guī)定電壓。由此，所有存儲單元MC的第一晶體管12變成導通狀態(tài)。
另外，通過第二行選擇器14來選擇所有復位線RL。具體而言，通過第二行選擇器18，對所有復位線RL施加規(guī)定電壓。由此，所有存儲單元MC 的第二晶體管14變成導通狀態(tài)。
接著，通過列選擇器20來選擇所有位線BL。由此，所有位線BL連接到復位驅(qū)動電路22。復位驅(qū)動電路22在規(guī)定時間內(nèi)對所有位線BL施加規(guī) 定電壓。
這樣，統(tǒng)一刪除在所有存儲單元MC的電阻存儲元件10中寫入的信息。即，對所有存儲單元MC的電阻存儲元件10統(tǒng)一寫入高電阻狀態(tài)。 (非易失性半導體存儲器件的構(gòu)造)
接著，利用圖3以及圖4對本實施方式的非易失性半導體存儲器件的構(gòu) 造進行說明。圖3是表示本實施方式的非易失性半導體存儲器件的剖視圖。圖4是表示本實施方式的非易失性半導體存儲器件的俯視圖。圖3是圖4的 A-A'線的剖視圖。
在半導體襯底30上形成有元件分離區(qū)域32，該元件分離區(qū)域32用于確定元件區(qū)域。在形成有第一晶體管12的區(qū)域上，元件區(qū)域34的寬度Wi較寬，在形成有第二晶體管14的區(qū)域上，元件區(qū)域34的寬度W2較窄。
在劃定了元件區(qū)域34的半導體襯底30上，并行地形成有多條復位線 RL1、 RL2。復位線RL1、 RL2在Y方向上延伸。復位線RL1兼作第一存儲單元MC1的第二晶體管14a的柵極電極36a。復位線RL2兼作第二存儲單元MC的第二晶體管14b的柵極電極36b。由于復位線RL1、 RL2形成在寬度較窄的元件區(qū)域34上，因此第二晶體管14a、 14b的柵極寬度W2較窄。
在復位線RL1的紙面左側(cè)形成有字線WL1，在復位線RL2的紙面右側(cè)形成有字線WL2。字線WL1、 WL2被形成為與復位線RL1、 RL2并行，并在Y 方向上延伸。字線WL1兼作第一存儲單元MC1的第一晶體管12a的柵極電極38a。字線WL2兼作第二存儲單元MC2的第二晶體管14b的柵極電極38b。由于字線WL1、 WL2形成在寬度較寬的元件區(qū)域34上，因此第一晶體管的柵極寬度Wi較寬。第一晶體管12a、 12b的柵極寬度W^匕第二晶體管14a、 14b的柵極寬度W2寬。將第一晶體管12a、 12b的柵極寬度Wi設定為比第二晶體管14a、 14b的柵極配線W2寬是為了將第二晶體管14a、 14b的導通電阻設定為比第一晶體管12a、 12b的導通電阻大。
在復位線RLl兩側(cè)的元件區(qū)域34上形成有源極/漏極擴散層40、 42。由柵極電極36a以及源極/漏極擴散層40、 42構(gòu)成第一存儲單元MC1的第二晶體管，其中，所述柵極電極36a兼作復位線RLl。
另外，在復位線RL2兩側(cè)的元件區(qū)域34上形成有源極/漏極擴散層40、44。由柵極電極36b以及源極/漏極擴散層40、 44構(gòu)成第二存儲單元MC2 的第二晶體管14b，其中，所述柵極電極36b兼作復位線RL2。
第一存儲單元MC1的第二晶體管14a —個源極/漏極擴散層40和第二存儲單元MC2的第二晶體管14b的一個源極/漏極擴散層40由共同的源極/漏極擴散層40構(gòu)成。根據(jù)本實施方式，由于第一存儲單元MC1的第二晶體管 14a的一個源極/漏極擴散層40和第二存儲單元MC2的第二晶體管14b的一個源極/漏極擴散層40由共同的源極/漏極擴散層40構(gòu)成，因此能夠減小為了形成存儲單元MCK MC2所需要的空間46。
由柵極電極38a以及源極/漏極擴散層42、 48構(gòu)成第一存儲單元MC1的第一晶體管12a，其中，所述柵極電極38a兼作字線WL1。第一存儲單元MC1 的第一晶體管12a的一個源極/漏極擴散層42和第一存儲單元MC1的第二晶體管14a的另一個源極/漏極擴散層42由共同的源極/漏極擴散層42構(gòu)成。
另外，由柵極電極38b以及源極/漏極擴散層44、 50構(gòu)成第二存儲單元 MC2的第一晶體管12b，其中，所述柵極電極38b兼作字線WL2。第二存儲單元MC2的第一晶體管12b的一個源極/漏極擴散層44和第二存儲單元MC2 的第二晶體管14b的另一個源極/漏極擴散層44由共同的源極/漏極擴散層44 構(gòu)成。
在形成有第一晶體管12a、 12b以及第二晶體管14a、 14b的半導體襯底 30上，形成有層間絕緣膜52。在層間絕緣膜52中埋入有接觸插件58a、接觸插件58b、接觸插件58c、接觸插件58d以及接觸插件58e，其中，該接觸插件58a與源極/漏極擴散層40連接，該接觸插件58b與源極/漏極擴散層42 連接，該接觸插件58c與源極/漏極擴散層44連接，該接觸插件58d與源極/ 漏極擴散層48連接，該接觸插件58e與源極/漏極擴散層50連接。
在層間絕緣膜52上形成有中繼配線60a、中繼配線60b、中繼配線60c、中繼配線60d、中繼配線60e，其中，所述中繼配線60a通過接觸插件58a 電連接到源極/漏極擴散層40，所述中繼配線60b通過接觸插件58b電連接到源極/漏極擴散層42,所述中繼配線60c通過接觸插件58c電連接到源極/ 漏極擴散層44，所述中繼配線60d通過接觸插件60d電連接到源極/漏極擴散層48，所述中繼配線60e通過接觸插件58e電連接到源極/漏極擴散層50。
在形成有中繼配線60a 60e的層間絕緣膜52上，形成有層間絕緣膜62。在層間絕緣膜62中埋入有接觸插件64a 64e，其中，該接觸插件64a~64e分別與中繼配線60a 66e連接。
在埋入有中繼配線60a 60e以及接觸插件60a 60e的層間絕緣膜62上，分別形成有中繼配線66a 66c，其中，該中繼配線66a 66c分別與接觸插件 64a 64c連接。另外，在層間絕緣膜62上形成有源極線68a (SL)和源極線 68b (SL)，其中，所述源極線68a (SL)與接觸插件64d連接，所述源極線68b (SL)與接觸插件64e連接。源極線68b被形成為與字線WL1、 WL2 并行，并且在Y方向上延伸。
在形成有源極線68a、 68b以及中繼配線66a 66c的層間絕緣膜62上，形成有層間絕緣膜70。在層間絕緣膜70中埋入有接觸插件72a 72c，其中，該接觸插件72a 72c分別與中繼配線66a 66c連接。
在埋入有接觸插件72a 72c的層間絕緣膜70上，形成有中繼配線 74a 74c，其中，該中繼配線74a 74c分別與接觸插件72a 72c連接。
中繼配線74a 74c被埋入層間絕緣膜76。
在埋入有中繼配線74a 74c的層間絕緣膜76上，形成有電阻存儲元件 10a、 10b。電阻存儲元件10a具有下部電極80、形成在下部電極80上的電阻存儲層82以及形成在電阻存儲層82上的上部電極84，其中，所述下部電極80通過中繼配線74b等電連接到源極/漏極擴散層42，所述電阻存儲層82 由電阻存儲材料構(gòu)成。電阻存儲元件10b具有下部電極80、形成在下部電極 80上的電阻存儲層82以及形成在電阻存儲層82上的上部電極84，其中，所述下部電極80通過中繼配線74c等電連接到源極/漏極擴散層44，所述電阻存儲層82由電阻存儲材料構(gòu)成。
在形成有電阻存儲元件10a、 10b的層間絕緣膜76上，形成有層間絕緣膜86。在層間絕緣膜86中埋入有接觸插件88a，其中，該接觸插件88a與中繼配線74a連接。另外，在層間絕緣膜86中埋入有接觸插件88b，其中，該接觸插件88b與電阻存儲元件10a的上部電極84連接。另外，在層間絕緣膜86中埋入有接觸插件88b，其中，該接觸插件88b與電阻存儲元件10b的上部電極84連接。
在埋入有接觸插件88a 88c的層間絕緣膜86上，形成有位線90 (BL)。位線90在X方向上延伸。位線90通過接觸插件88b電連接到電阻存儲元件10a的上部電極84。位線90通過接觸插件88c電連接到電阻存儲元件10b 的上部電極84。另外，位線90通過接觸插件88a、中繼配線74a、接觸插件 72a、中繼配線66a、接觸插件64a、中繼配線60a以及接觸插件58a電連接到源極/漏極擴散層40。
如此構(gòu)成本實施方式的非易失性半導體存儲器件。 (非易失性半導體存儲器件的制造方法)
接著，利用圖5至圖8對本實施方式的非易失性半導體存儲器件的制造方法進行說明。圖5至圖8是表示本實施方式的非易失性半導體存儲器件的制造方法的工序剖視圖。
首先，例如通過STI (Shallow Trench Isolation:淺溝槽隔離)法，在半導體襯底30內(nèi)形成元件分離區(qū)域32 (參照圖4)，其中，該元件分離區(qū)域 32用于確定元件區(qū)域34 (參照圖4)。作為半導體襯底30，例如使用硅襯底。
接著，與通常的MOS晶體管的制造方法同樣，在半導體襯底30的元件區(qū)域34上形成第一晶體管12a、第一晶體管12b、第二晶體管14a以及第二晶體管14b，其中，所述第一晶體管12a具有柵極電極38a和源極/漏極擴散層42、 48，所述第一晶體管12b具有柵極電極38b和源極/漏極擴散層44、 50，所述第二晶體管14a具有柵極電極36a和源極/漏極擴散層40、 42，所述第二晶體管14b具有柵極電極36b和源極/漏極擴散層40、 44 (參照圖5 (a))。
接著，例如通過CVD法，在形成有第一晶體管12a、 12b和第二晶體管 14a、 14b的半導體襯底30上，形成硅氧化膜。
接著，例如通過CMP法，使硅氧化膜的表面平坦化。如此形成由硅氧化膜構(gòu)成的層間絕緣膜52。
接著，利用光刻(photolithography)技術(shù)，在層間絕緣膜52上分別形成接觸孔92，其中，該接觸孔92到達源極/漏極擴散層40、 42、 44、 48、 50。
接著，例如通過CVD法，形成阻擋膜以及鎢(tungsten)膜。
接著，例如通過進行回蝕，在接觸孔92內(nèi)分別埋入由鎢構(gòu)成的接觸插件58a 58e (參照圖5 (b))。
接著，例如通過CVD法，在埋入有接觸插件58a 58e的層間絕緣膜52
35上，形成導電膜。
接著，利用光刻技術(shù)，對導電膜形成圖案。由此，形成由導電膜構(gòu)成的
中繼配線60a 60e (參照圖5 (c))。
接著，例如通過CVD法，在形成有中繼配線的層間絕緣膜上，形成硅氧化膜。
接著，例如通過CMP法，使硅氧化膜的表面平坦化。由此，形成由硅氧化膜構(gòu)成的層間絕緣膜62。
接著，利用光刻技術(shù)，在層間絕緣膜62上分別形成接觸孔94，其中，該接觸孔94到達中繼配線60a 60e。
接著，例如通過CVD法，形成阻擋膜以及鎢膜。
接著，例如通過進行回蝕，在接觸孔94內(nèi)分別埋入由鎢構(gòu)成的接觸插件64a 64e (參照圖6 (a))。
接著，例如通過CVD法，在埋入有接觸插件64a 64e的層間絕緣膜62 上，形成導電膜。
接著，利用光刻技術(shù)，對導電膜形成圖案。由此，形成由導電膜構(gòu)成的中繼配線66a 66c以及源極線68a、 68b。
接著，例如通過CVD法，在形成有中繼配線66a 66c以及源極線68a、 68b的層間絕緣膜62上，形成硅氧化膜。
接著，例如通過CMP法，使硅氧化膜的表面平坦化。由此，形成由硅氧化膜構(gòu)成的層間絕緣膜70。
接著，利用光刻技術(shù)，在層間絕緣膜70上分別形成接觸孔96，其中，該接觸孔96到達中繼配線66a 66c。
接著，例如通過CVD法，形成阻擋膜以及鎢膜。
接著，例如通過進行回蝕，在接觸孔96內(nèi)分別埋入由鎢構(gòu)成的接觸插件72a 72c (參照圖6 (b))。
接著，例如通過CVD法，在埋入有接觸插件72a 72c的層間絕緣膜70 上，形成導電膜。
接著，利用光刻技術(shù)，對導電膜形成圖案。由此，形成由導電膜構(gòu)成的中繼配線74a 74c (參照圖7 (a))。
接著，例如通過CVD法，在形成有中繼配線74a 74c的層間絕緣膜70上，形成硅氧化膜。
接著，例如通過CMP法，使硅氧化膜的表面平坦化，直至中繼配線 74a 74c的表面露出。由此，形成由硅氧化膜構(gòu)成的層間絕緣膜76。
接著，例如通過濺射法(spattering)，在埋入有中繼配線74a 74c的層間絕緣膜76上，例如形成鉑膜。該鉑膜成為電阻存儲元件10a、 10b的下部電極80。
接著，例如通過激光燒蝕(laser ablation)法、溶膠-凝膠法、濺射法、 MOCVD法等，在鉑膜上形成TiOx膜。該TiOx膜成為電阻存儲元件的電阻存儲層82。
接著，例如通過濺射法，在TiOx膜上例如形成鉑膜。該鉑膜成為電阻存儲元件10a、 10b的上部電極84。
如此形成由鉑膜、TiOx膜以及鉑膜構(gòu)成的層積膜。
接著，利用光刻技術(shù)，對層積膜形成圖案。如此形成電阻存儲元件10a、 10b，其中，該電阻存儲元件10a、 10b具有由鉑膜構(gòu)成的下部電極80、由 TiOx膜構(gòu)成的電阻存儲層82以及由鉑膜構(gòu)成的上部電極86(參照圖7(b))。
接著，例如通過CVD法，在形成有電阻存儲元件10a、 10b的層間絕緣膜76上，形成硅氧化膜。
接著，例如通過CMP法，使硅氧化膜的表面平坦化。如此形成由硅氧化膜構(gòu)成的層間絕緣膜86。
接著，利用光刻技術(shù)，在層間絕緣膜86上形成到達中繼配線74a的接觸孔98以及分別到達電阻存儲元件10a、 10b的上部電極84的接觸孔98。
接著，例如通過CVD法，形成阻擋膜以及鎢膜。
接著，通過進行回蝕，在接觸孔98內(nèi)埋入由鎢膜構(gòu)成的接觸插件 88a 88c。
接著，例如通過濺射法，在埋入有接觸插件88a 88c的層間絕緣膜86 上，形成導電膜。
接著，利用光刻技術(shù)，對導電膜形成圖案。由此，形成由導電膜構(gòu)成的位線90。
如此制造本實施方式的非易失性半導體存儲器件。 [第二實施方式]
37利用圖9以及圖10對本發(fā)明第二實施方式的非易失性半導體存儲器件進行說明。圖9是表示本實施方式的非易失性半導體存儲器件的剖視圖。圖 10是表示本實施方式的非易失性半導體存儲器件的俯視圖。圖9是圖10的 B-B'線的剖視圖。與圖1至圖8所示的第一實施方式的非易失性半導體存儲器件及其寫入方法、讀取方法以及刪除方法相同的結(jié)構(gòu)要素，標注相同的附圖標記，并省略或簡化說明。
本實施方式的非易失性半導體存儲器件的主要特征在于，相鄰設置的存儲單元MC1、 MC2的第二晶體管14a、 14b的柵極電極36通過共同的復位線36 (RL)連接。
在半導體襯底30上，形成有元件分離區(qū)域32，其中，該元件分離區(qū)域 32用于確定元件區(qū)域34a、34b。在元件區(qū)域34a上形成有第一存儲單元MC1 ，在元件區(qū)域34b上形成有第二存儲單元MC2。在形成有第一晶體管12a、 12b 的區(qū)域上，元件區(qū)域34a、 34b的寬度較寬，在形成有第二晶體管14a、 14b 的區(qū)域上，元件區(qū)域34a、 34b的寬度較窄。
在形成有元件分離區(qū)域32的半導體襯底30上，形成有復位線36(RL)。復位線36在Y方向上延伸。復位線36兼作第二晶體管14a、 14b的柵極電極。由于復位線36形成在寬度較窄的元件區(qū)域34a、 34b上，因此第二晶體管14a、 14b的柵極寬度W2較窄。
在復位線36的紙面左側(cè)形成有字線38a (WL1)，在復位線36的紙面右側(cè)形成有字線38b (WL2)(參照圖10)。字線38a、 38b被形成為與復位線36并行，并在Y方向上延伸。字線38a、 38b分別兼作第一晶體管12a、 12b的柵極電極。由于字線38a、 38b形成在寬度較寬的元件區(qū)域34a、 34b 上，因此第一晶體管12a、 12b的柵極寬度Wi較寬。第一晶體管12a、 12b 的柵極寬度W,比第二晶體管14a、14b的柵極寬度W2寬。使第一晶體管12a、 12b的柵極寬度比第二晶體管14a、 14b的柵極寬度W2寬是為了將第二晶體管l4a、 14b的導通電阻設定為比第一晶體管12a、 12b的導通電阻大。
在復位線36兩側(cè)的元件區(qū)域34a上形成有源極/漏極擴散層40a、 42。由柵極電極以及源極/漏極擴散層40a、 42構(gòu)成第一存儲單元MC1的第二晶體管14a，其中，所述柵極電極兼作復位線36。
另外，在復位線36兩側(cè)的元件區(qū)域34b上形成有源極/漏極擴散層40b、44。由柵極電極以及源極/漏極擴散層40b、 44構(gòu)成第二存儲單元MC2的第二晶體管14b，其中，所述柵極電極兼作復位線36。
第一存儲單元MC1的第二晶體管14a的柵極電極和第二存儲單元MC2 的第二晶體管14b的柵極電極由共同的復位線36構(gòu)成。
根據(jù)本實施方式，由于第一存儲單元MC1的第二晶體管14a的柵極電極和第二存儲單元MC2的第二晶體管14b的柵極電極由共同的復位線36構(gòu) 成，因此能夠減小為了形成存儲單元MC1、 MC2所需要的空間46。
在層間絕緣膜86上，并行地形成有多條位線90a (BL1)、卯b (BL2)。第一位線90a以及第二位線90b在X方向上延伸。
第一位線90a通過接觸插件88b電連接到第一存儲單元MC1的電阻存儲元件10a的上部電極84。另外，第一位線卯a(chǎn)通過接觸插件88a等電連接到第一存儲單元MC1的第二晶體管14a的源極/漏極擴散層40a。
第二位線90b通過接觸插件88c電連接到第二存儲單元MC2的電阻存儲元件10b的上部電極84。另外，第二位線90b通過接觸插件88d等電連接到第二存儲單元MC2的第二晶體管14b的源極/漏極擴散層40b。
如此構(gòu)成本實施方式的非易失性半導體存儲器件。
與第一實施方式的非易失性半導體存儲器件的寫入方法、讀取方法以及刪除方法同樣，本實施方式的非易失性半導體存儲器件能夠進行寫入、讀取以及刪除。
這樣，也可以通過共同的復位線36 (RL)對相鄰設置的存儲單元MC1、 MC2的第二晶體管14a、 14b的柵極電極36進行連接。根據(jù)本實施方式也能夠減小為了形成存儲單元所需要的空間46，能夠有助于非易失性半導體存儲器件的小型化。
利用圖11至圖12對本發(fā)明第三實施方式的非易失性半導體存儲器件及其寫入方法、讀取方法以及刪除方法進行說明。圖11是表示本實施方式的非易失性半導體存儲器件的電路圖。圖12是表示本實施方式的非易失性半導體存儲器件的俯視圖。對于與圖1至圖10所示的第一或第二實施方式的非易失性半導體存儲器件及其寫入方法、讀取方法以及刪除方法相同的結(jié)構(gòu) 要素標注相同的附圖標記，并省略或簡化說明。本實施方式的非易失性半導體存儲器件的主要特征在于，第一晶體管12 的源極端子連接到源極線，該源極線的電位受第二列選擇器的控制。 (非易失性半導體存儲器件)
首先，利用圖11以及圖12對本實施方式的非易失性半導體存儲器件進行說明。
如圖11所示，存儲單元MC被配置成矩陣狀，其中，該存儲單元MC 具有電阻存儲元件10、第一晶體管12以及第二晶體管14。
字線WL使在同一行上存在的存儲單元MC的第一晶體管12的柵極電極共同連接在一起。多條字線WL連接到第一行選擇器16。第一行選擇器 16用于對字線WL施加規(guī)定電壓，其中，所述字線WL連接到應選擇的存儲單元MC。
復位線RL使在同一行上存在的存儲單元MC的第二晶體管14的柵極電極共同連接在一起。復位線RL被形成為與字線WL并行。多條復位線RL 連接到第二行選擇器18。第二行選擇器18用于對復位線RL施加規(guī)定電壓，其中，所述復位線RL連接到應選擇的存儲單元MC。
位線BL使在同一列上存在的存儲單元MC的電阻存儲元件10的一個端部以及第二晶體管14的一個源極/漏極擴散層(漏極端子)共同連接在一起。位線BL被形成為與字線WL以及復位線RL交叉。多條位線BL連接到第一列選擇器20。第一列選擇器20用于對連接到應選擇的存儲單元MC上的位線BL施加規(guī)定電壓，另外，用于將連接到應選擇的存儲單元MC上的位線 BL接地。在第一列選擇器20上連接有置位驅(qū)動電路24以及復位驅(qū)動電路 22。
源極線SL使在同一列上存在的存儲單元MC的第一晶體管12的一個源極/漏極擴散層(源極端子)共同連接在一起。
如圖12所示，另外，第一源極線68c (SL1)被形成為與第一位線90a (BL1)并行。第二源極線68d (SL2)被形成為與第二位線90b (BL2)并行。第一源極線68c以及第二源極線68d在Y方向上延伸。第一源極線68c 通過接觸插件102a電連接到存儲單元MC1的第一晶體管14a的源極/漏極擴散層48。第二源極線68d通過接觸插件102b電連接到存儲單元MC2的第二晶體管14b的源極/漏極擴散層50。如圖11所示，多條源極線SL連接到第二列選擇器100。第二列選擇器 100用于將連接到應選擇的存儲單元MC的源極線SL接地，另外，用于對連接到應選擇的存儲單元MC的源極線SL施加規(guī)定電壓。在第二列選擇器 100上連接有讀取電路26。
置位驅(qū)動電路24用于在對電阻存儲元件10置位，g卩，使電阻存儲元件 10從高電阻狀態(tài)變化為低電阻狀態(tài)時，對位線BL施加規(guī)定電壓。
復位驅(qū)動電路22用于在對電阻存儲元件10復位時，S卩，使電阻存儲元件10從低電阻狀態(tài)變化為高電阻狀態(tài)時，對位線BL施加規(guī)定電壓。
在讀取電路26中設置有讀出放大器。讀取電路26基于流過源極線SL 的電流，讀取寫入到存儲單元MC中的信息。
第一行選擇器16、第二行選擇器18、第一列選擇器20、第二列選擇器 100、置位驅(qū)動電路24、復位驅(qū)動電路22以及讀取電路26連接到控制整體的控制電路28。
如此構(gòu)成本實施方式的非易失性半導體存儲器件。
接著，對本實施方式的非易失性半導體存儲器件的寫入方法、讀取方法以及刪除方法進行說明。 (寫入方法)
首先，說明對電阻存儲元件10復位的情況、即在電阻存儲元件中寫入高電阻狀態(tài)的情況。
當在電阻存儲元件10中寫入高電阻狀態(tài)時，通過第一行選擇器16來選擇字線WL，其中，所述字線WL連接到寫入對象的存儲單元。具體而言，通過第一行選擇器16，對字線WL施加規(guī)定電壓，其中，所述字線WL連接到寫入對象的存儲單元MC。由此，寫入對象的存儲單元MC的第一晶體管 12變成導通狀態(tài)。
另外，通過第二行選擇器100來選擇復位線RL，其中，所述復位線RL 連接到寫入對象的存儲單元MC。具體而言，通過第二行選擇器18，對復位線RL施加規(guī)定電壓，其中，所述復位線RL連接到寫入對象的存儲單元MC。由此，寫入對象的存儲單元MC的第二晶體管14變成導通狀態(tài)。
另外，通過第二列選擇器100來選擇源極線SL，其中，所述源極線SL 連接到寫入對象的存儲單元MC。具體而言，通過第二列選擇器100，將源極線SL接地，其中，所述源極線SL連接到寫入對象的存儲單元MC。
接著，通過第一列選擇器20來選擇位線BL，其中，所述位線BL與寫入對象的存儲單元MC連接。由此，由第一列選擇器20選擇的位線BL連接到復位驅(qū)動電路22。復位驅(qū)動電路22在規(guī)定時間內(nèi)對所選擇的位線BL施加規(guī)定電壓。
這樣，在寫入對象的存儲單元MC的電阻存儲元件10中寫入高電阻狀態(tài)。在本實施方式的情況下，在電阻存儲元件10上并聯(lián)連接有第二晶體管 14,并且當在電阻存儲元件10中寫入高電阻狀態(tài)時，該第二晶體管14處于導通狀態(tài)，因此也能夠防止對變化為高電阻狀態(tài)的電阻存儲元件10施加比置位電壓高的電壓。因此，根據(jù)本實施方式，也能夠防止從低電阻狀態(tài)變化為高電阻狀態(tài)的電阻存儲元件10返回到低電阻狀態(tài)，能夠進行正常的寫入動作。
接著，說明對電阻存儲元件10置位的情況、即在電阻存儲元件10中寫入低電阻狀態(tài)的情況。
當在電阻存儲元件10中寫入低電阻狀態(tài)時，通過第一行選擇器16來選擇字線WL，其中，所述字線WL與寫入對象的存儲單元MC連接。具體而言，通過第一行選擇器16，對與寫入對象的存儲單元MC連接的字線WL施加規(guī)定電壓。由此，寫入對象的存儲單元MC的第一晶體管12變成導通狀態(tài)。
另一方面，對與寫入對象的存儲單元MC連接的復位線RL不施加電壓。因此，寫入對象的存儲單元MC的第二晶體管14處于截止狀態(tài)。
另外，通過第二列選擇器100來選擇源極線SL，其中，所述源極線SL 與寫入對象的存儲單元MC連接。具體而言，通過第二列選擇器100，將與寫入對象的存儲單元MC連接的源極線SL接地。
接著，通過第一列選擇器20來選擇位線BL，其中，所述位線BL與寫入對象的存儲單元MC連接。由此，由第一列選擇器20選擇的位線BL連接到置位驅(qū)動電路24。置位驅(qū)動電路24在規(guī)定時間內(nèi)對所選擇的位線BL施加規(guī)定電壓。對所選擇的位線BL施加規(guī)定電壓的時間例如為數(shù)ns左右。
這樣，在寫入對象的存儲單元MC的電阻存儲元件10中寫入低電阻狀態(tài)。(讀取方法)
接著，對本實施方式的非易失性半導體存儲器件的讀取方法進行說明。
當讀取寫入到存儲單元MC的電阻存儲元件10中的信息時，通過第一行選擇器16來選擇字線WL,其中，該字線WL與讀取對象的存儲單元MC 連接。具體而言，通過第一行選擇器16，對與讀取對象的存儲單元MC連接的字線WL施加規(guī)定電壓。由此，讀取對象的存儲單元MC的第一晶體管12 變成導通狀態(tài)。
另一方面，對與讀取對象的存儲單元MC連接的復位線RL不施加電壓。因此，讀取對象的存儲單元MC的第二晶體管14變成截止狀態(tài)。
另外，通過第一列選擇器來選擇位線BL，其中，所述位線BL與讀取對象的存儲單元MC連接。具體而言，將與讀取對象的存儲單元MC連接的位線BL接地。
接著，通過第二列選擇器100來選擇源極線SL，其中，所述源極線SL 與讀取對象的存儲單元MC連接。由此，由第二列選擇器100選擇的源極線 SL連接到讀取電路26。當在讀取對象的存儲單元MC的電阻存儲元件10中寫入有高電阻狀態(tài)時，在源極線SL中流過較小的電流。另一方面，當在讀取對象的存儲單元MC的電阻存儲元件10中寫入有低電阻狀態(tài)時，在源極線SL中流過較大的電流。讀取電路26通過讀出放大器來檢測流過源極線 SL的電流，并判斷電阻存儲元件10處于低電阻狀態(tài)還是高電阻狀態(tài)。艮口，讀取電路26基于流過源極線的電流，讀取寫入到電阻存儲元件10中的信息。
在本實施方式中，基于流過源極線SL的電流來讀取寫入到電阻存儲元件10中的信息的理由如下。g卩，在位線BL上，不僅連接有讀取對象的存儲單元MC的電阻存儲元件10，還連接有在與讀取對象的存儲單元MC同一列上存在的所有存儲單元MC的電阻存儲元件10等。因此，在位線BL中存在大的寄生電容，高速讀取并不容易。對此，在源極線SL中，通過第一晶體管12，將讀取對象的存儲單元MC以外的存儲單元MC的電阻存儲元件10 進行電分離。因此，源極線SL的寄生電容小。因此，若基于流過源極線SL 的電流來讀取寫入到電阻存儲元件10中的信息，則能夠進行高速讀取。根據(jù)這樣的理由，在本實施方式中，基于流過源極線SL的電流來讀取寫入到電阻存儲元件10中的信息。此外，在此，以使讀取對象的存儲單元MC的第二晶體管14為截止狀態(tài)來進行讀取的情況為例進行了說明，但是也可以使讀取對象的存儲單元 MC的第二晶體管14為導通狀態(tài)來進行讀取。此時，適當?shù)卦O定對第二晶體管14的柵極端子施加的電壓即可。使第二晶體管14為導通狀態(tài)來進行讀取的理由是，如上所述，若使第二晶體管14為導通狀態(tài)來進行讀取，則能夠防止讀取出錯。 (刪除方法)
接著，對本實施方式的非易失性半導體存儲器件的刪除方法進行說明。
當統(tǒng)一刪除在同一列上存在的存儲單元MC的電阻存儲元件10中寫入的信息時，如下所述地進行處理即可。
艮P，通過第一行選擇器16來選擇所有字線WL。具體而言，通過第一行選擇器16,對所有字線WL施加規(guī)定電壓。由此，所有存儲單元MC的第一晶體管14變成導通狀態(tài)。
另外，通過第二行選擇器18來選擇所有復位線RL。具體而言，通過第二行選擇器18，對所有復位線RL施加規(guī)定電壓。由此，所有存儲單元MC 的第二晶體管14變成導通狀態(tài)。
另外，通過第二列選擇器100來選擇源極線SL，其中，所述源極線SL 與刪除對象的列的存儲單元MC連接。由此，由第二列選擇器100所選擇的源極線SL接地。
接著，通過第一列選擇器20來選擇位線BL，其中，所述位線BL與刪除對象的列的存儲單元MC連接。由此，由第一列選擇器20選擇的位線BL 連接到復位驅(qū)動電路22。復位驅(qū)動電路22在規(guī)定時間內(nèi)對所選擇的位線BL 施加規(guī)定電壓。
這樣，統(tǒng)一刪除在位于刪除對象的列的存儲單元MC的電阻存儲元件10 中寫入的信息。S口，在位于刪除對象的列的存儲單元MC的電阻存儲元件IO 中統(tǒng)一寫入高電阻狀態(tài)。
另外，當統(tǒng)一刪除在所有存儲單元MC的電阻存儲元件10中寫入的信息時，如下所述地進行處理即可。
艮P，通過第一行選擇器16來選擇所有字線WL。具體而言，通過第一行選擇器16，對所有字線WL施加規(guī)定電壓。由此，所有存儲單元MC的第一晶體管12變成導通狀態(tài)。
另外，通過第二行選擇器18來選擇所有復位線RL。具體而言，通過第二行選擇器18，對所有復位線RL施加規(guī)定電壓。由此，所有存儲單元MC 的第二晶體管14變成導通狀態(tài)。
另外，通過第二列選擇器100來選擇所有源極線SL。具體而言，通過第二列選擇器100，將所有源極線SL接地。
接著，通過第一列選擇器20來選擇所有位線BL。由此，所有位線BL 連接到復位驅(qū)動電路22。復位驅(qū)動電路22在規(guī)定時間內(nèi)對所有位線BL施加規(guī)定電壓。
這樣，統(tǒng)一刪除在所有存儲單元MC的電阻存儲元件10中寫入的信息。即，在所有存儲單元MC的電阻存儲元件10中統(tǒng)一寫入高電阻狀態(tài)。
這樣，根據(jù)本實施方式的非易失性半導體存儲器件，第一晶體管12的源極端子連接到源極線SL，并且該源極線SL的電位受第二列選擇器100的控制，因此基于流過寄生電容小的源極線SL的電流，能夠讀取寫入到存儲單元MC中的信息。因此，根據(jù)本實施方式，能夠高速讀取寫入到存儲單元 MC中的信息。
本發(fā)明并不限定于上述實施方式，可以進行各種變形。例如，在上述實施方式中，舉例說明了作為構(gòu)成電阻存儲層82的電阻存儲材料使用TiOx的情況，但是構(gòu)成電阻存儲層82的電阻存儲材料并不限定于TiOx。例如，作為構(gòu)成電阻存儲層82的電阻存儲材料，還可以使用NiOx、 YOx、 CeOx、 MgOx、 ZnOx、 HfOx、 WOx、 NbOx、 TaOx、 CrOx、 MnOx、 A10x、 VOx、 SiOx等。另外，作為構(gòu)成電阻存儲層的電阻存儲材料，還可以使用Pr卜xCaMn03、 La卜xCaMn03、 SrTi03、 YBa2Cu3Ox、 LaNiO等含有多種金屬或半導體原子的氧化物材料。這些電阻存儲材料可以以單個部件的形式使用，也可以做成層疊構(gòu)造。
另外，舉例說明了作為構(gòu)成下部電極80以及上部電極84的電極材料使用鉑的情況，但是構(gòu)成下部電極80以及上部電極84的電極材料并不限定于鉑。例如，作為構(gòu)成下部電極80以及上部電極84的電極材料，還可以使用 Ir、 W、 Ni、 Au、 Cu、 Ag、 Pd、 Zn、 Cr、 Al、 Mn、 Ta、 Si、 TaN、 TiN、 Ru、ITO、 NiO、 IrO、 SrRuO、 CoSi2、 WSi2、 NiSi、 MoSi2、 TiSi2、 Al-Si、 Al-Cu、 Al-Si-Cu等。構(gòu)成下部電極80的電極材料和構(gòu)成上部電極84的電極材料可以相同，也可以不相同。產(chǎn)業(yè)上的可利用性
本發(fā)明的非易失性半導體存儲器件及其寫入方法、讀取方法以及刪除方法有助于提供能夠進行正常的寫入動作的非易失性半導體存儲器件及其寫入方法、讀取方法以及刪除方法。
權(quán)利要求
1. 一種非易失性半導體存儲器件，其特征在于，具有存儲單元，該存儲單元具有電阻存儲元件，當對該電阻存儲元件施加高于復位電壓且低于置位電壓的電壓時，該電阻存儲元件從所述低電阻狀態(tài)變化為所述高電阻狀態(tài)，當對該電阻存儲元件施加高于所述置位電壓的電壓時，該電阻存儲元件從所述高電阻狀態(tài)變化為所述低電阻狀態(tài)，第一晶體管，其具有第一柵極電極和第一源極/漏極擴散層，所述第一源極/漏極擴散層的一側(cè)連接到所述電阻存儲元件的一個端部，以及第二晶體管，其具有第二柵極電極和第二源極/漏極擴散層，所述第二源極/漏極擴散層的一側(cè)連接到所述電阻存儲元件的所述一個端部，所述第二源極/漏極擴散層的另一側(cè)連接到所述電阻存儲元件的另一個端部。
2. 根據(jù)權(quán)利要求1所述的非易失性半導體存儲器件，其特征在于，所述第二晶體管的導通電阻值大于所述低電阻狀態(tài)的所述電阻存儲元件的電阻值，且小于所述高電阻狀態(tài)的所述電阻存儲元件的電阻值。
3. 根據(jù)權(quán)利要求1或2所述的非易失性半導體存儲器件，其特征在于，所述第二晶體管的斷開電阻值小于所述高電阻狀態(tài)的所述電阻存儲元件的電阻值。
4. 根據(jù)權(quán)利要求1所述的非易失性半導體存儲器件，其特征在于，所述第二晶體管的導通電阻值大于所述第一晶體管的導通電阻值。
5. 根據(jù)權(quán)利要求4所述的非易失性半導體存儲器件，其特征在于，所述第二晶體管的柵極寬度比所述第一晶體管的柵極寬度窄。
6. 根據(jù)權(quán)利要求1至5中任一項所述的非易失性半導體存儲器件，其特征在于，所述存儲單元為多個，且配置為矩陣狀，多個所述存儲單元中的第一存儲單元的所述第二晶體管的所述第二源極/漏極擴散層的另一側(cè)和所述多個存儲單元中的第二存儲單元的所述第二晶體管的所述第二源極/漏極擴散層的另一側(cè)，由共同的源極/漏極擴散層構(gòu) 成。
7. 根據(jù)權(quán)利要求1至5中任一項所述的非易失性半導體存儲器件，其特征在于，所述存儲單元為多個，且配置為矩陣狀；所述非易失性半導體存儲器件還具有-第一位線，其連接到所述多個存儲單元中的第一存儲單元的所述第二晶體管的所述第二源極/漏極擴散層的另一側(cè)，第二位線，其連接到所述多個存儲單元中的第二存儲單元的所述第二晶體管的所述第二源極/漏極擴散層的另一側(cè)，并且被形成為與所述第一位線并行，復位線，其形成為與所述第一位線以及所述第二位線交叉，并且使所述第一存儲單元的所述第二晶體管的所述第二柵極電極和所述第二存儲單元的所述第二晶體管的所述第二柵極電極共同連接在一起，第一字線，其形成在所述復位線的一側(cè)并與所述復位線并行，并且包括所述第一存儲單元的所述第一晶體管的所述第一柵極電極，以及第二字線，其形成在所述復位線的另一側(cè)并與所述復位線并行，并且包括所述第二存儲單元的所述第一晶體管的所述第一柵極電極。
8.根據(jù)權(quán)利要求1至5中任一項所述的非易失性半導體存儲器件，其特征在于，所述存儲單元為多個，且配置為矩陣狀；所述非易失性半導體存儲器件還具有多條位線，使在同一列上存在的多個所述電阻存儲元件的所述另一個端部共同連接在一起，多條字線，使在同一行上存在的多個所述第一晶體管的所述第一柵極電極共同連接在一起，多條復位線，被形成為與所述字線并行，并且使多個所述第二晶體管的所述第二柵極電極共同連接在一起，第一列選擇器，其連接到所述多條位線，控制所述多條位線的電位，第一行選擇器，其連接到所述多條字線，控制所述多條字線的電位，以及第二行選擇器，其連接到所述多條復位線，控制所述多條復位線的電位; 所述多個第一晶體管的所述第一源極/漏極擴散層的另一側(cè)分別接地。
9. 根據(jù)權(quán)利要求1至5中任一項所述的非易失性半導體存儲器件，其特征在于，所述存儲單元為多個，且配置為矩陣狀，所述非易失性半導體存儲器件還具有多條位線，使在同一列上存在的多個所述電阻存儲元件的所述另一個端部共同連接在一起，多條源極線，使在同一列上存在的多個所述第一晶體管的所述第一源極 /漏極擴散層的另一側(cè)共同連接在一起，多條字線，使在同一行上存在的多個所述第一晶體管的所述第一柵極電極共同連接在一起，多條復位線，被形成為與所述字線并行，并且使多個所述第二晶體管的所述第二柵極電極共同連接在一起，第一列選擇器，其連接到所述多條位線，控制所述多條位線的電位，第二列選擇器，其連接到所述多條源極線，控制所述多條源極線的電位，第一行選擇器，其連接到所述多條字線，控制所述多條字線的電位，以及第二行選擇器，其連接到所述多條復位線，控制所述多條復位線的電位。
10. —種非易失性半導體存儲器件的寫入方法，所述非易失性半導體存儲器件具有-多個存儲單元，這些存儲單元分別具有電阻存儲元件、第一晶體管、第二晶體管，其中，當對所述電阻存儲元件施加高于復位電壓且低于置位電壓的電壓時，所述電阻存儲元件從所述低電阻狀態(tài)變化為所述高電阻狀態(tài)，當對所述電阻存儲元件施加高于所述置位電壓的電壓時，所述電阻存儲元件從所述高電阻狀態(tài)變化為所述低電阻狀態(tài)，所述第一晶體管具有第一柵極電極和第一源極/漏極擴散層，所述第一源極/漏極擴散層的一側(cè)連接到所述電阻存儲元件的一個端部，所述第二晶體管具有第二柵極電極和第二源極/漏極擴散層，所述第二源極/漏極擴散層的一側(cè)連接到所述電阻存儲元件的所述一個端部，所述第二源極/漏極擴散層的另一側(cè)連接到所述電阻存儲元件的另一個端部，多條位線，使在同一列上存在的多個所述電阻存儲元件的所述另一個端部共同連接在一起，多條字線，使在同一行上存在的多個所述第一晶體管的所述第一柵極電極共同連接在一起，多條復位線，被形成為與所述字線并行，并且使多個所述第二晶體管的所述第二柵極電極共同連接在一起，列選擇器，其連接到所述多條位線，控制所述多條位線的電位，第一行選擇器，其連接到所述多條字線，控制所述多條字線的電位，以及第二行選擇器，其連接到所述多條復位線，控制所述多條復位線的電位; 所述多個第一晶體管的所述第一源極/漏極擴散層的另一側(cè)接地；所述非易失性半導體存儲器件的寫入方法的特征在于，通過所述第一行選擇器，選擇性地對一條所述字線施加電壓，通過所述第二行選擇器，選擇性地對一條所述復位線施加電壓，通過所述第一列選擇器，選擇性地對一條所述位線施加電壓，由此在所選擇的所述存儲單元的所述電阻存儲元件中寫入所述高電阻狀態(tài)。
11. 根據(jù)權(quán)利要求10所述的非易失性半導體存儲器件的寫入方法，其特征在于，通過所述第一行選擇器，選擇性地對所述一條字線施加電壓，不通過所述第二行選擇器對所述一條復位線施加電壓，通過所述第一列選擇器，選擇性地對一條所述位線施加電壓，由此在所選擇的所述存儲單元的所述電阻存儲元件中寫入所述低電阻狀態(tài)。
12. —種非易失性半導體存儲器件的寫入方法，所述非易失性半導體存儲器件具有多個存儲單元，這些存儲單元分別具有電阻存儲元件、第一晶體管、第二晶體管，其中，當對所述電阻存儲元件施加高于復位電壓且低于置位電壓的電壓時，所述電阻存儲元件從所述低電阻狀態(tài)變化為所述高電阻狀態(tài)，當對所述電阻存儲元件施加高于所述置位電壓的電壓時，所述電阻存儲元件從所述高電阻狀態(tài)變化為所述低電阻狀態(tài)，所述第一晶體管具有第一柵極電極和第一源極/漏極擴散層，所述第一源極/漏極擴散層的一側(cè)連接到所述電阻存儲元件的一個端部，所述第二晶體管具有第二柵極電極和第二源極/漏極擴散層，所述第二源極/漏極擴散層的一側(cè)連接到所述電阻存儲元件的所述一個端部，所述第二源極/漏極擴散層的另一側(cè)連接到所述電阻存儲元件的另一個端部，多條位線，使在同一列上存在的多個所述電阻存儲元件的所述另一個端部共同連接在一起，多條源極線，使在同一列上存在的多個第一晶體管的所述第一源極/漏極擴散層的另一側(cè)共同連接在一起，多條字線，使在同一行上存在的多個所述第一晶體管的所述第一柵極電極共同連接在一起，多條復位線，被形成為與所述字線并行，并且使多個所述第二晶體管的所述第二柵極電極共同連接在一起，第一列選擇器，其連接到所述多條位線，控制所述多條位線的電位，第二列選擇器，其連接到所述多條源極線，控制所述多條源極線的電位，第一行選擇器，其連接到所述多條字線，控制所述多條字線的電位，以及第二行選擇器，其連接到所述多條復位線，并且控制所述多條復位線的電位；所述非易失性半導體存儲器件的寫入方法的特征在于，通過所述第一行選擇器，選擇性地對一條所述字線施加電壓，通過所述第二行選擇器，選擇性地對一條所述復位線施加電壓，通過所述第一列選擇器，選擇性地對一條所述位線施加電壓，通過所述第二列選擇器，將一條所述源極線接地，由此在所選擇的所述存儲單元的所述電阻存儲元件中寫入所述高電阻狀態(tài)。
13.根據(jù)權(quán)利要求12所述的非易失性半導體存儲器件的寫入方法，其特征在于，通過所述第一行選擇器，選擇性地對所述一條字線施加電壓，不通過所述第二行選擇器對所述一條復位線施加電壓，通過所述第一列選擇器，選擇性地對所述一條位線施加電壓，通過所述第二列選擇器，將所述一條源極線接地，由此在所選擇的所述存儲單元的所述電阻存儲元件中寫入所述低電阻狀態(tài)。
14. 一種非易失性半導體存儲器件的讀取方法，所述非易失性半導體存儲器件具有多個存儲單元，這些存儲單元分別具有電阻存儲元件、第一晶體管、第二晶體管，其中，當對所述電阻存儲元件施加高于復位電壓且低于置位電壓的電壓時，所述電阻存儲元件從所述低電阻狀態(tài)變化為所述高電阻狀態(tài)，當對所述電阻存儲元件施加高于所述置位電壓的電壓時，所述電阻存儲元件從所述高電阻狀態(tài)變化為所述低電阻狀態(tài)，所述第一晶體管具有第一柵極電極和第一源極/漏極擴散層，所述第一源極/漏極擴散層的一側(cè)連接到所述電阻存儲元件的一個端部，所述第二晶體管具有第二柵極電極和第二源極/漏極擴散層，所述第二源極/漏極擴散層的一側(cè)連接到所述電阻存儲元件的所述一個端部，所述第二源極/漏極擴散層的另一側(cè)連接到所述電阻存儲元件的另一個端部，多條位線，使在同一列上存在的多個所述電阻存儲元件的所述另一個端部共同連接在一起，多條字線，使在同一行存在的多個所述第一晶體管的所述第一柵極電極共同連接在一起，多條復位線，被形成為與所述字線并行，并且使多個所述第二晶體管的所述第二柵極電極共同連接在一起，列選擇器，其連接到所述多條位線，控制所述多條位線的電位，第一行選擇器，其連接到所述多條字線，控制所述多條字線的電位，以及第二行選擇器，其連接到所述多條復位線，控制所述多條復位線的電位; 所述多個第一晶體管的所述第一源極/漏極擴散層的另一側(cè)接地；所述非易失性半導體存儲器件的讀取方法的特征在于，通過所述第一行選擇器，選擇性地對一條所述字線施加電壓，通過所述第一列選擇器，選擇性地對一條所述位線施加電壓，基于流過所述位線的電流，讀取已寫入到所選擇的所述存儲單元中的信息。
15. 根據(jù)權(quán)利要求14所述的非易失性半導體存儲器件的讀取方法，其特征在于，通過所述第二行選擇器，進一步對與所選擇的所述存儲單元連接的所述復位線施加電壓。
16. —種非易失性半導體存儲器件的讀取方法，所述非易失性半導體存儲器件具有多個存儲單元，這些存儲單元分別具有電阻存儲元件、第一晶體管、第二晶體管，其中，當對所述電阻存儲元件施加高于復位電壓且低于置位電壓的電壓時，所述電阻存儲元件從所述低電阻狀態(tài)變化為所述高電阻狀態(tài)，當對所述電阻存儲元件施加高于所述置位電壓的電壓時，所述電阻存儲元件從所述高電阻狀態(tài)變化為所述低電阻狀態(tài)，所述第一晶體管具有第一柵極電極和第一源極/漏極擴散層，所述第一源極/漏極擴散層的一側(cè)連接到所述電阻存儲元件的一個端部，所述第二晶體管具有第二柵極電極和第二源極/漏極擴散層，所述第二源極/漏極擴散層的一側(cè)連接到所述電阻存儲元件的所述一個端部，所述第二源極/漏極擴散層的另一側(cè)連接到所述電阻存儲元件的另一個端部，多條位線，使在同一列上存在的多個所述電阻存儲元件的所述另一個端部共同連接在一起，多條源極線，使在同一列上存在的多個所述第一晶體管的所述第一源極 /漏極擴散層的另一側(cè)共同連接在一起，多條字線，使在同一行上存在的多個所述第一晶體管的所述第一柵極電極共同連接在一起，第一列選擇器，其連接到所述多條位線，控制所述多條位線的電位，第二列選擇器，其連接到所述多條源極線，控制所述多條源極線的電位，以及行選擇器，其連接到所述多條字線，控制所述多條字線的電位；所述非易失性半導體存儲器件的讀取方法的特征在于，通過所述行選擇器，選擇性地對一條所述字線施加電壓，通過所述第一列選擇器，將一條所述位線接地，之后，通過所述第二列選擇器，選擇性地對一條所述源極線施加電壓，由此，基于流過所述源極線的電流，讀取已寫入到所選擇的所述存儲單元中的信息。
17. 根據(jù)權(quán)利要求16所述的非易失性半導體存儲器件的讀取方法，其特征在于，通過所述第二行選擇器，進一步對與所選擇的所述存儲單元連接的所述復位線施加電壓。
18. —種非易失性半導體存儲器件的刪除方法，所述非易失性半導體存儲器件具有多個存儲單元，這些存儲單元分別具有電阻存儲元件、第一晶體管、第二晶體管，其中，當對所述電阻存儲元件施加高于復位電壓且低于置位電壓的電壓時，所述電阻存儲元件從所述低電阻狀態(tài)變化為所述高電阻狀態(tài)，當對所述電阻存儲元件施加高于所述置位電壓的電壓時，所述電阻存儲元件從所述高電阻狀態(tài)變化為所述低電阻狀態(tài)，所述第一晶體管具有第一柵極電極和第一源極/漏極擴散層，所述第一源極/漏極擴散層的一側(cè)連接到所述電阻存儲元件的一個端部，所述第二晶體管具有第二柵極電極和第二源極/漏極擴散層，所述第二源極/漏極擴散層的一側(cè)連接到所述電阻存儲元件的所述一個端部，所述第二源極/漏極擴散層的另一側(cè)連接到所述電阻存儲元件的另一個端部，多條位線，使在同一列上存在的多個所述電阻存儲元件的所述另一個端部共同連接在一起，多條字線，使在同一行上存在的多個所述第一晶體管的所述第一柵極電極共同連接在一起，多條復位線，被形成為與所述字線并行，并且使多個所述第二晶體管的所述第二柵極電極共同連接在一起，列選擇器，其連接到所述多條位線，控制所述多條位線的電位，第一行選擇器，其連接到所述多條字線，并且控制所述多條字線的電位，以及第二行選擇器，其連接到所述多條復位線，控制所述多條復位線的電位；所述多個第一晶體管的所述第一源極/漏極擴散層的另一側(cè)接地；所述非易失性半導體存儲器件的刪除方法的特征在于，通過所述第一行選擇器，選擇性地對所有所述字線施加電壓，通過所述第二行選擇器，選擇性地對所有所述復位線施加電壓，通過所述列選擇器，選擇性地對一個所述位線施加電壓，由此，使得在所選擇的列上存在的多個所述電阻存儲元件處于所述高電阻狀態(tài)。
19. 一種非易失性半導體存儲器件的刪除方法，所述非易失性半導體存儲器件包括多個存儲單元，這些存儲單元分別具有電阻存儲元件、第一晶體管、第二晶體管，其中，當對所述電阻存儲元件施加高于復位電壓且低于置位電壓的電壓時，所述電阻存儲元件從所述低電阻狀態(tài)變化為所述高電阻狀態(tài)，當對所述電阻存儲元件施加高于所述置位電壓的電壓時，所述電阻存儲元件從所述高電阻狀態(tài)變化為所述低電阻狀態(tài)，所述第一晶體管具有第一柵極電極和第一源極/漏極擴散層，所述第一源極/漏極擴散層的一側(cè)連接到所述電阻存儲元件的一個端部，所述第二晶體管具有第二柵極電極和第二源極/漏極擴散層，所述第二源極/漏極擴散層的一側(cè)連接到所述電阻存儲元件的所述一個端部，所述第二源極/漏極擴散層的另一側(cè)連接到所述電阻存儲元件的另一個端部，多條位線，使在同一列上存在的多個所述電阻存儲元件的所述另一個端部共同連接在一起，多條源極線，使在同一列上存在的多個第一晶體管的所述第一源極/漏極擴散層的另一側(cè)共同連接在一起，多條字線，使在同一行上存在的多個所述第一晶體管的所述第一柵極電極共同連接在一起，多條復位線，被形成為與所述字線并行，并且使多個所述第二晶體管的所述第二柵極電極共同連接在一起，第一列選擇器，其連接到所述多條位線，控制所述多條位線的電位，第二列選擇器，其連接到所述多條源極線，控制所述多條源極線的電位，第一行選擇器，其連接到所述多條字線，控制所述多條字線的電位，以及第二行選擇器，其連接到所述多條復位線，并且控制所述多條復位線的電位；所述非易失性半導體存儲器件的刪除方法的特征在于，通過所述第一行選擇器，對所有所述字線施加電壓，通過所述第二行選擇器，對所有所述復位線施加電壓，通過所述第一列選擇器，選擇性地對一條所述位線施加電壓，通過第二列選擇器，將一條所述源極線接地，由此，使得在所選擇的列上存在的多個所述電阻存儲元件處于所述高電阻狀態(tài)。
20. —種非易失性半導體存儲器件的刪除方法，所述非易失性半導體存儲器件包括多個存儲單元，這些存儲單元分別具有電阻存儲元件、第一晶體管、第二晶體管，其中，當對所述電阻存儲元件施加高于復位電壓且低于置位電壓的電壓時，所述電阻存儲元件從所述低電阻狀態(tài)變化為所述高電阻狀態(tài)，當對所述電阻存儲元件施加高于所述置位電壓的電壓時，所述電阻存儲元件從所述高電阻狀態(tài)變化為所述低電阻狀態(tài)，所述第一晶體管具有第一柵極電極和第一源極/漏極擴散層，所述第一源極/漏極擴散層的一側(cè)連接到所述電阻存儲元件的一個端部，所述第二晶體管具有第二柵極電極和第二源極/漏極擴散層，所述第二源極/漏極擴散層的一側(cè)連接到所述電阻存儲元件的所述一個端部，所述第二源極/漏極擴散層的另一側(cè)連接到所述電阻存儲元件的另一個端部，多條位線，使在同一列上存在的多個所述電阻存儲元件的所述另一個端部共同連接在一起，多條字線，使在同一行上存在的多個所述第一晶體管的所述第一柵極電極共同連接在一起，多條復位線，被形成為與所述字線并行，并且使多個所述第二晶體管的所述第二柵極電極共同連接在一起，列選擇器，其連接到所述多條位線，控制所述多條位線的電位，第一行選擇器，其連接到所述多條字線，控制所述多條字線的電位，以及第二行選擇器，其連接到所述多條復位線，控制所述多條復位線的電位; 所述多個第一晶體管的所述第一源極/漏極擴散層的另一側(cè)接地；所述非易失性半導體存儲器件的刪除方法的特征在于，通過所述第一行選擇器，對所有所述字線施加電壓，通過所述第二行選擇器，對所有所述復位線施加電壓，通過所述列選擇器，對所有所述位線施加電壓，由此使所有所述電阻存儲元件處于所述高電阻狀態(tài)。
21. —種非易失性半導體存儲器件的刪除方法，所述非易失性半導體存儲器件包括-多個存儲單元，這些存儲單元分別具有電阻存儲元件、第一晶體管、第二晶體管，其中，當對所述電阻存儲元件施加高于復位電壓且低于置位電壓的電壓時，所述電阻存儲元件從所述低電阻狀態(tài)變化為所述高電阻狀態(tài)，當對所述電阻存儲元件施加高于所述置位電壓的電壓時，所述電阻存儲元件從所述高電阻狀態(tài)變化為所述低電阻狀態(tài)，所述第一晶體管具有第一柵極電極和第一源極/漏極擴散層，所述第一源極/漏極擴散層的一側(cè)連接到所述電阻存儲元件的一個端部，所述第二晶體管具有第二柵極電極和第二源極/漏極擴散層，所述第二源極/漏極擴散層的一側(cè)連接到所述電阻存儲元件的所述一個端部，所述第二源極/漏極擴散層的另一側(cè)連接到所述電阻存儲元件的另一個端部，多條位線，使在同一列上存在的多個所述電阻存儲元件的所述另一個端部共同連接在一起，多條源極線，使在同一列上存在的多個所述第一晶體管的所述第一源極 /漏極擴散層的另一側(cè)共同連接在一起，多條字線，使在同一行上存在的多個所述第一晶體管的所述第一柵極電極共同連接在一起，多條復位線，被形成為與所述字線并行，并且使多個所述第二晶體管的所述第二柵極電極共同連接在一起，第一列選擇器，其連接到所述多條位線，控制所述多條位線的電位，第二列選擇器，其連接到所述多條源極線，控制所述多條源極線的電位，第一行選擇器，其連接到所述多條字線，控制所述多條字線的電位，以及第二行選擇器，其連接到所述多條復位線，并且控制所述多條復位線的電位；所述非易失性半導體存儲器件的刪除方法的特征在于，通過所述第一行選擇器，對所有所述字線施加電壓，通過所述第二行選擇器，對所有所述復位線施加電壓，通過所述第一列選擇器，對所有所述位線施加電壓，通過所述第二列選擇器，將所有所述源極線接地，由此，使所有所述電阻存儲元件處于所述高電阻狀態(tài)。
全文摘要
一種非易失性半導體存儲器件，包括存儲單元MC，該存儲單元MC具有電阻存儲元件10，當對該電阻存儲元件施加高于復位電壓且低于置位電壓的電壓時，所述電阻存儲元件從低電阻狀態(tài)變化為高電阻狀態(tài)，當對該電阻存儲元件施加高于所述置位電壓的電壓時，所述電阻存儲元件從所述高電阻狀態(tài)變化為所述低電阻狀態(tài)；第一晶體管12，其具有第一柵極電極和第一源極/漏極擴散層，第一源極/漏極擴散層的一側(cè)連接到電阻存儲元件的一個端部；以及第二晶體管14，其具有第二柵極電極和第二源極/漏極擴散層，第二源極/漏極擴散層的一側(cè)連接到電阻存儲元件的一個端部，第二源極/漏極擴散層的另一側(cè)連接到電阻存儲元件的另一個端部。
文檔編號H01L27/105GK101548333SQ20068005649
公開日2009年9月30日申請日期2006年11月30日優(yōu)先權(quán)日2006年11月30日
發(fā)明者佐藤嘉洋申請人:富士通株式會社

完整全部詳細技術(shù)資料下載