專(zhuān)利名稱：：一種線路組件的制作方法
技術(shù)領(lǐng)域：
：本發(fā)明涉及的是一種線路組件，特別涉及的是一種在一集成電路(integratedcircuit,IC)芯片上，利用保護(hù)層(passivationlayer)上方形成的金屬線路或平面將訊號(hào)由一芯片內(nèi)建電路(on-chipcircuit)單元傳送至其它電路單元，或是將電源電壓或接地參考電壓傳送至其它電路單元的結(jié)構(gòu)及其方法。
背景技術(shù)：
：現(xiàn)今的許多電子組件都需要在一高速以及/或是低功率消耗的情況下運(yùn)行。此外，現(xiàn)在的電子系統(tǒng)、模塊或電路板(circuitboard)包含有許多不同類(lèi)型的芯片，例如中央處理單位(CentralProcessingUnits,CPUs)、數(shù)字訊號(hào)處理器(DigitaSignalProcessors,DSPs)、模擬芯片(analogchip)、動(dòng)態(tài)隨機(jī)存取內(nèi)存(DRAMs)、靜態(tài)隨機(jī)存取內(nèi)存(SRAMs)或閃存(Flashs)等。每一芯片是使用不同類(lèi)型以及/或是不同世代的集成電路制程技術(shù)來(lái)制造。例如，在現(xiàn)今的筆記型個(gè)人計(jì)算機(jī)(notebookpersonalcomputer)中，中央處理單位可能是使用一先進(jìn)的65納米(nm)技術(shù)來(lái)制造，其電源供應(yīng)電壓為1.2伏特(V)，模擬芯片是使用一0.25微米0nm)集成電路制程技術(shù)來(lái)制造，其電源供應(yīng)電壓為3.3伏特，動(dòng)態(tài)隨機(jī)存取內(nèi)存芯片使用一90納米集成電路制程技術(shù)來(lái)制造，其電源供應(yīng)電壓為1.5伏特，而閃存芯片則是使用一0.18微米技術(shù)來(lái)制造，其電源供應(yīng)電壓為2.5伏特。由于在一單一系統(tǒng)中具有多種的供應(yīng)電壓，所以便需要有芯片內(nèi)建(on-chip)的穩(wěn)壓器(voltageregulator)、變壓器(voltageconverter)或是包含有穩(wěn)壓與變壓的電路i史計(jì)，例如動(dòng)態(tài)隨機(jī)存取內(nèi)存芯片需要一芯片內(nèi)建變壓器來(lái)將3.3伏特電壓轉(zhuǎn)換到1.5伏特，而閃存芯片則需要一芯片內(nèi)建變壓器來(lái)將3.3伏特電壓轉(zhuǎn)換到2.5伏特。其中，芯片內(nèi)建穩(wěn)壓器、變壓器或含有穩(wěn)壓與變壓的電路設(shè)計(jì)是通過(guò)芯片內(nèi)建電源/接地參考電壓總線(power/groundbus)提供一穩(wěn)定電壓給在同一芯片上不同位置的半導(dǎo)體組件。另，若在一芯片內(nèi)建穩(wěn)壓器、變壓器或含有穩(wěn)壓與變壓的電路設(shè)計(jì)加入低電阻的電源/接地參考電壓線路，除了可以將能源消耗減到最少的外，也可減少因?yàn)樨?fù)栽的電容與電阻波動(dòng)所造成的噪聲。在美國(guó)專(zhuān)利第6,495,442號(hào)中，其是/>開(kāi)出一種晶圓頂端上的后護(hù)層(post-passivation)結(jié)構(gòu)。在此集成電路保護(hù)層上的后護(hù)層結(jié)構(gòu)是用來(lái)作為全面性(global)、電源、接地參考電壓或訊號(hào)分配網(wǎng)絡(luò)。其中，電源/接地參考電壓是來(lái)自一外部(芯片外部)電源供應(yīng)器。在美國(guó)專(zhuān)利第6,649,509號(hào)中是公開(kāi)出一種在集成電路保護(hù)層上形成后護(hù)層連4妾線路(post-passivationinterconnection)結(jié)構(gòu)的浮凸制禾呈(embossingprocess),其可用來(lái)作為電源、接地參考電壓、頻率(clock)或訊號(hào)的全面性分配網(wǎng)絡(luò)。
發(fā)明內(nèi)容本發(fā)明的一目的，是通過(guò)保護(hù)層(passivation)上的金屬線路或平面，使保護(hù)層下方的芯片內(nèi)建電路單元將訊號(hào)傳送至同一芯片(ICchip)上的數(shù)個(gè)組件或電路單元。本發(fā)明的一目的，是通過(guò)保護(hù)層上的金屬線路或平面，使保護(hù)層下方的芯片內(nèi)建穩(wěn)壓器將電源傳送至同一芯片上的數(shù)個(gè)組件或電路單元。本發(fā)明的一目的，是通過(guò)保護(hù)層上的金屬線路或平面，使保護(hù)層下方的芯片內(nèi)建變壓器將電源傳送至同一芯片上的數(shù)個(gè)組件或電路單元。本發(fā)明的一目的，是降低因?yàn)榧纳?yīng)(parasiticeffect)所造成的傳送至數(shù)個(gè)組件或電路單元的訊號(hào)損失。本發(fā)明的一目的，是降低因?yàn)榧纳?yīng)所造成的傳送至數(shù)個(gè)組件或電路單元的電源損失。本發(fā)明的一目的，是通過(guò)保護(hù)層開(kāi)口以及形成在保護(hù)層上的金屬電路或平面，將電源傳送到數(shù)個(gè)組件或電路單元。本發(fā)明的一目的，是通過(guò)保護(hù)層上的金屬線路或平面，將來(lái)自至少一內(nèi)部電路或內(nèi)部組件的訊號(hào)、電源、或接地參考電壓輸出分配到至少一另一內(nèi)部電路或內(nèi)部組4牛。本發(fā)明的一目的，是通過(guò)保護(hù)層上的金屬線路或平面，將來(lái)自至少一內(nèi)部電路或內(nèi)部組件的訊號(hào)、電源、或接地參考電壓輸出分配到至少一另一內(nèi)部電路或內(nèi)部組件，而無(wú)須連接到靜電放電(ESD)防護(hù)電路、驅(qū)動(dòng)器電路或接收器電路。本發(fā)明的一目的，是通過(guò)保護(hù)層上的金屬線路或平面，將來(lái)自至少一內(nèi)部電路或內(nèi)部組件的訊號(hào)、電源、或接地參考電壓輸出分配到至少一另一內(nèi)部電路或內(nèi)部組件，而無(wú)須連接到外部(芯片外部)電路。本發(fā)明的一目的，是通過(guò)保護(hù)層下的細(xì)線路金屬結(jié)構(gòu)(fine-linemetal)結(jié)構(gòu)以及保護(hù)層上的金屬線路或平面，將內(nèi)部電路或內(nèi)部組件所產(chǎn)生的訊號(hào)傳送至外部電路。本發(fā)明的一目的，是通過(guò)保護(hù)層上的金屬線路或平面，將來(lái)自至少一內(nèi)部電路或內(nèi)部組件的訊號(hào)、電源、或接地參考電壓輸出分配到至少一另一內(nèi)部電路或內(nèi)部組件，而且保護(hù)層上的接觸結(jié)構(gòu)分別與一芯片接外(off-chip)電路以及外部電路連接。本發(fā)明的一目的，是通過(guò)保護(hù)層上的金屬線路或平面來(lái)分配一外部電源供應(yīng)器至內(nèi)部電路以及一接觸結(jié)構(gòu)至此外部電源供應(yīng)器的電源與接地參考電壓。根據(jù)本發(fā)明的目的，一線路組件包括一保護(hù)層上的金屬線路或平面，并可利用此金屬線路或平面分配一穩(wěn)壓器輸往內(nèi)部電路的電壓以及/或是電流。根據(jù)本發(fā)明的目的，一線路組件包括一保護(hù)層上的金屬線路或平面，并可利用此金屬線路或平面將來(lái)自至少一內(nèi)部電路或內(nèi)部組件的訊號(hào)、電源、或接地參考電壓輸出分配到至少一另一內(nèi)部電路或內(nèi)部組件。根據(jù)本發(fā)明的目的，一線路組件包括一保護(hù)層上的金屬線路或平面，此金屬線路或平面可將來(lái)自至少一內(nèi)部電路或內(nèi)部組件的訊號(hào)、電源、或接地參考電壓輸出分配到至少一另一內(nèi)部電路或內(nèi)部組件，并利用一保護(hù)層上的接觸結(jié)構(gòu)連接一芯片接外電路到外界電路。根據(jù)本發(fā)明的目的，一線路組件包括一保護(hù)層上的金屬線路或平面，并利用此金屬線路或平面來(lái)分配一外部電源供應(yīng)器至內(nèi)部電路以及一接觸結(jié)構(gòu)到外部電源供應(yīng)器的電源與接地參考電壓。為實(shí)現(xiàn)上述目的，本發(fā)明采用的技術(shù)方案在于，方案一提供一種線路組件，一種線路組件，其中，其包括一內(nèi)部電路；一芯片接外電路，包含一輸出節(jié)點(diǎn)，連接至一外界電路；一第一金屬線路，連接所述的內(nèi)部電路的一輸出節(jié)點(diǎn)；一第二金屬線路，連接所述的芯片接外電路的一輸入節(jié)點(diǎn)；一保護(hù)層，位于所述的內(nèi)部電路、所述的芯片接外電路、所述的第一金屬線路與所述的第二金屬線路上；以及一第三金屬線路，位于所述的保護(hù)層上，且連接所述的第一金屬線路與所述的第二金屬線路。方案二提供一種線路組件，一種線路組件，其中，其包括一第一金屬氧化物半導(dǎo)體組件，所述的第一金屬氧化物半導(dǎo)體組件的信道寬度與通道長(zhǎng)度比值是介于0.1至IO之間；一第二金屬氧化物半導(dǎo)體組件；一第一金屬線路，連接所述的第一金屬氧化物半導(dǎo)體組件；一第二金屬線路，連接所述的第二金屬氧化物半導(dǎo)體組件；一保護(hù)層，位于所述的第一金屬氧化物半導(dǎo)體組件、所述的第二金屬氧化物半導(dǎo)體組件、所述的第一金屬線路與所述的第二金屬線路上；以及一第三金屬線路，位于所述的保護(hù)層上，且連接所述的第一金屬線路與所述的第二金屬線路。方案三提供一種線路組件，一種線路組件，其中，其包括一靜電放電防護(hù)電路，包括一電源節(jié)點(diǎn)與一接地節(jié)點(diǎn)；一內(nèi)部電路，包括一電源節(jié)點(diǎn)與一接地節(jié)點(diǎn)；一第一金屬線路，連接所述的內(nèi)部電路的電源節(jié)點(diǎn)；一第二金屬線路，連接所述的內(nèi)部電路的接地節(jié)點(diǎn)；一第三金屬線路，連接所述的靜電放電防護(hù)電路的電源節(jié)點(diǎn)；一第四金屬線路，連接所述的靜電放電防護(hù)電路的接地節(jié)點(diǎn)；一保護(hù)層，位于所述的靜電放電防護(hù)電路、所述的內(nèi)部電路、所述的第一金屬線路、所述的第二金屬線路、所述的第三金屬線路與所述的第四金屬線路上；一第五金屬線路，位于所述的保護(hù)層上，且連接所述的第一金屬線路與所述的第三金屬線路；以及一第六金屬線路，位于所述的保護(hù)層上，且連接所述的第二金屬線路與所述的第四金屬線路。圖1A為現(xiàn)有具有一穩(wěn)壓器或變壓器的電路示意圖；圖1B為本發(fā)明具有一穩(wěn)壓器或變壓器的電路示意圖；圖1C為本發(fā)明利用保護(hù)層上方金屬線路或平面輸送電壓Vcc和接地參考電壓Vss結(jié)構(gòu)的電路示意圖；圖2A為現(xiàn)有具有一穩(wěn)壓器或變壓器的俯視示意圖；圖2B為本發(fā)明具有一穩(wěn)壓器或變壓器的俯視示意圖；圖2C為本發(fā)明利用保護(hù)層上方金屬線路或平面輸送電壓Vcc和接地參考電壓Vss結(jié)構(gòu)的俯視示意圖；圖3A為現(xiàn)有具有一穩(wěn)壓器或變壓器的剖面示意圖；圖3B為本發(fā)明具有一穩(wěn)壓器或變壓器的剖面示意圖；圖3C為本發(fā)明利用保護(hù)層上方金屬線路或平面輸送電壓Vcc和接地參考電壓Vss結(jié)構(gòu)的剖面示意圖；圖3D為本發(fā)明具有一穩(wěn)壓器或變壓器的剖面示意圖；圖4為本發(fā)明的變壓器；圖5A為現(xiàn)有內(nèi)部電路的電路示意圖；圖5B為本發(fā)明第二實(shí)施例的一電路示意圖；圖5C為本發(fā)明的反相器；圖5D為本發(fā)明之內(nèi)部驅(qū)動(dòng)器；圖5E為本發(fā)明之內(nèi)部三態(tài)緩沖器；圖5F為本發(fā)明的一內(nèi)存單元通過(guò)內(nèi)部三態(tài)緩沖器、保護(hù)層上的金屬線路或平面以及保護(hù)層下的細(xì)線路金屬結(jié)構(gòu)連接到一內(nèi)部電路的電路示意圖；圖5G為本發(fā)明的一內(nèi)存單元通過(guò)通過(guò)電路、保護(hù)層上的金屬線路或平面以及保護(hù)層下的細(xì)線路金屬結(jié)構(gòu)連接到一內(nèi)部電路的電路示意圖；圖5H為本發(fā)明的一內(nèi)存單元通過(guò)閂鎖電路、保護(hù)層上的金屬線路或平面以及保護(hù)層下的細(xì)線路金屬結(jié)構(gòu)連接到一內(nèi)部電路的電路示意圖；圖5I為本發(fā)明的一內(nèi)存單元通過(guò)通過(guò)電路、內(nèi)部驅(qū)動(dòng)器、保護(hù)層上的金屬線路或平面以及保護(hù)層下的細(xì)線路金屬結(jié)構(gòu)連接到一內(nèi)部電路的電路示意圖；圖5J為本發(fā)明的一內(nèi)存單元通過(guò)閂鎖電路、內(nèi)部驅(qū)動(dòng)器、保護(hù)層上的金屬線路或平面以及保護(hù)層下的細(xì)線路金屬結(jié)構(gòu)連接到一內(nèi)部電路的電路示意圖；圖5K為本發(fā)明第二實(shí)施例的一電路示意圖；圖5L為本發(fā)明之內(nèi)部接收器；圖5M為本發(fā)明之內(nèi)部三態(tài)緩沖器；圖5N為本發(fā)明的一內(nèi)部電路通過(guò)保護(hù)層下的細(xì)線路金屬結(jié)構(gòu)、保護(hù)層上的金屬線路或平面以及內(nèi)部三態(tài)緩沖器連接到一內(nèi)存單元的電路示意圖；圖50為本發(fā)明的一內(nèi)部電路通過(guò)保護(hù)層下的細(xì)線路金屬結(jié)構(gòu)、保護(hù)層上的金屬線路或平面以及通過(guò)電路連接到一內(nèi)存單元的電路示意圖；圖5P為本發(fā)明的一內(nèi)部電路通過(guò)保護(hù)層下的細(xì)線路金屬結(jié)構(gòu)、保護(hù)層上的金屬線路或平面以及閂鎖電路連接到一內(nèi)存單元的電路示意圖；圖5Q為本發(fā)明的一內(nèi)部電路通過(guò)保護(hù)層下的細(xì)線路金屬結(jié)構(gòu)、保護(hù)層上的金屬線路或平面、內(nèi)部接收器以及通過(guò)電路連接到一內(nèi)存單元的電路示意圖；圖5R為本發(fā)明的一內(nèi)部電路通過(guò)保護(hù)層下的細(xì)線路金屬結(jié)構(gòu)、保護(hù)層上的金屬線路或平面、內(nèi)部接收器以及閂鎖電路連接到一內(nèi)存單元的電路示意圖；圖5S為本發(fā)明利用保護(hù)層上方的金屬線路或平面連接模擬電路的電路示意圖；圖5T為本發(fā)明的運(yùn)算放大器；圖6A為現(xiàn)有內(nèi)部電路的俯視示意圖；圖6B為本發(fā)明第二實(shí)施例的俯4見(jiàn)示意圖；圖7A為現(xiàn)有內(nèi)部電路的剖面示意圖；圖7B為本發(fā)明第二實(shí)施例具有單層圖案化金屬層的剖面示意圖；圖7C為本發(fā)明第二實(shí)施例具有兩層圖案化金屬層的剖面示意圖；圖7D為本發(fā)明第二實(shí)施例在保護(hù)層和最底層圖案化金屬層之間具有一聚合物層的剖面示意圖；圖8A為現(xiàn)有晶圓的電路示意圖；圖8B為本發(fā)明第三實(shí)施例的一電路示意圖；圖8C為本發(fā)明第三實(shí)施例的一電路示意圖；圖8D為本發(fā)明第三實(shí)施例的一電路示意圖；圖8E為本發(fā)明第三實(shí)施例的一電路示意圖；圖8F為本發(fā)明第三實(shí)施例的一電路示意圖；圖9A為現(xiàn)有晶圓的俯視示意圖；圖9B為本發(fā)明第三實(shí)施例的一俯視示意圖；圖9C為本發(fā)明第三實(shí)施例的一俯視示意圖；圖9D為本發(fā)明第三實(shí)施例的一俯視示意圖；圖IOA為現(xiàn)有晶圓的剖面示意圖；圖IOB為本發(fā)明第三實(shí)施例具有單層圖案化金屬層的剖面示意圖；圖10C為本發(fā)明第三實(shí)施例具有兩層圖案化金屬層的剖面示意圖；圖IOD為本發(fā)明第三實(shí)施例在保護(hù)層和單層圖案化金屬層最底層之間具有一聚合物層的剖面示意圖；圖10E為本發(fā)明第三實(shí)施例在保護(hù)層和兩層圖案化金屬層最底層之間具有一聚合物層的剖面示意圖；圖10F為現(xiàn)有晶圓具有一打線接合的剖面示意圖；圖10G為本發(fā)明第三實(shí)施例具有一打線接合的剖面示意圖；圖10H為本發(fā)明第三實(shí)施例具有一打線接合的剖面示意圖；圖IOI為本發(fā)明第三實(shí)施例具有一打線接合的剖面示意圖；圖IIA為本發(fā)明的芯片接外驅(qū)動(dòng)器；圖11B為本發(fā)明的芯片接外接收器；圖11C為本發(fā)明的芯片三態(tài)緩沖器；圖IID為本發(fā)明的芯片接外驅(qū)動(dòng)器；圖IIE為本發(fā)明的芯片三態(tài)緩沖器；圖11F為本發(fā)明的靜電放電防護(hù)電路；圖IIG為本發(fā)明的串聯(lián)驅(qū)動(dòng)器；圖12A為現(xiàn)有外部供應(yīng)電源直4妻輸入電壓到內(nèi)部電^各且具有一靜電^:電防護(hù)電路預(yù)防外部供應(yīng)電源所產(chǎn)生的電壓或電流突波的電路示意圖；圖12B為本發(fā)明第四實(shí)施例的一電路示意圖；圖12C為本發(fā)明第四實(shí)施例的一電路示意圖；圖12D為本發(fā)明第四實(shí)施例具有兩靜電放電防護(hù)電路的電路示意圖；圖12E為本發(fā)明的靜電放電防護(hù)電路；圖13A為現(xiàn)有外部供應(yīng)電源直接輸入電壓到內(nèi)部電路且具有一靜電放電防護(hù)電路預(yù)防外部供應(yīng)電源所產(chǎn)生的電壓或電流突波的俯纟見(jiàn)示意圖；圖13B為本發(fā)明第四實(shí)施例的一俯^L示意圖；圖13C為本發(fā)明第四實(shí)施例的一俯視示意圖；圖14A為現(xiàn)有外部供應(yīng)電源直接輸入電壓到內(nèi)部電路且具有一靜電放電防護(hù)電路預(yù)防外部供應(yīng)電源所產(chǎn)生的電壓或電流突波的剖面示意圖；圖14B為本發(fā)明第圖14C為本發(fā)明第四實(shí)施例的一剖面示意圖；圖14D為本發(fā)明第四實(shí)施例的一剖面示意圖；圖15A為一晶圓的剖面示意圖；圖15B為一晶圓的剖面示意圖；圖15C至圖15K為本發(fā)明形成保護(hù)層上方結(jié)構(gòu)的一制程步驟；圖16A至圖16L為本發(fā)明形成保護(hù)層上方結(jié)構(gòu)的一制程步驟；圖17A至圖17J為本發(fā)明形成保護(hù)層上方結(jié)構(gòu)的一制程步驟；圖18A至圖181為本發(fā)明形成保護(hù)層上方結(jié)構(gòu)的一制程步驟；圖19A至圖191為本發(fā)明形成保護(hù)層上方結(jié)構(gòu)的一制程步驟；圖20為本發(fā)明的一剖面示意圖。附圖標(biāo)記說(shuō)明1-基底；2-組件層；2，-金氧半晶體管；5-保護(hù)層；6-細(xì)線路結(jié)構(gòu)；8-保護(hù)層上方結(jié)構(gòu)；10-晶圓；10，-芯片；19-墊高墊；20內(nèi)部電路；21-內(nèi)部電路；22內(nèi)部電路；23-內(nèi)部電路；24內(nèi)部電路；30-細(xì)線路介電層；30，開(kāi)口；40-芯片接外電路；41穩(wěn)壓器或變壓器；42-芯片接外電路；43芯片接外電路；44-靜電放電防護(hù)電路；45靜電放電防護(hù)電路；50-保護(hù)層開(kāi)口；60細(xì)線路金屬層；60，-導(dǎo)電栓塞；61細(xì)線路金屬結(jié)構(gòu)；61，-細(xì)線路金屬結(jié)構(gòu)；62細(xì)線路金屬結(jié)構(gòu)；63-細(xì)線路金屬結(jié)構(gòu)；66金屬頂層；69-細(xì)線路金屬結(jié)構(gòu)；71光阻層；72-光阻層；73光阻層；74-光阻層；80圖案化金屬層；81-金屬線^各或平面；82金屬線路或平面；83-金屬線路或平面；83r金屬線路或平面；83t-重配置金屬線路；89接觸結(jié)構(gòu)；89t-錫鉛凸塊；卯聚合物層；97-聚合物層；98聚合物層；200-內(nèi)部結(jié)構(gòu)；201源極；202-沒(méi)極；203閘極；211-反相器；212內(nèi)部驅(qū)動(dòng)器；212，-內(nèi)部接收器；213內(nèi)部三態(tài)緩沖器；213，-內(nèi)部三態(tài)緩沖器；214感測(cè)放大器；215-靜態(tài)隨機(jī)存取內(nèi)存單元；216通過(guò)電路；216'-通過(guò)電路；217閂鎖電路；217'-閂鎖電路；218運(yùn)算放大器；219-差動(dòng)電路；400芯片接外結(jié)構(gòu)；410-參考電壓產(chǎn)生器；410，電流鏡電路；421-芯片接外驅(qū)動(dòng)器；421，第一級(jí)；421，，-第二級(jí)；422芯片接外接收器；422，-第一級(jí)；422"第二級(jí)；511-保護(hù)層開(kāi)口；512保護(hù)層開(kāi)口；514-保護(hù)層開(kāi)口；519保護(hù)層開(kāi)口；519，-保護(hù)層開(kāi)口；521保護(hù)層開(kāi)口；522-保護(hù)層開(kāi)口；524保護(hù)層開(kāi)口；529-保護(hù)層開(kāi)口；531保護(hù)層開(kāi)口；531，-保護(hù)層開(kāi)口；532保護(hù)層開(kāi)口；532，-保護(hù)層開(kāi)口；534保護(hù)層開(kāi)口；534，-保護(hù)層開(kāi)口；539保護(hù)層開(kāi)口；539，-保護(hù)層開(kāi)口；549保護(hù)層開(kāi)口；549，-^f呆護(hù)層開(kāi)口；559保護(hù)層開(kāi)口；559，-保護(hù)層開(kāi)口；600金屬接墊；601w-細(xì)線路金屬層；602細(xì)線路金屬層；602x-細(xì)線路金屬層；602y細(xì)線路金屬層；602z-細(xì)線路金屬層；611細(xì)線路金屬結(jié)構(gòu)；612-細(xì)線路金屬結(jié)構(gòu)；612a細(xì)線路金屬結(jié)構(gòu)；612b-細(xì)線路金屬結(jié)構(gòu)；612c細(xì)線路金屬結(jié)構(gòu)；614-細(xì)線路金屬結(jié)構(gòu)；618細(xì)線路金屬結(jié)構(gòu)；619-細(xì)線路金屬結(jié)構(gòu)；619，細(xì)線路金屬結(jié)構(gòu)；621-細(xì)線路金屬結(jié)構(gòu)；622細(xì)線路金屬結(jié)構(gòu)；622a-細(xì)線路金屬結(jié)構(gòu)；622b細(xì)線路金屬結(jié)構(gòu)；622c-細(xì)線路金屬結(jié)構(gòu)；624細(xì)線路金屬結(jié)構(gòu)；629-細(xì)線路金屬結(jié)構(gòu)；631細(xì)線路金屬結(jié)構(gòu)；631，-細(xì)線路金屬結(jié)構(gòu)；632細(xì)線路金屬結(jié)構(gòu)；632a-細(xì)線^各金屬結(jié)構(gòu)；632b細(xì)線路金屬結(jié)構(gòu)；632c-細(xì)線路金屬結(jié)構(gòu)；632a，細(xì)線路金屬結(jié)構(gòu)；632b，-細(xì)線路金屬結(jié)構(gòu)；632c，細(xì)線路金屬結(jié)構(gòu)；634-細(xì)線路金屬結(jié)構(gòu)；634，細(xì)線路金屬結(jié)構(gòu)；638-細(xì)線路金屬結(jié)構(gòu)；639細(xì)線路金屬結(jié)構(gòu)；639，-細(xì)線^各金屬結(jié)構(gòu)；649細(xì)線^各金屬結(jié)構(gòu)；649，-細(xì)線路金屬結(jié)構(gòu)；659細(xì)線路金屬結(jié)構(gòu)；659，-細(xì)線路金屬結(jié)構(gòu)；661金屬頂層；662-金屬頂層664金屬頂層；669-金屬頂層669'金屬頂層；710-光阻層開(kāi)口；720光阻層開(kāi)口；720，-光阻層開(kāi)口；730光阻層開(kāi)口；730，-光阻層開(kāi)口；740光阻層開(kāi)口；740，-光阻層開(kāi)口；801圖案化金屬層；801a-圖案化金屬層；801b圖案化金屬層；801w-圖案化金屬層；802圖案化金屬層；802x-圖案化金屬層；802y圖案化金屬層；802z-圖案化金屬層；803圖案化金屬層；811-圖案化金屬層；812圖案化金屬層；821-圖案化金屬層；831圖案化金屬層；831a-圖案化金屬層；831b圖案化金屬層；832-圖案化金屬層；832a圖案化金屬層；832b-圖案化金屬層；891凸塊底層金屬層；897-金屬栓塞；897，金屬層；898-金屬栓塞；898，金屬層；950-聚合物層開(kāi)口；980聚合物層開(kāi)口；990-聚合物層開(kāi)口；2101-N型金氧半晶體管；2102-P型金氧半晶體管；2103-N型金氧半晶體管；2103'-N型金氧半晶體管；2104-P型金氧半晶體管；2104，-P型金氧半晶體管；2107-N型金氧半晶體管；2108-P型金氧半晶體管；2109，-N型金氧半晶體管；2110'-P型金氧半晶體管；2111-N型金氧半晶體管；2112P型金氧半晶體管；2113-N型金氧半晶體管；2114-P型金氧半晶體管；2115-N型金氧半晶體管；2116-P型金氧半晶體管；2117-N型金氧半晶體管；2118-P型金氧半晶體管；2119-N型金氧半晶體管；2120-N型金氧半晶體管；2121-N型金氧半晶體管；2122-行選擇晶體管；2123-行選擇晶體管；2124-N型金氧半晶體管；2124，-N型金氧半晶體管；2125-N型金氧半晶體管；2126-P型金氧半晶體管；2127-N型金氧半晶體管；2128-P型金氧半晶體管；2129-N型金氧半晶體管；2129，-N型金氧半晶體管；2130-N型金氧半晶體管；2130，-N型金氧半晶體管；2131-P型金氧半晶體管；2132-P型金氧半晶體管；2133-電容器；2134-電阻器；2135-N型金氧半晶體管；2136-P型金氧半晶體管；4101-P型金氧半晶體管；4102-P型金氧半晶體管；4103-P型金氧半晶體管；4104-P型金氧半晶體管；4105-P型金氧半晶體管；4106-P型金氧半晶體管；4107-N型金氧半晶體管；4108-N型金氧半晶體管；4109-P型金氧半晶體管；4110-P型金氧半晶體管；4111-電導(dǎo)晶體管；4112-電導(dǎo)晶體管；4199-節(jié)點(diǎn)；4201-N型金氧半晶體管；4202-P型金氧半晶體管；4203-N型金氧半晶體管；4204-P型金氧半晶體管；4205-N型金氧半晶體管；4206-P型金氧半晶體管；4207-N型金氧半晶體管；4208-P型金氧半晶體管；4209-N型金氧半晶體管；4210-P型金氧半晶體管；4331-逆偏壓二極管；4332-逆偏壓二極管；4333-逆偏壓二極管；6111-細(xì)線路金屬結(jié)構(gòu)；6121-細(xì)線路金屬結(jié)構(gòu)；6121a-細(xì)線路金屬結(jié)構(gòu)；6121b-細(xì)線路金屬結(jié)構(gòu)；6121c-細(xì)線路金屬結(jié)構(gòu)；6141-細(xì)線路金屬結(jié)構(gòu)；6190-金屬接墊；6190，-金屬接墊；6290-金屬接墊；6191-細(xì)線路金屬結(jié)構(gòu)；6311-細(xì)線路金屬結(jié)構(gòu)；6321-細(xì)線路金屬結(jié)構(gòu)；6321a-細(xì)線路金屬結(jié)構(gòu)；6321b-細(xì)線路金屬結(jié)構(gòu)；6321c-細(xì)線路金屬結(jié)構(gòu)；6341-細(xì)線路金屬結(jié)構(gòu)；6390-金屬接墊；6391-細(xì)線路金屬結(jié)構(gòu)；6391，-細(xì)線路金屬結(jié)構(gòu)；6490-金屬接墊；6490，-金屬接墊；8011，-凹陷部；801la-黏著/阻障/種子層；8011b-黏著/阻障/種子層；8012a-厚金屬層；8012b-厚金屬層；8021-私著/阻障/種子層；8022-厚金屬層；8031-黏著/阻障/種子層；8032-厚金屬層；8110-接觸接墊；8111-黏著/阻障/種子層；8112-厚金屬層；8120-接觸接墊；8121-黏著/阻障/種子層；8122-厚金屬層；8211-黏著/阻障/種子層；8212-厚金屬層；8310-接觸接墊；8311-黏著/阻障/種子層；831la-黏著/阻障/種子層；8311b-縣著/阻障/種子層；8312-厚金屬層；8312a-厚金屬層；8312b-厚金屬層；8320-4矣觸接墊；8321-黏著/阻障/種子層；8321a-黏著/阻障/種子層；8321b-縣著/阻障/種子層；8322-厚金屬層；8322a-厚金屬層；8322b-厚金屬層；9511-聚合物層開(kāi)口；9512-聚合物層開(kāi)口；9514-聚合物層開(kāi)口；9519-聚合物層開(kāi)口；9519，-聚合物層開(kāi)口；9531-聚合物層開(kāi)口；9532-聚合物層開(kāi)口；9534-聚合物層開(kāi)口；9539-聚合物層開(kāi)口；9539，-聚合物層開(kāi)口；9549-聚合物層開(kāi)口；9829-聚合物層開(kāi)口；9831-聚合物層開(kāi)口；9834-聚合物層開(kāi)口；9839-聚合物層開(kāi)口；9849，-聚合物層開(kāi)口；9919-聚合物層開(kāi)口；9929-聚合物層開(kāi)口；9939-聚合物層開(kāi)口；9939，-聚合物層開(kāi)口；9949-聚合物層開(kāi)口；9949，-聚合物層開(kāi)口。具體實(shí)施方式以下結(jié)合附圖，對(duì)本發(fā)明上述的和另外的技術(shù)特征和優(yōu)點(diǎn)作更詳細(xì)的說(shuō)明。本發(fā)明所述的線路組件是包括晶圓(monolithicwafer)、芯片(chip)或封裝單體等。第一實(shí)施例連接一穩(wěn)壓器或變壓器的保護(hù)層上方(over-paeeivation)電源/接地參考電壓總線。請(qǐng)先同時(shí)參閱圖1B至圖1C、圖2B至圖2C與圖3B至圖3D所示，其是公開(kāi)出本發(fā)明的第一實(shí)施例。其中，圖1B與圖1C呈現(xiàn)出一簡(jiǎn)化的電路示意圖，其是利用保護(hù)層5上的金屬線路或平面81以及/或是金屬線路或平面82連接穩(wěn)壓器(voltageregulator)或變壓器(voltageconverter)"與內(nèi)部電路20(包括21、22、23、24),并利用此金屬線路或平面81以及/或是金屬線路或平面82分配一穩(wěn)壓器或變壓器41輸出的電壓以及/或是一接地參考電壓。圖2B與圖2C分別呈現(xiàn)出圖1B與圖1C所示的電路的俯視示意圖。圖3B與圖3C則分別呈現(xiàn)出圖1B與圖1C所示的電路的剖面示意圖。另外，在圖1是列與圖2是列中，保護(hù)層5是以虛線表示，形成在保護(hù)層5上的線路或平面是以"粗線"來(lái)表示，而形成在保護(hù)層5下的線路則是以"細(xì)線"來(lái)表示，且此種表示法也適用在本發(fā)明的所有實(shí)施例中。在本實(shí)施例中，電源是由一芯片內(nèi)建的穩(wěn)壓器或變壓器41憑借保護(hù)層上方的金屬線路或平面?zhèn)魉椭廖挥谕患呻娐沸酒?integratedcircuit，IC)上的數(shù)個(gè)組件(電路)。通過(guò)沉積在保護(hù)層上的金屬線路或平面，電源可在低損耗情況下傳送到數(shù)個(gè)組件或電路單元中。此種加入調(diào)控電壓以及利用保護(hù)層上方金屬線路或平面?zhèn)鬏旊妷旱脑O(shè)計(jì)可以將輸往內(nèi)部電路的電壓準(zhǔn)位很精準(zhǔn)地控制在一電壓準(zhǔn)位上。另，穩(wěn)壓器的輸出電壓是介于此穩(wěn)壓器內(nèi)的一設(shè)定目標(biāo)電壓的正負(fù)10%之間(即穩(wěn)壓器輸出一電壓值時(shí)，此電壓值與設(shè)定目標(biāo)電壓值之間的差值除以設(shè)定目標(biāo)電壓值的百分比是小于10%),并以介于此設(shè)定目標(biāo)電壓的正負(fù)5%之間為較佳者，其中此穩(wěn)壓器的設(shè)定目標(biāo)電壓值比如是介于().5伏持至IO伏特之間或是介于0.5伏特至5伏特之間。所以，憑借此種方式可以防止輸入節(jié)點(diǎn)(i叩utnode)受到外部供應(yīng)電源所產(chǎn)生的電壓突波或是較大的電壓波動(dòng)，因此通過(guò)此種設(shè)計(jì)可以改善電路性能。然而，在某些應(yīng)用中，由于芯片需要不同在外部供應(yīng)電源所提供的電壓，所以芯片內(nèi)除了穩(wěn)壓器的外，也需利用一變壓器將外部供應(yīng)電源所提供的電壓轉(zhuǎn)換成芯片內(nèi)所需的電壓。此變壓器可將一輸入電壓轉(zhuǎn)換成一輸出電壓，而輸出電壓與輸入電壓值不同，且輸入電壓與輸出電壓的差值除以輸出電壓的百分比大于10%，其中此輸出電壓比如是介于1伏特至IO伏特之間或是介于1伏特至5伏特之間。另外，此變壓器的型式可以是一降壓變壓器或是一增壓變壓器。圖1A、圖2A與圖3A是公開(kāi)出現(xiàn)有一穩(wěn)壓器或變壓器41如何連接到內(nèi)部電路20(包括21、22、23與24)的電路示意圖、俯視示意圖與剖面示意圖。此現(xiàn)有技術(shù)是利用保護(hù)層5下的細(xì)線路金屬結(jié)構(gòu)619、6191與61(包括618、6111、6121與6141，其中6121又包括6121a、6121b與6121c)來(lái)使穩(wěn)壓器或變壓器41接受外部供應(yīng)電源$俞入的電壓Vdd、^輸出一電壓Vcc以及傳送電壓Vcc至內(nèi)部電^各20(包括21、22、23與24)。然而，位于保護(hù)層5下并使用晶圓制程與材料所制造的細(xì)線路金屬結(jié)構(gòu)61并無(wú)法輕易地提供厚的金屬層(例如厚度5微米的金屬層)或者是厚的介電層(例如厚度5微米的介電層)。此外，細(xì)線路金屬層的高單位長(zhǎng)度電阻與高單位長(zhǎng)度電容會(huì)導(dǎo)致電源電壓降(IRvoltagedrop)、噪聲(noises)、訊號(hào)失真(signaldistortion)、傳遞時(shí)間延遲(propagationtimedelay)、高功率消耗(highpowerconsumption)以及產(chǎn)生高熱(highheatgeneration)。請(qǐng)參閱圖1B所示，其是為本發(fā)明第一實(shí)施例的電路示意圖。在此實(shí)施例中，一穩(wěn)壓器或變壓器41是經(jīng)由保護(hù)層開(kāi)口519與細(xì)線路金屬結(jié)構(gòu)619接受外部供應(yīng)電源輸入的電壓Vdd,并輸出一電壓Vcc至內(nèi)部電^各20(包括21、22、23與24)。穩(wěn)壓器或變壓器41在節(jié)點(diǎn)P輸出的電壓Vcc是通過(guò)下列的方式配送至內(nèi)部電路21、22、23、24的電壓節(jié)點(diǎn)Tp、Up、Vp、Wp,此方式是首先通過(guò)細(xì)線路金屬結(jié)構(gòu)619，往上經(jīng)過(guò)位于保護(hù)層5的保護(hù)層開(kāi)口519，，接著經(jīng)過(guò)保護(hù)層5上的一金屬線路或平面81，再來(lái)往下通過(guò)保護(hù)層開(kāi)口511、512、514,的后經(jīng)過(guò)細(xì)線路金屬結(jié)構(gòu)61，(包括611、612、614，其中612又包4舌612a、612b、612c)到內(nèi)部電^各20，其中經(jīng)過(guò)細(xì)線路金屬結(jié)構(gòu)611至內(nèi)部電路21;經(jīng)過(guò)細(xì)線路金屬結(jié)構(gòu)612a與細(xì)線路金屬結(jié)構(gòu)612b至內(nèi)部電路22;經(jīng)過(guò)細(xì)線路金屬結(jié)構(gòu)612a與細(xì)線路金屬結(jié)構(gòu)612c至內(nèi)部電路23,以及；經(jīng)過(guò)細(xì)線5各金屬結(jié)構(gòu)614至內(nèi)部電路24。另，內(nèi)部電路20(包括21、22、23、24)是至少由一金氧半晶體管(MOStransistor)所構(gòu)成，且上述的細(xì)線路金屬結(jié)構(gòu)是連接到內(nèi)部電路20(包括21、22、23、24)的金氧半晶體管，比如連接到金氧半晶體管的源極(source)，而此金氧半晶體管可以是"通道寛度(Channelwidth)/通道長(zhǎng)度(Channellength)"比值介于0.1至5之間或是介于0.2至2之間的一N型金氧半晶體管(NMOStransistor),或是"信道寛度/信道長(zhǎng)度"比值介于0.2至IO之間或介于0.4至4之間的一P型金氣半晶體管(PMOStransistor)。此外，流經(jīng)金屬線路或平面81的電流是介于50微安培至2毫安之間或是介于100微安培至1毫安之間。因此，圖1B所示的結(jié)構(gòu)是使用一金屬線路或平面81作為一電源線路或平面，此外因?yàn)楸Ｗo(hù)層5上的金屬線路或平面81是為一厚金屬導(dǎo)體，而厚金屬導(dǎo)體具有低電阻的優(yōu)點(diǎn)，所以可以大幅減少金屬線路或平面81所產(chǎn)生的壓降(voltagedrop),并可穩(wěn)定金屬線路或平面81提供的電源電壓。在圖1B至圖1C、圖2B至圖2C與圖3B至圖3D中，內(nèi)部電路20包括內(nèi)部電路21、內(nèi)部電路22、內(nèi)部電路23與內(nèi)部電路24,其中內(nèi)部電路22、24是為或非門(mén)(NORgate),而內(nèi)部電路23是為與非門(mén)(NANDgate)，另每一個(gè)或非門(mén)和與非門(mén)均有三個(gè)輸入節(jié)點(diǎn)Ui、Wi、Vi、一個(gè)輸出節(jié)點(diǎn)Uo、Wo、Vo、一個(gè)電壓Vcc電源節(jié)點(diǎn)Up、Wp、Vp以及一個(gè)接地參考電壓Vss接地節(jié)點(diǎn)Us、Ws、Vs，而內(nèi)部電路21則具有一個(gè)輸入節(jié)點(diǎn)Xi、一個(gè)輸出節(jié)點(diǎn)Xo、一個(gè)電壓Vcc電源節(jié)點(diǎn)Tp與一個(gè)接地參考電壓Vss接地節(jié)點(diǎn)Ts。因此，內(nèi)部電路20(包括21、22、23與24)通常具有訊號(hào)節(jié)點(diǎn)(signalnode)、電源節(jié)點(diǎn)(powernode)以及接地節(jié)點(diǎn)(groundnode)。然而，內(nèi)部電路20(包括21、22、23與24)也可以是任何一種型式的集成電路，此部份之內(nèi)容將一并在后續(xù)圖15是列中說(shuō)明內(nèi)部電路20(包括21、22、23與24)時(shí)殺又述；另有關(guān)內(nèi)部電^各21的一些應(yīng)用范例則將在隨后圖5C至圖5J以及圖5M至圖5R中i兌明。請(qǐng)同時(shí)參閱圖2B與圖3B所示，其是分別為本發(fā)明圖1B所示的俯視示意圖與剖面示意圖。在圖3B中，細(xì)線路金屬結(jié)構(gòu)611、612、614、619、619，可以是由細(xì)線路金屬層60與開(kāi)口30，內(nèi)填滿的導(dǎo)電栓塞60，形成，形成的方式比如是以約略對(duì)準(zhǔn)的堆棧方式形成，也就是說(shuō)上下兩開(kāi)口30，之間是大致對(duì)準(zhǔn)的、上下兩細(xì)線路金屬層60之間是大致對(duì)準(zhǔn)的，以及上下兩導(dǎo)電栓塞60，之間也是大致對(duì)準(zhǔn)的，另細(xì)線路金屬層60之間是由細(xì)線路介電層30(例如氧化硅)分開(kāi)，而有關(guān)上述細(xì)線路金屬結(jié)構(gòu)的說(shuō)明也適用在本發(fā)明的所有實(shí)施例。在圖2B中，保護(hù)層5上的金屬線路或平面81可以是單層圖案化金屬層(例如圖3B的圖案化金屬層811)或多層圖案化金屬層(圖中未示)，而當(dāng)金屬線路或平面81為多層圖案化金屬層時(shí)，圖案化金屬層之間是由一聚合物層分開(kāi)，而此聚合物層可以是聚酰亞胺(polyimide，PI)、苯基環(huán)丁烯(benzocyclobutene，BCB)、聚對(duì)二曱苯(parylene)、環(huán)氧基材料(epoxy-basedmaterial),例如環(huán)氧樹(shù)月旨或是由位于瑞士的Renens的SotecMicrosystems所提供的photoepoxySU隱8、彈'性才才泮十(elastomer),例如珪酉同(silicone)。此外，金屬線路或平面81是包括一祐著/阻障/種子層(adhesion/barrier/seedlayer)以及一厚金屬層，例如在圖3B中，圖案化金屬層811包括有一黏著/阻障/種子層8111以及一厚金屬層8112。至于有關(guān)形成金屬線路或平面81的方法以及金屬線路或平面81的詳細(xì)敘述則將在后續(xù)圖15是列、圖16是列、圖17是列、圖18是列與圖19是列中說(shuō)明。另，細(xì)線路金屬結(jié)構(gòu)612包括有細(xì)線路金屬結(jié)構(gòu)612a、細(xì)線路金屬結(jié)構(gòu)612b和細(xì)線路金屬結(jié)構(gòu)612c，其是用來(lái)作為區(qū)域性功率(localpower)的分配，而金屬線路或平面81則用來(lái)作為全面性功率(globalpower)的分配，并與細(xì)線路金屬結(jié)構(gòu)61'(包括611、612、614)與細(xì)線路金屬結(jié)構(gòu)619，相連接。請(qǐng)同時(shí)參閱圖1B、圖2B與圖3B所示，外部供應(yīng)電源在接觸接墊8110提供一電壓Vdd，并在通過(guò)一保護(hù)層開(kāi)口519和一細(xì)線路金屬結(jié)構(gòu)619后，輸入到穩(wěn)壓器或變壓器41，其中此細(xì)線路金屬結(jié)構(gòu)619包括細(xì)線路金屬層60最頂層的一金屬接墊(metalpad)6190，并通過(guò)保護(hù)層開(kāi)口519暴露出金屬接墊6190而連接到接觸接墊8110。本發(fā)明利用一頂端聚合物層99覆蓋金屬線路或平面81，此頂端聚合物層99可以是聚酰亞胺、苯基環(huán)丁烯、聚對(duì)二曱苯、環(huán)氧基材料(例如環(huán)氧樹(shù)脂或photoepoxySU-8)、彈性材料(例如硅酮)，例如圖3B所示，圖案化金屬層811覆蓋一頂端聚合物層99。另，在保護(hù)層5與金屬線路或平面81之間也可選擇性增加一聚合物層95，此聚合物層95可以是聚酰亞胺、苯基環(huán)丁烯、聚對(duì)二曱苯、環(huán)氧基材料(例如環(huán)氧樹(shù)脂或photoepoxySU-8)、彈性材料(例如硅酮)，例如圖3D所示，在保護(hù)層5與圖案化金屬層811之間增加一聚合物層95，其中聚合物層開(kāi)口9519、9519，、9511、9512、9514是分別對(duì)準(zhǔn)在保護(hù)層5中的保護(hù)層開(kāi)口519、519，、511、M2、514。在本發(fā)明中，聚合物層開(kāi)口底部的尺寸可以是小于下方保護(hù)層開(kāi)口的尺寸，而且聚合物層覆蓋部份保護(hù)層開(kāi)口所暴露出的接墊，例如在圖3D中，聚合物層開(kāi)口9519、9519，底部的尺寸即是分別小于下方保護(hù)層開(kāi)口519、519，的尺寸，而且聚合物層95覆蓋部份保護(hù)層開(kāi)口519、519，所暴露出的金屬接墊6190、6190，，另外保護(hù)層開(kāi)口519、519，的尺寸是介于20微米至IOO微米之間，而聚合物層開(kāi)口9519、9519'的尺寸則是介于20微米至IOO微米之間；然而在某些設(shè)計(jì)中，聚合物層開(kāi)口的尺寸也可以是大于下方保護(hù)層開(kāi)口的尺寸，并通過(guò)聚合物層開(kāi)口暴露出保護(hù)層開(kāi)口所暴露出的所有部份，例如聚合物層開(kāi)口9511、9512、9514的尺寸即是分別大于下方保護(hù)層開(kāi)口511、512、514的尺寸，而且聚合物層開(kāi)口9511、9512、9514分別暴露出保護(hù)層開(kāi)口511、512、514所暴露出的所有部份，此外保護(hù)層開(kāi)口511、512、514的尺寸是介于IO微米至50微米之間，而聚合物層開(kāi)口9511、9512、9514的尺寸則是介于20微米至IOO微米之間。有關(guān)上述的說(shuō)明也適用在本發(fā)明的所有實(shí)施例。另，用來(lái)分配穩(wěn)定或轉(zhuǎn)換電壓Vcc的金屬線路或平面81除了可以是單層圖案化金屬層(如圖3B所示的圖案化金屬層811)的外，也可以是具有聚合物層沉積在每一金屬層之間的多層圖案化金屬層，而且多層圖案化金屬層可以通過(guò)聚合物層之間的開(kāi)口，使不同層的圖案化金屬層連接在一起。再來(lái)，請(qǐng)同時(shí)參閱圖1A、圖2A與圖3A所示，其是為現(xiàn)有相關(guān)技術(shù)，如圖所示，外部供應(yīng)電源是以下列所述的方式提供穩(wěn)壓器或變壓器41所需的輸入電壓，其是為利用保護(hù)層開(kāi)口519所暴露出的金屬接墊6190接收來(lái)自外部供應(yīng)電源輸入的電壓Vdd,接著往下經(jīng)過(guò)細(xì)線路金屬結(jié)構(gòu)619，最后將電壓Vdd輸入到穩(wěn)壓器或變壓器41。繼續(xù)，經(jīng)由細(xì)線路金屬結(jié)構(gòu)61(包括618、6111、6121、6141)將電壓調(diào)節(jié)器或變壓器41的輸出電壓Vcc配送至內(nèi)部電路21、22、23、24的電壓Vcc節(jié)點(diǎn)。惟，此現(xiàn)有技術(shù)存在有顯著地能量損失(energyloss)和速度減慢(speedreduction)的缺點(diǎn)。在圖1B、圖2B、圖3B和圖3D中，接地參考電壓表示為Vss，但是并未對(duì)其電路、布局以及結(jié)構(gòu)加以詳述?，F(xiàn)請(qǐng)同時(shí)參閱圖1C、圖2C和圖3C所示，其是分別為本發(fā)明利用保護(hù)層上方金屬線路或平面分配電壓Vcc和接地參考電壓Vss結(jié)構(gòu)的電路示意圖、俯^見(jiàn)示意圖和剖面示意圖。其中，除了穩(wěn)壓器或變壓器41和內(nèi)部電路20(包括21、22、23、24)共享一接地參考電壓的外，也就是除了內(nèi)部電路20與穩(wěn)壓器或變壓器41的接地節(jié)點(diǎn)Ts、Us、Vs、Ws、Rs均連接到同一接地參考電壓節(jié)點(diǎn)Es的外，接地參考電壓Vss的結(jié)構(gòu)與連接方式是與上述提與的電壓Vcc相似。在圖1C、圖2C和圖3C中，接收接地參考電壓Vss的接地節(jié)點(diǎn)Es是經(jīng)由保護(hù)層5的保護(hù)層開(kāi)口529與保護(hù)層5下的細(xì)線路金屬結(jié)構(gòu)629連接到穩(wěn)壓器或變壓器41的接地節(jié)點(diǎn)Rs，以及經(jīng)由金屬線路或平面82(圖3C中的圖案化金屬層821)、保護(hù)層開(kāi)口521、522、524以及細(xì)線路金屬結(jié)構(gòu)621、622(包括622a、622b、622c)、624連接到內(nèi)部電路21、22、23、24的接地節(jié)點(diǎn)Ts、Us、Vs、Ws。構(gòu)的兩層圖案化金屬層812與821,其中底層的圖案化金屬層821是為金屬線路或平面82，用作分配一接地參考電壓Vss的路線、總線或平面，而頂層的圖案化金屬層812則是為金屬線路或平面81，用作為分配一電壓Vcc的線路、總線或平面。另在圖3C中，號(hào)碼821用以代表作為接地參考電壓的圖案化金屬層，其中號(hào)碼821右邊的數(shù)字1是表示第一金屬層，號(hào)碼821中間的數(shù)字2表示接地(ground),而號(hào)碼821左邊的數(shù)字8則表示j呆護(hù)層上方金屬(over-passivationmetal)。同樣地，在圖3C中，號(hào)碼812用以代表作為電源的圖案化金屬層，其中號(hào)碼812右邊的數(shù)字2是表示第二金屬層，號(hào)碼812中間的數(shù)字1表示電源(power)，而號(hào)碼812左邊的數(shù)字8則表示保護(hù)層上方金屬。繼續(xù)，一聚合物層98隔開(kāi)兩圖案化金屬層821與812，以及一頂端聚合物層99覆蓋在頂端的圖案化金屬層812上，其中聚合物層98可以是聚酰亞胺、笨基環(huán)丁烯、聚對(duì)二曱苯、環(huán)氧基材料(例如環(huán)氣樹(shù)脂或photoepoxySU-8)、彈性材料(例如硅酮)。另，可選擇性形成一聚合物層97(圖3C中未示)在保護(hù)層5與圖案化金屬層821最底端之間，而此聚合物層97可以是聚酰亞胺、苯基環(huán)丁烯、聚對(duì)二甲苯、環(huán)氧基材料(例如環(huán)氧樹(shù)脂或photoepoxySU-8)、彈性材料(例如硅酮)。關(guān)于圖3C中的聚合物層97、98、99的材料與制程則與圖3B和圖3D相同，而相關(guān)敘述則將在后續(xù)圖15是列中說(shuō)明。此外，圖3C中用來(lái)分配接地參考電壓Vss的圖案化金屬層821是通過(guò)保護(hù)層開(kāi)口521、522、524、529以及細(xì)線路金屬結(jié)構(gòu)621、622、624、629連接到保護(hù)層下方之內(nèi)部電路21、22、23、24的接地節(jié)點(diǎn)Ts、Us、Vs、Ws以及穩(wěn)壓器或變壓器41的接地節(jié)點(diǎn)Rs，而用來(lái)分配電壓Vcc的圖案化金屬層812則是通過(guò)聚合物層開(kāi)口(圖中未示)、保護(hù)層開(kāi)口(圖中未示)以及細(xì)線路金屬結(jié)構(gòu)(圖中未示)連接到保護(hù)層下方之內(nèi)部電路21、22、23、24的電源節(jié)點(diǎn)Tp、Up、Vp、Wp以及穩(wěn)壓器或變壓器41的電源節(jié)點(diǎn)(圖中未示)。另，流經(jīng)金屬線路或平面81、82的電流是介于50微安培至2毫安之間或是介于l()O微安培至1毫安之間。在某些應(yīng)用中，金屬線路或平面81除了用在電源設(shè)計(jì)的外，金屬線路或平面81內(nèi)的線路或平面也可以用來(lái)傳輸凄史據(jù)或訊號(hào)(例如凄t字訊號(hào)或才莫擬訊號(hào))。同樣地，金屬線路或平面82除了用在接地設(shè)計(jì)的外，金屬線路或平面82內(nèi)的線路或平面也可用來(lái)來(lái)傳輸數(shù)據(jù)或訊號(hào)(例如數(shù)字訊號(hào)或模擬訊號(hào))。保護(hù)層上方結(jié)構(gòu)尚有更多其它型式，其敘述如下(l)在高性能(highperformance)電路或高精密(highperdsion)模擬電路的應(yīng)用上，圖案化金屬層812與圖案化金屬層821之間可以增加用來(lái)傳輸訊號(hào)(例如數(shù)字訊號(hào)或模擬訊號(hào))的一圖案化金屬層(圖中未示)，并且在此圖案化金屬層的下方和上方分別形成有一聚合物層(圖中未示)，使此圖案化金屬層與圖案化金屬層812與圖案化金屬層821隔開(kāi)；(2)在高電流(highcurrent)或高精密(highpercision)電路的應(yīng)用上，圖案化金屬層812的上方可以增加用來(lái)分配一接地參考電壓的一圖案化金屬層(圖中未示)，并且在此圖案化金屬層和圖案化金屬層812之間形成一聚合物層，以及利用一頂端聚合物層覆蓋此圖案化金屬層。換言的，圖案化金屬層812是在圖案化金屬層821與此圖案化金屬層的中間，因而形成一種Vss/Vcc/Vss結(jié)構(gòu)在保護(hù)層5上方；(3)若有需要，可以更進(jìn)一步地在上述(2)中增加的圖案化金屬層上方，形成用來(lái)分配一電源的另一圖案化金屬層(圖中未示)，并且在上述(2)中增加的圖案化金屬層和圖案化金屬層812之間形成一聚合物層、在上述(2)中增加的圖案化金屬層和另一圖案化金屬層之間形成另一聚合物層，以及一頂端聚合物層覆蓋在另一圖案化電壓結(jié)構(gòu)。對(duì)于高電流電路、高精密模擬電路、高速(highspeed)電路、低功率(lowpower)電路、電源管理(powermanagement)電路以及高性能電路而言，上述的結(jié)構(gòu)可以提供一種穩(wěn)定的電源供應(yīng)器。請(qǐng)參閱圖4所示，其是公開(kāi)出在圖1B至圖1D、圖2B至圖2C和圖3B至圖3D中所示的穩(wěn)壓器或變壓器41的一范例。此范例電路是同時(shí)具有穩(wěn)壓與變壓功能的一變壓器，而且通常使用在如1991年由B.Prince著而由JohnWiley&Sons發(fā)行的"SemiconductorMemories:AhandbookofDesign,ManufactureandApplication"—書(shū)所述的現(xiàn)代動(dòng)態(tài)隨機(jī)存取內(nèi)存(DynamicRandomAccessMemory,DRAM)的設(shè)計(jì)中。如圖4所示，通過(guò)變壓器的穩(wěn)壓以及變壓功能，夕卜部供應(yīng)電源輸入的電壓Vdd可被轉(zhuǎn)換成一輸出電壓Vcc,且此輸出電壓Vcc與一設(shè)定目標(biāo)電壓VccO之間的差值除以設(shè)定目標(biāo)電壓Vcc0的百分比是小于10%,并以小于5%為較佳者。如同"
背景技術(shù)：
"內(nèi)容所述，更多現(xiàn)代的集成電路芯片需要憑借芯片內(nèi)建變壓器的方式來(lái)使外部(系統(tǒng)、電路板、模塊或電路卡)供應(yīng)電源所供應(yīng)的電壓轉(zhuǎn)換成芯片所需的電壓。此外，某些芯片，如一動(dòng)態(tài)隨機(jī)存取內(nèi)存芯片，在同一芯片上甚至需要兩倍或者是三倍的電壓，例如周邊控制電路使用3.3伏特(V)，而內(nèi)存單元數(shù)組區(qū)域中之內(nèi)存單元(memorycell)使用l.5伏特。在圖4中，變壓器包括有兩個(gè)電路區(qū)塊(circuitblock),其是為參考電壓產(chǎn)生器(voltagereferencegenerator)410以及電^/纟完電3各(currentmirrorcircuit)410'。參考電壓產(chǎn)生器410可在節(jié)點(diǎn)R中產(chǎn)生一參考電壓VR，以避免受到節(jié)點(diǎn)4199的外部電源供應(yīng)電壓Vdd的電壓波動(dòng)(voltagefluctuation)影響。另，外部電源供應(yīng)電壓Vdd也是參考電壓產(chǎn)生器410的輸入供應(yīng)電壓(inputsupplyvoltage)。參考電壓產(chǎn)生器410包括有兩電壓分壓器(voltagedivider)路徑，一是包括三個(gè)連接在一起的P型金氧半晶體管4101、4103、4105，另一則是括兩個(gè)連接在一起的P型金氧半晶體管4102、4104。繼續(xù)，通過(guò)P型金氧半晶體管4103的汲極(drain)與P型金氧半晶體管4104的閘極(gate)的相連，參考電壓VR可以受到調(diào)控。因此，當(dāng)外部電源供應(yīng)電壓Vdd波動(dòng)上升時(shí)，節(jié)點(diǎn)G的電壓上升，導(dǎo)致P型金氧半晶體管4104的開(kāi)啟程度較低，進(jìn)而使參考電壓VR下降。同樣地，當(dāng)外部電源供應(yīng)電壓Vdd下降時(shí)，參考電壓VR則會(huì)上升。至此，上述之內(nèi)容解釋了參考電壓產(chǎn)生器410的調(diào)整特性。參考電壓產(chǎn)生器410的輸出是用來(lái)作為電流鏡電路410，的一參考電壓。對(duì)于一集成電路芯片而言，電流鏡電路410，可以輸出穩(wěn)定的電壓并具有大電流的能力，另憑借避免一外部電源供應(yīng)電壓Vdd至接地參考電壓Vss的直接高電流路徑，電流鏡電路410，也可以消除巨大功率消耗或是浪費(fèi)。此外，通過(guò)P型金氧半晶體管4109的汲極與P型金氧半晶體管4106的閘極的相連，以及輸出電壓節(jié)點(diǎn)P連接至參考電壓鏡(reference-voltage-mirror)P型金氧半晶體管4110的閘極，電流鏡電路410，可以調(diào)控輸出的電壓Vcc,讓輸出的電壓Vcc被控制在一指定的電壓中。另，電導(dǎo)晶體管(conductancetransistor)4112是為一'J、的P型金氧半晶體管，且其閘極與接地參考電壓Vss相連，因此電導(dǎo)晶體管4112永遠(yuǎn)處在開(kāi)啟狀態(tài)；而電導(dǎo)晶體管4111是為一大的P型金氧半晶體管，且其閘極受到一訊號(hào)$的控制，當(dāng)內(nèi)部電路在主動(dòng)周期(activecycle)時(shí)，電導(dǎo)晶體管4111處在開(kāi)啟狀態(tài)，讓P型金氧半晶體管4109與N型金氧半晶體管4107所形成的電流路徑(currenpath)以及P型金氧半晶體管4110與N型金氧半晶體管4108所形成的電流路徑具有快速響應(yīng)(fastresponse)。另外，電導(dǎo)晶體管4111的開(kāi)啟，可以將內(nèi)部電路(例如圖IB至圖1C、圖2B至圖2C、圖3B至圖3D中之內(nèi)部電5各21、22、23、24)的大瞬時(shí)電流(transientcurrent)需求所造成的輸出電壓Vcc瞬間不穩(wěn)定的情況減到最小。當(dāng)內(nèi)部電路在閑置周期(idlecycle)時(shí)，晶體管4111則處在關(guān)閉狀態(tài)，以避免功率消耗(powerconsumption)。第二實(shí)施例連接內(nèi)部電路(internalcircuit)的保護(hù)層上方連接線路(over-passivationinterconnection)。如本發(fā)明的專(zhuān)利權(quán)人在先前專(zhuān)利中所公開(kāi)之內(nèi)容，例如美國(guó)專(zhuān)利第6,657,310號(hào)和美國(guó)專(zhuān)利第6,495,442號(hào)，本發(fā)明的厚金屬導(dǎo)體(或是保護(hù)層上方的金屬線路或平面)可以用來(lái)分配訊號(hào)、電壓或接地參考電壓。另外，本發(fā)明所使用的"保護(hù)層上方(over-passivation)"字詞是為本發(fā)明的專(zhuān)利權(quán)人在先前專(zhuān)利中，例如美國(guó)專(zhuān)利第6,495,442號(hào)，所選擇使用的"后護(hù)層(post-passivation)"字詞，而"保護(hù)層上方"的金屬線路或平面比如可以用來(lái)作為集成電路內(nèi)部電路的連接線路(interconnection)。在此實(shí)施例中，厚金屬導(dǎo)體(或是保護(hù)層上方的金屬線路或平面)可將數(shù)據(jù)或訊號(hào)從一第一內(nèi)部電路的一輸出節(jié)點(diǎn)(outputnode)傳送至一第二內(nèi)部電路的一輸入節(jié)點(diǎn)(inputnode)。設(shè)計(jì)用來(lái)連接兩個(gè)相距較長(zhǎng)(例如超過(guò)1毫米)之內(nèi)部電路間的一組相似節(jié)點(diǎn)(例如數(shù)據(jù)、位或訊號(hào)地址)的一束金屬線路，例如用來(lái)連接同一芯片上的一處理器單元與一內(nèi)存單元間的8位、16位、32位、64位、128位、256位、512位或1024位的數(shù)據(jù)(或地址)金屬線路，通常這些金屬線路被稱作為總線(bus),此總線比如是使用在一內(nèi)存中的字符(word)總線或位(bit)總線。另，由于本發(fā)明在保護(hù)層上方提供一厚金屬導(dǎo)體(或是保護(hù)層上方的金屬線路或平面)來(lái)連接復(fù)數(shù)內(nèi)部電路，且此厚金屬導(dǎo)體可以遠(yuǎn)離半導(dǎo)體組件，所以當(dāng)訊號(hào)經(jīng)過(guò)厚金屬導(dǎo)體(或是保護(hù)層上方的金屬線路或平面)時(shí)，可以減少此訊號(hào)擾亂下方半導(dǎo)體組件的情形，或是可以減少下方半導(dǎo)體組件干擾此訊號(hào)的情形，讓此訊號(hào)具有較佳的完整性(signalintegrity)。惟，在此實(shí)施例中，保護(hù)層上方的厚金屬導(dǎo)體(或是保護(hù)層上方的金屬線路或平面)僅連接內(nèi)部電路的節(jié)點(diǎn)，并沒(méi)有經(jīng)過(guò)任何芯片接外輸入/輸出電路(off-chipinput/outputcircuit)，也沒(méi)有連接到一外部電路。此外，本發(fā)明的保護(hù)層上方的厚金屬導(dǎo)體(或是保護(hù)層上方的金屬線路或平面)設(shè)計(jì)是不同在現(xiàn)有接墊重新配置(padredistribution)的設(shè)計(jì)。另，因?yàn)楹窠饘賹?dǎo)體(或是保護(hù)層上方的金屬線路或平面)具有低電阻的優(yōu)點(diǎn)且所引起的寄生(parasitic)電容非常低，所以訊號(hào)將不會(huì)被劇烈地衰減，使得本發(fā)明非常適合用在高速、低功率、高電流或低電壓的應(yīng)用上。本發(fā)明在大部分情形下，并不需要額外的放大器、驅(qū)動(dòng)器/接收器或訊號(hào)繼電器(repeater)來(lái)幫助維持訊號(hào)的完整性，然而在某些情況下，則需要一內(nèi)部驅(qū)動(dòng)器(internaldriver)、內(nèi)部接收器(internalreceiver)、訊號(hào)繼電器或者是內(nèi)部三態(tài)緩沖器(interaaltri-statebuffer),來(lái)長(zhǎng)距離傳送訊號(hào)，且內(nèi)部驅(qū)動(dòng)器、內(nèi)部接收器、內(nèi)部三態(tài)緩沖器或訊號(hào)繼電器均包括有尺寸小于芯片接外電路的金氧半晶體管(MOStransistor)的金氧半晶體管，至于有關(guān)內(nèi)部電路、內(nèi)部驅(qū)動(dòng)器、內(nèi)部接收器、內(nèi)部三態(tài)緩沖器以及芯片接外電路的金氧半晶體管的尺寸，將在后續(xù)之內(nèi)容中詳加敘述和比較?，F(xiàn)請(qǐng)同時(shí)參閱圖5B、圖6B和圖7B所示，其是公開(kāi)出本發(fā)明的第二實(shí)施例。圖5B呈現(xiàn)出一簡(jiǎn)化的電路示意圖，其是利用保護(hù)層5上的金屬線路或平面83以及保護(hù)層5下的細(xì)線路金屬結(jié)構(gòu)631、632a、632b、632c、634連接內(nèi)部電路20(包括21、22、23、24)。在圖5B中，內(nèi)部電路21具有一輸入節(jié)點(diǎn)Xi與一輸出節(jié)點(diǎn)Xo，并通過(guò)輸出節(jié)點(diǎn)Xo送出一訊號(hào)，而此訊號(hào)可憑借金屬線路或平面83以及細(xì)線路金屬結(jié)構(gòu)631、632a、632b、632c、634傳送到內(nèi)部電路22、23、24的輸入節(jié)點(diǎn)Ui、Vi、Wi，另內(nèi)部電路21可以是一邏輯閘(logicgate),例如反或(NOR)閘、反與(NAND)閘、或(OR)閘、且(AND)閘，或者是一內(nèi)部緩沖器(如圖5C、圖5D和圖5E所示的反相器、內(nèi)部驅(qū)動(dòng)器或內(nèi)部三態(tài)緩沖器)。圖6B呈現(xiàn)出圖5B所示的電路的俯視示意圖。圖7B則呈現(xiàn)出圖5B所示的電路的剖面示意圖。此外，在圖5B與圖6B中，形成在保護(hù)層5上的線路或平面是以"粗線"來(lái)表示，而形成在保護(hù)層5下的線路結(jié)構(gòu)則是以"細(xì)線，，來(lái)表示。在本發(fā)明中，用來(lái)驅(qū)動(dòng)保護(hù)層上方金屬線路之內(nèi)部驅(qū)動(dòng)器是與美國(guó)公開(kāi)專(zhuān)利第20040089951號(hào)(本發(fā)明專(zhuān)利4又人的先前專(zhuān)利)所述的芯片內(nèi)驅(qū)動(dòng)器(intra-chipdriver)相同。通過(guò)保護(hù)層5上的金屬線路或平面83、保護(hù)層5中的保護(hù)層開(kāi)口532、534以及保護(hù)層5下的細(xì)線^各金屬結(jié)構(gòu)631、632a、632b、632c、634，三個(gè)內(nèi)部邏輯電路(內(nèi)部電路22、24為或非門(mén)，內(nèi)部電路23為且閘)可以接收到內(nèi)部電路21所傳送的數(shù)據(jù)或訊號(hào)。因?yàn)楸Ｗo(hù)層上方的金屬線路或平面83具有低電阻以及可以產(chǎn)生低寄生電容的特性，所以輸入節(jié)點(diǎn)Ui、Vi、Wi介于Vdd至Vss之間的電壓振幅(voltageswing)具有非常小的衰減和噪聲。另外，在本實(shí)施例中，金屬線路或平面并不需要連接到任何將在后續(xù)第11圖是列中用來(lái)連接至一外部電路的芯片接外電路，例如靜電放電(ESD)防護(hù)電路、芯片接外驅(qū)動(dòng)器、芯片接外接收器或芯片接外緩沖器電路(例如芯片三態(tài)緩沖器電路)，所以本實(shí)施例可改善速度和減少功率消耗。請(qǐng)同時(shí)參閱圖5A、圖6A與圖7A所示，其是為本實(shí)施例的相關(guān)現(xiàn)有技術(shù)，如圖所示，位于保護(hù)層5下方之內(nèi)部電路21是通過(guò)細(xì)線路金屬結(jié)構(gòu)6311、638、6321a、6321b連接到一內(nèi)部電路22(例如一或非門(mén))、通過(guò)細(xì)線路金屬結(jié)構(gòu)6311、638、6321a、6321c連接到一內(nèi)部電路23(例如一與非門(mén))以及通過(guò)細(xì)線路金屬結(jié)構(gòu)6311、638、6341連接到其它內(nèi)部電路24(例如一或非門(mén))。因此，現(xiàn)有是依賴位于保護(hù)層5下方的細(xì)線路金屬結(jié)構(gòu)638、6311、6321、6341來(lái)將內(nèi)部電路21輸出的數(shù)據(jù)傳送到其它內(nèi)部電路22、23、24。惟，現(xiàn)有設(shè)計(jì)會(huì)導(dǎo)致訊號(hào)衰減、性能降低、高功率消耗以及產(chǎn)生高熱。接著，請(qǐng)同時(shí)參閱圖5B與圖6B所示，其是在保護(hù)層5上建立一金屬線路或平面83,并通過(guò)位于保護(hù)層5上的金屬線路或平面83取代圖5A與圖6A中細(xì)線路金屬結(jié)構(gòu)638,使內(nèi)部電路21、22、23、24憑借金屬線路或平面83連接在一起，如圖所示，一訊號(hào)由內(nèi)部電路21的一輸出節(jié)點(diǎn)(通常是內(nèi)部電路21的一金氧半晶體管的汲極)輸出，然后傳送經(jīng)過(guò)保護(hù)層5下方的細(xì)線路金屬結(jié)構(gòu)631、保護(hù)層5的保護(hù)層開(kāi)口531以及保護(hù)層5上的金屬線路或平面83，接著(l)經(jīng)過(guò)保護(hù)層5的保護(hù)層開(kāi)口534以及保護(hù)層5下的細(xì)線路金屬結(jié)構(gòu)634,最后往下傳送到內(nèi)部電路24(例如一或非門(mén))的一輸入節(jié)點(diǎn)(通常是內(nèi)部電路24的一金氧半晶體管的閘極，例如或非門(mén)的一金氧半晶體管的閘極)；(2)經(jīng)過(guò)保護(hù)層5的保護(hù)層開(kāi)口532以及保護(hù)層5下的細(xì)線路金屬結(jié)構(gòu)632(包括632a、632b、632c)，最后傳送到內(nèi)部電路22(例如一或非門(mén))與內(nèi)部電路23(例如一與非門(mén))的一輸入節(jié)點(diǎn)(通常分別是內(nèi)部電路22與內(nèi)部電路23的一金氧半晶體管的閘極，例如分別是或非門(mén)與與非門(mén)的一金氣半晶體管的閘極)。因此，綜上所述，內(nèi)部電路21的一輸出節(jié)點(diǎn)(通常是內(nèi)部電路21的一金氧半晶體管的汲極)是與保護(hù)層5下的細(xì)線路金屬結(jié)構(gòu)631連接，接著經(jīng)過(guò)保護(hù)層5的保護(hù)層開(kāi)口531連接保護(hù)層5上的金屬線路或平面83，最后經(jīng)過(guò)保護(hù)層5的保護(hù)層開(kāi)口532、534連接保護(hù)層5下的細(xì)線路金屬結(jié)構(gòu)632、634，進(jìn)而與內(nèi)部電路22、23、24的一輸入節(jié)點(diǎn)(通常是內(nèi)部電路22、23、24的一金氧半晶體管的閘極)連接。其中，內(nèi)部電路21、22、23、24包括一或非門(mén)、一或門(mén)、一且閘或一與非門(mén)，且內(nèi)部電路21、22、23、24是至少由一金氧半晶體管所構(gòu)成所構(gòu)成，也就是說(shuō)或非門(mén)、或門(mén)、且閘或與非門(mén)是至少由一金氧半晶體管所構(gòu)成，而此金氧半晶體管比如是尺寸(信道寬度除以信道長(zhǎng)度的比值)介于0.1至5之間或介于0.2至2之間的一N型金氧半晶體管，或是尺寸(信道寬度除以信道長(zhǎng)度的比值)介于0.2至IO之間或介于0.4至4之間的一P型金氧半晶體管，另流經(jīng)金屬線路或平面83的電流比如是介于50微安培()nA)至2毫安之間的范圍，或是介于100微安培至1毫安之間。繼續(xù)，請(qǐng)同時(shí)參閱圖7B與圖7C所示，其是為圖5B所示的電路結(jié)構(gòu)的兩種實(shí)施態(tài)樣，如兩圖所示，保護(hù)層5上方的金屬線路或平面83可以是單層圖案化金屬層(如圖7B所示的單層圖案化金屬層831)，或者是多層圖案化金屬層，且在每一相鄰圖案化金屬層之間具有一聚合物層，例如圖7C所示的兩層圖案化金屬層831(包括831a與831b)與832，且在兩圖案化金屬層831與832之間具有一聚合物層98。另，保護(hù)層5上方的金屬線路或平面83可以覆蓋一頂端聚合物層99(如圖7B所示，一頂端聚合物層99覆蓋在金屬層831上；如圖7C所示，一頂端聚合物層99覆蓋在圖案化金屬層832上)，而且頂端聚合物層99并沒(méi)有開(kāi)口暴露出金屬線路或平面83,所以保護(hù)層5上方的金屬線路或平面83(例如圖案化金屬層831或圖案化金屬層832)無(wú)法連接到外部電路。換言的，在此實(shí)施例中，金屬線路或平面83(例如圖案化金屬層831或圖案化金屬層832)并沒(méi)有用來(lái)連接外部電路的接觸接墊(contactpad)。在圖7B中，圖案化金屬層831的號(hào)碼各是代表"8"是代表保護(hù)層上方金屬，"3，，是代表一訊號(hào)線路，而'T，則是代表保護(hù)層上方的第一金屬層。同理推知，在圖7C中，圖案化金屬層832的號(hào)碼各是代表"8"是代表保護(hù)層上方金屬，"3"是代表一訊號(hào)線路，而"2"則是代表保護(hù)層上方的第二金屬層。另外，保護(hù)層5上的圖案化金屬層831包括一黏著/阻障/種子層(adhesion/barrier/seedlayer)8311以及一厚金屬層8312，另外可選擇性形成一聚合物層95在保護(hù)層5和圖案化金屬層831最底層之間，如圖7D所示。同理，在圖7C中，保護(hù)層5上的圖案化金屬層831a、831b、832包括一黏著/阻障/種子層8311a、8311b、8321以及一厚金屬層8312a、8312b、8322,而且也可選擇性形成一聚合物層95在保護(hù)層5和圖案化金屬層831(包括831a、831b)最底層之間。圖7C除了保護(hù)層上方結(jié)構(gòu)包括有兩圖案化金屬層831與832的外，其余都與圖7B相似。在圖7C中，其是以兩圖案化金屬層831(包括831a、831b)和圖案化金屬層832來(lái)取代圖7B中的單一圖案化金屬層831,并利用一聚合物層98來(lái)分隔圖案化金屬層831和圖案化金屬層832。另外在訊號(hào)傳送方面，一訊號(hào)從內(nèi)部電路21的輸出節(jié)點(diǎn)(通常是內(nèi)部電路21的一金氧半晶體管的汲極)輸出，然后傳送經(jīng)過(guò)保護(hù)層5下方的細(xì)線路金屬結(jié)構(gòu)631、保護(hù)層5中的一保護(hù)層開(kāi)口531以及保護(hù)層5上方的圖案化金屬層831b，接著(l)在第一路徑中往上經(jīng)過(guò)聚合物層98中的開(kāi)口聚合物層9831，經(jīng)過(guò)圖案化金屬層832，往下經(jīng)過(guò)一聚合物層開(kāi)口9834,經(jīng)過(guò)圖案化金屬層831a，經(jīng)過(guò)保護(hù)層5的一保護(hù)層開(kāi)口534，經(jīng)過(guò)保護(hù)層5下方的細(xì)線路金屬結(jié)構(gòu)634，最后往下傳送到內(nèi)部電路24(例如或非門(mén))的一輸入節(jié)點(diǎn)(通常是內(nèi)部電路24的一金氧半晶體管的間極，例如或非門(mén)的一金氧半晶體管的閘極)；(2)在第二路徑中往下經(jīng)過(guò)保護(hù)層5的一保護(hù)層開(kāi)口532以及經(jīng)過(guò)保護(hù)層5下的細(xì)線路金屬結(jié)構(gòu)632,最后傳送到內(nèi)部電路22(例如或非門(mén))與內(nèi)部電路23(例如與非門(mén))的一輸入節(jié)點(diǎn)(通常分別是內(nèi)部電路22與內(nèi)部電路23的一金氧半晶體管的閘極，例如分別是或非門(mén)與與非門(mén)的一金氧半晶體管的閘極)。另，有關(guān)本發(fā)明第二實(shí)施例的保護(hù)層上方金屬線路或平面、聚合物層與內(nèi)部電路的部份，將在后續(xù)圖15是列、圖16是列、圖17是列、圖18是列與圖19是列中詳加敘述。此外，在圖5B、圖6B、圖7B、圖7C與圖7D中，金屬線^各或平面83(包括831以及/或是832)未有與用來(lái)連接一外部電路的芯片接外電路連接，所以金屬線路或平面83上不會(huì)產(chǎn)生有顯著的電壓降(voltagedrop)或是訊號(hào)衰減。另，本發(fā)明一金氧半晶體管的尺寸可以被定義成是通道寬度(channelwidth)除以通道長(zhǎng)度(channellength)的比值，或精確地說(shuō)是有效信道寬度除以有效信道長(zhǎng)度的比值，此定義適用在本發(fā)明所有實(shí)施例中?，F(xiàn)在請(qǐng)同時(shí)參閱圖5C至圖5E所示，其是7>開(kāi)出內(nèi)部電3各21作為一內(nèi)部緩沖器(internalbuffer)的范例，其中此內(nèi)部緩沖器是至少由一金氧半晶體管(MOStransistor)所構(gòu)成，而此金氧半晶體管比如包括信道寛度/信道長(zhǎng)度比值介于3至60之間或介于5至20之間的一P型金氧半晶體管(PMOStransistor)，或是信道寛度/信道長(zhǎng)度比值介于1.5至30之間或介于2.5至IO之間的一N型金氧半晶體管(NMOStransistor)，而且此時(shí)流經(jīng)金屬線路或平面83的電流是介于500微安培至10毫安之間或是介于700微安培至2毫安之間。圖5C揭示一反相器211,用以作為圖5B、圖6B、圖7B、圖7C與圖7D之內(nèi)部電路21。在第一個(gè)應(yīng)用中，N型金氧半晶體管2101與P型金氧半晶體管2102的尺寸可以及使用在內(nèi)部電路的金氧半晶體管的尺寸相同，所以在反相器211中，N型金氧半晶體管2101的尺寸是介于0.1至5之間，并以介于0.2至2之間為較佳者，而P型金氧半晶體管2102的尺寸則是介于0.2至IO之間，并以介于0.4至4之間為較佳者。另外，由反相器211輸出并且經(jīng)過(guò)保護(hù)層5上方的金屬線路或平面83的電流是介于50微安培0iA)至2毫安之間的范圍，并以介于IOO微安培至1毫安之間的范圍為較佳者。在第二個(gè)應(yīng)用中，反相器211需要輸出一4交大的驅(qū)動(dòng)電流(drivecurrent),例如當(dāng)內(nèi)部電路22、23、24需要高負(fù)載(heavyload)時(shí)，或者是當(dāng)內(nèi)部電路22、23、24與內(nèi)部電路21的相距大于1毫米或3毫米而需要一長(zhǎng)距離的連接金屬線路時(shí)，反相器211需要輸出一較大的驅(qū)動(dòng)電流。此外，來(lái)自反相器211輸出的電流是高在一般之內(nèi)部電路，且電流，例如1毫安(mA)或5毫安，是介于500微安培(pA)至10毫安之間的范圍，而以介于700微安培至2毫安之間的范圍為較佳者。因此，在第二個(gè)應(yīng)用中，反相器211的N型金氧半晶體管2101的尺寸是介于1.5至30之間的范圍，并以介于2.5至IO之間的范圍為較佳者，而P型金氧半晶體管2102的尺寸則介于3至60之間的范圍，并以介于5至20之間的范圍為較佳者。至于更多有關(guān)(一般的)內(nèi)部電路的金氧半晶體管的尺寸或者是用來(lái)驅(qū)動(dòng)其它高負(fù)載內(nèi)部電路之內(nèi)部電路之內(nèi)容，將在后續(xù)圖15是列中詳細(xì)敘述。此外，在圖5C中，N型金氧半晶體管2101的汲極是與保護(hù)層5上方的金屬線路或平面83(如圖5B、圖6B、圖7B、圖7C與圖7D所示)連接，而P型金氧半晶體管2102的汲極則是與保護(hù)層5上方的金屬線路或平面83(如圖5B、圖6B、圖7B、圖7C與圖7D所示)連接。在大部分的應(yīng)用上，因?yàn)楸Ｗo(hù)層上方的金屬線路或平面具有較小的阻抗，所以由較小金氧半晶體管形成的復(fù)數(shù)內(nèi)部電路可以通過(guò)保護(hù)層上的金屬線路或平面相互連接，其中所述的些內(nèi)部電路包括尺寸(信道寬度除以信道長(zhǎng)度的比值)介于0.1至5之間或介于0.2至2之間的一N型金氧半晶體管，或是尺寸(信道寬度除以信道長(zhǎng)度的比值)介于0.2至10之間或介于0.4至4之間的一P型金氧半晶體管。另外，在某些應(yīng)用上，當(dāng)內(nèi)部電路22、23、24需要高負(fù)載時(shí)，或者是當(dāng)內(nèi)部電路22、23、24與內(nèi)部電路21的相距大于1毫米或3毫米而需要一長(zhǎng)距離的連接金屬線路時(shí)，則需要一較大的驅(qū)動(dòng)電流。因此，在高負(fù)載的情形中，需要一內(nèi)部驅(qū)動(dòng)器(internaldrive)或一內(nèi)部緩沖器(internalbuffer)。圖5D和圖5E是公開(kāi)出以內(nèi)部驅(qū)動(dòng)器212或內(nèi)部三態(tài)緩沖器213作為內(nèi)部電路21，并利用內(nèi)部驅(qū)動(dòng)器212或內(nèi)部三態(tài)緩沖器213驅(qū)動(dòng)如圖5B、圖6B、圖7B、圖7C與圖7D所示的保護(hù)層5上的金屬線路或平面83和其它內(nèi)部電路22、23、24的范例。圖5D和圖5E所示的電路除了(1)內(nèi)部驅(qū)動(dòng)器212或內(nèi)部三態(tài)緩沖器213不與一外部電路連接；以及(2)內(nèi)部驅(qū)動(dòng)器212或內(nèi)部三態(tài)緩沖器213的金氧半晶體管尺寸小于芯片接外驅(qū)動(dòng)器或芯片三態(tài)緩沖器的金氧半晶體管尺寸的外，其余分別與后續(xù)圖IIA與圖11C中所述的芯片接外電路(off-chipcircuit)相似。圖5D中之內(nèi)部驅(qū)動(dòng)器212是為本發(fā)明的專(zhuān)利權(quán)人在美國(guó)公開(kāi)專(zhuān)利第20040089951號(hào)中所述的芯片內(nèi)驅(qū)動(dòng)器(intra-chipdriver)的一范例。內(nèi)部三態(tài)緩沖器213提供了放大訊號(hào)的能力(drivecapability)以及開(kāi)或關(guān)的能力(switchcapability),而且內(nèi)部三態(tài)緩沖器213特別有助在作為數(shù)據(jù)或地址總線的保護(hù)層上方的金屬線路或平面?zhèn)鬏斠粌?nèi)存芯片中的一數(shù)據(jù)訊號(hào)或一地址訊號(hào)。在圖5D中，N型金氧半晶體管2103的尺寸是介于1.5至30之間，并以介于2.5至IO之間為較佳者，而P型金氧半晶體管2104的尺寸則是介于3至60之間，并以介于5至20之間為較佳者，此外經(jīng)過(guò)保護(hù)層5上的金屬線路或平面83的電流以及內(nèi)部驅(qū)動(dòng)器212輸出節(jié)點(diǎn)Xo(通常是為一金屬半導(dǎo)體組件的汲極)輸出的電流是介于500微安培至10毫安之間的范圍，并以介于700微安培至2毫安之間的范圍為較佳者。另，在圖5D中，內(nèi)部驅(qū)動(dòng)器212可以驅(qū)動(dòng)輸出節(jié)點(diǎn)Xo輸出的一訊號(hào)，并在經(jīng)過(guò)保護(hù)層5上方的金屬線路或平面83后，傳送到內(nèi)部電路22、23、24的輸入節(jié)點(diǎn)Ui、Vi、Wi,但是并未傳送到一外部電路。在圖5E中，N型金氧半晶體管2107的尺寸是介于1.5至30之間，并以介于2.5至IO之間為較佳者，而P型金氧半晶體管2108的尺寸則是介于3至60之間，并以介于5至20之間為較佳者，此外經(jīng)過(guò)保護(hù)層5上方的金屬線路或平面83以及內(nèi)部三態(tài)緩沖器213的輸出節(jié)點(diǎn)Xo輸出的電流是介于500微安培至10毫安之間的范圍，并以介于700微安培至2毫安之間的范圍為較佳者。另，在圖5E中，內(nèi)部三態(tài)緩沖器213可以驅(qū)動(dòng)來(lái)自輸出節(jié)點(diǎn)Xo輸出的一訊號(hào)，并在經(jīng)過(guò)保護(hù)層5上方的金屬線路或平面83后，傳送到內(nèi)部電路22、23、24的輸入節(jié)點(diǎn)Ui、Vi、Wi,但是并未傳送到一外部電路。當(dāng)內(nèi)部電路22、23、24需要高負(fù)載時(shí)，或者是當(dāng)內(nèi)部電路22、23、24與內(nèi)部電路21的相距大于1毫米或3毫米而需要一長(zhǎng)距離的連接金屬線路時(shí)，內(nèi)部驅(qū)動(dòng)器212與內(nèi)部三態(tài)緩沖器213的輸出節(jié)點(diǎn)Xo需要輸出一較大的驅(qū)動(dòng)電流。保護(hù)層上方金屬線路或平面的重要應(yīng)用的一是在連接一內(nèi)存芯片上相距有一段距離之內(nèi)存單元(memorycell)與內(nèi)部電路(例如邏輯電路)。請(qǐng)參閱圖5F所示，其是公開(kāi)出一內(nèi)存單元如何利用保護(hù)層5上的金屬線路或平面83以及保護(hù)層5下的細(xì)線路金屬結(jié)構(gòu)連接到作為邏輯電路之內(nèi)部電路22、23、24(圖5B、圖6B、圖7B、圖7C與圖7D)。其中，此邏輯電路比如包括一或非門(mén)、一或門(mén)、一且閘或一與非門(mén)，另內(nèi)部電路22、23、24可以是至少由一金氧半晶體管所構(gòu)成，且上述的細(xì)線路金屬結(jié)構(gòu)是連接到內(nèi)部電路22、23、24的一金氧半晶體管，例如連接到一金氧半晶體管的源極(source)、汲極(drain)或門(mén)極(gate),而此金氧半晶體管可以是信道寛度/信道長(zhǎng)度比值介于0.1至5之間或介于0.2至2之間的一N型金氧半晶體管，或是信道寛度/信道長(zhǎng)度比值介于0.2至IO之間或介于0.4至4之間的一P型金氧半晶體管，此外流經(jīng)金屬線路或平面83的電流比如是介于50微安培至2毫安之間或是介于IOO微安培至1毫安之間。在此應(yīng)用中，保護(hù)層5上的金屬線路或平面83是作為一數(shù)據(jù)總線(databus)，例如一位線(6"line)總線或是一反向位線(6"line)總線。在連接一內(nèi)存數(shù)組(memoryarray)與邏輯電路的設(shè)計(jì)上，可以在保護(hù)層5上形成平行排列的4、8、16、32、64、128、256、512、1024、2048或4096條的金屬線路或平面83，作為一內(nèi)存芯片的數(shù)據(jù)總線，并利用這些金屬線路或平面83傳輸內(nèi)存單元與邏輯電路之間的數(shù)據(jù)訊號(hào)。保護(hù)層5上方的金屬線路或平面83特別適用在一寬位(wide-bit)數(shù)據(jù)的傳送上，例如傳輸64、128、256、512、1024位寬度(bitwidth)的數(shù)據(jù)。此外，當(dāng)傳輸內(nèi)存單元和邏輯電路(logiccircuit)之間的訊號(hào)時(shí)，保護(hù)層5上方的金屬線路或平面83除了作為上述提與的數(shù)據(jù)總線的外，也可以作為地址總線(addressbus),用以傳輸?shù)刂酚嵦?hào)。另，保護(hù)層5上的金屬線路或平面83傳輸?shù)挠嵦?hào)也包括頻率(clock)訊號(hào)。圖5F是以一靜態(tài)隨機(jī)存取內(nèi)存單元215作為內(nèi)存單元的一范例，惟此內(nèi)存單元在本實(shí)施例中也可以是其它之內(nèi)存單元，例如動(dòng)態(tài)隨機(jī)存取內(nèi)存(DRAM)單元、可消除可程序只讀存儲(chǔ)器(EPROM)單元、電子可消除式只讀存儲(chǔ)器(EEPROM)單元、閃存(Flash)單元、只讀存儲(chǔ)器(ROM)單元與磁性隨機(jī)存取內(nèi)存(magneticRAM,MRAM)單元。it匕靜態(tài)隨才幾存取內(nèi)存單元215包4舌有六個(gè)金氧半晶體管，其是為兩個(gè)驅(qū)動(dòng)N型金氧半晶體管2115、2117，兩個(gè)負(fù)載P型金氣半晶體管2116、2118，以及兩個(gè)字碼-線-控制(word-line-control)N型金氧半晶體管2119、2120。另，在一內(nèi)存芯片中，憑借重復(fù)靜態(tài)隨機(jī)存取內(nèi)存單元215可以形成一內(nèi)存數(shù)組。當(dāng)靜態(tài)隨機(jī)存取內(nèi)存單元215在讀取狀態(tài)時(shí)，靜態(tài)隨機(jī)存取內(nèi)存單元215輸出互補(bǔ)數(shù)據(jù)，例如位。")數(shù)據(jù)以及反向位(^)數(shù)據(jù)，并分別通過(guò)N型金氧半晶體管2119與N型金氧半晶體管2120將互補(bǔ)數(shù)據(jù)傳輸?shù)轿?^)線以及反向位(^)線，接著位(^)數(shù)據(jù)和反向位(6")數(shù)據(jù)傳送經(jīng)過(guò)行選擇(columnselection,CS)晶體管2122、2123后輸入至一感測(cè)放大器(senseamplifier)214。再來(lái)，內(nèi)存單元的位線連接感測(cè)放大器214中的N型金氧半晶體管2113的閘極，以控制感測(cè)放大器214的N型金氧半晶體管2113的開(kāi)或關(guān)，當(dāng)感測(cè)放大器214的N型金氧半晶體管2113開(kāi)啟時(shí)，感測(cè)放大器214可以初使放大反向位(^)數(shù)據(jù)使其具有較佳的波形或較佳的電壓準(zhǔn)位，并輸出此經(jīng)初使放大的反向位(^)數(shù)據(jù)至內(nèi)部三態(tài)緩沖器213。在圖5F中，其是使用一差動(dòng)放大器(differentialamplifier)來(lái)作為感測(cè)放大器214的一范例，此差動(dòng)放大器含有四個(gè)晶體管，包括兩個(gè)N型金氧半晶體管2111、2113與兩個(gè)P型金氧半晶體管2112、2114,其中此差動(dòng)放大器是利用N型金氧半晶體管2121來(lái)隔離差動(dòng)放大器和接地參考電壓Vss,并憑借一行選擇訊號(hào)來(lái)控制差動(dòng)放大器，以避免功率消耗。當(dāng)靜態(tài)隨機(jī)存取內(nèi)存單元215未在讀取狀態(tài)時(shí)，也即當(dāng)連接靜態(tài)隨機(jī)存取內(nèi)存單元215的字符線與位線兩者未被選擇時(shí)，N型金氧半晶體管2121則關(guān)閉。從感測(cè)放大器214的N型金氧半晶體管2113閘極輸出的反向位(^)數(shù)據(jù)是傳送到一內(nèi)部驅(qū)動(dòng)器、內(nèi)部緩沖器或內(nèi)部三態(tài)緩沖器213(如圖5F所示)的輸入節(jié)點(diǎn)Xi。另，控制訊號(hào)五"、E"是輸出自一讀取(readenable)電路(圖中未示)，并利用此控制訊號(hào)E"、^控制內(nèi)部三態(tài)緩沖器213的開(kāi)啟或關(guān)閉。在圖5F中，內(nèi)部三態(tài)緩沖器213的輸出節(jié)點(diǎn)Xo是通過(guò)保護(hù)層5上的金屬線路或平面83輸出更加放大的位數(shù)據(jù)至內(nèi)部電路22、23、24(如圖5B、圖6B、圖7B、圖7C與圖7D所示)。因此，綜合以上所述，一靜態(tài)隨機(jī)存取內(nèi)存單元215是通過(guò)感測(cè)放大器214、內(nèi)部三態(tài)緩沖器213、保護(hù)層5下的細(xì)線路金屬結(jié)構(gòu)631、保護(hù)層5中的保護(hù)層開(kāi)口531、保護(hù)層5上的金屬線路或平面83、保護(hù)層5中的保護(hù)層開(kāi)口532、534以及細(xì)線路金屬結(jié)構(gòu)632、634連接到同一芯片上之內(nèi)部電路22、23、24，如圖5B、圖6B、圖7B、圖7C與圖7D所示。其中，內(nèi)部電路21在此即為一內(nèi)部三態(tài)緩沖器213，惟此內(nèi)部電路21也可以是內(nèi)部驅(qū)動(dòng)器212(如圖5D所示)或是其它內(nèi)部電路，例如或非門(mén)(NORgate)、與非門(mén)(NANDgate)、且閘(ANDgate)、或門(mén)(ORgate)、加法器(adder)、多任務(wù)器(multiplexer)、雙工器(diplexer)、乘法器(multiplier)、互補(bǔ)式金屬氧化物半導(dǎo)體、雙栽子互補(bǔ)式金屬氧化物半導(dǎo)體或雙栽子電路(bipolarcircuit),而當(dāng)內(nèi)部電路21為內(nèi)部驅(qū)動(dòng)器212時(shí)，內(nèi)部第路21至少由一金氧半晶體管構(gòu)成，且此金氧半晶體管包括信道寛度/信道長(zhǎng)度比值介于3至60之間或介于5至20之間的一P型金氧半晶體管，或是信道寛度/信道長(zhǎng)度比值介于1.5至30之間或介于2.5至IO之間的一N型金氣半晶體管，而且此時(shí)流經(jīng)金屬線路或平面83的電流是介于500微安培至10毫安之間或是介于700微安培至2毫安之間；另，當(dāng)內(nèi)部電路21為上述的其它內(nèi)部電路時(shí)，此內(nèi)部第路21至少包括信道寛度/信道長(zhǎng)度比值介于0.1至5之間或介于0.2至2之間的一N型金氧半晶體管，或是信道寛度/信道長(zhǎng)度比值介于0.2至IO之間或介于0.4至4之間的一P型金氧半晶體管，而且此時(shí)流經(jīng)金屬線路或平面83的電流是介于50微安培至2毫安之間或是介于IOO微安培至1毫安之間。請(qǐng)參閱圖5G所示，感測(cè)放大器214輸出的反向位(^)數(shù)據(jù)在到達(dá)內(nèi)部電路21的輸出節(jié)點(diǎn)Xo的前，將會(huì)先經(jīng)過(guò)一通過(guò)電路(passcircuit)216,在此內(nèi)部電路21即為通過(guò)電路216。此通過(guò)電路216可以是一簡(jiǎn)單的金氧半晶體管，例如N型金氧半晶體管2124，并且通過(guò)一讀取訊號(hào)來(lái)加以控制。在此設(shè)計(jì)中，一靜態(tài)隨機(jī)存取內(nèi)存單元215是通過(guò)感測(cè)放大器214、通過(guò)電路216、保護(hù)層5下的細(xì)線路金屬結(jié)構(gòu)631、保護(hù)層5中的保護(hù)層開(kāi)口531、保護(hù)層5上的金屬線路或平面83、保護(hù)層5中的保護(hù)層開(kāi)口532、534以及保護(hù)層5下的細(xì)線路金屬結(jié)構(gòu)632、634連接到內(nèi)部電路22、23、24,如圖5B、圖6B、圖7B、圖7C與圖7D所示。請(qǐng)參閱圖5H所示，感測(cè)放大器214輸出的反向位。")數(shù)據(jù)在到達(dá)內(nèi)部電路21的輸出節(jié)點(diǎn)Xo的前，將會(huì)先經(jīng)過(guò)一閂鎖電路(latchcircuit)217,在此內(nèi)部電路21即為閂鎖電路217。閂鎖電路217可以是一靜態(tài)隨機(jī)存取內(nèi)存單元，用以在感測(cè)放大器214輸出的數(shù)據(jù)送達(dá)邏輯電路(如內(nèi)部電路22、23、24)的前，暫時(shí)儲(chǔ)存感測(cè)放大器214輸出的數(shù)據(jù)(也即數(shù)據(jù)被閂鎖住)。另，N型金氧半晶體管2129、2130可通過(guò)一讀取訊號(hào)來(lái)加以控制。在此設(shè)計(jì)中，一靜態(tài)隨機(jī)存取內(nèi)存單元215是通過(guò)感測(cè)放大器214、閂鎖電路217、保護(hù)層5下的細(xì)線路金屬結(jié)構(gòu)631、保護(hù)層5中的保護(hù)層開(kāi)口531、保護(hù)層5上的金屬線路或平面83、保護(hù)層5中的保護(hù)層開(kāi)口532、534以及細(xì)線路金屬結(jié)構(gòu)632、634連4妻到內(nèi)部電路22、23、24,:i口圖5B、圖6B、圖7B、圖7C與圖7D所示。然而，圖5G的通過(guò)電路216或者是圖5H的閂鎖電路217并未提供大的驅(qū)動(dòng)能力。為了驅(qū)動(dòng)需要高負(fù)載之內(nèi)部電路22、23、24，或者是長(zhǎng)距離傳輸通過(guò)電路216輸出的反向位(6")數(shù)據(jù)或閂鎖電路217輸出的位(6")數(shù)據(jù)到內(nèi)部電路22、23、24，可以在通過(guò)電路的輸出節(jié)點(diǎn)(如圖51所示)或閂鎖電路的輸出節(jié)點(diǎn)(如圖5J所示)增加上述內(nèi)容所提與的一內(nèi)部驅(qū)動(dòng)器212，以利用此內(nèi)部驅(qū)動(dòng)器212放大通過(guò)電路216輸出的反向位(^)數(shù)據(jù)或閂鎖電路217輸出的位(^)資料。請(qǐng)參閱5K圖所示，除了內(nèi)部電路21是接收來(lái)自內(nèi)部電路24(在此是為一或非門(mén))的訊號(hào)，而不是驅(qū)動(dòng)內(nèi)部電路24的外，其余電路設(shè)計(jì)均與圖5B相似。此內(nèi)部電路24(在此是為一或非門(mén))是通過(guò)保護(hù)層5下的細(xì)線路金屬結(jié)構(gòu)634'、保護(hù)層5中的保護(hù)層開(kāi)口534'、保護(hù)層5上的金屬線路或平面83、保護(hù)層5中的保護(hù)層開(kāi)口531，以及保護(hù)層5下的細(xì)線路金屬結(jié)構(gòu)631，，將其輸出節(jié)點(diǎn)Wo發(fā)送的一訊號(hào)或數(shù)據(jù)傳送到內(nèi)部電路21的輸入節(jié)點(diǎn)Xi'(通常是內(nèi)部電路21的一金氣半晶體管的閘極)，同時(shí)內(nèi)部電路24(在此是為一或非門(mén))也通過(guò)保護(hù)層5下的細(xì)線路金屬結(jié)構(gòu)634'、保護(hù)層5中的保護(hù)層開(kāi)口534'、保護(hù)層5上的金屬線路或平面83、保護(hù)層5中的保護(hù)層開(kāi)口532，以及保護(hù)層5下的細(xì)線路金屬結(jié)構(gòu)632a，、632b，，將其輸出節(jié)點(diǎn)Wo發(fā)送的訊號(hào)或數(shù)據(jù)傳送到內(nèi)部電路22(在此是為一或非門(mén))的輸入節(jié)點(diǎn)Ui。再者，同時(shí)內(nèi)部電路24(在此是為一或非門(mén))也通過(guò)保護(hù)層5下的細(xì)線路金屬結(jié)構(gòu)634'、保護(hù)層5中的保護(hù)層開(kāi)口534，、保護(hù)層5上的金屬線路或平面83、保護(hù)層5中的保護(hù)層開(kāi)口532，以及保護(hù)層5下的細(xì)線路金屬結(jié)構(gòu)632a，、632c',將其輸出節(jié)點(diǎn)Wo發(fā)送的訊號(hào)或數(shù)據(jù)傳送到內(nèi)部電路23(在此是為一與非門(mén))的輸入節(jié)點(diǎn)Vi。其中，細(xì)線路金屬結(jié)構(gòu)634，、631，可以由金屬線路以及平面形成，而在此范例中，細(xì)線路金屬結(jié)構(gòu)634'、631，是由介電層中的導(dǎo)電栓塞和金屬接墊以及細(xì)線路金屬層形成，例如以約略對(duì)準(zhǔn)的堆棧方式形成。在某些集成電路技術(shù)中，導(dǎo)電4全塞是為鴒插塞(tungstenplug)或鑲嵌銅(damascenecopper)。內(nèi)部電路21、22、23是以輸入節(jié)點(diǎn)Xi，、Ui、Vi接收訊號(hào)，而在輸出節(jié)點(diǎn)Xo'、Uo、Vo將訊號(hào)輸出到其它內(nèi)部電路。另外，內(nèi)部電路21在此可以是一內(nèi)部接受器212，(如圖5L所示)、一內(nèi)部三態(tài)緩沖器213，(如圖5M所示)或是其它內(nèi)部電路，比如是或非門(mén)(NORgate)、與非門(mén)(NANDgate)、且閘(ANDgate)、或門(mén)(ORgate)、運(yùn)算放大器(operationalamplifier),力口法器(adder)、多任務(wù)器(multiplexer)、雙工器(diplexer)、乘法器(multiplier)、模擬/數(shù)字轉(zhuǎn)換器(A/Dconverter)、數(shù)字/模擬轉(zhuǎn)換器(D/AConverter)、互補(bǔ)式金屬氧化物半導(dǎo)體、雙載子互補(bǔ)式金屬氧化物半導(dǎo)體或雙栽子電路(bipolarcircuit),而當(dāng)內(nèi)部電路21為內(nèi)部接受器212，時(shí)，內(nèi)部電路21至少由一金氧半晶體管構(gòu)成，且此金氧半晶體管包括信道寛度/信道長(zhǎng)度比值介于3至60之間或介于5至20之間的一P型金氧半晶體管或者是信道寛度/信道長(zhǎng)度比值介于1.5至30之間或介于2.5至IO之間的一N型金氧半晶體管，而且此時(shí)流經(jīng)金屬線路或平面83的電流是介于500微安培至10毫安之間或是介于700微安培至2毫安之間；另，當(dāng)內(nèi)部電路21為上述的其它內(nèi)部電路時(shí)，此內(nèi)部第路21至少包括信道寛度/信道長(zhǎng)度比值介于0.1至5之間或介于0.2至2之間的一N型金氧半晶體管或者是信道寛度/信道長(zhǎng)度比值介于0.2至IO之間或介于0.4至4之間的一P型金氣半晶體管，而且此時(shí)流經(jīng)金屬線路或平面83的電流是介于50微安培至2毫安之間或是介于IOO微安培至1毫安之間。除此的外，內(nèi)部電路21尚包括一靜態(tài)隨機(jī)存取內(nèi)存單元(SRAMcell)、動(dòng)態(tài)隨機(jī)存取內(nèi)存單元(DRAMcell)、非揮發(fā)性內(nèi)存單元(non-volatilememorycell)、閃存單元(flashmemorycell)、可消除可程序只讀存儲(chǔ)器單元(EPROMcell)只讀存儲(chǔ)器單元(ROMcell)、磁性隨機(jī)存取內(nèi)存(magneticRAM,MRAM)單元或感測(cè)放大器(senseamplifier)。另，內(nèi)部電路21的輸入節(jié)點(diǎn)通常是一金氧半晶體管的閘極。請(qǐng)參閱圖5L所示，內(nèi)部接收器212，可經(jīng)由保護(hù)層5上的金屬線路或平面83接受一訊號(hào)，并從輸出節(jié)點(diǎn)Xo，輸出一訊號(hào)至其它內(nèi)部電路，^f旦并不將此訊號(hào)輸出至一外部電路。i青參閱圖5M所示，內(nèi)部三態(tài)緩沖器213，可經(jīng)由保護(hù)層5上的金屬線路或平面83接受一訊號(hào)，并從輸出節(jié)點(diǎn)Xo，輸出一訊號(hào)至其它內(nèi)部電路，但并不將此訊號(hào)輸出至一外部電路。在圖5L中，N型金氧半晶體管2103，的尺寸是介于1.5至30之間，并以介于2.5至IO之間為較佳者，而P型金氧半晶體管2104，的尺寸則是介于3至60之間，并以介于5至20之間為較佳者，此外經(jīng)過(guò)保護(hù)層5上方的金屬線路或平面83以及輸入內(nèi)部接收器212，的輸入節(jié)點(diǎn)Xi的電流是介于500微安培至10毫安之間的范圍，并以介于700微安培至2毫安之間的范圍為較佳者。另外，內(nèi)部接收器212，的輸入節(jié)點(diǎn)Xi，可經(jīng)由保護(hù)層5上的金屬線路或平面83接受內(nèi)部電路24的輸出節(jié)點(diǎn)Wo輸出的一訊號(hào)，但并不接收一外部電路輸出的訊號(hào)，如圖5B、圖6B、圖7B、圖7C與圖7D所示。在圖5N至圖5R中，其是公開(kāi)出將內(nèi)部電路24(邏輯閘)輸出的數(shù)據(jù)寫(xiě)入到一內(nèi)存數(shù)組的一內(nèi)存單元的設(shè)計(jì)。請(qǐng)同時(shí)參閱圖5K與圖5N所示，內(nèi)部電路21可以是一內(nèi)部三態(tài)緩沖器213'。此內(nèi)部三態(tài)緩沖器213，具有放大數(shù)據(jù)以及開(kāi)關(guān)的功能，另控制訊號(hào)E"、E"是輸出自一讀取電路(圖中未示)，并利用此控制訊號(hào)E"、叾控制內(nèi)部三態(tài)緩沖器213的開(kāi)啟或關(guān)閉。此外，通過(guò)保護(hù)層5上的金屬線路或平面83，可將一位。")數(shù)據(jù)傳送至內(nèi)部三態(tài)緩沖器213，的輸入節(jié)點(diǎn)Xi'，且當(dāng)一放大的反向位(^)數(shù)據(jù)是為一電源電壓時(shí)，放大的反向位(^)數(shù)據(jù)是由P型金氧半晶體管2110，輸出至反向位(^)線，而當(dāng)一放大的反向位(^)數(shù)據(jù)是為一接地參考電壓時(shí)，放大的反向位。")數(shù)據(jù)是由N型金氧半晶體管2109，輸出至反向位(6")線。輸出節(jié)點(diǎn)Xo，輸出的放大反向位(^)數(shù)據(jù)可以經(jīng)過(guò)由一行選擇(CS)訊號(hào)控制的行選擇晶體管2122以及經(jīng)過(guò)N型金氧半晶體管2119傳送到靜態(tài)隨機(jī)存取內(nèi)存單元215。請(qǐng)同時(shí)參閱圖5K與圖5N所示，內(nèi)部電路24(在此是為一或非門(mén))是通過(guò)一細(xì)線路金屬結(jié)構(gòu)634，、一保護(hù)層開(kāi)口534，、保護(hù)層5上方的金屬線路或平面83、一保護(hù)層開(kāi)口531，、一細(xì)線路金屬結(jié)構(gòu)631，以及一內(nèi)部三態(tài)緩沖器213，傳送數(shù)據(jù)去寫(xiě)入一內(nèi)存數(shù)組中的一靜態(tài)隨機(jī)存取內(nèi)存單元215。請(qǐng)參閱圖50所示，內(nèi)部電路24(在此是為一或非門(mén))輸出的位數(shù)據(jù)在經(jīng)過(guò)一通過(guò)電路216，后，連接到靜態(tài)隨機(jī)存取內(nèi)存單元數(shù)組的位線，再來(lái)通過(guò)行選擇晶體管而寫(xiě)入靜態(tài)隨才幾存取內(nèi)存單元215。其中，圖5K中之內(nèi)部電^各21即為一通過(guò)電路216'，而此通過(guò)電路216，可以是一簡(jiǎn)單的金氧半晶體管，例如N型金氧半晶體管2124，，并由一寫(xiě)入訊號(hào)(writeenablesignal)所控制。在此設(shè)計(jì)中(請(qǐng)同時(shí)參考圖5K和圖50)，由內(nèi)部電路24(在此是為一或非門(mén))的輸出節(jié)點(diǎn)Wo輸出的一數(shù)據(jù)是通過(guò)下列途徑寫(xiě)入到一靜態(tài)隨機(jī)存取內(nèi)存單元215中從一細(xì)線路金屬結(jié)構(gòu)634，開(kāi)始，往上經(jīng)過(guò)一保護(hù)層開(kāi)口534，，經(jīng)過(guò)保護(hù)層5上的一金屬線路或平面83，往下經(jīng)過(guò)一保護(hù)層開(kāi)口531，、一細(xì)線路金屬結(jié)構(gòu)631'、一通過(guò)電路216，，然后連接到靜態(tài)隨機(jī)存取內(nèi)存單元數(shù)組的位線，再來(lái)通過(guò)行選擇晶體管寫(xiě)入到靜態(tài)隨機(jī)存取內(nèi)存單元215。請(qǐng)參閱圖5P所示，其是與圖5H相似，輸入位線數(shù)據(jù)在寫(xiě)入靜態(tài)隨機(jī)存取內(nèi)存單元215的前，可以暫時(shí)被儲(chǔ)存或閂鎖在一閂鎖電路217，中。另，N型金氧半晶體管2129，、2130，是用來(lái)作為寫(xiě)入的控制。在此設(shè)計(jì)中(請(qǐng)同時(shí)參考圖5K和圖5P),由內(nèi)部電路24(在此是為一或非門(mén))的輸出節(jié)點(diǎn)Wo輸出的一數(shù)據(jù)是通過(guò)下列途徑寫(xiě)入到一靜態(tài)隨機(jī)存取內(nèi)存單元215中從一細(xì)線路金屬結(jié)構(gòu)634，開(kāi)始，往上經(jīng)過(guò)一保護(hù)層開(kāi)口534，，經(jīng)過(guò)保護(hù)層5上的一金屬線路或平面83，往下經(jīng)過(guò)一保護(hù)層開(kāi)口531，、一細(xì)線路金屬結(jié)構(gòu)631'、一閂鎖電路217'，然后連接到靜態(tài)隨機(jī)存取內(nèi)存單元數(shù)組的位線，再來(lái)通過(guò)行選擇晶體管寫(xiě)入到靜態(tài)隨機(jī)存取內(nèi)存單元215。然而，圖50的通過(guò)電路216，或者是圖5P的閂鎖電路217，可能無(wú)法提供足夠的靈敏度來(lái)4全測(cè)在輸入節(jié)點(diǎn)的弱訊號(hào)。為了重建(restore)弱數(shù)椐訊號(hào)(weakdatasignal),可以增加一內(nèi)部接收器212，在通過(guò)電路216，的輸入端(如圖5Q所示)或在閂鎖電^各217'的輸入端(如圖5R所示)。保護(hù)層上方連接線路的另一個(gè)重要應(yīng)用是在傳送精確的模擬訊號(hào)(analogsignal)。保護(hù)層上方金屬線路或平面的低單位長(zhǎng)度電阻與電容(resistanceandcapacitancepenmitlength)特性提供了一低訊號(hào)失真(signaldistortion)的數(shù)字仿真模擬訊號(hào)。請(qǐng)參閱圖5S所示，其是公開(kāi)出利用保護(hù)層5上的金屬線路或平面83連接模擬電路的一模擬設(shè)計(jì)。除了內(nèi)部電路21、22、23、24為模擬電路或混合式電路(mixed-modecircuit)、金屬線路或平面83傳輸?shù)挠嵦?hào)為數(shù)字仿真模擬訊號(hào)以及內(nèi)部電路21、22、23、24輸出/接收的訊號(hào)為一數(shù)字仿真模擬訊號(hào)的外，圖5S的設(shè)計(jì)是與圖5B相似。在圖5S中，內(nèi)部電路21的一輸出節(jié)點(diǎn)Yo連接細(xì)線路金屬結(jié)構(gòu)631,接著往上經(jīng)過(guò)保護(hù)層5的保護(hù)層開(kāi)口531連接保護(hù)層5上的金屬線路或平面83，再來(lái)經(jīng)過(guò)保護(hù)層開(kāi)口532、534連接細(xì)線路金屬結(jié)構(gòu)632(包括632a、632b、632c)、634，最后再利用細(xì)線路金屬結(jié)構(gòu)632(包括632a、632b、632c)、634連接到內(nèi)部電路22、23、24的一輸入節(jié)點(diǎn)Ui，、Vi，、Wi，，其中作為模擬電路之內(nèi)部電路21、22、23、24是包括一P型金氧半晶體管、一N型金氧半晶體管、一或非門(mén)(NORgate)、一與非門(mén)(NANDgate)、一且閘(ANDgate)、一或門(mén)(ORgate)、一感測(cè)放大器(senseamplifier)、一運(yùn)放算大器(OperationalAmplifier)、一模擬/數(shù)字轉(zhuǎn)換器(A/Dconverter)、一數(shù)字/模擬轉(zhuǎn)換器(D/AConverter)、一脈波再成形電路(pulsereshapingcircuit)、一+刀4灸式電容濾;!皮器(switched-capacitorfilter)、一電阻電容濾波器(RCfilter)或是其它類(lèi)型的模擬電路等，至于其它相關(guān)部份請(qǐng)參閱圖5B殺又述，在此不再詳加殺又述。請(qǐng)參閱圖5T所示，其是公開(kāi)出圖5S中之內(nèi)部電路21為運(yùn)算放大器218,且其輸出節(jié)點(diǎn)Yo連接到保護(hù)層5上的金屬線路或平面83的一范例，此運(yùn)放算大器是依據(jù)一互補(bǔ)式金屬氧化物半導(dǎo)體(CMOS)技術(shù)來(lái)設(shè)計(jì)，請(qǐng)參考1987年M.Shoji著且由Prentice-Hall公司所發(fā)行的"CMOSDigitalCircuitTechnology"。差動(dòng)模擬訊號(hào)是輸入至由兩個(gè)N型金氧半晶體管2125、2127和兩個(gè)P型金氧半晶體管2126、2128所形成的一差動(dòng)電路(differentialcircuit)219的輸入節(jié)點(diǎn)Yi+與Yi-中，其中此輸入節(jié)點(diǎn)Yi+與Yi-是分別連接到P型金氧半晶體管2126與P型金氧半晶體管2128的閘極。差動(dòng)電路219在N型金氧半晶體管2127的汲極與P型金氧半晶體管2128的汲極的輸出是連接到N型金氧半晶體管2135的閘極與電容器(capacitor)2133的第一電極上。一輸出節(jié)點(diǎn)Yo是連接到電容器2133的第二電極、N型金氧半晶體管2135的汲極與P型金氧半晶體管2136的汲極。因此，在輸出節(jié)點(diǎn)Yo的訊號(hào)可以通過(guò)N型金氧半晶體管2135的開(kāi)啟程度來(lái)控制，其中N型金氧半晶體管2135也受到差動(dòng)電路219輸出的控制。差動(dòng)電路219的電源節(jié)點(diǎn)P是與P型金氧半晶體管2132的汲極連接，其中差動(dòng)電路219內(nèi)是以P型金氧半晶體管2126的源極與P型金氧半晶體管2128的源極與電源節(jié)點(diǎn)P連接。此外，P型金氧半晶體管2132閘極的電壓準(zhǔn)位會(huì)受到電阻器2134的控制。另，通過(guò)電容器2133,可以放大差動(dòng)電路219輸出的訊號(hào)。電容器2133常被使用在一模擬電路的設(shè)計(jì)中，且通常是以一金氧半電容器(MOScapacitor)或是一多晶硅對(duì)多晶硅電容器(poly-to-polyc叩acitor)來(lái)形成，其中此金氧半電容器是使用多晶硅閘極(polygate)與硅基底(siliconsubstrate)作為電容器2133的兩電極，而多晶珪對(duì)多晶硅電容器則是使用一第一多晶硅(polysilicon)與一第二多晶硅作為電容器2133的兩電極。電阻器也常被使用在一模擬電路上，且通常是以硅基底中的雜質(zhì)摻雜擴(kuò)散區(qū)(impurity-dopeddiffusionarea)，例如n井、p井、N+擴(kuò)散、P+擴(kuò)散，以及/或者是雜質(zhì)摻雜多晶硅(impurity-dopedpolysilicon)來(lái)形成。第三實(shí)施例本發(fā)明的完整結(jié)構(gòu)。形成保護(hù)層上方厚金屬導(dǎo)體(或是保護(hù)層上方的金屬線路或平面)的技術(shù)可提供芯片額外的好處。保護(hù)層上方厚金屬導(dǎo)體(或是保護(hù)層上方的金屬線路或平面)的材質(zhì)是包括金、銅、銀、釔、銠、柏、釕或鎳，其不僅可以形成為導(dǎo)體本體，也可形成為其它的接觸結(jié)構(gòu)。利用各種不同種類(lèi)的接觸結(jié)構(gòu)，例如焊料凸塊(solderbump)、焊料接墊(solderpad)、焊料球(solderball)、金凸塊(Aubomp)、金接墊(goldpad)、鈀接墊(Pdpad)、鋁接墊(Alpad)或打線接墊(wirebondingpad)，芯片可以輕易地利用不同的方法來(lái)與外部電路接合。在圖5B、圖5K、圖5S、圖7B、圖7C與圖7D中，保護(hù)層上方的金屬線路或平面是用來(lái)傳送內(nèi)部電路所輸出或輸入的訊號(hào)，且內(nèi)部電路并未連接到外部電路。惟，一芯片必須連接到外部電路，并與外部電路進(jìn)行傳輸。接著，請(qǐng)同時(shí)參閱圖8B至圖8F、圖9B至圖9D和圖10B至圖10I所示，其是公開(kāi)出本發(fā)明的一完整結(jié)構(gòu)，并以此作為本發(fā)明的第三實(shí)施例。圖8B至圖8F、圖9B至圖9D和圖10B至圖IOI敘述了內(nèi)部電路所產(chǎn)生的訊號(hào)如何通過(guò)保護(hù)層上方的金屬線路或平面以及保護(hù)層下方的細(xì)線路金屬結(jié)構(gòu)傳送到外部電路，或者是外部電路所產(chǎn)生的訊號(hào)如何通過(guò)保護(hù)層上方的金屬線路或平面以及保護(hù)層下方的細(xì)線路金屬結(jié)構(gòu)傳送到內(nèi)部電路。圖8B至圖8F、圖9B至圖9D和圖IOB至圖IOI是分別為本實(shí)施例的電路結(jié)構(gòu)、俯視示意圖與剖面示意圖，其是以內(nèi)部電路連接外部電路的整體芯片設(shè)計(jì)公開(kāi)出本發(fā)明使用細(xì)線路金屬結(jié)構(gòu)和保護(hù)層上方金屬的完整結(jié)構(gòu)。另，有關(guān)圖5B至圖5T、圖6B和圖7B至圖7D所敘述之內(nèi)部電路20(包括21、22、23、24)也適用在本實(shí)施例中之內(nèi)部電路20(包括21、22、23、24)。在本實(shí)施例中，內(nèi)部結(jié)構(gòu)200的訊號(hào)是通過(guò)一芯片接外(off-chip)結(jié)構(gòu)400傳送到外部電路(圖中未示)，如圖8B所示，或外部電路(圖中未示)的訊號(hào)是通過(guò)芯片接外(off-chip)結(jié)構(gòu)400傳送到內(nèi)部結(jié)構(gòu)200，如圖8C所示。保護(hù)層5上方的金屬線路或平面83r可以用來(lái)作為細(xì)線路金屬結(jié)構(gòu)的(輸入/輸出)接墊(例如圖10B中的金屬接墊63卯)的重新配置線路，換言的，就是將細(xì)線路金屬結(jié)構(gòu)的(輸入/輸出)接墊利用重新配置線路重新定位到一不同位置的接墊(例如圖10B中的接觸接墊8310)，然后利用位于此接墊上的一導(dǎo)線或凸塊連接到外部電路，所以由俯視透視圖觀的，此接墊的位置是不同在細(xì)線路金屬結(jié)構(gòu)的(輸入/輸出)接墊位置，例如在圖10B中，由俯視透視圖觀的，接觸接墊8310的位置是不同在金屬接墊6390的位置，此外，用在形成接觸接墊8310的重新配置線路的厚度是大于1.5微米。另，保護(hù)層5上的金屬線路或平面83r可與保護(hù)層5上的金屬線路或平面83同時(shí)形成。此時(shí)流經(jīng)金屬線路或平面83的電流是介于50微安培至10毫安之間。由位于頂端聚合物層99的一聚合物開(kāi)口9939所暴露出的接觸接墊8310可以使用打線或其它如后續(xù)圖15是列中所述的接合方法連接到外部電路。另，為了覆晶組裝(flip-chipassembly)、巻帶自動(dòng)接合(TapeAutomatedBonding,TAB)或其它如后續(xù)圖15是列中所述的接合方法，可選擇性在接觸接墊8310上以及聚合物層開(kāi)口9939中形成一接觸結(jié)構(gòu)89,至于形成接觸結(jié)構(gòu)89的方法及其詳細(xì)敘述也將在后續(xù)圖15是列中說(shuō)明。接觸接墊8310可以和芯片接外電路40連接。因此，綜合上述說(shuō)明，芯片接外結(jié)構(gòu)400包括有一芯片接外電路40、一金屬接墊63卯、一接觸結(jié)構(gòu)89(選擇性)以及保護(hù)層上方的重新配置線路83r(選擇性)。芯片接外電路40包括有作為芯片接外電路42的一芯片接外輸入/輸出(1/0)電路，以及作為芯片接外電路43的至少一靜電放電(ElectrostaticDischarge，ESD)防護(hù)電路，例如圖8D所示，芯片接外電路43包括有兩個(gè)靜電放電防護(hù)電路。在上述內(nèi)容中，芯片接外輸入/輸出電路可以是一芯片接外驅(qū)動(dòng)器、一芯片接外接收器或一芯片接外緩沖器(例如芯片三態(tài)緩沖器)，而相關(guān)內(nèi)容則分別在圖IIA、圖IIB、圖11C和圖11E中名又述；另，靜電i文電防護(hù)電3各可以是由兩個(gè)逆偏壓二極管(reverse-biaseddiode)4331、4332所組成的結(jié)構(gòu),如圖11F所示。芯片接外輸入/輸出電路中的金氧半晶體管尺寸對(duì)內(nèi)部電路中的金氧半晶體管尺寸將在后續(xù)圖15是列中說(shuō)明。圖8A、圖9A和圖IOA是為現(xiàn)有晶圓的設(shè)計(jì)結(jié)構(gòu)，如圖所示，所有的電路(包括內(nèi)部電路21、22、23、24和芯片接外電路40)是通過(guò)細(xì)線路金屬結(jié)構(gòu)638、6311、6321(包括6321a、6321b、6321c)、6341、6391，互相連接在一起，然而現(xiàn)有并未有使用保護(hù)層上方的金屬線路或平面來(lái)連接所有電路，現(xiàn)有僅在接觸結(jié)構(gòu)為錫鉛凸塊89t時(shí)，使用保護(hù)層上方的一重配置金屬線路83t重新配置對(duì)外連接接墊的位置。請(qǐng)同時(shí)參閱圖9B和圖10B所示，其是分別為圖8B所示的電路設(shè)計(jì)的俯視示意圖和剖面示意圖。一內(nèi)部電路21是通過(guò)下列所述的路徑連接到接觸接墊8310或接觸結(jié)構(gòu)89，讓內(nèi)部電路21產(chǎn)生的訊號(hào)傳送到一外部電路內(nèi)部電路21首先經(jīng)過(guò)一細(xì)線路金屬結(jié)構(gòu)631,往上經(jīng)過(guò)一保護(hù)層開(kāi)口531，繼續(xù)經(jīng)過(guò)單層(如圖10B中的圖案化金屬層831)或多層的金屬線路或平面83,然后往下經(jīng)過(guò)一保護(hù)層開(kāi)口539，與一細(xì)線路金屬結(jié)構(gòu)639，連接到芯片接外電路42的輸入節(jié)點(diǎn)，另通過(guò)細(xì)線路金屬結(jié)構(gòu)69讓芯片接外電路42的輸出節(jié)點(diǎn)連接到作為靜電放電防護(hù)電路的芯片接外電路43的訊號(hào)接點(diǎn)上，接著往上經(jīng)過(guò)一細(xì)線路金屬結(jié)構(gòu)639與一保護(hù)層開(kāi)口539,最后經(jīng)過(guò)作為保護(hù)層上方重配置線路的一金屬線路或平面83r連接到接觸接墊8310或接觸結(jié)構(gòu)89。此外，連接芯片接外電路42與芯片接外電路43的方式也可以是利用保護(hù)層上方的金屬線路或平面來(lái)達(dá)成，也即利用細(xì)線路金屬結(jié)構(gòu)和保護(hù)層上方的金屬線路或平面兩者來(lái)取代細(xì)線路金屬結(jié)構(gòu)69。請(qǐng)參閱圖IOC所示，其是公開(kāi)了金屬線路或平面83具有相似在圖7C所示知兩圖案化金屬層831、832。另外，圖IOD和圖IOE除了在保護(hù)層5和圖案化金屬層831最底端之間增加一聚合物層95的外，其余分別與圖IOB和圖IOC相似。請(qǐng)參閱圖IOD所示，利用作為重新配置線3各的金屬線路或平面83r,原本的金屬接墊6390可以被重新配置到保護(hù)層5上的接觸接墊8310。使用重新配置線路來(lái)重新配置輸入/輸出接墊特別在堆棧封裝閃存、動(dòng)態(tài)隨機(jī)存取內(nèi)存或靜態(tài)隨機(jī)存取內(nèi)存芯片上有用。另，一動(dòng)態(tài)隨機(jī)存取內(nèi)存芯片的輸入/輸出接墊通常是約略地設(shè)計(jì)在沿著芯片的中心在線，所以無(wú)法使用在堆棧封裝中。然而，利用作為重新配置線路的金屬線路或平面83r將中央接墊重新配置到芯片的周?chē)瑒t可讓芯片使用在封裝(例如堆棧封裝)中的打線接合上。請(qǐng)同時(shí)參閱圖IOF和圖IOG所示，其是分別為接觸接墊8310具有一打線接合的具體范例。在圖IOF與圖IOG中，一靜態(tài)隨4凡存取內(nèi)存單元、一閃存單元或一動(dòng)態(tài)隨機(jī)存取內(nèi)存單元是連接到內(nèi)部電路21中的輸入節(jié)點(diǎn)Xi，而有關(guān)內(nèi)部電路21以及內(nèi)存單元連接到內(nèi)部電路21的方法則已分別在圖5F至圖5J中說(shuō)明。首先請(qǐng)參閱圖10F所示，一靜態(tài)隨機(jī)存取內(nèi)存單元、一閃存單元或一動(dòng)態(tài)隨機(jī)存取內(nèi)存單元連接到外部電路是經(jīng)由(l)感測(cè)放大器；(2)內(nèi)部緩沖器、通過(guò)電路、閂鎖電路、通過(guò)電路與內(nèi)部驅(qū)動(dòng)器或者是閂鎖電路與內(nèi)部驅(qū)動(dòng)器；(3)細(xì)線路金屬結(jié)構(gòu)6311;(4)細(xì)線路金屬結(jié)構(gòu)638;(5)經(jīng)由細(xì)線路金屬結(jié)構(gòu)6391，連接到一芯片接外電路42的輸入節(jié)點(diǎn)；(6)經(jīng)由芯片接外電路42的輸出節(jié)點(diǎn)連接細(xì)線路金屬結(jié)構(gòu)6391,以及通過(guò)細(xì)線路金屬結(jié)構(gòu)69連接到作為靜電放電防護(hù)電路的一芯片接外電路43;(7)—保護(hù)層開(kāi)口539;(8)經(jīng)過(guò)作為重新配置線路的一金屬線路或平面83r;(9)經(jīng)過(guò)由一聚合物層開(kāi)口9939所暴露出的4妄觸4妄墊8310;以及(10)經(jīng)過(guò)4妻觸接墊8310上的一打線導(dǎo)線89，連接到外部電路。再來(lái)，請(qǐng)參閱圖IOG所示，一靜態(tài)隨機(jī)存取內(nèi)存單元、一閃存單元或一動(dòng)態(tài)隨機(jī)存取內(nèi)存單元連接到外部電路是經(jīng)由(l)感測(cè)放大器；(2)內(nèi)部三態(tài)緩沖器、通過(guò)電路、閂鎖電路、通過(guò)電路與內(nèi)部驅(qū)動(dòng)器或者是閂鎖電路與內(nèi)部驅(qū)動(dòng)器；(3)細(xì)線路金屬結(jié)構(gòu)631;(4)往上經(jīng)過(guò)保護(hù)層開(kāi)口531;(5)聚合物層開(kāi)口9531;(:。圖案化金屬層831;(7)往下經(jīng)過(guò)聚合物層開(kāi)口9539，；(8)保護(hù)層開(kāi)口539，；(9)經(jīng)過(guò)細(xì)線路金屬結(jié)構(gòu)639，連接到一芯片接外電路42的輸入節(jié)點(diǎn)；(10)經(jīng)由芯片接外電路42的輸出節(jié)點(diǎn)連接細(xì)線路金屬結(jié)構(gòu)639，以及通過(guò)細(xì)線路金屬結(jié)構(gòu)69連接到作為靜電放電防護(hù)電路的一芯片接外電路43;(llM呆護(hù)層開(kāi)口539;(12)聚合物層開(kāi)口9539;(13)經(jīng)過(guò)作為重新配置線路的一金屬線路或平面83r;(14)經(jīng)過(guò)由一聚合物層開(kāi)口9939所暴露出的接觸接墊8310;以及(15)經(jīng)過(guò)接觸接墊8310上的一打線導(dǎo)線89，連接到外部電路。此外，在作為重新配置線路的金屬線路或平面83r的下方或上方可形成一聚合物層，例如在圖IOG中，金屬線路或平面83r下形成有一聚合物層95，且金屬線路或平面83r上形成有一頂層聚合物層99。另，作為重新配置線路的金屬線路或平面83r可以是由厚度介于1.5微米至30微米之間范圍(以介于2微米至10微米之間為較佳者)的一金層形成(以電鍍或無(wú)電電鍍形成)，或由是厚度介于2微米至IOO微米之間范圍(以介于3微米至20微米之間為較佳者)的一銅層形成(以電鍍形成)。其中，銅層頂端有一鎳層(其厚度介于0.5微米至5微米之間)以及金、把或釕的一組裝(assembly)金屬層(其厚度介于0.05微米至5微米之間)。一打線接合在接觸接墊8310上的金、鈀或釕層表面上進(jìn)行。當(dāng)訊號(hào)傳送到外部電路或組件時(shí)，某些芯片接外電路需要去(l)驅(qū)動(dòng)需要大電流負(fù)載的外部電路或組件；(2)檢測(cè)來(lái)自外部電路或組件的含有噪聲的訊號(hào)(noisysignal);以及(3)保護(hù)內(nèi)部電路免在受到來(lái)自外部電路或組件的突波(surge)訊號(hào)所產(chǎn)生的損害。請(qǐng)參閱圖IIA、圖IIB與圖IIE與圖IIG所示，其是分別公開(kāi)出以芯片接外驅(qū)動(dòng)器421、芯片接外驅(qū)動(dòng)器422與內(nèi)部三態(tài)緩沖器作為芯片接外電路42的范例。在圖IIA中，其是為兩級(jí)串聯(lián)(two-stagecascade)的一芯片接外驅(qū)動(dòng)器421。為t驅(qū)動(dòng)需要高負(fù)載(heavyload)的外部電路(封裝、其它芯片或組件等等)，芯片接外驅(qū)動(dòng)器421被設(shè)計(jì)成可以產(chǎn)生大電流。另，芯片接外驅(qū)動(dòng)器是可使用一互補(bǔ)式金屬氧化物半導(dǎo)體串聯(lián)驅(qū)動(dòng)器來(lái)形成。此串聯(lián)驅(qū)動(dòng)器可能包括有數(shù)級(jí)的反相器。一芯片接外驅(qū)動(dòng)器的輸出電流是與級(jí)數(shù)以及使用在每一級(jí)芯片接外驅(qū)動(dòng)器中的晶體管大小(W/L，金氧半晶體管信道寬度對(duì)信道長(zhǎng)度的比值，更精確地是指金氧半晶體管有效信道寬度對(duì)有效信道長(zhǎng)度的比值)成比例。在圖11A中，芯片接外驅(qū)動(dòng)器421的第一級(jí)421，是為一反相器，其是由N型金氧半晶體管4201與P型金氧半晶體管4202形成，且N型金氧半晶體管4201與P型金氧半晶體管4202的尺寸是大于內(nèi)部電路的尺寸(如第一實(shí)施例、第二實(shí)施例、第三實(shí)施例以及后續(xù)第四實(shí)施例之內(nèi)部電路21、22、23、24的尺寸)。此夕卜，芯片接外驅(qū)動(dòng)器421的第一級(jí)421，是在輸入節(jié)點(diǎn)F接收來(lái)自內(nèi)部電路21、22、23、24的一訊號(hào)。另，芯片接外驅(qū)動(dòng)器421的第二級(jí)421"也是一反相器，其是由一更大尺寸的N型金氧半晶體管4203與P型金氧半晶體管4204形成。芯片接外驅(qū)動(dòng)器421提供一驅(qū)動(dòng)電流，此驅(qū)動(dòng)電流是介于5毫安(miliaamperes，mA)至5安培(amperes，A)之間的范圍，并以介于10毫安至100毫安之間的范圍為較佳者。為了達(dá)到這些目標(biāo)輸出驅(qū)動(dòng)電流，第二級(jí)421"(換言的，也就是芯片接外驅(qū)動(dòng)器421的輸出級(jí))的N型金氧半晶體管4203的尺寸是介于20至20,000之間的范圍，并以介于30至300之間的范圍為較佳者。另外，因?yàn)橐籔型金氧半晶體管的驅(qū)動(dòng)電流大約是一N型金氧半晶體管的驅(qū)動(dòng)電流的一半。所以，第二級(jí)421"(換言的，也就是芯片接外驅(qū)動(dòng)器421的輸出級(jí))的P型金氧半晶體管4204的尺寸是介于40至40，000之間的范圍，并以介于60至600之間的范圍為較佳者。然而，對(duì)于一電源芯片(powerchip)或一電源管理芯片(powermanagementchip)而言，驅(qū)動(dòng)電流必須更大，例如10安培或20安培，而其驅(qū)動(dòng)電流是介于500毫安至50安培之間的范圍，并以介于500毫安至5安培之間的范圍為較佳者。因此，一電源芯片或電源管理芯片的一芯片接外驅(qū)動(dòng)器的N型金氧半晶體管的尺寸是介于2,000至200,000之間的范圍，并以介于2,000至20,000之間的范圍為較佳者，而P型金氧半晶體管的尺寸則是介于4,000至400,000之間的范圍，并以介于4,000至40,000之間的范圍為較佳者。此外，請(qǐng)參閱圖11D所示，芯片接外驅(qū)動(dòng)器421可以在第二級(jí)421"中并聯(lián)多個(gè)反相器，使第二級(jí)421，，的驅(qū)動(dòng)器可以提供尺寸(信道寬度除以信道長(zhǎng)度的比值)更大的N型金氧半晶體管與P型金氧半晶體管，因此芯片接外驅(qū)動(dòng)器421可以提供一較大的驅(qū)動(dòng)電流，其中在第二級(jí)421"的驅(qū)動(dòng)器中，是將多個(gè)反向器的N型金氧半晶體管與P型金氧半晶體管的閘極相聯(lián)接，與多個(gè)反向器的N型金氧半晶體管與P型金氧半晶體管的汲極相聯(lián)接。另圖8E、圖9C與圖IOH是分別為本實(shí)施例應(yīng)用圖11D的電路設(shè)計(jì)的電路示意圖、俯視示意圖和剖面示意圖。請(qǐng)參閱圖IIG所示，芯片接外驅(qū)動(dòng)器421也可憑借于第一級(jí)421，的后串聯(lián)多個(gè)反相器的方式，形成一串聯(lián)驅(qū)動(dòng)器(cascadedriver)，并通過(guò)逐級(jí)加大尺寸的反相器來(lái)使芯片接外驅(qū)動(dòng)器421逐級(jí)放大訊號(hào)，其中后級(jí)的反相器的N型金氧半晶體管與P型金氧半晶體管的尺寸(信道寬度除以信道長(zhǎng)度的比值)是分別大于的前一級(jí)的反相器的N型金氧半晶體管與P型金氧半晶體管的尺寸(信道寬度除以信道長(zhǎng)度的比值)，其較佳倍率為自然指數(shù)(e,naturalexponent)的倍率，另外其連接方式為前一級(jí)的反相器的N型金氧半晶體管與P型金氧半晶體管的汲極是連接到后一級(jí)的反相器的N型金氧半晶體管與P型金氧半晶體管的閘極。另圖8F、圖9D與圖101是分別為本實(shí)施例應(yīng)用圖11G的電紹j殳計(jì)的電if各示意圖、俯-f見(jiàn)示意圖和剖面示意圖。請(qǐng)參閱圖11B所示，其是為兩級(jí)串聯(lián)的一芯片接外接收器422,此芯片接外接收器422可以接收來(lái)自外部電路(圖中未示)的訊號(hào)，并輸出訊號(hào)至內(nèi)部電路的輸入節(jié)點(diǎn)。芯片接外接收器422的第一級(jí)422，(靠近外部電路)是為一反相器，其是是由N型金氧半晶體管4205和P型金氧半晶體管4206形成，且此N型金氧半晶體管4205和P型金氧半晶體管4206具有設(shè)計(jì)用來(lái)檢測(cè)含有噪聲的外部訊號(hào)的尺寸。芯片接外接收器422的第一級(jí)422，是在E點(diǎn)接收來(lái)自外部電路或組件的一含有噪聲的訊號(hào)(可以是來(lái)自其它芯片的一訊號(hào))。芯片接外接收器422的第二級(jí)422"也是一反相器，其是是由一較大尺寸的N型金氧半晶體管4207和P型金氧半晶體管4208形成。芯片接外接收器422的第二級(jí)422"是用來(lái)復(fù)原(restore)往內(nèi)部電路的含有噪聲的外部訊號(hào)的完整性。請(qǐng)參閱圖IIC所示，其是為一芯片三態(tài)緩沖器作為一芯片接外驅(qū)動(dòng)器的一范例，且此芯片三態(tài)緩沖器可輸出訊號(hào)至一總線(bus)，然后再傳輸?shù)蕉鄠€(gè)邏輯閘。圖11C中的芯片三態(tài)緩沖器可以被視為是一閘控反相器(gatedinverter)。當(dāng)促成訊號(hào)(enablingsignal)E"是為高準(zhǔn)位(^為低準(zhǔn)位)時(shí)，芯片三態(tài)緩沖器讓來(lái)自內(nèi)部電^各的訊號(hào)傳送至外部電路，而當(dāng)訊號(hào)五"處在低準(zhǔn)位時(shí)，內(nèi)部電3各則與外部電路切斷。在此種情況中，芯片三態(tài)緩沖器是用來(lái)驅(qū)動(dòng)外部數(shù)據(jù)總線(externaldatabus)。另有關(guān)芯片三態(tài)緩沖器作為芯片接外驅(qū)動(dòng)器的N型金氧半晶體管4209尺寸和P型金氧半晶體管4210尺寸的范圍則已敘述在圖IIA中，并將在圖15是列中進(jìn)一步說(shuō)明。請(qǐng)參閱圖IIE所示，其是為一芯片三態(tài)緩沖器作為一芯片接外接收器的一范例。當(dāng)促成訊號(hào)^"是為高準(zhǔn)位(^為低準(zhǔn)位)時(shí)，芯片三態(tài)緩沖器讓來(lái)自外部電路的訊號(hào)傳送至內(nèi)部電路，而當(dāng)訊號(hào)E"處在低準(zhǔn)位時(shí)，內(nèi)部電路則與外部電路切斷。在此種情況中，芯片三態(tài)緩沖器是在節(jié)點(diǎn)E接收來(lái)自外部數(shù)據(jù)總線的訊號(hào)。另有關(guān)芯片三態(tài)緩沖器作為芯片接外接收器的N型金氧半晶體管4209尺寸和P型金氧半晶體管4210尺寸的范圍是敘述在圖IIB中，并將在圖15是列中進(jìn)一步說(shuō)明。上述范例是用在互補(bǔ)式金屬氧化物半導(dǎo)體準(zhǔn)位訊號(hào)(CMOSlevelsignal)。假若此外部訊號(hào)是為晶體管-晶體管邏輯(transistor-transistorlogic,TTL)準(zhǔn)位，則需要一CMOS/TTL緩沖器，而假若此外部訊號(hào)是為射極耦合邏輯(emitterco叩ledlogic,ECL)準(zhǔn)位，則需要一CMOS/ECL界面緩沖器。在內(nèi)部電路和芯片三態(tài)緩沖器之間可以增加單極或更多極的反相器。請(qǐng)參閱圖IIF所示，其是進(jìn)一步公開(kāi)了一芯片接外接受器422具有作為靜電放電防護(hù)電路的芯片接外接受器43的一范例。在此范例中，作為靜電放電防護(hù)電路的芯片接外電路43包括兩個(gè)逆偏壓二極管(reverse-biaseddiode)4331、4332。底端的逆偏壓二極管4331可在外部輸入電壓(E點(diǎn)的電壓)與接地參考電壓Vss之間進(jìn)行逆向偏壓，而頂端的逆偏壓二極管4332則可在外部輸入電壓與電源電壓Vdd之間進(jìn)行逆向偏壓。當(dāng)來(lái)自一外部電路的外部輸入電壓突然增強(qiáng)至超過(guò)電源電壓Vdd時(shí)，電流將會(huì)凈皮;改電經(jīng)過(guò)頂端的逆偏壓二才及管4332，而當(dāng)外部輸入電壓低在接地參考電壓Vss時(shí)，電流則會(huì)被放電經(jīng)過(guò)底端的逆偏壓二極管4331。因此，往內(nèi)部電路的輸入電壓將會(huì)被維持在電源電壓Vdd與接地參考電壓Vss之間，且芯片接外接收器422或內(nèi)部電路20中的半導(dǎo)體組件將會(huì)受到保護(hù)而免在受到靜電破壞。第四實(shí)施例電源/接地參考電壓總線設(shè)計(jì)結(jié)構(gòu)。在本發(fā)明第一實(shí)施例中，一外部供應(yīng)電源是經(jīng)由一穩(wěn)壓器或變壓器41輸入電壓到內(nèi)部電路20(包括21、22、23、24)，而在本實(shí)施例中，一外部供應(yīng)電源是直接輸入電壓到內(nèi)部電路20(包括21、22、23、24),但在此種情況中，則需要利用一靜電》t電防護(hù)電if各44來(lái)預(yù)防外部供應(yīng)電源所產(chǎn)生的電壓或電流突波(surge)。首先，請(qǐng)圖12A所示，其是為本實(shí)施例的相關(guān)現(xiàn)有技術(shù)。在圖12A中，一外部電壓Vdd是經(jīng)由一保護(hù)層開(kāi)口549輸入，接著經(jīng)過(guò)位于保護(hù)層5下的細(xì)線路金屬結(jié)構(gòu)618、6111、6121(包括6121a、6121b、6121c)、6141分配至內(nèi)部電路21、22、23、24的一電源節(jié)點(diǎn)Tp、Up、Vp、Wp。一靜電放電防護(hù)電路44的電源節(jié)點(diǎn)Dp是經(jīng)由一細(xì)線路金屬結(jié)構(gòu)6491連接到細(xì)線^各金屬結(jié)構(gòu)618。圖13A和圖14A為圖12A相對(duì)應(yīng)的俯視示意圖與剖面示意圖。接著，有關(guān)圖12B至12C圖、圖13B至圖13C與圖14B至14D圖所示，其是分別為本發(fā)明第四實(shí)施例的電路結(jié)構(gòu)示意圖、俯視示意圖和剖面示意圖，如圖所示，一靜電放電防護(hù)電路44是通過(guò)保護(hù)層5上的金屬線路或平面81以及/或是金屬線路或平面82與內(nèi)部電路21、22、23、24平行連接，其中內(nèi)部電路21、22、23、24比如是或非門(mén)(NORgate)、與非門(mén)(NANDgate)、且閘(ANDgate)、或門(mén)(ORgate)、運(yùn)算放大器(operationalamplifier)、力口法器(adder)、多任務(wù)器(multiplexer)、雙工器(diplexer)、乘法器(multiplier)、模擬/數(shù)字轉(zhuǎn)換器(A/Dconverter)、數(shù)字/模擬轉(zhuǎn)換器(D/AConverter)、互補(bǔ)式金屬氧化物半導(dǎo)體、雙載子互補(bǔ)式金屬氧化物半導(dǎo)體、雙載子電路(bipolarcircuit)、靜態(tài)隨機(jī)存取內(nèi)存單元(SRAMcell)、動(dòng)態(tài)隨機(jī)存取內(nèi)存單元(DRAMcell)、非揮發(fā)性內(nèi)存單元(non-volatilememorycell)、閃存單元(flashmemorycell)、可消除可程序只讀存儲(chǔ)器單元(EPROMcell)、只讀存儲(chǔ)器單元(ROMcell)、磁性隨機(jī)存取內(nèi)存(magneticRAM,MRAM)單元或感測(cè)放大器(senseamplifier)。此內(nèi)部電i各21、22、23、24是至少由一信道竟度/信道長(zhǎng)度比值介于0.1至5之間或介于0.2至2之間的一N型金氧半晶體管(NMOStransistor),或是信道寛度/信道長(zhǎng)度比值介于0.2至10之間或介于0.4至4之間的一P型金氧半晶體管(PMOStransistor)所構(gòu)成，且此時(shí)流經(jīng)金屬線路或平面81、82的電流比如是介于50微安培至2毫安之間或是介于100微安培至1毫安之間，而金屬線路或平面81、82比如是利用一導(dǎo)線形成在金屬線路或平面81、82上，進(jìn)而電連接至一外界電源；此外，靜電放電防護(hù)電路44比如是一逆偏壓二極管(reverse-biaseddiode)4333，如圖12E所示，其是具有一電源接點(diǎn)與一接地接點(diǎn)。另，在圖1是列、圖2是列以及圖3是列所示的第一實(shí)施例中，也可增加靜電放電防護(hù)電if各，并且平行連4妄穩(wěn)壓器或變壓器41以及內(nèi)部電路21、22、23、24。在圖12B與圖13B中，靜電i丈電防護(hù)電路44與內(nèi)部電路20(包括21、22、23、24)均包括一電源節(jié)點(diǎn)(powernode)和一接地節(jié)點(diǎn)(groundnode)，其中一外部電壓Vdd輸入的節(jié)點(diǎn)Ep是經(jīng)由保護(hù)層5上的金屬線路或平面81、保護(hù)層5的保護(hù)層開(kāi)口511、512、514和保護(hù)層5下的細(xì)線路金屬結(jié)構(gòu)611、612(包括612a、612b、612c)、614,連才妻到內(nèi)部電路21、22、23、24的一電源節(jié)點(diǎn)(powernode)Tp、Up、Vp、Wp,進(jìn)而將外部電壓Vdd分配至內(nèi)部電路21、22、23、24的電源節(jié)點(diǎn)Tp、Up、Vp、Wp。另外，節(jié)點(diǎn)Ep也經(jīng)由保護(hù)層5上的金屬線路或平面81、保護(hù)層5的保護(hù)層開(kāi)口549和保護(hù)層5下的細(xì)線路金屬結(jié)構(gòu)649連接到一靜電放電防護(hù)電j洛44的一電源節(jié)點(diǎn)Dp。圖14B是為圖12B相對(duì)應(yīng)的剖面示意圖。在圖14B中，作為金屬線路或平面81的圖案化金屬層811包括有一祐著/阻障/種子層(adhesion/barrier/seedlayer)8111以及一厚金屬層8112。圖12C除了公開(kāi)出如圖12B的外部電壓Vdd的連接外，也公開(kāi)出一接地參考電壓Vss的連接。在圖12C與圖13C中，接地參考電壓Vss輸入的節(jié)點(diǎn)Eg是經(jīng)由保護(hù)層5上的金屬線路或平面82、保護(hù)層5的保護(hù)層開(kāi)口521、522、524和保護(hù)層5下的細(xì)線路金屬結(jié)構(gòu)621、622(包括622a、622b、622c)、624連接到內(nèi)部電路21、22、23、24的一4妻地節(jié)點(diǎn)Ts、Us、Vs、Ws。另外，節(jié)點(diǎn)Eg也經(jīng)由保護(hù)層5上的金屬82、保護(hù)層5的保護(hù)層開(kāi)口549'和保護(hù)層5下的細(xì)線路金屬結(jié)構(gòu)649，連接到靜電i文電防護(hù)電路44的一4妄地節(jié)點(diǎn)Dg。圖14C是為圖12C相對(duì)應(yīng)的剖面示意圖。圖14C公開(kāi)出在保護(hù)層上方具有兩圖案化金屬層，其中圖案化金屬層821是用在接地參考電壓Vss連接上，而圖案化金屬層812則是用在電源Vdd連接上。圖案化金屬層821包括有一祐著/阻障/種子層8211以及一厚金屬層8212，而圖案化金屬層812則包括有一黏著/阻障/種子層8121以及一厚金屬層8122。圖14D除了在保護(hù)層5與作為金屬線路或平面81的圖案化金屬層811最底端之間形成有一聚合物層95的外，其余都與圖14B相似。請(qǐng)參閱圖12D所示，其是與圖12C相似，差別在于圖12C僅有一靜電放電防護(hù)電路44,而圖12D則有兩靜電放電防護(hù)電路44、45，其中此靜電放電防護(hù)電路45比如是一逆偏壓二極管。在圖12D中，靜電放電防護(hù)電路44、45與內(nèi)部電路20(包括21、22、23、24)均包括一電源節(jié)點(diǎn)和一接地節(jié)點(diǎn)，一外部電壓Vdd是經(jīng)由保護(hù)層5上的金屬線路或平面81、保護(hù)層5的保護(hù)層開(kāi)口511、512、514和保護(hù)層5下的細(xì)線路金屬結(jié)構(gòu)611、612a、612b、612c、614，輸入到內(nèi)部電i各21、22、23、24的一電源節(jié)點(diǎn)Tp、Up、Vp、Wp,進(jìn)而將外部電壓Vdd分配至內(nèi)部電路21、22、23、24的電源節(jié)點(diǎn)Tp、Up、Vp、Wp。此外，外部電壓Vdd也經(jīng)由保護(hù)層5上的金屬線路或平面81、保護(hù)層5的保護(hù)層開(kāi)口549、559和保護(hù)層5下的細(xì)線路金屬結(jié)構(gòu)649、659輸入到靜電放電防護(hù)電路44、45的一電源節(jié)點(diǎn)Dp、Dp，。另，一接地參考電壓Vss是經(jīng)由保護(hù)層5上的金屬線路或平面82、保護(hù)層5的保護(hù)層開(kāi)口521、522、524和保護(hù)層5下的細(xì)線路金屬結(jié)構(gòu)621、622a、622b、622c、624輸入到內(nèi)部電路21、22、23、24的一接地節(jié)點(diǎn)Ts、Us、Vs、Ws。此夕卜，接地參考電壓Vss也經(jīng)由保護(hù)層5上的金屬82、保護(hù)層5的保護(hù)層開(kāi)口549，、559'和保護(hù)層5下的細(xì)線路金屬結(jié)構(gòu)649，、659，連接到靜電放電防護(hù)電路44、45的一4妄地節(jié)點(diǎn)Dg、Dg，。另本實(shí)施例的其它相關(guān)內(nèi)容是與第一實(shí)施例、第二實(shí)施例以及第三實(shí)施例相同，都將在后續(xù)的圖15是列、圖16是列、圖17是列、圖18是列與圖19是列中進(jìn)一步詳細(xì)i兌明。此外，在第三實(shí)施例中敘述的重新配置線路也可適用在本發(fā)明的第一實(shí)施例與第四實(shí)施例上，也就是在第一實(shí)施例與第四實(shí)施例中，用來(lái)接受外部電壓Vdd或才妾地參考電壓Vss的4妾觸接墊(例如圖3B至圖3D中的接觸接墊8110、8120,圖14B至圖14D中的接觸接墊8110、8120)也可利用重配置線路重新定位到一不同位置的接觸接墊，使此不同位置的接觸接墊位置與細(xì)線路金屬結(jié)構(gòu)的金屬接墊(例如圖3B至圖3D中的金屬接墊6190、6290，圖14B至圖14D中的金屬接墊6490、6490')位置不同，然后利用位于此不同位置的接觸接墊上的一導(dǎo)線或凸塊連接到外部電路。寸呆護(hù)層上方(over-paeeivation)結(jié)構(gòu)的形成方法及其相關(guān)i兌明在本發(fā)明的所有實(shí)施例(第一實(shí)施例、第二實(shí)施例、第三實(shí)施例以及第四實(shí)施例)中，保護(hù)層上方(over-passivation)結(jié)構(gòu)的主要特征在于厚的圖案化金屬層(厚度介于2微米至200微米)以及厚的介電層(厚度介于2微米至300微米)。圖15是列與圖16是列分別公開(kāi)一種浮凸(embossing)制程與一種雙浮凸(doubleembossing)制程，其可用來(lái)制造本發(fā)明所有實(shí)施例中保護(hù)層上方的圖案化金屬層與介電層。在這兩種制程(圖15是列與圖16是列)中，其是利用聚合物材料(polymermaterial)作為介電層，并形成在每一圖案化金屬層上、每一圖案化金屬層之間以及/或者是每一圖案化金屬層下。另外，圖15是列與圖16是列是以第三實(shí)施例中的圖IOE為基礎(chǔ)，并以此作為范例說(shuō)明本發(fā)明所有實(shí)施例形成保護(hù)層上實(shí)施例。形成保護(hù)層上方結(jié)構(gòu)的制程是在集成電路晶圓(ICwafer)制程結(jié)束以后開(kāi)始。請(qǐng)參閱圖15A所示，其是公開(kāi)出一種作為形成保護(hù)層上方結(jié)構(gòu)的起始材料(startingmaterial)，如圖所示，形成保護(hù)層上方結(jié)構(gòu)的制程是開(kāi)始在一傳統(tǒng)半導(dǎo)體制造廠(ICfab)制造完成的一集成電路晶圓10上，此晶圓10包括(一)基底(substrate)1基底1通常是為一硅基底(siliconsubstrate),此硅基底可以是一本質(zhì)(intrinsic)硅基底、一p型硅基底或是一n型硅基底。對(duì)于高性能的芯片，則是使用硅鍺(SiGe)或絕緣層上覆硅(Silicon-On-Insulator，SOI)基底。其中，硅鍺基底包括一硅鍺附生層(epitaxiallayer)在硅基底的表面上，另絕緣層上覆硅基底則包括一絕緣層(較佳÷為氧化硅)在一硅基底上，且一硅或硅鍺附生層形成在絕緣層上。(二)組件層(devicelayer)2組件層2通常包括至少一半導(dǎo)體組件(semiconductordevice)，且此組件層2是在基底1的表面內(nèi)以及/或是表面上。其中，半導(dǎo)體組件可以是一金氧半晶體管(MOStransistor)2',例如N型金氧半晶體管(NMOStransistor，n-channelMOStransistor)或P型金氧半晶體管(PMOStransistor，p-cha皿elMOStransistor),且此金氧半晶體管2'包括一源極201、一汲極202與一閘極203，而閘極203通常是為一多晶硅(polysilicon)、一復(fù)晶金屬硅化鴒(tungste叩olycide)、一娃化鴒(tungstensilicide)、一娃化鈥(titaniumsilicide)、一鈷化硅(cobaltsilicide)或一硅化物閘極(salicidegate)。另，半導(dǎo)體組件也可以是雙載子晶體管(bipolartransistor)、擴(kuò)散金屬氧化物半導(dǎo)體(DiffusedMOS，DMOS)、橫向擴(kuò)散金屬氧化物半導(dǎo)體(LateralDiffusedMOS,LDMOS)、電荷耦合組件(Charged-CoupledDevice，CCD)、互補(bǔ)式金屬氧化物半導(dǎo)體(CMOS)感測(cè)組件、光敏二極管(photo-sensitivediode)、電阻組件(由于硅基底內(nèi)的多晶硅層或擴(kuò)散區(qū)所形成)。利用這些半導(dǎo)體組件可以形成各種電路，例如互補(bǔ)式金屬氧化物半導(dǎo)體(CMOS)電路、N型金屬氧化物半導(dǎo)體電路、P型金屬氧化物半導(dǎo)體電路、雙載子互補(bǔ)式金屬氧化物半導(dǎo)體(BiCMOS)電路、互補(bǔ)式金屬氧化物半導(dǎo)體傳感器電路、擴(kuò)散金屬氧化物半導(dǎo)體電源電路、橫向擴(kuò)散金屬氧化物半導(dǎo)體電路等。此外，組件層2也包括內(nèi)部電路20(包括21、22、23、24)在所有實(shí)施例中，穩(wěn)壓器或變壓器41在第一實(shí)施例中，芯片接外電路40(包括42、43)在第三實(shí)施例中，以及靜電放電防護(hù)電路44在第四實(shí)施例中。(三)細(xì)線路結(jié)構(gòu)(fme-linescheme)6此細(xì)線路結(jié)構(gòu)6包括復(fù)數(shù)細(xì)線路金屬層(fme-linemetallayer)60、復(fù)數(shù)細(xì)線路介電層(fine-linedielectriclayer)30以及復(fù)數(shù)在細(xì)線路介電層30的開(kāi)口30，內(nèi)的導(dǎo)電栓塞(fine-lineviaplug)60，。另，細(xì)線路金屬結(jié)構(gòu)63包括細(xì)線路金屬層60與導(dǎo)電栓塞60，，而此細(xì)線路金屬結(jié)構(gòu)63結(jié)構(gòu)在本發(fā)明中包括(l)細(xì)線路金屬結(jié)構(gòu)611、612(包括612a、612b與612c)、614、619、619，、621、622(包括622a、622b與622c)、624、629在第一實(shí)施例；(2)細(xì)線if各金屬結(jié)構(gòu)631、632(包括632a、632b與632c)、634在第二實(shí)施例；(3)細(xì)線路金屬結(jié)構(gòu)631、632(包括632a、632b與632c)、634、639、639，在第三實(shí)施例；(4)細(xì)線路金屬結(jié)構(gòu)611、612(包括612a、612b與612c)、614、649、659、621、622(包括622a、622b與622c)、624、649，與659，在第四實(shí)施例。細(xì)線路金屬層60可以是鋁層或銅層，或更具體來(lái)說(shuō)，可以是以濺鍍方式形成的鋁層或者是以鑲嵌方式形成的銅層。所以，細(xì)線路金屬層60可以是(l)所有的細(xì)線路金屬層60均為鋁層；(2)所有的細(xì)線路金屬層60均為銅層；(3)底層的細(xì)線路金屬層60為鋁層，而頂層的細(xì)線路金屬層60為銅層；或是(4)底層的細(xì)線路金屬層60為銅層，而頂層的細(xì)線路金屬層60為鋁層。此外，每一細(xì)線路金屬層60的厚度是介于0.05微米(/mi)至2微米之間，而以介于0.2微米至1微米之間的厚度為較佳者，另細(xì)線路金屬層60若為線路，則其橫向設(shè)計(jì)標(biāo)準(zhǔn)(寬度)是介于20納米(nano-meter)至15微米之間，并以介于20納米至2微米之間為較佳者。在上述內(nèi)容中，鋁層通常是利用物理氣相沉積(PhysicalVaporDeposition,PVD)的方式來(lái)形成，例如利用濺鍍(sputtering)的方式來(lái)形成，接著通過(guò)沉積厚度介于0.1微米至4微米之間(較佳為介于0.3微米至2微米之間)的一光阻層對(duì)此鋁層進(jìn)行圖案化，再來(lái)對(duì)此鋁層進(jìn)行一濕蝕刻(wetetching)或一干蝕刻(dryetching)，較佳的方式是為干式電漿(dryplasma)蝕刻(通常包含氟電漿)。另，在鋁層下可選擇性形成一黏著/阻障層(adhesion/barrierlayer)，其中此黏著/阻障層可以是鈦、鈦鎢合金、氮化鈦或者是上述材料所形成的復(fù)合層；而在鋁層上也可選擇性形成一抗反射層(例如氮化鈥)。此外，開(kāi)口30，可選擇性以化學(xué)氣相沉積(chemicalvapordeposition,CVD)鴒金屬的方式填滿，接著再以化學(xué)機(jī)械研磨(chemicalmechanicalpolish,CMP)的方式研磨鎢金屬層，以形成金屬栓塞60，。另在上述內(nèi)容中，銅層通常是利用電鍍與鑲嵌制程(damasceneprocess)的方式來(lái)形成，其敘述如下(l)沉積一銅擴(kuò)散阻障層(例如厚度介于0.05微米至0.25微米之間的氮氧化合物層或氮化物層)；(2)利用電漿輔助化學(xué)氣相沉積(plasmaenhancedCVD，PECVD)、旋轉(zhuǎn)涂布(spin-oncoating)或高密度電漿化學(xué)氣相沉積(HighDensityPlasmaCVD,HDPCVD)的方式沉積厚度介于0.1微米至2.5微米之間的一細(xì)線路介電層30，其中此細(xì)線路介電層30是以介于0.3微米至1.5微米之間的厚度為較佳者；(3)利用沉積厚度介于0.1微米至4微米之間的一光阻層來(lái)圖案化細(xì)線路介電層30，其中光阻層的厚度又以介于0.3微米至2微米之間為較佳者，接著對(duì)此光阻層進(jìn)行曝光與顯影，使光阻層形成復(fù)數(shù)開(kāi)口以及/或是復(fù)數(shù)溝渠，再來(lái)去除此光阻層；(4)利用濺鍍或化學(xué)氣相沉積的方式，沉積一祐著/阻障層與一種子層(seedlayer)。其中，此黏著/阻障層包括鉭、氮化鉭、氮化鈥、鈦或鈦鵠合金，或者是由上述材料所形成的一復(fù)合層。另外，此種子層通常是一銅層，而此銅層可以是利用賊鍍銅金屬、化學(xué)氣相沉積銅金屬，或者是先以化學(xué)氣相沉積一銅金屬，然后再賊鍍一銅金屬的方式形成；(5)電鍍厚度介于0.05微米至2微米之間的一銅層在此種子層上，其中又以電鍍銅層厚度介于0.2微米至1微米之間的一銅層為較佳者；(6)以研磨(較佳的方式為化學(xué)機(jī)械研磨)晶圓的方式去除未在細(xì)線路介電層30的開(kāi)口或溝渠內(nèi)的銅層、種子層以及黏著/阻障層，直至暴露出位于黏著/阻障層下的細(xì)線路介電層30為止。在經(jīng)過(guò)化學(xué)機(jī)械研磨的后，僅剩下位于開(kāi)口或溝渠內(nèi)的金屬，而剩下的金屬則用來(lái)作為金屬導(dǎo)體(線路或是平面)或?qū)щ娝ㄈ?0，(連接兩相鄰的細(xì)線路金屬層60)。另外，也可利用一雙鑲嵌(double-damascene)制程，在一次電鍍制程與一次化學(xué)機(jī)械研磨中同時(shí)形成導(dǎo)電栓塞60，以及金屬線路或金屬平面。兩次微影(photolithography)制程與兩次電鍍制程是適用在雙鑲嵌制程上。雙鑲嵌制程在上述單次鑲嵌制程中的圖案化一介電層的步驟(3)與沉積金屬層的步驟(4)間，增加更多沉積與圖案化另一介電層的制程步驟。細(xì)線路介電層30是利用化學(xué)氣相沉積、電漿輔助化學(xué)氣相沉積、高密度電漿化學(xué)氣相沉積或旋涂(spin-on)的方式形成。細(xì)線路介電層30的材質(zhì)包括氧化硅(siliconoxide)、氮4t珪(siliconnitride)、氮氧4匕石圭(siliconoxyiitride)、以電漿專(zhuān)甫雖力4匕學(xué)氣相沉積形成的四乙氧基硅烷(PECVDTEOS)、旋涂玻璃(SOG,硅氧化物或硅氧烷基)、氟硅玻璃(FluorinatedSilicateGlass,FSG)或一低介電常數(shù)(low-K)材質(zhì)，例如黑鉆石薄膜(BlackDiamond,其是為AppliedMaterials的產(chǎn)品，公司譯名為應(yīng)用材料公司)、ULKCORAL(為Novellus公司的產(chǎn)品)或SiLK(IBM公司)的低介電常數(shù)的介電材質(zhì)。以電漿輔助化學(xué)氣相沉積形成的氧化硅、以電漿輔助化學(xué)氣相沉積形成的四乙氧基硅烷或以高密度電漿形成的氧化物具有介于3.5至4.5之間的介電常數(shù)K;以電漿輔助化學(xué)氣相沉積形成的氟硅玻璃或以高密度電漿形成的氟硅玻璃具有介于3.0至3.5之間的介電常數(shù)值，而低介電常數(shù)介電材料則具有介于1.5至3.5之間的介電常數(shù)值。低介電常數(shù)介電材料，例如黑鉆石薄膜，其是為多孔性，并包括有氫、碳、硅與氧，其分子式為HwCxSiyOz。此細(xì)線路介電層30通常包括無(wú)機(jī)材料(inorganicmaterial),用以達(dá)到厚度大于2微米。每一細(xì)線路介電層30的厚度是介于0.05微米至2微米之間。另，細(xì)線路介電層30內(nèi)的開(kāi)口30，是利用濕蝕刻或干蝕刻的方式蝕刻圖案化光阻層形成，其中較佳的蝕刻方式是為干蝕刻。干蝕刻種類(lèi)包括氟電漿(fluorineplasma)。(四)保護(hù)層(passivationlayer)5保護(hù)層5在本發(fā)明中扮演著非常重要的角色。保護(hù)層5在集成電路產(chǎn)業(yè)中是為一個(gè)重要的組成部分，如1990年由S.Wolf著，并由LatticePress所發(fā)行的"SiliconProcessingintheVLSIera"第2冊(cè)所述，保護(hù)層5在集成電路制程中是被定義作為最終層，并沉積在晶圓的整體上表面上。保護(hù)層5是為一絕緣、保護(hù)層，可以防止在組裝與封裝期間所造成的機(jī)械與化學(xué)傷害。除了防止機(jī)械刮痕的外，保護(hù)層5也可以防止移動(dòng)離子(mobileion),比如是鈉(sodium)離子，以及過(guò)渡金屬(transitionmetal),比如是金、銅，穿透進(jìn)入至下方的集成電路組件。另外，保護(hù)層5也可以保護(hù)下方的組件與連接線路(細(xì)線路金屬結(jié)構(gòu)與細(xì)線路介電層)免在受到7jc氣(moisture)的4憂入。保護(hù)層5通常包括一氮化硅(siliconnitride)層以及/或是一氮氧化硅(siliconoxynitride)層，且其厚度是介于0.2微米至1.5微米之間，并以介于0.3微米至l.O微米之間的厚度為較佳者。其它使用在保護(hù)層5的材料則有以電漿輔助化學(xué)氣相沉積形成的氧化硅、電漿加強(qiáng)型二氧化四乙基正硅酸鹽(plasma-enhancedtetraethylorthosilicate,PETEOS)的氧化物、石舞石圭3皮璃(phosphosilicateglass，PSG)、硼磷珪玻璃(borophosphosilicateglass，BPSG)、以高密度電漿(HDP)形成的氧化物。接著，敘述保護(hù)層5由復(fù)合層組成的一些范例，其底部至頂部的順序是為(l)厚度介于0.1微米至l.O微米之間(較佳厚度則介于0.3微米至0.7微米之間)的氧化物/厚度介于0.25微米至1.2微米之間(較佳厚度則介于0.35微米至l.O微米之間)的氮化硅，這種型式的保護(hù)層5通常是覆蓋在以鋁形成的金屬連接線路上，其中以鋁形成的金屬連接線路通常包括濺鍍鋁與蝕刻鋁的制程；(2)厚度介于0.05微米至0.35微米(較佳厚度則介于0.1微米至0.2微米之間)的氮氧化合物/厚度介于0.2微米至1.2微米(較佳厚度則介于0.1微米至0.2微米之間)的氧化物/厚度介于0.2微米至1.2微米(較佳厚度則介于0.3微米至0.5微米之間)的氮化物/厚度介于0.2微米至1.2微米(較佳厚度則介于0.3微米至0.6微米之間)的氧化物，這種型式的保護(hù)層5通常是覆蓋在以銅形成的金屬連接線路上，其中以銅形成的金屬連接線路通常包括電鍍、化學(xué)機(jī)械研磨與鑲嵌制程。另，上述兩范例中的氧化物層可以是利用電漿輔助化學(xué)氣相沉積形成的氧化硅、電漿加強(qiáng)型二IU匕四乙基正石圭酸鹽(plasma-enhancedtetraethylorthosilicate，PETEOS)的氧化物、利用高密度電漿形成的氧化物。以上之內(nèi)容是適用在本發(fā)明的所有實(shí)施例(第一實(shí)施例、第二實(shí)施例、第三實(shí)施例與第四實(shí)施例)中。保護(hù)層開(kāi)口50是利用濕蝕刻或干蝕刻的方式形成，其中又以干蝕刻為較佳方式。在本發(fā)明中，保護(hù)層開(kāi)口50包括(l)保護(hù)層開(kāi)口511、512、514、519、519'、521、522、524以及529在第一實(shí)施例中；(2)保護(hù)層開(kāi)口531、532以及534在第二實(shí)施例中；(3)保護(hù)層開(kāi)口531、532、534、539以及539，在第三實(shí)施例中；(4)保護(hù)層開(kāi)口511、512、514、549、521、522、524、549，、559以及559，在第四實(shí)施例中。此外，保護(hù)層開(kāi)口50的尺寸是介于0.1微米至200微米之間，并以介于l微米至100微米之間或5微米至30微米之間為較佳者，另保護(hù)層開(kāi)口50的形狀可以是圓形、正方形、長(zhǎng)方形或多邊形，所以上述保護(hù)層開(kāi)口50的尺寸是指圓形的直徑尺寸、正方形的邊長(zhǎng)尺寸、多邊形的最長(zhǎng)對(duì)角線尺寸或長(zhǎng)方形的寬度尺寸，其中長(zhǎng)方形的長(zhǎng)度尺寸則是介于1微米至1厘米，并以介于5微米至200微米為較佳者。對(duì)于內(nèi)部電路而言，其保護(hù)層開(kāi)口531、532、534的尺寸是介于0.1微米至100微米之間，并以介于0.3微米至30微米之間為較佳者，對(duì)于穩(wěn)壓器或變壓器41的保護(hù)層開(kāi)口519、519，、529或?qū)τ谛酒油怆娐?2、43的保護(hù)層開(kāi)口539、539，或?qū)τ陟o電放電防護(hù)電路44的保護(hù)層開(kāi)口549、549，、559、559，而言，開(kāi)口的尺寸較大，其范圍是介于1微米至150微米之間，并以介于5微米至IOO微米之間為較佳者。另外，保護(hù)層開(kāi)口50暴露出細(xì)線路金屬層60最上層的金屬接墊(metalpad),用以電性連接保護(hù)層上方(over-passivation)的金屬線路或平面。一芯片10，例如硅晶圓(siliconwafer)，是使用不同世代的集成電路制程技術(shù)來(lái)制造，例如1樣丈米、0.8樣i米、0.6孩￡米、0.5樣i米、0.35樣i米、0.25樣丈米、0.18微米、0.25擺i米、0.13微米、90納米(nm)、65納米、45纟內(nèi)米、35納米、25納米技術(shù)，而這些集成電路制程技術(shù)的世代是以金氧半晶體管2，的閘極長(zhǎng)度(gatdength)或有效通道長(zhǎng)度(channellength)來(lái)定義。另，晶圓10的尺寸大小比如是5吋、6吋、8吋、12吋或18吋等。晶圓IO是使用微影制程來(lái)制作，此微影制程包含涂布(coating)、曝光(exposing)以及顯影(developing)光阻。用在制作晶圓IO的光阻,其厚度是介于0.1微米至0.4微米之間，并以五倍(5X)步進(jìn)曝光機(jī)(stepper)或掃描機(jī)(scanner)曝光此光阻。其中，步進(jìn)曝光機(jī)的倍數(shù)是指當(dāng)光束從一光罩(通常是以石英構(gòu)成)投影至晶圓上時(shí)，光罩上的圖形縮小于晶圓上的比例，而五倍(5X)即是指光罩上的圖案比例是為晶圓上的圖案比例的五倍。使用在先進(jìn)世代的集成電路制程技術(shù)上的掃描機(jī)，通常是以四倍(4X)尺寸比例縮小來(lái)改善分辨率。步進(jìn)曝光才幾或掃描;f幾所j吏用的光束波長(zhǎng)是為436納米(g-line)、365納米(i-line)、248納米(深紫外光，DUV)、193納米(DUV)、157納米(DUV)或13.5納米(極短紫外光，EUV)。另，高索引侵潤(rùn)式(high-indeximmersion)微影技術(shù)也可用以完成晶圓10的細(xì)線路特征。此外，晶圓IO是在具有等級(jí)10(classl0)或更佳(例如等級(jí)l)的無(wú)塵室(cleanroom)中制作。等級(jí)10的無(wú)塵室允許每立方英卩尺的最大灰塵粒子數(shù)目是為含有大于或等于1微米的灰塵粒子不超過(guò)1顆、含有大于或等于0.5微米的灰塵粒子不超過(guò)10顆、含有大于或等于0.3微米的灰塵粒子不超過(guò)30顆、含有大于或等于0.2微米的灰塵粒子不超過(guò)75顆、含有大于或等于0.1微米的灰塵粒子不超過(guò)350顆，而等級(jí)1的無(wú)塵室則允許每立方英卩尺的最大灰塵粒子數(shù)目是為含有大于或等于0.5微米的灰塵粒子不超過(guò)1顆、含有大于或等于0.3微米的灰塵粒子不超過(guò)3顆、含有大于或等于0.2微米的灰塵粒子不超過(guò)7顆、含有大于或等于0.1微米的灰塵粒子不超過(guò)35顆。請(qǐng)參閱圖15B所示，當(dāng)使用銅作為細(xì)線路金屬層60時(shí)，則需要使用一金屬頂層(metalcap)66(包括661、662、664、669與669，)來(lái)保護(hù)保護(hù)層開(kāi)口50所暴露出的銅接墊(c叩perpad),使此銅接墊免在受到氧化而侵蝕損壞，并可作為后續(xù)芯片的打線接合。此金屬頂層66包括一鋁(aluminum)層、一金(gold)層、一鈦(Ti)層、一鈦鎢合金層、一鉭(Ta)層、一氮化鉭(TaN)層或一鎳(Ni)層。其中，當(dāng)金屬頂層66是為一鋁層時(shí)，則在銅接墊與金屬頂層66之間形成有一阻障層(barrierlayer)，而此阻障層包括鈦、鈦鴒合金、氮化鈦、鉭、氮化鉭、鉻(Cr)或鎳。在本發(fā)明的所有實(shí)施例中，晶圓IO可選擇性形成金屬頂層66。請(qǐng)參閱圖15C至圖15K所示，其是公開(kāi)出在如圖15A或圖15B所示的晶圓10上制造一保護(hù)層上方結(jié)構(gòu)(over-passivationscheme)8的制程步驟，其中此制程步驟在保護(hù)層上方形成兩層圖案化金屬層，并利用此二圖案化金屬層連接內(nèi)部電路與連接芯片接外電路。惟，雖然此范例只公開(kāi)出保護(hù)層上方具有兩層圖案化金屬層，但也可以使用與圖15C至圖15K所敘的相同或相似的方式，在保護(hù)層上方形成一層圖案化金屬層、三層圖案化金屬層、四層圖案化金屬層或者是更多層的圖案化金屬層。另外，以下所敘述之內(nèi)容是適用在本發(fā)明的所有實(shí)施例中。首先請(qǐng)參閱圖15K所示，一保護(hù)層上方結(jié)構(gòu)8形成在一起始材料(startingmaterial)上，此起始材料是為一半導(dǎo)體制造廠所制作的一晶圓IO(如圖15A或圖15B所示)。另，保護(hù)層上方結(jié)構(gòu)8包括有圖案化金屬層80以及聚合物層(或絕緣層)90兩部份，其中圖案化金屬層80包括一層、兩層、三層、四層或更多層的金屬層，而且此圖案化金屬層80可以比如是除了最頂層的圖案化金屬層為金層的外，其余都為銅層及其黏著/阻障層(例如鉻或鈦鎢合金)。本發(fā)明的所有實(shí)施例是以圖案化金屬層80包括一層或兩層圖案化金屬層作為范例，其是包括(一)圖案化金屬層801,包括(1)8U與821在第一實(shí)施例中；(2)831(包括831a、831b)在第二實(shí)施例中；(3)83r、831(包括831a、831b)在第三實(shí)施例中；以及(4)8H與821在第四實(shí)施例中。(二)圖案化金屬層802,包括(1)812在第一實(shí)施例中；(2)832在第二實(shí)施例中；(3)832(包括832a、832b)在第三實(shí)施例中；以及(4)812在第四實(shí)施例中。另，圖案化金屬層80的材質(zhì)包括金、銀、銅、釔、柏、銠、釕、鎳，而構(gòu)成金屬線路或平面的圖案化金屬層80通常是由金屬堆棧而成的復(fù)合層。在圖15K中，圖案化金屬層801與圖案化金屬層802均是一復(fù)合層，其中復(fù)合層的底層是為一黏著/阻障/種子層(adhesion/barrier/seedlayer)8011、8021,其是包括(1)8111、8121與8211在第一實(shí)施例中；(2)8311、8311a、831lb與8321在第二實(shí)施例中；(3)8311、8311a、8311b、8321a與8321b在第三實(shí)施例中；以及(4)8U1、8211與8121在第四實(shí)施例中；另，復(fù)合層的頂層是為一厚金屬層8012、8022，其是包括(1)8112、8122與8212在第一實(shí)施例中;(2)8312、8312a、8312b與8322在第二實(shí)施例中；(3)8312、8312a、8312b、8322a與8322b在第三實(shí)施例中；以及(4)8112、8212與8122在第四實(shí)施例中。在上述內(nèi)容中，黏著/阻障/種子層8011、8021包括一黏著/阻障層(圖中未示)以及位于黏著/阻障層上的一種子(seed)層(圖中未示)，其中此黏著/阻障層的材質(zhì)可以是鈦、鴒、鈷、鎳、氮化鈦、鈦鴒合金、釩、鉻、銅、鉻銅合金、鉭、氮化鉭、上述材質(zhì)所形成的合金或是由上述材質(zhì)所組成的復(fù)合層。另，黏著/阻障層可以利用電鍍(electroplating)、無(wú)電電鍍(electrolessplating)、4匕學(xué)氣斗目:;咒積或物J里氣相沉積(例如濺鍍)的方式形成，其中又以物理氣相沉積為較佳的形成方式，例如金屬濺鍍制程。另，此黏著/阻障層的厚度是介于0.02微米至0.8微米之間，并以介于0.05微米至0.2微米之間的厚度為較佳者。黏著/阻障/種子層8011、8021頂層的種子層可有利于后續(xù)的電鍍制程，而且種子層通常是利用物理氣相沉積或?yàn)R鍍制程的方式來(lái)形成。此外，用在種子層的材質(zhì)可以是金、銅、銀、鎳、把、銠、鉑或釕，而且通常是與后續(xù)電鍍制程中的厚金屬層材質(zhì)相同。另，種子層可以利用電鍍、無(wú)電電鍍、化學(xué)氣相沉積或物理氣相沉積(例如濺鍍)的方式形成，其中又以物理氣相沉積為爭(zhēng)支佳的形成方式，例如金屬濺鍍制程。種子層的厚度是介于0.05微米至1.2微米之間，而以介于0.05微米至0.8微米之間的厚度為較佳者。厚金屬層8012、8022是以低電阻導(dǎo)體形成，而且通常是利用電鍍方式形成，此外，厚金屬層8012、8022的厚度通常是介于0.5微米至100微米之間，并以介于3微米至20微米之間的厚度為較佳者，而厚金屬層8012、8022的材質(zhì)可以是金、銅、銀、鎳、釔、銠、鉑或釕，其中金、銀、4巴、銠、鉑或釕的較佳厚度是介于1.5微米至15微米之間，銅的較佳厚度是介于1.5微米至50微米之間，而鎳的較佳厚度則是介于0.5微米至6微米之間。另，也可選擇性形成一防護(hù)/阻障(cap/barrier)層(圖中未示)在厚金屬層8012、8022上，作為保護(hù)或擴(kuò)散阻障的用。此防護(hù)/阻障層可以利用電鍍、無(wú)電電鍍、化學(xué)氣相沉積或物理氣相沉積(例如賊鍍)的方式形成，并以電鍍方式沉積形成為較佳者。另，防護(hù)/阻障層的厚度是介于0.05微米至5微米之間的范圍，其中又以介于0.5微米至3微米之間的厚度為較佳者。此防護(hù)/阻障層可以是一鎳層、鈷層或是釩層。此外，在組裝(assembly)或封裝上，可選擇性形成一組裝接觸(assembly-contact)層(圖中未示)在厚金屬層8012、8022或防護(hù)/阻障層(圖中未示)上，特別是形成在圖案化金屬層80最頂層的厚金屬層或防護(hù)/阻障層(圖中未示)上。此組裝接觸層可以作為打線接合或者是作為焊料助濕劑(solderwettable)，進(jìn)而用來(lái)打線(wirebonding)、金連接(goldconnection)、焊料球焊接(solderballmounting)或焊接(solderconnection)。另,組裝4姿觸層可以是金、銀、柏、4巴、銠或釕。頂端聚合物層(polymerlayer)99內(nèi)的聚合物層開(kāi)口990(包括9919與9929在第一實(shí)施例中；9939與9939，在第三實(shí)施例中；以及9949與9949，在第四實(shí)施例中)暴露出位于最頂端的圖案化金屬層80的接觸接墊(contactpad)8000(包括8110與8120在第一實(shí)施例中；8310與8320在第三實(shí)施例中；以及8110與8120在第四實(shí)施例中)表面。連接到聚合物層開(kāi)口990所暴露出的組裝4妻觸層可以是一打線導(dǎo)線(bondingwire)、一焊料球(以電鍍形成的焊料球或以焊接方式連接一焊料球)、一金屬球(比如是以電鍍形成的錫銀合金或以焊接方式連接一錫銀合金)、在其它基底或芯片上的一金屬凸塊(metalbump)、在其它基底或芯片上的一金凸塊(goldbump)、在其它基底或芯片上的一金屬柱(metalpost)或者是在其它基底或芯片上的一銅柱(copperpost)。對(duì)于以濺鍍形成的鋁或是以電鍍形成的銅(利用化學(xué)機(jī)械研磨鑲嵌制程形成)所制成的集成電路接觸接墊(contactpad)，保護(hù)層上方的金屬線路或平面可以是下列所述的其中一種型式，由下到上分別是(1)鈦鴒合金/以濺鍍形成的金材質(zhì)的種子層/以電鍍形成的金；(2)鈦/以賊鍍形成的金材質(zhì)的種子層/以電鍍形成的金；(3)鉭/以濺鍍形成的金材質(zhì)的種子層/以電鍍形成的金；(4)鉻/以賊鍍形成的銅材質(zhì)的種子層/以電鍍形成的銅；(5)鈥鴒合金/以濺鍍形成的銅材質(zhì)的種子層/以電鍍形成的銅；(6)鉭/以濺鍍形成的銅材質(zhì)的種子層/以電鍍形成的銅；(7)鈥/以濺鍍形成的銅材質(zhì)的種子層/以電鍍形成的銅；(8)鉻、鈦鴒合金、鈦或鉭/以'踐鍍形成的銅材質(zhì)的種子層/以電鍍形成的銅/以電鍍形成的鎳；(9)鉻、鈦鴒合金、鈦或鉭/以濺鍍形成的銅材質(zhì)的種子層/以電鍍形成的銅/以電鍍形成的鎳/以電鍍形成的金、銀、粕、4巴、銠或釕；以及(IO)鉻、鈦鴒合金、鈦或鉭/以濺鍍形成的銅材質(zhì)的種子層/以電鍍形成的銅/以電鍍形成的鎳/以無(wú)電電鍍形成的金、銀、鉑、4巴、銠或釕。每一圖案化金屬層80的厚度是介于2微米至50微米之間，并以介于3微米至20微米之間的厚度為較佳厚度，另圖案化金屬層80若是金屬線路，則其橫向設(shè)計(jì)標(biāo)準(zhǔn)(寬度)是介于1微米至200微米之間，并以介于2微米至50微米之間為較佳者，而圖案化金屬層80若是金屬平面，特別是作為電源或接地參考電壓平面，其橫向設(shè)計(jì)標(biāo)準(zhǔn)(寬度)則是以大于200微米為較佳者。此外，兩相鄰的金屬線路或平面的最小距離是介于1微米至500微米之間，并以介于2微米至150微米之間為較佳者。在本發(fā)明的某些應(yīng)用中，金屬線路或平面可以僅包括以濺鍍方式所形成的厚度介于2微米至6微米間(較佳是介于3微米至5微米間)的鋁以及位于此鋁層下的一選擇性黏著/阻障層(包括鈦、鈦鎢合金、氮化鈦、鉭或氮化鉭層)。繼續(xù)，一接觸結(jié)構(gòu)(contactstructure)89可選擇性形成在圖案化金屬層80的接墊8000上。此接觸結(jié)構(gòu)89.可以是一金屬凸塊(metalbump)、一焊料凸塊(solderbump)、一丈早灃+J求(solderba11)、一金凸塊(goldbump)、一4同凸塊(copperbump)、一金屬接墊(metalpad)、一焊料接墊(solderpad)、一金接墊(goldpad)、一金屬柱(metalpost)、一彈料柱(solderpost)、一金柱(goldpost)或"~~銅柱(copperpost)。一凸塊底層金屬(underbumpmetal，UBM)層位于此接觸結(jié)構(gòu)89下，此凸塊底層金屬層包括鈦、鈦鴒合金、氮化鈦、鉻、銅、鉻銅合金、鉭、氮化鉭、鎳、鎳釩合金、釩或鈷層，或者是由上述材料所組成的復(fù)合層。此接觸結(jié)構(gòu)89(包含凸塊底層金屬層)可以是下列所述的其中一種型式，由下到上分別是(1)鈦/金接墊(金層的厚度是介于1微米至15微米之間)；(2)鈦鴒合金/金接墊(金層的厚度是介于1微米至15微米之間)；(3)鎳/金接墊(鎳層的厚度是介于0.5微米至IO微米之間，金層的厚度則介于0.2微米至15微米之間)；(4)鈦/金凸塊(金層的厚度是介于7微米至40微米之間)；(5)鈦鶴合金/金凸塊(金層的厚度是介于7微米至40微米之間)；(6)鎳/金凸塊(鎳層的厚度是介于0.5微米至IO微米之間，金層的厚度則介于7微米至40微米之間)；(7)鈥、鈦鴒合金或鉻/銅/鎳/金接墊(銅層的厚度是介于0.1微米至10微米之間，金層的厚度則介于0.2微米至15微米之間)；(8)鈥、鈦鴒合金、鉻、鉻銅合金或鎳釩合金/銅/鎳/金凸塊(銅層的厚度是介于0.1微米至IO微米之間，金層的厚度則介于7微米至40微米之間)；(9)鈥、鈦鎢合金、鉻、鉻銅合金或鎳釩合金/銅/鎳/焊料接墊(銅層的厚度是介于0.1微米至IO微米之間，焊料層的厚度則介于0.2微米至30微米之間)；(IO)鈥、鈦鵠合金、鉻、鉻銅合金或鎳釩合金/銅/鎳/焊料凸塊或焊料球(銅層的厚度是介于0.1微米至IO微米之間，焊料層的厚度則介于IO微米至500微米之間)；(ll)鈦、鈥鴒合金、鉻、鉻銅合金或鎳釩合金/銅柱(銅層的厚度是介于IO微米至300微米之間)；(12)鈥、鈦鴒合金、鉻、鉻銅合金或鎳釩合金/銅柱/鎳(銅層的厚度是介于IO微米至300微米之間)；(13)鈦、鈦鎢合金、鉻、鉻銅合金或鎳釩合金/銅柱/鎳/焊料(銅層的厚度是介于10微米至300微米之間，焊料層的厚度則介于l微米至20微米之間)；(14)鈦、鈦鴒合金、鉻、鉻銅合金或鎳釩合金/銅柱/鎳/焊料(銅層的厚度是介于10微米至300微米之間，焊料層的厚度則介于20微米至IOO微米之間)。另，組裝的方式可以是打線、巻帶自動(dòng)接合(TapeAutomatedBonding,TAB)、玻璃覆晶封裝(chip-on-glass,COG)、芯片直接封裝(chip-on-board，COB)、球門(mén)陣列基板覆晶封裝(flipchiponBGAsubstrate)、薄膜覆晶接合(chip-on-film，COF)、堆棧型多芯片封裝結(jié)構(gòu)(chip-on-chipstackinterconnection)、珪基底上堆棧型芯片封裝結(jié)構(gòu)(chip-on-Si-substratestackinterconnection)等等。保護(hù)層上方結(jié)構(gòu)8的另一個(gè)重要特點(diǎn)是在圖案化金屬層80上、下或之間是使用聚合物材料作為介電層或是絕緣層。聚合物材料的使用可制造厚度大于2微米的介電層。由聚合物材料形成的聚合物層，其厚度可介于2微米至100微米之間，并以介于3微米至30微米之間的厚度為較佳者。使用在保護(hù)層5上的聚合物層90(包括95、98、99)可以是聚酰亞胺(polyimide,PI)、苯基環(huán)丁烯(benzocyclobutene,BCB)、聚對(duì)二曱苯(parylene)、環(huán)氧基材料(epoxy-basedmaterial)，例如環(huán)氧樹(shù)脂或是由位于瑞士的Renens的SotecMicrosystems所提供的photoepoxySU-8、彈性材沖牛(elastomer),例如石圭酮(silicone)。另，使用在印刷電路板產(chǎn)業(yè)中的焊罩(soldermask)材料可以用來(lái)作為頂端聚合物層99(位于所有圖案化金屬層80上的最頂端的聚合物層)。聚酰亞胺可以是一感旋旋光性材料(photosensitivematerial)。此外，聚酰亞胺可以是一非離子性聚酰亞胺(non-ionicpolymide)，例如由日本的AsahiChemical所提供的醚基聚酰亞胺(ether-basedpolyimide),PIMELTM。另，由于銅并不會(huì)擴(kuò)散或穿透到非離子性聚酰亞胺中，所以允許銅和聚酰亞胺之間可以直接接觸，且由于非離子性聚酰亞胺的關(guān)系，保護(hù)層上方結(jié)構(gòu)8中的銅線路或平面間的距離可以靠近到1微米，比如是1微米至5微米之間，換言的，兩金屬線路或平面間的距離是可以大于1微米。此外，對(duì)于以銅為材質(zhì)的金屬線路或平面與覆蓋所述的金屬線路或平面的聚合物層為非離子性聚酰亞胺時(shí)，金屬線路或平面上可以選擇性不需防護(hù)層(protectioncap),例如一鎳防護(hù)層(Nicaplayer)。當(dāng)然，在形成金屬線路或平面時(shí)，也可以形成比如是鎳的防護(hù)層在銅層上，更可以防止銅離子擴(kuò)散到聚合物層中。如圖15K所示，在聚合物層中形成開(kāi)口的目的是為了用來(lái)相互連接不同的圖案化金屬層80、用來(lái)連接下方的細(xì)線路金屬層60或者是用來(lái)連接外部電^各(externalcircuit)。t匕聚合4勿層開(kāi)a包4舌(1)9919、9929、9829、9519、9519，、9511、9512與9514在第一實(shí)施例中；(2)9831、9834、9531、9532與9534在第二實(shí)施例中；(3)9939、9939，、9831、9834、9839、9539、9539，、9531、9532與9534在第三實(shí)施例中；以及(4)9949、9949，、9849，、9549、9511、9512與9514在第四實(shí)施例中。聚合物材料可以是感旋旋光性(photo-sensitive)或是非感旋旋光性(non-photo-sensitive)。對(duì)于感旋旋光性聚合物，其是利用曝光與顯影的方式來(lái)定義與圖案化聚合物層開(kāi)口，而對(duì)于非感旋旋光性聚合物，其是通過(guò)第一次涂布一光阻層在聚合物層上時(shí)定義開(kāi)口，接著對(duì)此光阻進(jìn)行曝光與顯影以形成開(kāi)口在光阻中，再來(lái)對(duì)此光阻開(kāi)口所暴露出的聚合物層進(jìn)行濕蝕刻或干蝕刻以形成開(kāi)口在聚合物層中，最后憑借去除光阻完成聚合物層開(kāi)口的形成。聚合物層開(kāi)口的尺寸是介于2微米至1000微米之間，并以介于5微米至200微米之間為較佳者。然而在某些設(shè)計(jì)中，聚合物層開(kāi)口也有可能會(huì)超過(guò)1，000微米的尺寸。另，聚合物層開(kāi)口可以被設(shè)計(jì)成圓形、具有圓角的正方形(corner-roundedsquare)、矩形或多邊形。聚合物層95是位于保護(hù)層5與圖案化金屬層801最底端之間。通過(guò)聚合物層95內(nèi)的聚合物層開(kāi)口950，訊號(hào)、電源(Vdd或Vcc)以及/或是接地參考電壓(Vss)可以在細(xì)線路金屬層60與圖案化金屬層80之間進(jìn)行傳送。對(duì)于內(nèi)部電路20(包括21、22、23、24)，聚合物層開(kāi)口9531、9532、9534是分別對(duì)準(zhǔn)保護(hù)層開(kāi)口531、532、534，且其聚合物層開(kāi)口9531、9532、9534的尺寸是介于1微米至300微米之間，并以介于3微米至IOO微米之間為較佳者。對(duì)于穩(wěn)壓器或變壓器41，聚合物層開(kāi)口9519、9519，、9511、9512、9514是分別對(duì)準(zhǔn)保護(hù)層開(kāi)口519、519，、511、512、514;對(duì)于芯片接外電路40(包括42、43)，聚合物層開(kāi)口9539、9539，、9531、9532、9534是分別對(duì)準(zhǔn)保護(hù)層開(kāi)口539、539，、531、532、534;對(duì)于靜電放電防護(hù)電路44，聚合物層開(kāi)口9549、9511、9512、9514是分別對(duì)準(zhǔn)保護(hù)層開(kāi)口549、511、512、514，另聚合物層開(kāi)口9519、9519，、9511、9512、9514，或聚合物層開(kāi)口9539、9539，、9531、9532、9534或者是聚合物層開(kāi)口9549、9511、9512、9514的尺寸可以較大，其范圍是介于5微米至IOOO微米之間，并以介于10微米至200微米之間為較佳者。在保護(hù)層開(kāi)口50上的聚合物層開(kāi)口950具有兩種開(kāi)口型式，在第一種開(kāi)口型式中，聚合物層開(kāi)口，例如聚合物層開(kāi)口9531，是大于下方的保護(hù)層開(kāi)口531,且聚合物層開(kāi)口9531的聚合物側(cè)壁是位于保護(hù)層5上。在此種型式中，可以形成一個(gè)較小的保護(hù)層開(kāi)口531，進(jìn)而在細(xì)線路金屬層頂端形成一個(gè)較小的接觸接墊，所以此種開(kāi)口型式允許最頂端的細(xì)線路金屬層的細(xì)線路具有較高的繞線密度(routingdensity);在第二種開(kāi)口型式中，聚合物層開(kāi)口的底部，例如聚合物層開(kāi)口9539的底部，是小于下方的保護(hù)層開(kāi)口539,且聚合物層開(kāi)口(例如聚合物層開(kāi)口9539)的聚合物側(cè)壁是位于細(xì)線路金屬層頂端的金屬接墊上。而在此種型式中，聚合物層95覆蓋住保護(hù)層開(kāi)口的側(cè)壁，且聚合物層開(kāi)口(例如聚合物層開(kāi)口9539)側(cè)壁的斜率小于保護(hù)層開(kāi)口側(cè)壁的斜率，并使后續(xù)金屬濺鍍形成的黏著/阻障/種子層8011具有較好的階梯覆蓋(stepcoverage)。較好的黏著/阻障/種子金屬階梯覆蓋對(duì)于芯片的可靠度是很重要的，這是因?yàn)檩^好的黏著/阻障/種子金屬階梯覆蓋可以防止厚金屬層的金屬擴(kuò)散到下方的線路或聚合物層中，以防止介金屬化合物(Inter-metalliccompoimd;IMC)的產(chǎn)生或者是金屬擴(kuò)散的現(xiàn)象發(fā)生。聚合物層98內(nèi)的聚合物層開(kāi)口980是位于圖案化金屬層801與圖案化金屬層802之間。對(duì)于內(nèi)部電路21、22、23、24，聚合物層開(kāi)口9831、9834的尺寸是介于1微米至300微米之間，并以介于3微米至100微米之間為較佳者。對(duì)于穩(wěn)壓器或變壓器41的聚合物層開(kāi)口9829,或芯片接外電路40(包括42、43)的聚合物層開(kāi)口9831、9834、9839或者是靜電放電防護(hù)電路44的聚合物層開(kāi)口9849，的尺寸可以較大，其范圍介于5微米至1,000微米之間，并以介于10微米至200微米之間為較佳者。由頂端聚合物層99內(nèi)的聚合物層開(kāi)口990所暴露出的圖案化金屬層802最頂端的接墊可用來(lái)連接外部電路，或者是在芯片測(cè)試(chiptesting)中作為探針的接觸點(diǎn)。對(duì)于內(nèi)部電路21、22、23、24，頂端聚合物層99并未設(shè)有聚合物層開(kāi)口；另，穩(wěn)壓器或變壓器41的聚合物層開(kāi)口9919、9929,或芯片接外電路40(包括42、43)的聚合物層開(kāi)口9939或者是靜電放電防護(hù)電路44的聚合物層開(kāi)口9949、9949，的尺寸可以較大，其范圍介于5微米至l，OOO微米之間，并以介于10微米至200微米之間為較佳者。輸入保護(hù)層上方結(jié)構(gòu)8中的訊號(hào)、電源或接地參考電壓是通過(guò)細(xì)線路結(jié)構(gòu)6而傳送至內(nèi)部電路20、穩(wěn)壓器或變壓器41、芯片接外電路40或者是靜電放電防護(hù)電路44中。另，細(xì)線路金屬結(jié)構(gòu)63可以是以最短路徑方式(例如以約略對(duì)準(zhǔn)的堆才戔方式)所形成的細(xì)線路金屬層60以及導(dǎo)電才全塞60，，如圖15A所示的631、632、634、639與639，。制作保護(hù)層上方結(jié)構(gòu)8的微影技術(shù)是顯著不同在制作保護(hù)層下方集成電路的微影技術(shù)。保護(hù)層上方的微影制程同樣也包括有涂布、曝光與顯影光阻。用來(lái)形成保護(hù)層上方結(jié)構(gòu)8的光阻有兩種型式，其是為(l)濕膜光阻(liquidphotoresist)，其是利用單一或多重的旋轉(zhuǎn)涂布方式或者是印刷(printing)方式形成。此濕膜光阻的厚度是介于3微米至60微米之間，而以介于5微米至40微米之間為較佳者；以及(2)干膜光阻(dryfilmPhotoresist),其是利用貼合方式(laminatingmethod)形成。此干膜光阻的厚度是介于30微米至300微米之間，而以介于50微米至150微米之間為較佳者。另外，光阻可以是正型(positive-type)或負(fù)型(negative-type),而在獲得更好分辨率上，則以正型厚光阻(positive-typethickphotoresist)為較佳者。當(dāng)聚合物層是為感旋旋光性材質(zhì)時(shí)，可以僅利用微影制程(無(wú)須蝕刻制程)來(lái)圖案化聚合物層上。利用一對(duì)準(zhǔn)機(jī)(aligner)或一倍(lX)步進(jìn)曝光機(jī)曝光此光阻。此一倍(1X)是指當(dāng)光束從一光罩(通常是以石英或玻璃構(gòu)成)投影至晶圓上時(shí)，光罩上的圖形縮小于晶圓上的比例，且在光罩上的圖案比例是與在晶圓上的圖案比例相同。對(duì)準(zhǔn)才幾或一倍步進(jìn)曝光才幾所使用的光束波長(zhǎng)是為436納米(g-line)、397納米(h-line)、365納米(i-line)、g/hline(結(jié)合g-line與h-line)或g/h/iline(結(jié)合g-line、h-line與i-line)。使用光束波長(zhǎng)為g/hline或g/h/iline的一倍步進(jìn)曝光機(jī)(或一倍對(duì)準(zhǔn)機(jī))可在厚光阻或厚感旋旋光性聚合物的曝光上，提供較大的光強(qiáng)度(lightintensity)。由于保護(hù)層5可以保護(hù)下方的金氧半晶體管以及細(xì)線路結(jié)構(gòu)6免在受到水氣的侵入以及鈉或其它移動(dòng)離子和金、銅或其它過(guò)渡金屬的穿透，所以一集成電路晶圓上的保護(hù)層上方結(jié)構(gòu)8可以在一等級(jí)10或者是較不嚴(yán)密的(lessstringent)環(huán)境下(例如等級(jí)100)的無(wú)塵室中進(jìn)行處理。一等級(jí)100的無(wú)塵室允許每立方英卩尺的最大灰塵粒子數(shù)目是為含有大于或等于5微米的灰塵粒子不超過(guò)1顆、含有大于或等于1微米的灰塵粒子不超過(guò)10顆、含有大于或等于0.5微米的灰塵粒子不超過(guò)100顆、含有大于或等于0.3微米的灰塵粒子不超過(guò)300顆、含有大于或等于0.2微米的灰塵粒子不超過(guò)750顆、含有大于或等于0.1微米的灰塵粒子不超過(guò)3500顆。組件層2包括有內(nèi)部電路20(包括21、22、23與24)在所有實(shí)施例中，以及(l)穩(wěn)壓器或變壓器41在第一實(shí)施例中；(2)芯片接外電路40(包括42、43)在第三實(shí)施例中；(3)靜電放電防護(hù)電路44在第四實(shí)施例中。在本發(fā)明的所有實(shí)施例中，內(nèi)部電路20(包括21、22、23、24)包括一訊號(hào)節(jié)點(diǎn)(signalnode),且此訊號(hào)節(jié)點(diǎn)(signalnode)是不與外部(芯片外部)電路連接。而當(dāng)內(nèi)部電路20的訊號(hào)需要連接至外部電路時(shí)，在連接到外部電路的前，訊號(hào)必須先經(jīng)過(guò)一芯片接外電路，例如芯片三態(tài)緩沖器、芯片接外驅(qū)動(dòng)器、芯片接外接收器或其它芯片接外輸入/輸出(1/0)電路。因此，內(nèi)部電路并不包括芯片接外電路。在本發(fā)明中，內(nèi)部電路20(包括21、22、23、24)除了可以是一或非門(mén)(NORgate)或一與非門(mén)(NANDgate)的外，也可以是一反相器(inverter)、一且閘(ANDgate)、一或門(mén)(ORgate)、一靜態(tài)隨才幾存取內(nèi)存單元(SRAMcell)、一動(dòng)態(tài)隨才幾存取內(nèi)存單元(DRAMcell)、一非揮發(fā)性內(nèi)存單元(non-volatilememorycell)、一閃存單元(flashmemorycell)、一可消除可程序只讀存儲(chǔ)器單元(EPROMcell)、一只讀存儲(chǔ)器單元(ROMcell)、一石茲性隨才幾存取內(nèi)存(magneticRAM,MRAM)單元、一感測(cè);故大器(senseamplifier)、一運(yùn)》丈算大器(operationalamplifier，OpAmp、OPA)、一力口法器(adder)、一多任務(wù)器(multiplexer)、一雙工器(diplexer)、一乘法器(multiplier)、一模擬/數(shù)字轉(zhuǎn)換器(A/Dconverter)、一數(shù)字/模擬轉(zhuǎn)換器(D/Aconverter)、一互補(bǔ)式金屬氧化物半導(dǎo)體感測(cè)組件單元(CMOSsensorcell)、一光敏二極管(photo-sensitivediode)、一互補(bǔ)式金屬氧化物半導(dǎo)體、一雙載子互補(bǔ)式金屬氧化物半導(dǎo)體、一雙載子電路(bipolarcircuit)或沖莫擬電路(analogcircuit)。此外，內(nèi)部電路20(包括21、22、23、24)是至少由一金氧半晶體管(MOStransistor)所構(gòu)成，例如或非門(mén)、或門(mén)、且閘或與非門(mén)是至少由一金氧半晶體管所構(gòu)成，另金氧半晶體管可以是"通道寛度(Channelwidth)/通道長(zhǎng)度(Channellength)，，比值介于0.1至5之間或是介于0.2至2之間的一N型金氧半晶體管，或是"信道寛度/信道長(zhǎng)度"比值介于0.2至10之間或是介于0.4至4之間的一P型金氧半晶體管。在第一實(shí)施例中，內(nèi)部電路20(包括21、22、23、24)可以是一電源管理芯片(powermanagementchip)或是一電源供應(yīng)芯片(powersupplychip)，此電源管理芯片與電源供應(yīng)芯片是至少由一金氧半晶體管所構(gòu)成，且金氧半晶體管可以是"信道寛度/信道長(zhǎng)度"比值介于4,000至400,000之間或是介于4,000至40,000之間的一P型金氧半晶體管，或是"信道寛度/信道長(zhǎng)度"比值介于2,000至200,000之間或是介于2,000至20,000之間的一N型金氧半晶體管，而流經(jīng)金屬線路或平面81、82的電流則是介于500毫安至50安培之間或是介于500毫安至5毫安之間。另，內(nèi)部電路20可以利用它的峰值輸入或輸出電流(即流經(jīng)金屬線路或平面的電流)來(lái)定義，或者是以它的金氧半晶體管尺寸(信道寬度除以信道長(zhǎng)度的比值)來(lái)定義。一芯片接外電路40(包括42、43),也可以利用它的峰值輸入或輸出電流(即流經(jīng)金屬線路或平面的電流)來(lái)定義，或者是以它的金氧半晶體管尺寸(信道寬度除以信道長(zhǎng)度的比值)來(lái)定義。而此內(nèi)部電路20以及芯片接外電路40(包括42、43)的定義是適用在本發(fā)明的所有實(shí)施例中。因此，本發(fā)明可通過(guò)保護(hù)層下方的細(xì)線路金屬結(jié)構(gòu)與保護(hù)層上方的金屬線路或平面分別連接同一線路組件中至少二金氧半晶體管的閘極與閘極、閘極與源極、閘極與汲極、源極與源極、源極與汲極或者是汲極與汲極。以下將敘述與比較本發(fā)明所有實(shí)施例中，保護(hù)層上方結(jié)構(gòu)8的圖案化金屬層80與細(xì)線^各金屬層60兩者間的尺寸特征與電性凈爭(zhēng)性(electricalcharacteristic)。金屬線路的厚度每一圖案化金屬層80的厚度是介于2微米至150微米之間，并以介于3微米至20孩i米之間為豐文佳者，而每一細(xì)線路金屬層60的厚度則介于0.05樣i米至2微米之間，并以介于0.2微米至1微米之間為較佳者。對(duì)于依照本發(fā)明的實(shí)施例所設(shè)計(jì)的一晶圓，一保護(hù)層上方圖案化金屬層的厚度是大于任一細(xì)線路金屬層的厚度，且兩者的厚度比是介于2至250之間的范圍，而以介于4至20之間的范圍為較佳者。介電層的厚度每一保護(hù)層上方介電層(通常為有機(jī)材料，例如聚合物)的厚度，如聚合物層90的厚度，是介于2微米至150微米之間，并以介于3微米至30微米之間為較佳者，而每一細(xì)線路介電層30(通常為無(wú)機(jī)材料，例如氧化物或氮化物)的厚度則介于0.05微米至2微米之間，并以介于0.2微米至1微米之間為較佳者。對(duì)于依照本發(fā)明的實(shí)施例所設(shè)計(jì)的晶圓，一保護(hù)層上方介電層的厚度是大于任一細(xì)線路介電層的厚度，且兩者的厚度比是介于2至250之間的范圍，而以介于4至20之間的范圍為較佳者。金屬層的片電阻(sheetresistance)與電阻一金屬層的片電阻是憑借計(jì)算金屬電阻率(metalresistivity)除以金屬厚度而得。一銅(厚度為5微米)材質(zhì)的保護(hù)層上方圖案化金屬層的片電阻大約為每平方(persquare)4毫奧姆(mili-ohm),而對(duì)于一金(厚度為4微米)材質(zhì)的保護(hù)層上方圖案化金屬層的片電阻則大約為每平方5.5毫奧姆。一保護(hù)層上方圖案化金屬層的片電阻是介于每平方0.1毫奧姆至每平方10毫奧姆之間的范圍，并以介于每平方1毫奧姆至每平方7毫奧姆之間的范圍為較佳者。以濺鍍形成的鋁(厚度為0.8微米)材質(zhì)的細(xì)線路金屬層，其片電阻大約為每平方35毫奧姆，而對(duì)于以鑲嵌制程形成一銅(厚度為0.9微米)材質(zhì)的細(xì)線路金屬層，其片電阻則大約為20毫奧姆。一細(xì)線路金屬層的片電阻是介于每平方10毫奧姆至每平方400毫奧姆之間的范圍，并以介于每平方15毫奧姆至每平方100毫奧姆之間的范圍為較佳者。一金屬線路的單位長(zhǎng)度電阻(resistanceperunitlength)是憑借計(jì)算片電阻除以其寬度而得。保護(hù)層上方圖案化金屬層的橫向設(shè)計(jì)標(biāo)準(zhǔn)(寬度)是介于l微米至200微米之間，并以介于2微米至50微米之間為較佳者，而細(xì)線路金屬層的橫向設(shè)計(jì)標(biāo)準(zhǔn)(寬度)則是介于20納米至15微米之間，并以介于20納米至2微米之間為較佳者。一保護(hù)層上方圖案化金屬層的每毫米電阻(resistancepermm)是介于每毫米長(zhǎng)(resistancepermmlength)2毫奧姆至每毫米長(zhǎng)5奧姆之間，并以介于每毫米長(zhǎng)50毫奧姆至每毫米長(zhǎng)2.5奧姆之間為較佳者，而一細(xì)線路金屬層的每毫米電阻則是介于每毫米長(zhǎng)500毫奧姆至每毫米長(zhǎng)3,000奧姆之間，并以介于每毫米長(zhǎng)500毫奧姆至每毫米長(zhǎng)500奧姆之間為較佳者。對(duì)于依照本發(fā)明的實(shí)施例所設(shè)計(jì)的晶圓，一保護(hù)層上方圖案化金屬層的單位長(zhǎng)度電阻是小于任一細(xì)線路金屬層的單位長(zhǎng)度電阻，且兩者的單位長(zhǎng)度電阻比(細(xì)線路金屬層比^f呆護(hù)層上方圖案化金屬層)是介于3至250之間的范圍，而以介于10至30之間的范圍為較佳者。金屬線路的單位長(zhǎng)度電容(capacitanceperunitlength)單位長(zhǎng)度電容是與介電質(zhì)的類(lèi)型和厚度、金屬線路的寬度、距離和厚度以及水平方向和垂直方向上的周?chē)饘儆嘘P(guān)。聚酰亞胺的介電常數(shù)大約為3.3，而笨基環(huán)丁烯的介電常數(shù)則大約為2.5。接著，請(qǐng)先參閱至第20圖所示，其是公開(kāi)出在同一圖案化金屬層802上，一圖案化金屬層802x具有兩相鄰的圖案化金屬層802y與圖案化金屬層802z，以及在圖案化金屬層802下具有一圖案化金屬層801w,且此圖案化金屬層801w是利用一聚合物層98與圖案化金屬層802分隔。同樣地，第20圖也公開(kāi)出在同一細(xì)線路金屬層602上，一細(xì)線路金屬層602x具有兩相鄰的細(xì)線路金屬層602y與細(xì)線路金屬層602z，以及在細(xì)線路金屬層602下具有一細(xì)線路金屬層601w，且此細(xì)線路金屬層601w是利用一細(xì)線路介電層30與細(xì)線路金屬層602分隔。圖案化金屬層802x與細(xì)線路金屬層602x的單位長(zhǎng)度電容包括有三個(gè)組成要素(l)板極電容(platecapacitance)，Cxw(pF/mm),其是為金屬線路或平面寬度除以介電質(zhì)厚度的比值的一函數(shù)；(2)耦合電容(couplingcapacitance),Ccx(=Cxy+Cxz),其是為金屬線路或平面厚度除以相鄰金屬線路或平面之間之間5巨(linespacing)的比<直的一函凄t;以及(3)邊纟彖電容(fringingcapacitance),Cfx(=Cfl+Cfr),其是為金屬線路或平面的厚度、相鄰金屬線路或平面之間之間距與介電質(zhì)厚度的一函數(shù)。一圖案化金屬層的每毫米電容是介于每毫米長(zhǎng)O.lpF(picoFarads)至每毫米長(zhǎng)2pF,并以介于每毫米長(zhǎng)0.3pF至每毫米長(zhǎng)1.5pF之間為較佳者，而一細(xì)線路金屬層的每毫米電容則是介于每毫米長(zhǎng)0.2pF至每毫米長(zhǎng)4pF，并以介于每毫米長(zhǎng)0.4pF至每毫米長(zhǎng)2pF之間為4支佳者。對(duì)于依照本發(fā)明的實(shí)施例所設(shè)計(jì)的晶圓，一圖案化金屬層的單位長(zhǎng)度電容是小于任一細(xì)線路金屬層的單位長(zhǎng)度電容，且兩者的單位長(zhǎng)度電容比(細(xì)線路金屬層比圖案化金屬層)是介于1.5至20之間的范圍，而以介于2至IO之間的范圍為較佳者。金屬線路的電阻電容常數(shù)(RCconstant)一金屬線路上的訊號(hào)傳遞時(shí)間是利用阻容延遲(RCdelay)來(lái)計(jì)算?；谏鲜?3)與(4)之內(nèi)容，一圖案化金屬層的阻容延遲是介于每毫米長(zhǎng)0.003至1Ops(picosecond)的范圍之間，并以介于每毫米長(zhǎng)0.25至2ps(picosecond)的范圍之間為較佳者，而一細(xì)線路金屬層的阻容延遲則是介于每毫米長(zhǎng)10至2000ps(picosecond)的范圍之間，并以介于每毫米長(zhǎng)40至500ps(picosecond)的范圍之間為較佳者。對(duì)于依照本發(fā)明的實(shí)施例所設(shè)計(jì)的晶圓，一圖案化金屬層的單位長(zhǎng)度阻容傳遞時(shí)間(RCpa叩agationtime)是小于任一細(xì)線路金屬層的單位長(zhǎng)度阻容傳遞時(shí)間，且兩者的單位長(zhǎng)度阻容傳遞延遲時(shí)間(RCpaopagationdelaytime)比(細(xì)線路金屬層比圖案化金屬層)是介于5至500之間的范圍，并以介于10至30之間為較佳者。再來(lái)，請(qǐng)參閱回圖15C至圖15L所示，其是公開(kāi)出在已完成的晶圓IO(如圖15A或圖15B所示)上，形成保護(hù)層上方結(jié)構(gòu)8的制作步驟。每一圖案化金屬層80是利用浮凸制程(與保護(hù)層5下的鑲嵌銅制程作為對(duì)比)來(lái)形成。請(qǐng)參閱圖15C所示，一聚合物層95沉積在保護(hù)層5上，并通過(guò)聚合物層開(kāi)口950暴露出保護(hù)層開(kāi)口50所暴露的金屬接墊600。假若此聚合物是為液體形式(liquidform),其是可以利用旋轉(zhuǎn)涂布或者是印刷的方式來(lái)沉積形成，而假若此聚合物為一干膜(dryfilm)，則此干膜可以利用一貼合方式來(lái)形成。對(duì)于感旋旋光性聚合物，聚合物層95是利用對(duì)準(zhǔn)機(jī)或一倍(1X)步進(jìn)曝光機(jī)通過(guò)光罩的光線來(lái)進(jìn)行曝光，并通過(guò)顯影而在聚合物層95中形成聚合物層開(kāi)口950;當(dāng)聚合物為非感旋旋光性時(shí)，則必須使用光阻，并通過(guò)傳統(tǒng)的微影制程來(lái)圖案化出聚合物層開(kāi)口950。圖案化聚合物層的方式，可以是下列的方式在涂布光阻的前，可選擇性沉積一硬屏蔽(hardmask,例如一氧化硅層，圖中未示)在聚合物層95上，而在蝕刻聚合物層開(kāi)口期間，此硬屏蔽具有一緩慢的蝕刻速率(etchrate)。另，圖案化聚合物層95的方式(即聚合物層95具有聚合物層開(kāi)口950)也可利用網(wǎng)板印刷的方式(screenprintingmethod),憑借使用具有圖案化孔洞(hole)的一金屬網(wǎng)板(metalscreen)來(lái)形成，而且網(wǎng)板印刷的方式不需要進(jìn)行曝光以及顯影。此外，假如聚合物層為一干膜，在貼合至晶圓上的前，可以先在一張干膜中形成孔洞，所以在這種方式并不需要進(jìn)行曝光與顯影。另，由于可以形成聚合物層95在保護(hù)層5上，因此位于保護(hù)層5上的最下方的圖案化金屬層80可以形成在由聚合物層95的上表面所提供的較為平坦的平面上，所以可以防止圖案化金屬層80的相鄰線路間產(chǎn)生漏電流的現(xiàn)象，以及防止圖案化金屬層80與保護(hù)層下的細(xì)線路金屬結(jié)構(gòu)之間產(chǎn)生耦合的情形，因此可以提供較好的電性(electricalperformance)。然而在某些應(yīng)用上，也可省略聚合物層95而節(jié)省費(fèi)用。聚合物層開(kāi)口950是對(duì)準(zhǔn)在保護(hù)層開(kāi)口50,且聚合物層開(kāi)口950可以是大于或小于保護(hù)層開(kāi)口50。此外，保護(hù)層開(kāi)口50與聚合物層開(kāi)口950的形成方式也可以是先沉積聚合物層95在保護(hù)層5上，接著形成聚合物層開(kāi)口950，最后再形成保護(hù)層開(kāi)口50，而在此方式中，聚合物層開(kāi)口950的尺寸約與保護(hù)層開(kāi)口50的尺寸相同。請(qǐng)同時(shí)參閱圖15D至圖15H所示，其是公開(kāi)出形成圖案化金屬層801的一浮凸制程。在圖15D中，沉積一黏著/阻障/種子層8011在聚合物層95上、在聚合物層開(kāi)口950中以及在保護(hù)層開(kāi)口50中，其中以濺鍍?yōu)槌练e形成黏著/阻障/種子層8011的較佳方式。對(duì)于形成厚金屬層的材質(zhì)為金時(shí)，黏著/阻障/種子層8011的形成是先利用濺鍍方式形成厚度3,000埃(A)的一鈦鴒合金或鈦的黏著/阻障層，接著再濺鍍形成厚度l，OOO埃的一金種子層。對(duì)于形成厚金屬層的材質(zhì)為銅時(shí)，黏著/阻障/種子層8011的形成是先利用濺鍍方式形成厚度500埃的一鉻金屬的私著/阻障層、形成厚度1,000埃的一鈦金屬的黏著/阻障層或者是形成厚度3,000埃的一鈦鎢合金的黏著/阻障層，接著再濺鍍形成厚度5,000埃的一銅種子層。圖15E是公開(kāi)出一光阻層71沉積且圖案化在黏著/阻障/種子層8011的種子層上。光阻層71是以旋轉(zhuǎn)涂布的方式涂布形成，接著利用一對(duì)準(zhǔn)機(jī)或一倍(1X)步進(jìn)曝光機(jī)進(jìn)行曝光，并再進(jìn)行顯影后，在光阻層71中形成光阻層開(kāi)口710。光阻層開(kāi)口710是用來(lái)定義后續(xù)制程中與聚合物層開(kāi)口950與保護(hù)層開(kāi)口50接觸的金屬線路或平面的形成，而且此接觸是在暴露出的金屬接墊600上，并連接此暴露出的金屬接墊600。圖15F中，以電鍍的方式形成一厚金屬層8012在光阻層開(kāi)口710所暴露出的種子層上。此厚金屬層8012可以是厚度介于1.5微米至50微米之間的一金層，或者是厚度介于2微米至200微米之間的一銅層。一防護(hù)/阻障層(cap/barrierlayer，圖中未示)可利用電鍍或無(wú)電電鍍的方式選擇性形成在厚金屬層8012上。一組裝/才妻觸層(assembly/contactlayer，圖中未示)也可利用電鍍或無(wú)電電鍍的方式進(jìn)一步地選擇性形成在厚金屬層8012以及防護(hù)/阻障層上。此組裝/接觸層可以是厚度介于0.01微米至5微米之間的一金層、一鈀層或一釕層。接著，如圖15G所示，去除光阻層71。繼續(xù)，在圖15H中，利用自我對(duì)準(zhǔn)(self-aligned)濕蝕刻或干蝕刻的方式，去除未被厚金屬層8012覆蓋的黏著/阻障/種子層8011。當(dāng)利用濕蝕刻方式進(jìn)行去除時(shí)，在圖案化金屬層801側(cè)壁的底部會(huì)形成凹陷部(皿dercut)80ir，其中此凹陷部8011，是位于厚金屬層8012下方，而當(dāng)使用異向性干蝕刻(anisotropiesdryetch)時(shí)，則不會(huì)有上述的凹陷部8011，的產(chǎn)生。請(qǐng)同時(shí)參閱圖151與圖15J所示，其是公開(kāi)出以圖15C至圖15H所述的制程而形成一聚合物層98以及圖案化金屬層802的步驟。另，圖15I與圖15J所示的制程可以重復(fù)用在形成第三金屬層、第四金屬層或者是更多的金屬層上。如果保護(hù)層上方結(jié)構(gòu)8僅包括兩金屬層(圖案化金屬層801與圖案化金屬層802)，一防護(hù)聚合物層(cappolymerlayer)99沉積在圖案化金屬層802(現(xiàn)在的最頂端)以及未被圖案化金屬層802所覆蓋的聚合物層98上，如圖15K所示。聚合物層開(kāi)口990是形成在頂端聚合物層99中，并暴露出作為連接外部電路的接觸接墊8000。在某些應(yīng)用上，例如當(dāng)厚金屬層8012為金時(shí)，可選擇性省略頂端聚合物層99。圖15K是公開(kāi)出同時(shí)具有細(xì)線路結(jié)構(gòu)6與保護(hù)層上方結(jié)構(gòu)8的晶圓，其是以頂端聚合物層99的聚合物層開(kāi)口990暴露出接觸接墊8000。將晶圓鋸切(切割)成復(fù)數(shù)個(gè)單獨(dú)芯片，此單獨(dú)芯片的接觸接墊8000可利用下列所述的方式連接外部電路，其是為(l)一打線制程的打線導(dǎo)線(金線、鋁線或銅線)；(2)其它基底上的凸塊(金凸塊、銅凸塊、焊料凸塊或其它金屬凸塊)，此基底可以是硅芯片、硅基底、陶瓷基底、有機(jī)基底、球型柵狀數(shù)組(BGA)基底、可撓性(flexible)基底、可撓性巻帶(flexibletape)或玻璃基底，且位于此基底上的凸塊高度是介于1微米至30微米之間，而以介于5微米至20微米之間為較佳者；(3)其它基底上的柱體(金柱、銅柱、焊料柱或其它金屬柱)，此基底可以是硅芯片、硅基底、陶瓷基底、有機(jī)基底、球型柵狀數(shù)組(BGA)基底、可撓性(flexible)基底、可撓性巻帶(flexibletape)或玻璃基底，且位于此基底上的柱體高度是介于10微米至200微米之間，而以介于30微米至120微米之間為較佳者；(4)一導(dǎo)線架(leadframe)或一可撓性巻帶(flexibletape)的金屬導(dǎo)線端上的凸塊(金凸塊、銅凸塊、焊料凸塊或其它金屬凸塊)，此基底上的凸塊高度是介于l微米至30微米之間，而以介于5微米至20微米之間為較佳者。在某些應(yīng)用中，形成在接觸接墊8000上的接觸結(jié)構(gòu)89可用在連接外部電路，如圖15L所示。一凸塊底層金屬層(UBM)891形成在接觸結(jié)構(gòu)89下，用以作為黏著和擴(kuò)散阻障的用。此接觸結(jié)構(gòu)89可以是(l)利用電鍍或網(wǎng)板印刷方式形成的焊料接墊(厚度介于0.1微米至30微米之間，而以介于1微米至10微米之間為較佳者)，或者是焊料凸塊(高度介于10微米至200微米之間，而以介于30微米至120微米之間為較佳者)。接著，再利用一回焊(solderreflow)制程將其形成一球形的焊料球(ball-shapedsolderball)。焊料接墊或焊料凸塊可以是1.含鉛量高的焊料(highleadsolfer)，例如含有重量百分比超過(guò)85。/。的鉛成份的錫鉛合金(PbSn);2.共晶焊料(eutectic)，例如含有重量百分比約37%的鉛成份與重量百分比約63%的焊料成份的錫鉛合金；3.無(wú)鉛焊料(lead-freesolder)，例如錫銀合金(SnAg)或錫銅銀合金(SnCuAg)。另，凸塊底層金屬層891可以是下列所述的復(fù)合層(由下到上的排列)，包括鈦/鎳、鈦/銅/鎳、鈦鴒合金/鎳、鈦鴒合金/銅/鎳、鈦/鎳/金、鈦/銅/鎳/金、鈦鵠合金/鎳/金、鈦鵠合金/銅/鎳/金、鈦/銅/鎳/釔、鈦鎢合金/銅/鎳/鈀、鉻/鉻銅合金、鎳釩合金/銅、鎳/銅、鎳釩合金/金、鎳/金或鎳/鈀；(2)利用電鍍方式形成的金接墊(厚度介于0.1微米至IO微米之間，而以介于1微米至5微米之間為較佳者)，或者是金凸塊(高度介于5微米至40微米之間，而以介于10微米至20微米之間為較佳者)。此外，凸塊底層金屬層891可以是鈦、鈦鴒合金、鉭、氮化鉭、鈦/銅/鎳的復(fù)合層(由下到上的排列)或鈦鴒合金/銅/鎳的復(fù)合層(由下到上的排列)；(3)利用植球制程(ballmounting)形成的金屬球(metalball)。此金屬球可以是一焊料球、表面涂布一鎳層的一銅球(copperball)、表面涂布一鎳層與一焊料層的一銅球或者是表面涂布一鎳層與一金層的一銅球。另，金屬球的直徑是介于10微米至500微米之間，并以介于50微米至300微米之間為較佳者。此外，金屬球可以直接焊接在由聚合物層開(kāi)口990所暴露出的接觸接墊8000的表面上或者是凸塊底層金屬層891上，而形成來(lái)焊接金屬球的凸塊底層金屬層891可以是下列所述的復(fù)合層(由下到上的排列)，其是包括鈦/鎳、鈦/銅/鎳、鈦鴒合金/鎳、鈦鴒合金/銅/鎳、鈦/鎳/金、鈦/銅/鎳/金、鈦鴒合金/鎳/金、鈦鴒合金/銅/鎳/金、鈦/銅/鎳/鈀、鈦鵠合金/銅/鎳/4巴、鉻/鉻銅合金、鎳釩合金/銅、鎳/銅、鎳釩合金/金、鎳/金或鎳/釔。另外，在黏著金屬球的后，通常會(huì)需要進(jìn)行一回焊(solderreflow)制程。在形成接觸結(jié)構(gòu)89的后，利用鋸切或切割的方式分割晶圓上的芯片，以進(jìn)行封裝或組裝來(lái)連接到外部電路，其中組裝的方法可以是打線(連4妄至外部有機(jī)、陶瓷、玻璃或硅基底上的接墊，或者是連接至一導(dǎo)線架或一可撓性巻帶的導(dǎo)線)、巻帶自動(dòng)接合(TAB)、巻帶式芯片載體(tape-chip-carrier，TCP)封裝、玻璃覆晶封裝(COG)、芯片直接封裝(COB)、球門(mén)陣列基板覆晶封裝(flipchiponBGAsubstrate)、薄膜覆晶接合(COF)、薄膜覆晶封裝(chiponflex)、堆棧型多芯片封裝結(jié)構(gòu)(chip-on-chipstackinterconnection)、石圭基底上堆4戔型芯片去于裝結(jié)構(gòu)(chip-on-Si-substratestackinterconnection)等等。在圖15C至圖15K中所示的浮凸制程中，其是公開(kāi)出形成一圖案化金屬層的步驟是為形成黏著/阻障/種子層一次，隨后形成一光阻層以及電鍍此圖案化金屬層也是只有一次，最后再去除光阻層，并將未被圖案化金屬層覆蓋的#占著/阻障/種子層去除。此種型式的制程稱為單次浮凸制程(single-embossprocess)，也即此制程在去除未被圖案化金屬層覆蓋的黏著/阻障/種子層的前，僅包括一次的微影制程以及一次的電鍍制程。一雙浮凸制程(double-embossingprocess)可以通過(guò)同一黏著/阻障/種子層來(lái)形成一圖案化金屬層與一金屬栓塞(viaplug)，而在去除未被圖案化金屬層覆蓋的黏著/阻障/種子層的前，完成兩次的微影制程以及電鍍制程，其中第一次的微影制程與電鍍制程是用來(lái)形成圖案化金屬層，而第二次的微影制程與電鍍制程則是用來(lái)形成金屬栓塞。請(qǐng)同時(shí)參閱圖16A至圖16D所示，其是公開(kāi)出在如圖15A或圖15B所示的晶圓IO上形成保護(hù)層上方結(jié)構(gòu)8的雙浮凸制程。雙浮凸制程有和圖15C至圖15G所示的單次制程相同的制作步驟。在圖15G中，其是將光阻去除，并留下未在厚金屬層8012下的黏著/阻障/種子層8011。至此雙浮凸制程的步驟開(kāi)始與單次浮凸制程有所不同，請(qǐng)同時(shí)參閱圖16A至第16L圖所示，其是公開(kāi)出憑借使用一雙浮凸制程形成圖案化金屬層801與金屬栓塞898，以及使用一單次浮凸制程形成最頂端的金屬層802的方式，形成本發(fā)明所有實(shí)施例中保護(hù)層上方的圖案化金屬層結(jié)構(gòu)的一范例。利用第一次的微影制程與電鍍制程形成圖案化金屬層801,如圖15D至圖15G所示。接著，請(qǐng)同時(shí)參閱圖16A與圖16B所示，在私著/阻障/種子層8011的種子層以及利用電鍍形成的厚金屬層8012上，沉積一光阻層72，并對(duì)此光阻層72進(jìn)行圖案化，使光阻層72:(l)在厚金屬層8012上形成光阻層開(kāi)口720,并利用光阻層開(kāi)口720暴露出厚金屬層8012;以及/或是(2)在祐著/阻障/種子層8011的種子層上形成光阻層開(kāi)口720，，并利用此光阻層開(kāi)口720，暴露出黏著/阻障/種子層8011的種子層。繼續(xù)，在光阻層72移除的前，實(shí)施第二次電鍍制程以在光阻層開(kāi)口720內(nèi)形成金屬栓塞898。另外，在黏著/阻障/種子層8011的種子層上也可形成水平準(zhǔn)位低在金屬栓塞898的一金屬層898，，此金屬層898，可用在封裝用途上。此金屬層898，可以是比厚金屬層8012薄，也可以是比厚金屬層8012厚，當(dāng)金屬層898'的厚度小于厚金屬層8012的厚度時(shí)，例如小于5微米(在較佳的情況是介于1微米至3微米之間)，金屬層898，可以用來(lái)制作比厚金屬層8012繞線密度高的連接線路(interconnection),然而當(dāng)金屬層898，的厚度大于厚金屬層8012的厚度時(shí)，例如大于5微米(在較佳的情況是介于5微米至IO微米之間)，金屬層898，可以用來(lái)制作比厚金屬層8012電阻更低的連接線路。再來(lái)，請(qǐng)參閱圖16C所示，去除光阻層72，以暴露出厚金屬層8012、金屬栓塞898、金屬層898，以及未在厚金屬層8012與金屬層898，下的黏著/阻障/種子8011。請(qǐng)參閱圖16D所示，利用濕蝕刻(wetetch)以及/或是干蝕刻(dryetch)去除未在厚金屬層8012與金屬層898，下的祐著/阻障/種子層8011。因此，圖案化金屬層801、金屬栓塞898與金屬層898，形成在圖16D所示的這個(gè)階段中。繼續(xù)請(qǐng)參閱圖16E所示，一聚合物層98形成在金屬栓塞898、金屬層898'、圖案化金屬層801以及暴露出的第一聚合物層95上。請(qǐng)參閱圖16F所示，利用研磨、機(jī)械研磨或化學(xué)機(jī)械研磨制程，平坦化聚合物層98的表面，直至暴露出金屬栓塞898為止。再來(lái)，請(qǐng)同時(shí)參閱圖16G至第16K圖所示，其是公開(kāi)出利用如圖15C至圖15K所述的相同單次浮凸制程形成一圖案化金屬層802的制作步驟。繼續(xù)，請(qǐng)參閱第16L圖所示，最后沉積且圖案化一頂端聚合物層99以完成一具有兩圖案化金屬層801、802的保護(hù)層上方結(jié)構(gòu)8。此外，在組裝(assembly)以及/或是封裝上，也可如圖15L所示，形成一接觸結(jié)構(gòu)89在聚合物層開(kāi)口990暴露出的接觸接墊8000上。另，圖15D至圖15G和圖16A至圖16D所述的用來(lái)形成圖案化金屬層801以及金屬栓塞898的雙浮凸制程的制作步驟，也可重復(fù)使用在形成第二圖案化金屬層(最頂端的金屬層)與第二金屬栓塞(圖中未示)上，且此第二金屬栓塞可以用來(lái)作為連接至外部電路的接觸結(jié)構(gòu)。最后，有關(guān)圖16A至第16L圖的敘述與解說(shuō)是適用在本發(fā)明的所有實(shí)施例中。請(qǐng)參閱圖17A至圖17J所示，其是公開(kāi)出一保護(hù)層上方結(jié)構(gòu)8形成圖案化金屬層801、圖案化金屬層802以及圖案化金屬層803的制程步驟，其中圖案化金屬層801與圖案化金屬層802是利用一雙浮凸制程來(lái)形成，而圖案化金屬層803則是利用一單次浮凸制程來(lái)形成。首先，如圖15D至圖15G和圖16A至圖16D所述，利用第一次的雙浮凸制程來(lái)形成圖案化金屬層801以及金屬栓塞898。接著，如圖16E至圖16F所示的制程步驟，在形成一聚合物層98的后，平坦化此聚合物層98，直至暴露出金屬栓塞898為止。繼續(xù)請(qǐng)參閱圖17A所示，在形成圖案化金屬層802前的制程步驟是與圖16F以雙浮凸制程形成圖案化金屬層801、金屬栓塞898與聚合物層98的制程步驟相同。然而，為了能容納一額外的金屬層，圖17A的圖案化金屬層801與金屬栓塞898的設(shè)計(jì)是略微地與圖16F的圖案化金屬層801與金屬栓塞898的設(shè)計(jì)有所不同。再來(lái)，請(qǐng)同時(shí)參閱圖17A至圖17G所示，重復(fù)圖15D至圖15G和圖16A至圖16D所述的制程步驟以形成一圖案化金屬層802、一金屬栓塞897和一聚合物層97,并暴露出金屬栓塞897。在圖17A中，其是以下列方式形成(1)沉積一黏著/阻障/種子層8021;(2)沉積并圖案化一光阻層；(3)在此光阻層內(nèi)的開(kāi)口電鍍一厚金屬層8022;以及(4)去除此光阻層，以形成如圖17A所示的結(jié)構(gòu)。再來(lái)，請(qǐng)參閱圖17B所示，沉積并圖案化一光阻層74，以形成光阻層開(kāi)口740在厚金屬層8022上，或者是直接形成光阻層開(kāi)口740，在#占著/阻障/種子層8021的種子層上。請(qǐng)參閱圖17C，利用電鍍的方式，在光阻層開(kāi)口740與光阻層開(kāi)口740，內(nèi)形成金屬栓塞897與金屬層897，，且此金屬層897，可以用來(lái)作為與金屬層898，相同的用途。請(qǐng)同時(shí)參閱圖17D至圖17E所示，去除光阻層74,并將未在厚金屬層8022與金屬層897，下的黏著/阻障/種子層8021去除。請(qǐng)同時(shí)參閱圖17F至圖17G所示，再來(lái)沉積一聚合物層97，并平坦化此聚合物層97，直至暴露金屬栓塞897為止。接著，請(qǐng)同時(shí)參閱圖17H至圖171所示，其是公開(kāi)出使用一單次浮凸制程來(lái)形成一圖案化金屬層803的步驟，敘述如下(1)沉積黏著/阻障/種子層8031;(2)沉積并圖案化一光阻層；(3)電鍍形成一厚金屬層8032;以及(4)去除光阻層，并以自我對(duì)準(zhǔn)蝕刻(self-alignedetch)的方式去除未在厚金屬層8032下的黏著/阻障/種子層8031。最后，請(qǐng)參閱圖17J所示，其是公開(kāi)出憑借沉積一頂端聚合物層99，以及圖案化頂端聚合物層99形成聚合物層開(kāi)口990暴露出作為連接線路(interconnection)連接至外部電路的一接觸接墊8000的一完整結(jié)構(gòu)。請(qǐng)參閱圖18A至圖18I所示，其是公開(kāi)出一保護(hù)層上方結(jié)構(gòu)形成圖案化金屬層801、圖案化金屬層802以及圖案化金屬層803的另一種制程步驟，其中圖案化金屬層801與圖案化金屬層803是利用一單次浮凸制程來(lái)形成，而第二層金屬層則是利用一雙浮凸制程來(lái)形成。首先請(qǐng)參閱圖18A所示，其是利用如圖15D至圖15H所述的單次浮凸制程來(lái)形成圖案化金屬層801。接著，以圖15I所述的制程步驟，沉積形成一聚合物層98,并對(duì)聚合物層98進(jìn)行圖案化，以形成聚合物層開(kāi)口980暴露出圖案化金屬層801。然而，為了能容納一額外的金屬層，圖18A的圖案化金屬層801與聚合物層開(kāi)口980的設(shè)計(jì)是略微地與圖15I的圖案化金屬層801與聚合物層開(kāi)口980的設(shè)計(jì)有所不同。再來(lái)，請(qǐng)參閱圖18B至圖18G所示，其是公開(kāi)出使用一雙浮凸制程來(lái)形成一圖案化金屬層802以及一金屬栓塞897的制程步驟，并敘述如下(l)請(qǐng)參閱圖18B所示，沉積形成一黏著/阻障/種子層8021;(2)請(qǐng)參閱圖18C所示，沉積一光阻層72,并對(duì)光阻層72進(jìn)行圖案化以形成光阻層開(kāi)口720，接著在光阻層72的光阻層開(kāi)口720內(nèi)電鍍一厚金屬層8022;以及(3)去除光阻層72,以形成如圖18D所示的結(jié)構(gòu)。再來(lái)，請(qǐng)參閱圖18E所示，沉積形成一光阻層73，并圖案化此光阻層73以形成光阻層開(kāi)口730在厚金屬層8022上，以及/或是形成光阻層開(kāi)口730，在黏著/阻障/種子層8021的種子層上。繼續(xù)，利用電鍍的方式，在光阻層開(kāi)口730、730，內(nèi)形成金屬栓塞897與金屬層(metalpiece)897，，而此金屬層897，可以用來(lái)作為如圖16D所述的金屬層898，的相同用途。請(qǐng)參閱圖18F至圖18G所示，去除光阻層73,以及將未在厚金屬層8022與金屬層897，下的黏著/阻障/種子層8021去除。請(qǐng)參閱圖18H所示，再來(lái)沉積一聚合物層97，并平坦化此聚合物層97直至暴露金屬栓塞897為止。最后，請(qǐng)參閱圖181所示，其是公開(kāi)出利用圖17H至圖171所述的單次浮凸制程形成圖案化金屬層803，并憑借沉積一頂端聚合物層99以及圖案化此頂端聚合物層99形成聚合物開(kāi)口990暴露出作為連接線路(interconnection)連接至外部電路的一接觸接墊8000的一完整結(jié)構(gòu)。請(qǐng)同時(shí)參閱圖19A至圖19G所示，其是公開(kāi)出在如圖15A或圖15B所示的晶圓10上形成一保護(hù)層上方結(jié)構(gòu)8的制程，其中圖案化金屬層801是利用一雙浮凸制程來(lái)形成，而圖案化金屬層802則是利用一單次浮凸制程來(lái)形成。首先，在圖19A中，利用圖15D至圖15G和圖16A至圖16F所述的雙浮凸制程步驟形成圖案化金屬層801、金屬栓塞898、金屬層898，和聚合物層98。接著，請(qǐng)同時(shí)參閱圖19A至第19G圖所示，其是利用如圖15C至圖15K所述的相同單次浮凸制程步驟形成一圖案化金屬層802、一聚合物層97、一頂部頂端聚合物層99與一聚合物層開(kāi)口9卯暴露出接觸接墊8000,在此不再詳加敘述。最后，請(qǐng)參閱圖19H所示，將晶圓鋸切(切割)成復(fù)數(shù)個(gè)單獨(dú)芯片，并通過(guò)單獨(dú)芯片上的接觸接墊8000連接外部電路，例如利用一打線制程的打線導(dǎo)線89，(如金線、鋁線或銅線)連接外部電路。以上所述僅為本發(fā)明的較佳實(shí)施例，對(duì)本發(fā)明而言僅僅是說(shuō)明性的，而非限制性的。本專(zhuān)業(yè)技術(shù)人員理解，在本發(fā)明權(quán)利要求所限定的精神和范圍內(nèi)可對(duì)其進(jìn)行許多改變，修改，甚至等效，但都將落入本發(fā)明的保護(hù)范圍內(nèi)。權(quán)利要求1.一種線路組件，其特征在于其包括一內(nèi)部電路；一芯片接外電路，包含一輸出節(jié)點(diǎn)，連接至一外界電路；一第一金屬線路，連接所述的內(nèi)部電路的一輸出節(jié)點(diǎn)；一第二金屬線路，連接所述的芯片接外電路的一輸入節(jié)點(diǎn)；一保護(hù)層，位于所述的內(nèi)部電路、所述的芯片接外電路、所述的第一金屬線路與所述的第二金屬線路上；以及一第三金屬線路，位于所述的保護(hù)層上，且連接所述的第一金屬線路與所述的第二金屬線路。2、根據(jù)權(quán)利要求1所述的線路組件，其特征在于所述的內(nèi)部電路為一或非門(mén)、一或門(mén)、一且閘、與非門(mén)、靜態(tài)隨機(jī)存取內(nèi)存單元、一動(dòng)態(tài)隨機(jī)存取內(nèi)存單元、一非揮發(fā)性內(nèi)存單元、一閃存單元、一可消除可程序只讀存儲(chǔ)器單元、一只讀存儲(chǔ)器單元、一磁性隨機(jī)存取內(nèi)存單元、一感測(cè)放大器、一運(yùn)算放大器、一運(yùn)算放大器、一加法器、一多任務(wù)器、一雙工器、一乘法器、一模擬/數(shù)字轉(zhuǎn)換器、一數(shù)字/模擬轉(zhuǎn)換器)、一互補(bǔ)式金屬氧化半導(dǎo)體、一光敏二極管、一雙載子互補(bǔ)式金屬氧化物半導(dǎo)體、一反相器、一內(nèi)部驅(qū)動(dòng)器、一內(nèi)部接收器、一內(nèi)部三態(tài)緩沖器與一雙栽子電路單元其中之一或及其組合。3、根據(jù)權(quán)利要求1所述的線路組件，其特征在于所述的內(nèi)部電路至少包括一N型金屬氧化物半導(dǎo)體組件，所述的N型金屬氧化物半導(dǎo)體組件的信道寬度與通道長(zhǎng)度比值是介于0.1至5之間。4、根據(jù)權(quán)利要求1所述的線路組件，其特征在于所述的內(nèi)部電路至少包括一P型金屬氧化物半導(dǎo)體組件，所述的P型金屬氧化物半導(dǎo)體組件的信道寬度與通道長(zhǎng)度比值是介于0.2至10之間。5、根據(jù)權(quán)利要求1所述的線路組件，其特征在于所述的芯片接外電路至少包括一芯片接外驅(qū)動(dòng)器，所述的芯片接外驅(qū)動(dòng)器是至少由一金屬氧化物半導(dǎo)體組件所構(gòu)成。6、根據(jù)權(quán)利要求1所述的線路組件，其特征在于所述的芯片接外電路至少包括一芯片接外三態(tài)緩沖器與一靜電放電防護(hù)電路其中之一或及其組合。7、根據(jù)權(quán)利要求1所述的線路組件，其特征在于所述的芯片接外電路至少包括一靜電放電防護(hù)電路。8、根據(jù)權(quán)利要求1所述的線路組件，其特征在于所述的第一金屬線路與所述的第二金屬線路分別為厚度是介于0.05微米至2微米之間的一鋁層或一銅層。9、根據(jù)權(quán)利要求1所述的線路組件，其特征在于所述的第三金屬線路的材質(zhì)為金、銅、銀、柏、鈀或鎳其中之一或及其組成。10、根據(jù)權(quán)利要求1所述的線路組件，其特征在于所述的保護(hù)層的材質(zhì)為一氮硅化合物與一氧硅化合物其中之一或及其組合。11、根據(jù)權(quán)利要求1所述的線路組件結(jié)構(gòu)，其特征在于還包括厚度介于2微米至100微米之間的一第一聚合物層位于所述的保護(hù)層與所述的第三金屬線路之間。12、根據(jù)權(quán)利要求1所述的線路組件，其特征在于還包括一含硅的基底承栽所述的內(nèi)部電路與所述的芯片接外電路。13、一種線路組件，其特征在于其包括一第一金屬氧化物半導(dǎo)體組件，所述的第一金屬氧化物半導(dǎo)體組件的信道寬度與通道長(zhǎng)度比值是介于0.1至IO之間；一第二金屬氧化物半導(dǎo)體組件；一第一金屬線路，連接所述的第一金屬氧化物半導(dǎo)體組件；一第二金屬線路，連接所述的第二金屬氧化物半導(dǎo)體組件；一保護(hù)層，位于所述的第一金屬氧化物半導(dǎo)體組件、所述的第二金屬氧化物半導(dǎo)體組件、所述的第一金屬線路與所述的第二金屬線路上；以及一第三金屬線路，位于所述的保護(hù)層上，且連接所述的第一金屬線路與所述的第二金屬線路。14、根據(jù)權(quán)利要求13所述的線路組件，其特征在于所述的第一金屬氧化物半導(dǎo)體組件的漏極連接至所述的第二金屬氧化物半導(dǎo)體組件的柵極、漏極或源極。15、根據(jù)權(quán)利要求13所述的線路組件，其特征在于所述的第一金屬氧化物半導(dǎo)體組件的柵極連接至所述的第二金屬氧化物半導(dǎo)體組件的柵極、漏極或源極。16、根據(jù)權(quán)利要求13所述的線路組件，其特征在于所述的第一金屬氧化物半導(dǎo)體組件的源極連接至所述的第二金屬氧化物半導(dǎo)體組件的柵極、漏極或源極。17、根據(jù)權(quán)利要求13所述的線路組件，其特征在于還包括至少由所述的第一金屬氧化物半導(dǎo)體組件所構(gòu)成的一或非門(mén)、一或門(mén)、一且閘、與非門(mén)、靜態(tài)隨機(jī)存取內(nèi)存單元、一動(dòng)態(tài)隨機(jī)存取內(nèi)存單元、一非揮發(fā)性內(nèi)存單元、一閃存單元、一可消除可程序只讀存儲(chǔ)器單元、一只讀存儲(chǔ)器單元、一磁性隨機(jī)存取內(nèi)存單元、一感測(cè)放大器、一運(yùn)算放大器、一運(yùn)算放大器、一加法器、一多任務(wù)器、一雙工器、一乘法器、一模擬/數(shù)字轉(zhuǎn)換器、一數(shù)字/模擬轉(zhuǎn)換器、一互補(bǔ)式金屬氧化半導(dǎo)體、一光敏二極管、一雙栽子互補(bǔ)式金屬氧化物半導(dǎo)體、一反相器、一內(nèi)部驅(qū)動(dòng)器、一內(nèi)部接收器、一內(nèi)部三態(tài)緩沖器、電源管理芯片、一電源供應(yīng)芯片與一雙栽子電路單元其中之一或及其組合。18、根據(jù)權(quán)利要求13所述的線路組件，其特征在于還包括至少由所述的第二氧半導(dǎo)體組件所構(gòu)成的一或非門(mén)、一或門(mén)、一且閘、與非門(mén)、靜態(tài)隨機(jī)存取內(nèi)存單元、一動(dòng)態(tài)隨機(jī)存取內(nèi)存單元、一非揮發(fā)性內(nèi)存單元、一閃存單元、一可消除可程序只讀存儲(chǔ)器單元、一只讀存儲(chǔ)器單元、一磁性隨機(jī)存取內(nèi)存單元、一感測(cè)放大器、一運(yùn)算放大器、一運(yùn)算放大器、一加法器、一多任務(wù)器、一雙工器、一乘法器、一模擬/數(shù)字轉(zhuǎn)換器、一數(shù)字/模擬轉(zhuǎn)換器、一互補(bǔ)式金屬氧化半導(dǎo)體、一光敏二極管、一雙栽子互補(bǔ)式金屬氧化物半導(dǎo)體、一反相器、一內(nèi)部驅(qū)動(dòng)器、一內(nèi)部接收器、一內(nèi)部三態(tài)緩沖器、電源管理芯片、一電源供應(yīng)芯片與一雙栽子電路單元其中之一或及其組合。19、根據(jù)權(quán)利要求13所述的線路組件，其特征在于所述的第一金屬線路與所述的第二金屬線路分別為厚度是介于0.05微米至2微米之間的一鋁層或一銅層。20、根據(jù)權(quán)利要求13所述的線路組件，其特征在于所述的第三金屬線路的材質(zhì)為金、銅、銀、鈾、鈀或鎳其中之一或及其組成。21、根據(jù)權(quán)利要求13所述的線路組件，其特征在于所述的保護(hù)層的材質(zhì)為一氮硅化合物與一氧硅化合物其中之一或及其組合。22、根據(jù)權(quán)利要求13所述的線路組件結(jié)構(gòu)，其特征在于還包括厚度介于2微米至100微米之間的一第一聚合物層位于所述的保護(hù)層與所述的第三金屬線路之間。23、根據(jù)權(quán)利要求13所述的線路組件，其特征在于所述的第三金屬線路未向上與外界電連接。24、根據(jù)權(quán)利要求13所述的線路組件，其特征在于還包括一含硅的基底承載所述的第一金屬氧化物半導(dǎo)體組件與所述的第二金屬氧化物半導(dǎo)體組件。25、一種線路組件，其特征在于其包括一靜電放電防護(hù)電路，包括一電源節(jié)點(diǎn)與一接地節(jié)點(diǎn)；一內(nèi)部電路，包括一電源節(jié)點(diǎn)與一接地節(jié)點(diǎn)；一第一金屬線路，連接所述的內(nèi)部電路的電源節(jié)點(diǎn)；一第二金屬線路，連接所述的內(nèi)部電路的接地節(jié)點(diǎn)；一第三金屬線路，連接所述的靜電放電防護(hù)電路的電源節(jié)點(diǎn)；一第四金屬線路，連接所述的靜電放電防護(hù)電路的接地節(jié)點(diǎn)；一保護(hù)層，位于所述的靜電放電防護(hù)電路、所述的內(nèi)部電路、所述的第一金屬線路、所述的第二金屬線路、所述的第三金屬線路與所述的第四金屬線路上；一第五金屬線路，位于所述的保護(hù)層上，且連接所述的第一金屬線路與所述的第三金屬線路；以及.一第六金屬線路，位于所述的保護(hù)層上，且連接所述的第二金屬線路與所述的第四金屬線路。26、根據(jù)權(quán)利要求25所述的線路組件，其特征在于所述的第一金屬線路、所述的第二金屬線路、所述的第三金屬線路與所述的第四金屬線路分別為厚度是介于0.05微米至2樣i米之間的一鋁層或一銅層。27、根據(jù)權(quán)利要求25所述的線路組件，其特征在于所述的第五金屬線路與所述的第六金屬線路的材質(zhì)分別為金、銅、銀、柏、鈀或鎳其中之一或及其組成。28、根據(jù)權(quán)利要求25所述的線路組件，其特征在于所述的保護(hù)層的材質(zhì)為一氮硅化合物與一氣硅化合物其中之一或及其組合。29、根據(jù)權(quán)利要求25所述的線路組件結(jié)構(gòu)，其特征在于還包括厚度介于2微米至100微米之間的一第一聚合物層位于所述的保護(hù)層與所述的第五金屬線路之間。30、根據(jù)權(quán)利要求25所述的線路組件結(jié)構(gòu)，其特征在于還包括厚度介于2微米至100微米之間的一第一聚合物層位于所述的保護(hù)層與所述的第六金屬線路之間。31、根據(jù)權(quán)利要求25所述的線路組件，其特征在于所述的內(nèi)部電路為一或非門(mén)、一或門(mén)、一且閘、與非門(mén)、靜態(tài)隨機(jī)存取內(nèi)存單元、一動(dòng)態(tài)隨機(jī)存取內(nèi)存單元、一非揮發(fā)性內(nèi)存單元、一閃存單元、一可消除可程序只讀存儲(chǔ)器單元、一只讀存儲(chǔ)器單元、一磁性隨機(jī)存取內(nèi)存單元、一感測(cè)放大器、一運(yùn)算放大器、一運(yùn)算放大器、一加法器、一多任務(wù)器、一雙工器、一乘法器、一模擬/數(shù)字轉(zhuǎn)換器、一數(shù)字/模擬轉(zhuǎn)換器、一互補(bǔ)式金屬氧化半導(dǎo)體、一光敏二極管、一雙載子互補(bǔ)式金屬氧化物半導(dǎo)體、一反相器、一內(nèi)部驅(qū)動(dòng)器、一內(nèi)部接收器、一內(nèi)部三態(tài)緩沖器與一雙載子電路單元其中之一或及其組合。32、根據(jù)權(quán)利要求25所述的線路組件，其特征在于還包括一第二聚合物層位于所述的第五金屬線路與所述的第六金屬線路上。33、根據(jù)權(quán)利要求25所述的線路組件，其特征在于所述的靜電放電防護(hù)電路為一逆偏壓二極管。34、根據(jù)權(quán)利要求25所述的線路組件，其特征在于還包括一含硅的基底承載所述的靜電放電防護(hù)電路與所述的內(nèi)部電路。全文摘要本發(fā)明是提供一種線路組件結(jié)構(gòu)，其是透過(guò)保護(hù)層上方的金屬線路或平面，使保護(hù)層下方之內(nèi)部電路將訊號(hào)傳送至同一芯片上的數(shù)個(gè)組件或電路單元，或是透過(guò)保護(hù)層上方的金屬線路或平面將電源電壓或接地參考電壓分配至同一芯片上的數(shù)個(gè)組件或電路單元。文檔編號(hào)H01L27/092GK101231998SQ200710003680公開(kāi)日2008年7月30日申請(qǐng)日期2007年1月23日優(yōu)先權(quán)日2007年1月23日發(fā)明者周健康,李進(jìn)源,林茂雄申請(qǐng)人:米輯電子股份有限公司