專利名稱：非易失性存儲器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體元件，且特別涉及一種非易失性存儲器。
技術(shù)背景非易失性存儲器元件由于具有可進行多次數(shù)據(jù)存入、讀取、抹除等動作， 且存入的數(shù)據(jù)在斷電后也不會消失的優(yōu)點，因此已成為個人電腦和電子設(shè)備 所廣泛采用的 一種存儲器元件。目前業(yè)界較常使用的快閃存儲器陣列包括或非柵(NOR)型陣列結(jié)構(gòu)和與 非柵(NAND)型陣列結(jié)構(gòu)。由于與非柵(NAND)型陣列的非易失性存儲器結(jié)構(gòu) 是使各存儲單元串接在一起，其集成度與面積利用率比或非柵(NOR)型陣列 的非易失性存儲器好，已經(jīng)廣泛地應(yīng)用在多種電子產(chǎn)品中。常規(guī)的與非柵(NAND)型非易失性存儲器中，在基底中設(shè)置有存儲單元 阱區(qū)(cellweil)。由于此存儲單元辨區(qū)的電阻極高，進而影響元件的操作速率 與效能。因此，在常規(guī)的與非柵(NAND)型非易失性存儲器中，通常會形成目前業(yè)界常用的阱區(qū)延伸結(jié)構(gòu)會占去部分字線或位線的面積，降低元件 的集成度，不利于元件微縮化的發(fā)展。而且，阱區(qū)延伸結(jié)構(gòu)的多半只設(shè)置在 存儲單元區(qū)塊的四個角落，此種設(shè)計布局無法有效降低阱區(qū)的電阻，延緩了 元件的操作速度與效能，且還會導(dǎo)致阱區(qū)中央的電阻高于與四個角落的電 阻，更增添了元件電性特征不一致的風(fēng)險。發(fā)明內(nèi)容有鑒于此，依照本發(fā)明實施例的目的就是在提供一種具有阱區(qū)延伸結(jié)構(gòu) 的非易失性存儲器，可以在原有的虛擬位線位置形成阱區(qū)延伸結(jié)構(gòu)，不會占據(jù)額外布局空間。依照本發(fā)明實施例的另一目的是提供一種阱區(qū)延伸結(jié)構(gòu)，利用原有的多 個虛擬位線形成多個阱區(qū)延伸結(jié)構(gòu)，還可以降低阱區(qū)的電阻，加快元件的操作速度。本發(fā)明提出一種非易失性存儲器，包括基底、多個NAND型存儲單元 區(qū)塊、多個虛擬選擇柵極線與多個阱區(qū)延伸結(jié)構(gòu)?；字性O(shè)置有第一導(dǎo)電型 阱區(qū)。多個NAND型存儲單元區(qū)塊設(shè)置于基底上，且在行方向上成鏡像配 置。這些NAND型存儲單元區(qū)塊各包括多個存儲單元行、多條選擇柵極線、 多條源極線與多條位線。這些存儲單元行配置成一行/列陣列，在列的方向上 每隔N行存儲單元行(N為正整數(shù))設(shè)置有兩行虛擬存儲單元行，各存儲單 元行包括設(shè)置于第一導(dǎo)電型阱區(qū)中的第二導(dǎo)電型源極區(qū)與第二導(dǎo)電型漏極 區(qū)；兩個選擇晶體管，設(shè)置于第二導(dǎo)電型源極區(qū)與第二導(dǎo)電型漏極區(qū)之間的 基底上；以及多個存儲單元，串聯(lián)連接于兩個選擇晶體管之間。選擇柵極線 設(shè)置于基底上，在列方向平行排列，各選擇柵極線電連接選擇晶體管。源極 線設(shè)置于基底上，在列方向平行排列，各源極線通過源極線插塞與第二導(dǎo)電 型源極區(qū)電連接。位線設(shè)置于基底上，在行方向平行排列并與第二導(dǎo)電型漏 極區(qū)電連接，其中分別連接這些虛擬存儲單元行的位線作為虛擬位線。多個虛擬選#4冊極線，在每相鄰兩個NAND型存儲單元區(qū)塊的這些源 極線之間設(shè)置有兩條虛擬選擇柵極線。多個阱區(qū)延伸結(jié)構(gòu)，設(shè)置于兩條虛擬 選擇柵極線之間的基底上，且位于這些虛擬位線下方，并電連接這些虛擬位 線與第一導(dǎo)電型阱區(qū)。依照本發(fā)明的實施例所述的非易失性存儲器，其中N為256。依照本發(fā)明的實施例所述的非易失性存儲器，其中兩條虛擬選擇柵極線 分隔相鄰的兩個這些NAND型存儲單元區(qū)塊。依照本發(fā)明的實施例所述的非易失性存儲器，其中相鄰的兩個這些 NAND型存儲單元區(qū)塊共用這些阱區(qū)延伸結(jié)構(gòu)。依照本發(fā)明的實施例所述的非易失性存儲器，其中各阱區(qū)延伸結(jié)構(gòu)還包 括第一導(dǎo)電型延伸摻雜區(qū)與阱區(qū)延伸導(dǎo)體層。第一導(dǎo)電型延伸摻雜區(qū)設(shè)置于 兩條虛擬選擇柵極線之間的基底中；阱區(qū)延伸導(dǎo)體層則設(shè)置于兩條虛擬選擇 柵極線之間的基底上，經(jīng)由第 一導(dǎo)電型延伸摻雜區(qū)電連接第 一導(dǎo)電型阱區(qū)。依照本發(fā)明的實施例所述的非易失性存儲器，其中阱區(qū)延伸導(dǎo)體層的材 料包括鋁、銅、鴒或其合金。依照本發(fā)明的實施例所述的非易失性存儲器，還包括設(shè)置于阱區(qū)延伸導(dǎo) 體層與虛擬位線之間的阱區(qū)延伸插塞。依照本發(fā)明的實施例所述的非易失性存儲器，其中阱區(qū)延伸插塞的材料 包括鎢、銅、鋁或摻雜多晶硅。依照本發(fā)明的實施例所述的非易失性存儲器，其中第一導(dǎo)電型為P型， 第二導(dǎo)電型為N型。依照本發(fā)明的實施例所述的的非易失性存儲器，其中各NAND型存儲 單元區(qū)塊還包括多條字線，設(shè)置于基底上，在列方向平行排列，各字線電連 接多個存儲單元。上述具有阱區(qū)延伸結(jié)構(gòu)的非易失性存儲器，由于其阱區(qū)延伸結(jié)構(gòu)是設(shè)置 在源極線插塞對應(yīng)的虛擬存儲單元行之處，換言之，阱區(qū)延伸結(jié)構(gòu)并不需要 額外占用芯片的布局空間，而可以提高元件的集成度。再者，由于每隔256 行存儲單元行便會設(shè)置有阱區(qū)延伸結(jié)構(gòu)，更可以降低阱區(qū)的電阻，加快存儲 器的操作速度。為讓本發(fā)明的上述和其他目的、特征和優(yōu)點能更明顯易懂，下文特舉實 施例，并配合附圖，作詳細i兌明如下。


圖1是繪示本發(fā)明一實施例的非易失性存儲器的俯視簡圖。 圖2是繪示圖1中MA (虛線方框)的結(jié)構(gòu)俯視圖。 圖3是繪示沿著圖2中切線I-I，線的結(jié)構(gòu)剖面圖。附圖標(biāo)記說明 100:基底103:第一導(dǎo)電型阱區(qū) 110:隔離結(jié)構(gòu) 120:存儲單元行 120a:虛擬存儲單元行 122:第二導(dǎo)電型源極區(qū) 124:第二導(dǎo)電型漏極區(qū) 126:選擇晶體管 128:存儲單元 128a:隧穿介電層128b:浮置柵極128c: 4冊間介電層128d:控制柵極130:源極線133:源極線插塞140:位線143:位線插塞145:虛擬位線150:虛擬選擇柵極線155:選擇柵極線160:阱區(qū)延伸結(jié)構(gòu)161:第一導(dǎo)電型延伸摻雜區(qū)163:阱區(qū)延伸導(dǎo)體層165:阱區(qū)延伸插塞170:字線MA:存儲單元陣列MB1、 MB2: NAND存儲單元區(qū)塊具體實施方式
圖1是繪示本發(fā)明一實施例的一種非易失性存儲器的俯視筒圖。圖2是 繪示圖1中MA(虛線方框)的結(jié)構(gòu)俯視圖。圖3是繪示沿著圖2中切線I-r 的結(jié)構(gòu)剖面圖。請參照圖1、圖2與圖3,本實施例的非易失性存儲器例如是具有基底 100、多個存儲單元區(qū)塊MB1、 MB2、多條虛擬選擇柵極線150與多個阱區(qū) 延伸結(jié)構(gòu)160?；?00例如是硅基底。基底100中例如是設(shè)置有第一導(dǎo)電型阱區(qū)103。 在一實施例中，第一導(dǎo)電型阱區(qū)103例如是具有硼、銦等摻雜的P型阱區(qū)。 基底100中還設(shè)置有隔離結(jié)構(gòu)110,隔離結(jié)構(gòu)110在Y方向(列方向)平行 排列，往X方向(行方向)延伸，其材料例如是絕緣材料，如氧化硅。多個存儲單元區(qū)塊MB1、 MB2設(shè)置于基底100上，且在X方向.(行方 向)上成鏡像配置。存儲單元區(qū)塊MB1、 MB2例如是NAND (與非榭)型存儲單元區(qū)塊，由多個存儲單元行120、多條選擇柵極線155、多條源極線 130與多條位線140所構(gòu)成。存儲單元行120配置成行/列陣列，如圖1中的存儲單元陣列MA，在Y 方向(列方向)上每隔N行存儲單元行120 (N為正整數(shù))設(shè)置有兩行虛擬 存儲單元行120a。在一實施例中，例如是每隔256行存儲單元行120設(shè)置有 兩行虛擬存儲單元行120a。各存儲單元行120包括第二導(dǎo)電型源極區(qū)122、 第二導(dǎo)電型漏極區(qū)124、選擇晶體管126a、 126b，與多個存儲單元128。第二導(dǎo)電型源極區(qū)122與第二導(dǎo)電型漏極區(qū)124設(shè)置于第一導(dǎo)電型阱區(qū) 103的中，其例如是摻雜有磷、砷等摻雜的N型重摻雜區(qū)。選擇晶體管126a、 126b設(shè)置于第二導(dǎo)電型源極區(qū)122與第二導(dǎo)電型漏極區(qū)124之間的基底100 上。多個存儲單元128串聯(lián)連接于兩個選擇晶體管126a、 126b之間。各存 儲單元128之間，以及存儲單元128與選擇晶體管126a、 126b之間例如是 由摻雜區(qū)105連接在一起，摻雜區(qū)105例如是摻雜有磷、砷等摻雜的N型摻 雜區(qū)。每個存儲單元128從基底IOO起包括隧穿介電層128a、浮置柵極128b、 柵間介電層128c以及控制柵極128d。其中，隧穿介電層128a的材料例如是 氧化硅。浮置柵極128a例如是摻雜多晶硅等導(dǎo)體材料。柵間介電層128c的 材料例如是氧化硅、氮化硅、氮氧化硅，或是選用氧化硅/氮化硅、氧化硅Z 氮化硅/氧化硅等合適的復(fù)合介電材料?？刂茤艠O128d的材料例如是導(dǎo)體材 料，如摻雜多晶硅、金屬與金屬硅化物等。請參照圖1,各存儲單元128的控制柵極128d例如是由在Y方向(列 方向)上平4亍排列的字線170串4妄在一起。在存儲單元區(qū)塊MB1、 MB2中， 每兩條源極線130之間例如是包含了 M條字線170,其例如是64條字線170。選擇柵極線155設(shè)置于基底IOO上，在Y方向(列方向)平行排列，各 選擇柵極線155電連接選擇晶體管126。源極線130設(shè)置于基底IOO上，在Y方向(列方向)平行排列，各源極 線130通過源極線插塞133與第二導(dǎo)電型源極區(qū)122電連接。位線140設(shè)置于基底IOO上，在X方向(行方向)平行排列，通過位線 插塞143與第二導(dǎo)電型漏極區(qū)124電連接。在一實施例中，由于源極線插塞133的設(shè)置會連接至兩條位線140,此 兩條位線140所在的虛擬存儲單元行120a不是用于儲存數(shù)據(jù)，故而將這兩條位線稱為虛擬位線145。基底100上還設(shè)置有多條虛擬選擇柵極線150。兩條虛擬選擇柵極線150 設(shè)置于相鄰兩NAND型存儲單元區(qū)塊MB1、 MB2的源極線130之間，將相 鄰且成鏡像對稱的NAND型存儲單元區(qū)塊MB 1 、 MB2區(qū)隔開來 多個阱區(qū)延伸結(jié)構(gòu)160設(shè)置于兩條虛擬選擇柵極線150之間的基底100 上，且位于虛擬位線145下方，電連接這些虛擬位線145與第一導(dǎo)電型阱區(qū) 103。相鄰兩個NAND型存儲單元區(qū)塊(如圖1的MB1、 MB2)共用相同的 阱區(qū)延伸結(jié)構(gòu)160。在一實施例中，阱區(qū)延伸結(jié)構(gòu)160包括第一導(dǎo)電型延伸摻雜區(qū)161、阱 區(qū)延伸導(dǎo)體層163與阱區(qū)延伸插塞165。第一導(dǎo)電型延伸摻雜區(qū)161設(shè)置于 兩條虛擬選擇柵極線150之間的基底100中(更確切地說是在第一導(dǎo)電型阱 區(qū)103中)。第一導(dǎo)電型延伸摻雜區(qū)161例如是與第一導(dǎo)電型阱區(qū)103具有 相同導(dǎo)電型摻雜的重摻雜區(qū)，如具有硼、銦等摻雜的P型摻雜區(qū)。阱區(qū)延伸導(dǎo)體層163設(shè)置于兩條虛擬選擇柵極線15 0之間的基底100上， 經(jīng)由第一導(dǎo)電型延伸摻雜區(qū)161電連接第一導(dǎo)電型阱區(qū)103。阱區(qū)延伸導(dǎo)體 層163的材料例如是鋁、銅、鎢或其合金。阱區(qū)延伸插塞165設(shè)置于阱區(qū)延 伸導(dǎo)體層163與虛擬位線145之間。阱區(qū)延伸插塞165的材料例如是鴒、銅、 鋁或摻雜多晶硅。阱區(qū)延伸結(jié)構(gòu)160與源極線插塞133連接至相同兩條虛擬位線145，即 位于相同的兩個虛擬存儲單元行120a。在一實施例中，例如是每隔256行存 儲單元行120設(shè)置有一個阱區(qū)延伸結(jié)構(gòu)160。當(dāng)然，依照元件的設(shè)計，也可 以是每隔128行、每隔512行等存儲單元行120設(shè)置一個阱區(qū)延伸結(jié)構(gòu)160， 以降低第一導(dǎo)電型阱區(qū)103的電阻。上述阱區(qū)延伸結(jié)構(gòu)160設(shè)置于與源極插塞133連接的虛擬位線145的虛 擬存儲單元行120a上，由于此虛擬存儲單元行120a原本就不是用來儲存數(shù) 據(jù)的，因此，阱區(qū)延伸結(jié)構(gòu)160的設(shè)置并不會占用額外的字線或位線區(qū)域， 可以提升元件的集成度。此外，由于每隔N行存儲單元行120便設(shè)置有此阱區(qū)延伸結(jié)構(gòu)160，其 與虛擬位線145互相電連接，可以有效地降低第一導(dǎo)電型阱區(qū)103的A阻， 而增加溝道區(qū)的導(dǎo)電度。且由于阱區(qū)延伸結(jié)構(gòu)160是均勻地分散于存儲單元 區(qū)塊MB1、 MB2中，還可以避免第一導(dǎo)電型阱區(qū)103的電阻分布不均勻的狀況，如此一來，更能夠加速非易失性存儲器的操作速率，并提升元件的效 能與可靠度。雖然本發(fā)明已以實施例披露如上，然其并非用以限定本發(fā)明，任何所屬 技術(shù)領(lǐng)域中的普通技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作些許 的更動與潤飾，因此本發(fā)明的保護范圍當(dāng)視權(quán)利要求所界定者為準。
權(quán)利要求
1. 一種具有阱區(qū)延伸結(jié)構(gòu)的非易失性存儲器，包括基底，該基底中設(shè)置有第一導(dǎo)電型阱區(qū)；多個NAND型存儲單元區(qū)塊，設(shè)置于該基底上，且在行方向上成鏡像配置，各個這些NAND型存儲單元區(qū)塊包括多個存儲單元行，這些存儲單元行配置成行/列陣列，在列的方向上每隔N行存儲單元行(N為正整數(shù))設(shè)置有兩行虛擬存儲單元行，各個這些存儲單元行包括第二導(dǎo)電型源極區(qū)與第二導(dǎo)電型漏極區(qū)，設(shè)置于該第一導(dǎo)電型阱區(qū)中；兩個選擇晶體管，設(shè)置于該第二導(dǎo)電型源極區(qū)與該第二導(dǎo)電型漏極區(qū)之間的該基底上；以及多個存儲單元，串聯(lián)連接于兩個選擇晶體管之間；多條選擇柵極線，設(shè)置于該基底上，在列方向平行排列，各條該選擇柵極線電連接該選擇晶體管；多條源極線，設(shè)置于該基底上，在列方向平行排列，各該源極線通過源極線插塞與該第二導(dǎo)電型源極區(qū)電連接；多條位線，設(shè)置于該基底上，在行方向平行排列并與該第二導(dǎo)電型漏極區(qū)電連接，其中分別連接這些虛擬存儲單元行的這些位線作為虛擬位線；多個虛擬選擇柵極線，在每相鄰兩個這些NAND型存儲單元區(qū)塊的這些源極線之間設(shè)置有兩條虛擬選擇柵極線；以及多個阱區(qū)延伸結(jié)構(gòu)，設(shè)置于該兩條虛擬選擇柵極線之間的該基底上，且位于這些虛擬位線下方，并電連接這些虛擬位線與該第一導(dǎo)電型阱區(qū)。
2、 根據(jù)權(quán)利要求1所述的非易失性存儲器，其中N為256。
3、 根據(jù)權(quán)利要求1所述的非易失性存儲器，其中該兩條虛擬選擇柵極 線分隔相鄰的兩個這些NAND型存儲單元區(qū)塊。
4、 根據(jù)權(quán)利要求1所述的非易失性存儲器，其中相鄰的兩個這些NAND 型存儲單元區(qū)塊共用這些阱區(qū)延伸結(jié)構(gòu)。
5、 根據(jù)權(quán)利要求1所述的非易失性存儲器，其中各個這些阱區(qū)延伸結(jié) 構(gòu)還包括第 一導(dǎo)電型延伸摻雜區(qū)，設(shè)置于該兩條虛擬選擇柵極線之間的該基底中；以及阱區(qū)延伸導(dǎo)體層，設(shè)置于該兩條虛擬選擇柵極線之間的該基底上，經(jīng)由 該第一導(dǎo)電型延伸摻雜區(qū)電連接該第一導(dǎo)電型阱區(qū)。
6、 根據(jù)權(quán)利要求5所述的非易失性存儲器，其中該阱區(qū)延伸導(dǎo)體層的 材料包括鋁、銅、鎢或其合金。
7、 根據(jù)權(quán)利要求5所述的非易失性存儲器，還包括阱區(qū)延伸插塞，設(shè) 置于該阱區(qū)延伸導(dǎo)體層與該虛擬位線之間。
8、 根據(jù)權(quán)利要求7所述的非易失性存儲器，其中該辨區(qū)延伸插塞的材 料包括鴒、銅、鋁或摻雜多晶硅
9、 根據(jù)權(quán)利要求1所述的非易失性存儲器，其中該第一導(dǎo)電型為P型， 該第二導(dǎo)電型為N型。
10、 根據(jù)權(quán)利要求1所述的非易失性存儲器，其中各個這些NAND型 存儲單元區(qū)塊還包括多條字線，設(shè)置于該基底上，在列方向平行排列，各條 該字線電連接這些存儲單元。
全文摘要
一種非易失性存儲器，包括基底、多個NAND型存儲單元區(qū)塊、多個虛擬選擇柵極線與多個阱區(qū)延伸結(jié)構(gòu)。基底中設(shè)置有第一導(dǎo)電型阱區(qū)。多個NAND型存儲單元區(qū)塊設(shè)置于基底上，且在行方向上成鏡像配置。NAND型存儲單元區(qū)塊各包括多個存儲單元行、多條選擇柵極線、多條源極線與多條位線。這些存儲單元行配置成行/列陣列，在列的方向上每隔N行存儲單元行(N為正整數(shù))設(shè)置有兩行虛擬存儲單元行。每相鄰兩NAND型存儲單元區(qū)塊的源極線之間設(shè)置有兩條虛擬選擇柵極線。阱區(qū)延伸結(jié)構(gòu)設(shè)置于兩條虛擬選擇柵極線之間的基底上，且位于虛擬位線下，并電連接虛擬位線與第一導(dǎo)電型阱區(qū)。
文檔編號H01L27/115GK101232023SQ20071000374
公開日2008年7月30日 申請日期2007年1月24日 優(yōu)先權(quán)日2007年1月24日
發(fā)明者畢嘉慧, 魏鴻基 申請人:力晶半導(dǎo)體股份有限公司;株式會社瑞薩科技