專利名稱：利用高k介質(zhì)和納米晶浮柵的非易失存儲器及其制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及微電子技術(shù)領(lǐng)域，尤其涉及一種利用高k介質(zhì)和納米晶浮 柵的非易失存儲器及其制作方法。
背景技術(shù)：
浮柵結(jié)構(gòu)存儲器是目前被大量使用和普遍認可的主流存儲器類型，是 一種十分重要的半導體元器件，被廣泛應(yīng)用于電子和計算機行業(yè)。傳統(tǒng)的 浮柵結(jié)構(gòu)存儲器由于其自身結(jié)構(gòu)與材料的選擇導致要求快速寫入/擦除操 作和長時間高穩(wěn)定性存儲相沖突的局限性，且隨著技術(shù)節(jié)點的縮小這一矛 盾并沒有得到明顯改善，限制了浮柵存儲器的發(fā)展。
隨著特征尺寸進入到納米級，如何適應(yīng)工藝的發(fā)展，在減小存儲單元 尺寸的同時提高存儲數(shù)據(jù)寫入、讀取、擦除和保持性能，已經(jīng)成為目前浮 柵存儲器發(fā)展面臨的關(guān)鍵問題，這就要求從材料或結(jié)構(gòu)上對傳統(tǒng)浮柵存儲 器進一步改進。
基于SONOS (Poly-Si/Si02/Si3N4/Si02/Si)結(jié)構(gòu)非易失存儲器而提出 來的具有納米晶浮柵結(jié)構(gòu)的非易失存儲器，利用納米晶顆粒作為電荷存儲 介質(zhì)，每一個納米晶顆粒與周圍晶粒絕緣且只存儲少量幾個電子，從而實 現(xiàn)了分立電荷存儲，降低了隧穿介質(zhì)層上的缺陷導致形成的致命的放電通 道的危害性，只可能引起局部的納米晶顆粒上的電荷泄漏，從而保證了電 荷的保持特性更加穩(wěn)定。
納米晶顆粒材料的選擇對納米晶浮柵結(jié)構(gòu)存儲器的存儲性能起著至 關(guān)重要的決定作用。未來具有納米晶浮柵結(jié)構(gòu)的非易失存儲器極有潛力為 應(yīng)用存儲設(shè)備提供更高的集成密度、更低的寫入/擦除電壓、更快的寫入/ 擦除速度、更高的耐受性、更強的數(shù)據(jù)保持特性和多位存儲能力。
在納米晶材料浮柵結(jié)構(gòu)非易失存儲器的柵介質(zhì)層中引入高k材料可以
很大程度上提高存儲器的存儲性能和穩(wěn)定性。相比較于傳統(tǒng)的Si02介質(zhì)，高k材料介質(zhì)的能帶勢壘高度比較低，有利于加快存儲器數(shù)據(jù)的寫入/擦除 速度，從而縮短存儲器的編程操作工作時間，同時為降低寫入/擦除工作電 壓提供了可能性。
此外，高k材料介質(zhì)可以提供數(shù)倍于Si02介質(zhì)的物理厚度，即相比較
于具有相同等效氧化層厚度(Equivalent Oxide Thickness, EOT)的Si02
介質(zhì)，高k介質(zhì)的物理厚度要大的多，這有利于延長數(shù)據(jù)保存的時間，增 強存儲器的數(shù)據(jù)保持特性；同時這也為解決傳統(tǒng)的浮柵結(jié)構(gòu)非易失存儲器 所固有的柵介質(zhì)層厚度的限制問題，提供了一個可行的研究方向，為減小 存儲器尺寸和提高存儲器集成密度帶來了希望，有助于解決存儲器的尺寸 和集成密度相對于目前半導體工藝技術(shù)節(jié)點縮小滯后的問題。
自1996年提出了在室溫下工作的采用硅納米晶浮柵結(jié)構(gòu)的金屬氧化 物半導體場效應(yīng)晶體管(Metal Oxide Semiconductor Field Effect Transistor, MOSFET)存儲器以來，納米晶浮柵結(jié)構(gòu)非易失存儲器引起了廣泛的研究 興趣，并已經(jīng)在這一方面做了大量的研究工作。而近年來，高k介質(zhì)材料 由于其可以綜合性提高存儲器性能和穩(wěn)定性，已經(jīng)開始引起業(yè)界大量關(guān) 注。
申請?zhí)枮?2130478.5的中國發(fā)明專利提供了一種具有量子點的存儲器 及其制造方法，其隧道層采用氧化硅、氧化鋁、氧氮化硅、氧化鉭、氧化 鉿、氧化鋯、STO (SrTiO 3);浮柵釆用量子點材料，包括硅、氮化硅、 金屬；量子點的形成過程為先沉積模板層，接著氧化形成多孔模板，淀積 量子點材料，刻蝕并平坦化。
申請?zhí)枮?0060125027的美國發(fā)明專利提供了一種采用Hf02納米晶 作為浮柵的非易失存儲器，通過共濺射Hf、 Si形成含Hf的硅酸鹽，然后 在Ar/02中快速退火形成Hf02納米晶，隧穿介質(zhì)采用Si02、 Si3N4、 Hf02、 Zr02、 A1203、 La203。
申請?zhí)枮?0060166452的美國發(fā)明專利及申請?zhí)枮?006080999的世 界發(fā)明專利提供了一種非易失納米晶存儲器及其制造方法，采用Si、 Ge 及金屬納米晶浮柵，采用Si02、 Hf02、 La203、 Al203隧穿介質(zhì)，采用SiONx 控制柵介質(zhì)，其中N的含量從納米晶浮柵到控制柵逐漸降低。
申請?zhí)枮?000049310的日本發(fā)明專利提供了一種Si納米晶非易失存儲器的制作方法，對絕緣隧穿介質(zhì)/非晶硅薄膜/氧化物薄膜進行退火或氧 化形成多晶硅，去掉氧化層后進行刻蝕，形成Si納米晶。
采用上述方法利用高k介質(zhì)和納米晶材料制作浮柵結(jié)構(gòu)非易失存儲器 一般都可以獲得納米晶顆粒，納米晶材料被用作浮柵層，其中制備納米晶 顆粒的方法包括模板法、混合材料退火法、多層退火或氧化加刻蝕法等；
高k材料被用作介質(zhì)層。
但是利用上述方法制備納米晶顆粒， 一般存在制作工藝復雜、制作成 本高、制作效率低，或者制作過程中工藝控制困難，或者可行性差與傳統(tǒng)
CMOS工藝兼容性差的缺點。

發(fā)明內(nèi)容
(一) 要解決的技術(shù)問題
有鑒于此，本發(fā)明的一個目的在于提供一種利用高k介質(zhì)和納米晶浮 柵的非易失存儲器，以減小浮柵結(jié)構(gòu)非易失存儲器的編程/擦除(P/E)電 壓，降低浮柵結(jié)構(gòu)非易失存儲器的操作時間和操作功耗，提高浮柵結(jié)構(gòu)非 易失存儲器的編程/擦除(P/E)速度、數(shù)據(jù)保持特性(retention),編程/ 擦除(P/E)耐受性等存儲性能，同時折衷考慮浮柵結(jié)構(gòu)非易失存儲器中 編程/擦除效率和數(shù)據(jù)保持特性，以適應(yīng)半導體存儲器件尺寸縮小的需要， 提高了器件的集成度。
本發(fā)明的另一個目的在于提供一種利用高k介質(zhì)和納米晶浮柵的非易 失存儲器的方法，基于傳統(tǒng)的CMOS工藝，以簡化制作工藝、降低制作成 本、提高制作效率，提高兼容性。
(二) 技術(shù)方案
為達到上述一個目的，本發(fā)明提供了一種利用高k介質(zhì)和納米晶浮柵 的非易失存儲器，該存儲器包括硅襯底1、位于硅襯底1上兩側(cè)重摻雜 的源導電區(qū)6和漏導電區(qū)7、源導電區(qū)6與漏導電區(qū)7之間的載流子溝道 上覆蓋的隧穿介質(zhì)層2、覆蓋在隧穿介質(zhì)層2上的納米晶浮柵層3、覆蓋 在納米晶浮柵層3上的控制柵介質(zhì)層4，以及覆蓋在控制柵介質(zhì)層4上的 柵材料層5。上述方案中，所述隧穿介質(zhì)層2由高k材料制作而成，包括Hf02、
A1203、 Zr02、 Ta205、 La203、 HfAlO和HfTaON中的任意一種；所述隧穿 介質(zhì)層2的厚度為2nm至20nm。
上述方案中，所述納米晶浮柵層3的材料選用金屬納米晶，或選用化 合物納米晶，或選用半導體納米晶，或選用異質(zhì)復合納米晶；所述納米晶 的直徑為lnm至10nm，密度為lxl0"cm^至lxl012cm—2。
上述方案中，所述金屬納米晶材料為W、 Al、 Ni、 Co、 Cr、 Pt、 Ru、 Sn、 Ti、 Au和Ag金屬中的任意一種；所述化合物納米晶材料為Hf02、 WN、 CdSe、 CoSi2、 MSi、 TaSi2、 WSi2和HfSiOx 二元、多元化合物中的 任意一種；所述半導體納米晶材料為Si或Ge;所述異質(zhì)復合納米晶材料 為Si/Ge、 TiSi2/Si復合材料中的一種。
上述方案中，所述控制柵介質(zhì)層4由高k材料制作而成，包括Hf02、 A1203、 Zr02、 Ta205、 La203、 HfAlO、 HfTaON中的任意一種；或者由Si02 材料制作而成；所述控制柵介質(zhì)層4的厚度為lOnm至50nm。
上述方案中，所述的柵材料層5采用多晶硅柵，或者采用金屬柵，所 述金屬柵包括TaN、 Ir02或金屬硅化物。
為達到上述另一個目的，本發(fā)明提供了一種利用高k介質(zhì)和納米晶浮 柵的非易失存儲器的制作方法，該方法包括
A、 在硅襯底上生長高k材料隧穿介質(zhì)層；
B、 在高k材料隧穿介質(zhì)層上生長納米晶浮柵層；
C、 在納米晶浮柵層上沉積高k材料或Si02材料的控制柵介質(zhì)層；
D、 在控制柵介質(zhì)層上沉積多晶硅材料或者金屬材料的柵材料層；
E、 光刻，在柵材料層上的抗蝕劑中形成柵線條圖形；
F、 以柵線條圖形為掩模刻蝕柵材料層、控制柵介質(zhì)層、納米晶浮柵 層及高k材料隧穿介質(zhì)層，形成柵堆結(jié)構(gòu)；
G、 光刻、離子注入，在柵線條兩側(cè)硅襯底中形成源導電區(qū)和漏導電
區(qū)；
H、 生長絕緣介質(zhì)、光刻、腐蝕、蒸發(fā)金屬、剝離、退火，形成源電 極、漏電極和柵電極，并封裝。
上述方案中，步驟A中所述生長高k材料隧穿介質(zhì)層的方法為化學氣相淀積CVD、原子層沉積ALD、電子束蒸發(fā)或者磁控濺射。
上述方案中，步驟B中所述生長納米晶浮柵層的方法為采用濺射或
蒸發(fā)在高k材料隧穿介質(zhì)層上鍍膜，然后對形成的薄膜材料進行高溫快速 熱處理，使薄膜材料結(jié)晶，形成納米晶顆粒。
上述方案中，步驟C中所述沉積控制柵介質(zhì)層的方法為化學氣相淀
積CVD、原子層沉積ALD、電子束蒸發(fā)或者磁控濺射；所述沉積的高k 材料或者Si02材料的控制柵介質(zhì)層的厚度為10nm至50nm。
上述方案中，步驟D中所述沉積柵材料層的方法為化學氣相淀積 CVD、原子層沉積ALD、電子束蒸發(fā)或者磁控濺射；所述沉積的多晶硅 材料或者金屬材料的柵材料層的厚度至少為100nm。
上述方案中，步驟E中所述光刻為光學光刻或者電子束光刻，光刻后 形成的柵線條圖形的寬度即柵長為20nm至2000nm;
所述光學光刻的具體工藝步驟包括在柵材料層表面涂敷一層厚度為 1.5pm的AZ5214負性光學抗蝕劑，對所涂敷的AZ5214負性光學抗蝕劑 采用熱板在IO(TC下前烘100秒，接著對光學抗蝕劑AZ5214采用光刻機 利用光掩模版按所設(shè)計的柵圖形進行30秒的曝光，然后用熱板在115'C下 烘烤70秒，接著泛曝，不用光掩模版而直接裸曝60秒，最后用AZ5214 專用顯影液1Microposit351: 5H20或1AZ400K: 4H20，在室溫下顯影50 秒，只在待形成的柵堆上方留下AZ5214光學抗蝕劑，最后采用去離子水 在室溫下定影30秒，完成在AZ5214負性光學抗蝕劑中形成柵線條圖形； 采用光學光刻形成的AZ5214負性光學抗蝕劑柵線條的寬度為500nm至 2000nm;
所述電子束光刻的具體工藝步驟包括在柵材料表面涂敷一層厚度為
500nm的SAL601負性電子抗蝕劑，對所涂敷的SAL601負性電子抗蝕劑 用熱板在105"C下前烘2分鐘，接著采用電子束直寫光刻系統(tǒng)按柵圖形進 行曝光，然后對曝光后的SAL601負性電子抗蝕劑用熱板在105'C下后烘 2分鐘，接著采用MF CD-26顯影液在室溫下顯影1至10分鐘，再采用去 離子水在室溫下定影30秒，完成在SAL601負性電子抗蝕劑中形成柵線 條圖形；采用電子束光刻形成的SAL601負性電子抗蝕劑柵線條的寬度為 20nm至500nm。上述方案中，所述步驟F包括將柵表面上覆蓋的AZ5214負性光學
抗蝕劑或者SAL601負性電子抗蝕劑柵線條圖形作為掩模，采用高密度電 感耦合等離子ICP刻蝕方法或者反應(yīng)離子刻蝕RIE方法依次刻蝕柵材料 層、控制柵介質(zhì)層、納米晶浮柵層及高k材料隧穿介質(zhì)層，再去膠，形成 柵堆結(jié)構(gòu)；所述去膠方法為濕法去膠，采用濃H2S04+H202煮膠去膠。
上述方案中，所述步驟G包括在表面涂敷一層厚度為1.5pm的 AZ9912正性光學抗蝕劑，采用熱板在IO(TC下前烘100秒，在光刻機上采 用光刻掩模版掩蔽在柵線條兩側(cè)的源、漏區(qū)域進行曝光，然后用AZ9912 專用顯影液在室溫下顯影50秒，最后用去離子水在室溫下定影30秒，完 成在AZ9912正性光學抗蝕劑中形成源、漏區(qū)域圖形；再向所形成的源、 漏區(qū)域的硅襯底中注入P"+離子，注入能量為50keV，注入劑量為 lxlO'8cm—2,再在濃H2S04+H202中煮膠去膠；然后在1100。C溫度下在N2 氣氛中快速退火10秒，從而在柵線條兩側(cè)硅襯底中形成源導電區(qū)和漏導 電區(qū)。
上述方案中，步驟H中所述生長絕緣介質(zhì)、光刻、腐蝕、蒸發(fā)金屬、 剝離、退火，形成源電極、漏電極和柵電極包括
首先，在表面淀積一層絕緣介質(zhì)，材料包括Si02、磷硅玻璃PSG或 硼磷硅玻璃BPSG;然后在該絕緣介質(zhì)層上涂敷一層厚度為1.5pm的 AZ9912正性光學抗蝕劑，采用熱板在100。C下前烘100秒、在光刻機上采 用光刻掩模版掩蔽進行曝光；接下來用AZ9912正性光學抗蝕劑的專用顯 影液在室溫下顯影50秒；最后用去離子水在室溫下定影30秒，完成在源、 漏、柵上方形成接觸孔圖形；
下一步，利用AZ9912正性光學抗蝕劑圖形作為掩模，采用氫氟酸緩 沖液HF+NH4F+H20在常溫下腐蝕絕緣介質(zhì)層；
再下一步，在露出的源、漏、柵材料表面及未去除的AZ9912正性光 學抗蝕劑上蒸發(fā)一層厚度小于AZ9912正性光學抗蝕劑厚度的Al-l%Si薄 膜作為金屬電極材料，所述Al-P/。Si薄膜的厚度為lpm;
然后，采用丙酮超聲剝離AZ9912正性光學抗蝕劑及其上方蒸發(fā)的金 屬電極材料；
最后，對剝離后剩余的金屬電極材料進行退火處理形成源、漏、柵電極；所述對剝離后剩余的金屬電極材料進行退火處理的條件為在40(TC 溫度下在N2氣氛中退火處理5分鐘；然后在40(TC溫度下在N2/H2混合氣 體中退火20分鐘；最后在40(TC溫度下在N2氣氛中退火5分鐘。
(三)有益效果
從上述技術(shù)方案可以看出，本發(fā)明具有以下有益效果
(1) 本發(fā)明提供的這種利用高k介質(zhì)和納米晶浮柵的非易失存儲器， 制作在體硅襯底上，不需要昂貴的襯底材料，既節(jié)約了成本，同時又有利 于散熱。
(2) 本發(fā)明提供的這種利用高k介質(zhì)和納米晶浮柵的非易失存儲器， 其結(jié)構(gòu)和制作工藝十分簡單，在硅襯底上依次生長高k材料隧穿介質(zhì)薄膜、 納米晶顆粒、高k材料或者Si02材料控制柵介質(zhì)薄膜、多晶硅或者金屬柵 材料薄膜后，利用光刻、刻蝕、源漏離子注入、退火等工藝即可制備出本 發(fā)明所述的利用高k介質(zhì)和納米晶浮柵的非易失存儲器。
(3) 由于采用了高k介質(zhì)材料和納米晶材料，可以使器件的集成密度 和穩(wěn)定性得到提高；同時存儲器的存儲性能，特別是存儲窗口、編程/擦除 (P/E)速度、編程/擦除(P/E)工作電壓、操作時間、操作功耗、數(shù)據(jù)保持特 性、編程/擦除(P/E)耐受性等性能指標，能夠獲得綜合提高。
(4) 各種納米晶浮柵材料、介質(zhì)層材料、柵材料均可采用磁控濺射、 電子束蒸發(fā)或化學氣相沉積(CVD)這些傳統(tǒng)方法制備，因此所需材料的 制備工藝和制作存儲器的完整工藝過程均與傳統(tǒng)CMOS工藝完全兼容。
(5) 采用本發(fā)明提供的利用高k介質(zhì)和納米晶浮柵的非易失存儲器的 制作方法，簡化了制作工藝，提高了制作效率和工藝的穩(wěn)定性，降低了制 作成本，有利于本發(fā)明的推廣和應(yīng)用。


圖1為本發(fā)明提供的利用高k介質(zhì)和納米晶浮柵的非易失存儲器的結(jié) 構(gòu)示意圖2為本發(fā)明提供的利用高k介質(zhì)和納米晶浮柵的非易失存儲器的制 作方法的總體技術(shù)方案的實現(xiàn)流程圖；圖3-1為在硅襯底上沉積一層高k材料隧穿介質(zhì)層的示意圖； 圖3-2為在高k材料隧穿介質(zhì)層上生長一層納米晶顆粒作為浮柵層的 示意圖3-3為在納米晶浮柵層上沉積一層控制柵介質(zhì)層的示意圖； 圖3-4為在控制柵介質(zhì)層上沉積一層柵材料層的示意圖； 圖3-5為在柵材料表面涂敷一層負性抗蝕劑并前烘的示意圖； 圖3-6為對所涂敷的負性抗蝕劑進行曝光、顯影和定影形成柵線條圖 形的示意圖3-7為利用負性抗蝕劑圖形為掩模刻蝕柵材料層、控制柵介質(zhì)層、 納米晶浮柵層及高k材料隧穿介質(zhì)層的示意圖； 圖3-8為去膠形成柵堆結(jié)構(gòu)的示意圖3-9為在完成上述步驟的襯底表面涂敷一層正性光學抗蝕劑并前烘 的示意圖3-10為對所涂敷的正性光學抗蝕劑進行光學曝光、顯影和定影形成 源、漏區(qū)域圖形的示意圖3-11為對所形成的源、漏區(qū)域的硅襯底離子注入形成源、漏導電區(qū) 的示意圖3-12為去膠并進行快速退火的示意圖3-13為在完成以上步驟后的結(jié)構(gòu)表面淀積一層絕緣介質(zhì)層的示意
圖3-14為在絕緣介質(zhì)層上涂敷一層正性光學抗蝕劑并前烘的示意圖3-15為對所涂敷的正性光學抗蝕劑進行曝光、顯影和定影在源、漏、 柵上方形成接觸孔圖形的示意圖3-16為利用正性光學抗蝕劑圖形作為掩模在常溫下腐蝕絕緣層薄 膜露出源、漏、柵材料的示意圖3-17為在露出的源、漏、柵材料表面及未去除的正性光學抗蝕劑上 蒸發(fā)一層Al-l%Si薄膜作為金屬電極材料的示意圖3-18為剝離正性光學抗蝕劑及其上方蒸發(fā)的金屬電極材料，并對剝 離后剩余的金屬電極材料進行退火處理形成源、漏、柵電極的示意圖。
具體實施例方式
為使本發(fā)明的目的、技術(shù)方案和優(yōu)點更加清楚明白，以下結(jié)合具體實 施例，并參照附圖，對本發(fā)明進一步詳細說明。
如圖1所示，圖1為本發(fā)明提供的利用高k介質(zhì)和納米晶浮柵的非易 失存儲器的結(jié)構(gòu)示意圖，該利用高k介質(zhì)和納米晶浮柵的非易失存儲單元 包括硅襯底l、位于硅襯底1上兩端重摻雜的源導電區(qū)6和漏導電區(qū)7、
源導電區(qū)6與漏導電區(qū)7之間的載流子溝道上覆蓋的隧穿介質(zhì)層2、覆蓋 在隧穿介質(zhì)層上的納米晶浮柵層3、覆蓋在納米晶浮柵層上的控制柵介質(zhì) 層4以及覆蓋在控制柵介質(zhì)層上的柵材料層5。
硅襯底l、隧穿介質(zhì)層2、納米晶浮柵層3、控制柵介質(zhì)層4、柵材料 層5構(gòu)成柵堆結(jié)構(gòu)，源導電區(qū)6和漏導電區(qū)7位于柵堆結(jié)構(gòu)兩側(cè)的硅襯底 1中。
其中，硅襯底l為p型，用于支撐整個利用高k介質(zhì)和納米晶浮柵的 非易失存儲單元。隧穿介質(zhì)層2由高k材料制作而成，包括Hf02、 A1203、 Zr02、 Ta205、 La203、 HfAlO和HfTaON中的任意一種。所述隧穿介質(zhì)層 2的厚度為2nm至20nm。
納米晶浮柵層3用作電荷存儲介質(zhì)，其材料選用金屬納米晶、化合物 納米晶、半導體納米晶或異質(zhì)復合納米晶。所述金屬納米晶材料為W、 Al、 Ni、 Co、 Cr、 Pt、 Ru、 Sn、 Ti、 Au和Ag金屬中的任意一種；所述化 合物納米晶材料為Hf02、 WN、 CdSe、 CoSi2、 NiSi、 TaSi2、 WSi2和HfSiOx 二元、多元化合物中的任意一種；所述半導體納米晶材料為Si或Ge;所 述異質(zhì)復合納米晶材料為Si/Ge、 TiSVSi復合材料中的一種。所述納米晶 的直徑為lnm至10nm，密度為lxl0"cm-2至lxl012cm-2。
所述控制柵介質(zhì)層4由高k材料制作而成，包括Hf02、 A1203、 Zr02、 Ta205、 La203、 HfAlO、 HfTaON中的任意一種；或者由Si02材料制作而 成；所述控制柵介質(zhì)層4的厚度為10nm至50nm。
所述的柵材料層5采用多晶硅柵或金屬柵，所述金屬柵材料包括TaN、 Ir02或金屬硅化物。
基于圖1所示的利用高k介質(zhì)和納米晶浮柵的非易失存儲器的結(jié)構(gòu)示
14意圖，圖2示出了本發(fā)明制作利用高k介質(zhì)和納米晶浮柵的非易失存儲器
的總體技術(shù)方案的實現(xiàn)流程圖，該方法包括以下步驟 步驟201:在硅襯底上生長高k材料隧穿介質(zhì)層； 步驟202:在高k材料隧穿介質(zhì)層上生長納米晶浮柵層； 步驟203:在納米晶浮柵層上沉積高k材料或Si02材料的控制柵介質(zhì)
層；
步驟204:在控制柵介質(zhì)層上沉積多晶硅材料或者金屬材料的柵材料
層；
步驟205:光刻，在柵材料層上的抗蝕劑中形成柵線條圖形；
步驟206:以柵線條圖形為掩?？涛g柵材料層、控制柵介質(zhì)層、納米
晶浮柵層及高k材料隧穿介質(zhì)層，形成柵堆結(jié)構(gòu)；
步驟207:光刻、離子注入，在柵線條兩側(cè)硅襯底中形成源導電區(qū)和
漏導電區(qū)；
步驟208:生長絕緣介質(zhì)、光刻、腐蝕、蒸發(fā)金屬、剝離、退火，形
成源電極、漏電極和柵電極，并封裝。
與上述步驟201所述在硅襯底上生長一層高k材料隧穿介質(zhì)層對應(yīng)的 工藝流程如圖3-1所示，圖3-1為在硅襯底301上生長一層高k材料隧穿 介質(zhì)層302的示意圖。步驟201中所述硅襯底為p型硅襯底；所述在硅襯 底上生長一層高k材料隧穿介質(zhì)層的目的是隔離硅襯底和用作電荷存儲層 的浮柵層，同時綜合提高存儲器的寫入/擦除速度、寫入/擦除電壓、保持 時間、穩(wěn)定性、集成密度等存儲性能指標。所述生長高k材料隧穿介質(zhì)層 方法為利用磁控濺射、電子束蒸發(fā)、化學氣相淀積CVD或原子層淀積 ALD;所述高k材料隧穿介質(zhì)層的厚度為2nm至20nm。
與上述步驟202所述在高k材料隧穿介質(zhì)層上生長一層納米晶浮柵層 對應(yīng)的工藝流程如圖3-2所示，圖3-2為在高k材料隧穿介質(zhì)層302上生 長一層納米晶顆粒303的示意圖。步驟202中所述在高k材料隧穿介質(zhì)層 上生長一層納米晶顆粒的目的是用作電荷存儲介質(zhì)；所述形成納米晶顆粒 的方法為利用濺射或蒸發(fā)的方法在高k材料介質(zhì)表面生長一層1到10nm厚度的金屬、化合物或者硅、鍺薄膜，再根據(jù)不同薄膜材料的高溫特性， 在相應(yīng)不同的溫度快速退火5秒至90秒，使薄膜材料在高k介質(zhì)表面結(jié) 晶，從而形成納米晶顆粒作為浮柵層。
與上述步驟203所述在納米晶浮柵層上沉積一層控制柵介質(zhì)層對應(yīng)的 工藝流程如圖3-3所示，圖3-3為在納米晶顆粒303上沉積一層控制柵介 質(zhì)層304的示意圖。步驟203中所述在納米晶浮柵層上沉積控制柵介質(zhì)層 的方法為利用化學氣相淀積CVD、原子層沉積ALD、電子束蒸發(fā)或磁 控濺射；所述沉積的高k材料或者Si02材料控制柵介質(zhì)層的厚度為10nm 至50nm。
與上述步驟204所述在控制柵介質(zhì)層上沉積一層柵材料層對應(yīng)的工藝 流程如圖3-4所示，圖3-4為在控制柵介質(zhì)層304上沉積一層柵材料層305 的示意圖。步驟204中所述在控制柵介質(zhì)層上沉積柵材料的方法為用化 學氣相淀積CVD、原子層沉積ALD、電子束蒸發(fā)或磁控濺射等方法在控 制柵介質(zhì)薄膜表面生長一層多晶硅或者金屬薄膜；所述薄膜的厚度至少為 畫nm。
上述步驟205中所述光刻，在柵材料層上的抗蝕劑中形成柵線條圖形
還可以進一步包括在柵材料表面涂敷一層抗蝕劑并前烘，對所涂敷的抗
蝕劑進行曝光、顯影和定影形成柵線條圖形
與上述在柵材料表面涂敷一層抗蝕劑并前烘對應(yīng)的工藝流程如圖3-5 所示，圖3-5為在柵材料305表面涂敷一層抗蝕劑306并前烘的示意圖。 所述抗蝕劑306為AZ5214負性光學抗蝕劑或SAL601負性電子抗蝕劑， 所述AZ5214負性光學抗蝕劑的厚度為1.5pm，對應(yīng)的前烘條件為采用 熱板在IO(TC下烘烤100秒；所述SAL601負性電子抗蝕劑的厚度為 500nm，對應(yīng)的前烘條件為采用熱板在105'C溫度下烘烤2分鐘。
與上述對所涂敷的抗蝕劑進行曝光、顯影和定影形成柵圖形對應(yīng)的工 藝流程如圖3-6所示，圖3-6為對所涂敷的抗蝕劑306進行曝光、顯影和 定影形成柵線條圖形307的示意圖。光刻后形成的柵結(jié)構(gòu)的線條寬度即柵長為20nm至2000nm。
所述對所涂敷的AZ5214負性光學抗蝕劑306進行曝光、顯影和定影 形成柵線條圖形307的具體工藝步驟包括:對AZ5214負性光學抗蝕劑306 利用光掩模版用光刻機按所設(shè)計的柵線條圖形曝光30秒，然后用熱板在 115"下烘烤70秒，接著泛曝(即不用光掩模版而直接裸曝)60秒，最后 用AZ5214專用顯影液(1Microposit351: 5H20或1AZ400K: 4H20)在 室溫下顯影50秒，只在待形成的柵堆上方留下AZ5214光學抗蝕劑，最后 采用去離子水在室溫下定影30秒，完成在AZ5214光學抗蝕劑中形成柵線 條圖形。采用光學光刻形成的AZ5214光學抗蝕劑柵線條圖形的寬度為 500nm至2000nm。
所述對所涂敷的SAL601負性電子束抗蝕劑306進行曝光、顯影和定 影形成柵線條圖形307的具體工藝步驟包括對SAL601負性電子抗蝕劑 306采用電子束直寫光刻系統(tǒng)按所設(shè)計的柵線條圖形進行曝光，然后對曝 光后的SAL601負性電子抗蝕劑用熱板在105'C下后烘2分鐘，接著采用 MF CD-26顯影液在室溫下顯影1至10分鐘，最后采用去離子水在室溫下 定影30秒，完成在SAL601電子抗蝕劑中形成柵線條圖形。采用電子束 光刻形成的SAL601電子抗蝕劑柵線條圖形的寬度為20nm至500nm。
上述步驟206中所述以柵線條圖形為掩?？涛g柵材料層、控制柵介質(zhì) 層、納米晶浮柵層及高k材料隧穿介質(zhì)層，形成柵堆結(jié)構(gòu)還可以進一步包 括利用抗蝕劑圖形為掩?？涛g柵材料層、控制柵介質(zhì)層、納米晶浮柵層 及高k材料隧穿介質(zhì)層，去膠形成柵堆結(jié)構(gòu)。
與上述利用抗蝕劑圖形為掩模刻蝕柵材料層、控制柵介質(zhì)層、納米晶 浮柵層及高k材料隧穿介質(zhì)層對應(yīng)的工藝流程如圖3-7所示，圖3-7為利 用抗蝕劑圖形307為掩?？涛g柵材料層305、控制柵介質(zhì)層304、納米晶 浮柵層303及高k材料隧穿介質(zhì)層302的示意圖。圖3-7中，308、 309、 310、 311分別為被刻蝕后的高k材料隧穿介質(zhì)層、納米晶浮柵層、控制柵 介質(zhì)層、柵材料層。所述利用抗蝕劑圖形為掩模刻蝕柵材料層、控制柵介 質(zhì)層、納米晶浮柵層及高k材料隧穿介質(zhì)層形成柵堆結(jié)構(gòu)的工藝過程包括: 將柵表面上覆蓋的AZ5214光學抗蝕劑或SAL601電子抗蝕劑柵線條圖形作為掩模，采用高密度電感耦合等離子ICP刻蝕方法或反應(yīng)離子刻蝕R正 方法依次刻蝕多晶硅或者金屬柵材料層、高k材料或者Si02材料控制柵介 質(zhì)層、納米晶浮柵層及高k材料隧穿介質(zhì)層。
與上述去膠形成柵堆結(jié)構(gòu)對應(yīng)的工藝流程如圖3-8所示，圖3-8為去 除抗蝕劑307形成柵堆結(jié)構(gòu)的示意圖。所述去膠的方法為濕法去膠，采 用濃H2S04+H202煮膠去膠。
上述步驟207中所述光刻、離子注入，在柵線條兩側(cè)硅襯底中形成源 導電區(qū)和漏導電區(qū)還可以進一步包括在表面涂敷一層AZ9912正性光學 抗蝕劑并前烘；對所涂敷的AZ9912正性光學抗蝕劑進行光學曝光、顯影 和定影形成源、漏區(qū)域圖形；對源、漏區(qū)域的硅襯底離子注入形成源、漏 導電區(qū)；去膠，并快速退火。
與上述涂敷一層AZ9912正性光學抗蝕劑并前烘對應(yīng)的工藝流程如圖 3-9所示，圖3-9為涂敷一層AZ9912正性光學抗蝕劑312并前烘的示意圖。 所述所涂敷AZ9912正性光學抗蝕劑312的厚度為1.5pm;所述前烘的條 件為采用熱板在10(TC下前烘100秒。
與上述對所涂敷的AZ9912正性光學抗蝕劑進行光學曝光、顯影和定 影形成源、漏區(qū)域圖形對應(yīng)的工藝流程如圖3-10所示，圖3-10為對所涂 敷的AZ9912正性光學抗蝕劑進行光學曝光、顯影和定影形成源、漏區(qū)域 圖形的示意圖。圖3-10中，313為曝光后的AZ9912正性光學抗蝕劑，314、 315分別為曝光形成的源、漏區(qū)域圖形。所述對所涂敷的AZ9912正性光 學抗蝕劑進行光學曝光、顯影和定影的方法為在光刻機上采用光刻掩模 版掩蔽按所設(shè)計的在柵線條兩側(cè)的源、漏區(qū)域圖形進行曝光，然后用 AZ9912的專用顯影液在室溫下顯影50秒，最后用去離子水在室溫下定影 30秒，完成在AZ9912正性光學抗蝕劑中形成源、漏區(qū)域圖形。
與上述對所形成的源、漏區(qū)域的硅襯底離子注入形成源、漏導電區(qū)對 應(yīng)的工藝流程如圖3-11所示，圖3-11為對所形成的源、漏區(qū)域的硅襯底 離子注入形成源、漏導電區(qū)的示意圖。圖3-11中，316、 317分別為離子 注入所形成的源、漏。所述對所形成的源、漏區(qū)域的硅襯底離子注入的具 體條件為向所形成的源、漏區(qū)域的硅襯底中注入P^+離子，注入能量為50keV，注入劑量為lxl018cm—2。
與上述去膠、并快速退火對應(yīng)的工藝流程如圖3-12所示，圖3-12為 去除抗蝕劑313并快速退火的示意圖。所述去膠的方法為濕法去膠，即 采用濃H2S04+H202煮膠；所述快速退火的目的是激活雜質(zhì)、減少缺陷， 從而在柵線條兩側(cè)硅襯底中形成源、漏導電區(qū)；所述快速退火的具體條件 為在N2氣氛中在1100。C溫度下快速退火10秒。
上述步驟208中所述生長絕緣介質(zhì)、光刻、腐蝕、蒸發(fā)金屬、剝離、 退火，形成源電極、漏電極和柵電極，并封裝還可以進一步包括 淀積一層絕緣介質(zhì)；
在絕緣介質(zhì)層上涂敷一層AZ9912正性光學抗蝕劑并前烘；
對所涂敷的AZ9912正性光學抗蝕劑進行光學曝光、顯影和定影，在 源、漏、柵區(qū)域上方形成接觸孔圖形；
利用AZ9912正性光學抗蝕劑圖形作為掩模在常溫下腐蝕絕緣介質(zhì)薄 膜露出源、漏、柵材料；
在露出的源、漏、柵材料表面及未去除的AZ9912正性光學抗蝕劑上 蒸發(fā)一層Al-l%Si薄膜作為金屬電極材料；
剝離AZ9912正性光學抗蝕劑及其上方蒸發(fā)的金屬電極材料，并對剝 離后剩余的金屬電極材料進行退火處理形成源、漏、柵電極。
與上述淀積一層絕緣介質(zhì)層對應(yīng)的工藝流程如圖3-13所示，圖3-13 為淀積一層絕緣介質(zhì)層318的示意圖。所述絕緣介質(zhì)材料包括Si02、磷硅 玻璃PSG、硼磷硅玻璃BPSG等；所述絕緣介質(zhì)的沉積方法為化學氣相淀 積CVD、電子束蒸發(fā)或磁控濺射。
與上述在絕緣介質(zhì)上涂敷一層AZ9912正性光學抗蝕劑并前烘對應(yīng)的 工藝流程如圖3-14所示，圖3-14為涂敷AZ9912正性光學抗蝕劑319并 前烘的示意圖。所述AZ9912正性光學抗蝕劑的厚度為1.5pm，對所涂敷 的AZ9912正性光學抗蝕劑進行前烘的條件為采用熱板在IO(TC下前烘 100秒。
與上述在對所涂敷的AZ9912正性光學抗蝕劑進行光學曝光、顯影、 定影，在源、漏、柵上方形成接觸孔圖形對應(yīng)的工藝流程如圖3-15所示，圖3-15為對所涂敷的AZ9912正性光學抗蝕劑進行光學曝光、顯影和定影 的示意圖。圖3-15中，320、 321、 322中分別為在柵、源、漏上方形成的 接觸孔圖形。所述對所涂敷AZ9912正性光學抗蝕劑迸行光學曝光、顯影 和定影的具體條件為在光刻機上采用光刻掩模版掩蔽進行曝光，然后用 AZ9912的專用顯影液在室溫下顯影50秒，最后用去離子水在室溫下定影 30秒，完成在源、漏、柵上方形成接觸孔圖形。
與上述利用AZ9912正性光學抗蝕劑圖形作為掩模在常溫下腐蝕絕緣 介質(zhì)薄膜露出源、漏、柵材料對應(yīng)的工藝流程如圖3-16所示，圖3-16為 利用AZ9912正性光學抗蝕劑圖形作為掩模在常溫下腐蝕絕緣介質(zhì)薄膜的 示意圖。圖3-16中，323、 324、 325分別為腐蝕絕緣介質(zhì)層薄膜后露出的 柵、源、漏材料。所述腐蝕絕緣介質(zhì)薄膜的方法為利用AZ9912正性光 學抗蝕劑圖形作為掩模，采用氫氟酸緩沖液(HF+NH4F+H20)在常溫下腐蝕 絕緣層薄膜。
與上述在露出的源、漏、柵材料表面及未去除的AZ9912正性光學抗 蝕劑上蒸發(fā)一層Al-l%Si薄膜作為金屬電極材料對應(yīng)的工藝流程如圖3-17 所示，圖3-17為在露出的源、漏、柵材料表面及未去除的AZ9912正性光 學抗蝕劑上蒸發(fā)一層Al-l%Si薄膜326作為金屬電極材料的示意圖。所述 Al-l%Si薄膜的厚度為lpm，該厚度應(yīng)小于AZ9912正性光學抗蝕劑的厚 度。
與上述剝離AZ9912正性光學抗蝕劑及其上方蒸發(fā)的金屬電極材料， 并對剝離后剩余的金屬電極材料進行退火處理形成源、漏、柵電極對應(yīng)的 工藝流程如圖3-18所示，圖3-18為剝離并對對剩余的金屬電極進行退火 處理的示意圖。圖3-18中，327、 328、 329分別為剝離后形成的柵、源、 漏電極。所述剝離的方法為采用丙酮超聲剝離AZ9912正性光學抗蝕劑 及其上方蒸發(fā)的金屬電極材料；所述退火處理的具體條件為在40(TC下 在N2氣氛中退火處理5分鐘；然后在400"C下在N2/H2混合氣體中退火20 分鐘；最后在40(TC下在N2氣氛中退火5分鐘。
以上所述的具體實施例，對本發(fā)明的目的、技術(shù)方案和有益效果進行 了進一步詳細說明，所應(yīng)理解的是，以上所述僅為本發(fā)明的具體實施例而己，并不用于限制本發(fā)明，凡在本發(fā)明的精神和原則之內(nèi)，所做的任何修 改、等同替換、改進等，均應(yīng)包含在本發(fā)明的保護范圍之內(nèi)。
權(quán)利要求
1、 一種利用高k介質(zhì)和納米晶浮柵的非易失存儲器，其特征在于，該存儲器包括硅襯底(1)、位于硅襯底(1)上兩側(cè)重摻雜的源導電區(qū)(6)和漏導電區(qū)(7)、源導電區(qū)(6)與漏導電區(qū)(7)之間的載流子溝道上覆蓋 的隧穿介質(zhì)層(2)、覆蓋在隧穿介質(zhì)層(2)上的納米晶浮柵層(3)、 覆蓋在納米晶浮柵層(3)上的控制柵介質(zhì)層(4)，以及覆蓋在控制柵介 質(zhì)層(4)上的柵材料層(5)。
2、 根據(jù)權(quán)利要求1所述的利用高k介質(zhì)和納米晶浮柵的非易失存儲 器，其特征在于，所述隧穿介質(zhì)層(2)由高k材料制作而成，包括Hf02、 A1203、 Zr02、 Ta205、 La203、 HfAlO和HfTaON中的任意一種；所述隧穿 介質(zhì)層(2)的厚度為2nm至20nm。
3、 根據(jù)權(quán)利要求1所述的利用高k介質(zhì)和納米晶浮柵的非易失存儲 器，其特征在于，所述納米晶浮柵層(3)的材料選用金屬納米晶，或選 用化合物納米晶，或選用半導體納米晶，或選用異質(zhì)復合納米晶；所述納 米晶的直徑為lnm至10nm，密度為lxloUcn^至l><1012cm-2。
4、 根據(jù)權(quán)利要求3所述的利用高k介質(zhì)和納米晶浮柵的非易失存儲 器，其特征在于，所述金屬納米晶材料為W、 Al、 Ni、 Co、 Cr、 Pt、 Ru、 Sn、 Ti、 Au和Ag金屬中的任意一種；所述化合物納米晶材料為Hf02、 WN、 CdSe、 CoSi2、 NiSi、 TaSi2、 WS^和HfSiOx 二元、多元化合物中的 任意一種；所述半導體納米晶材料為Si或Ge;所述異質(zhì)復合納米晶材料 為Si/Ge、 TiSi2/Si復合材料中的一種。
5、 根據(jù)權(quán)利要求1所述的利用高k介質(zhì)和納米晶浮柵的非易失存儲 器，其特征在于，所述控制柵介質(zhì)層(4)由高k材料制作而成，包括Hf02、 A1203、 Zr02、 Ta205、 La203、 HfAlO、 HfTaON中的任意一種；或者由Si02 材料制作而成；所述控制柵介質(zhì)層(4)的厚度為10nm至50nm。
6、 根據(jù)權(quán)利要求1所述的利用高k介質(zhì)和納米晶浮柵的非易失存儲 器，其特征在于，所述的柵材料層(5)采用多晶硅柵，或者采用金屬柵， 所述金屬柵包括TaN、 Ir02或金屬硅化物。
7、 一種利用高k介質(zhì)和納米晶浮柵的非易失存儲器的制作方法，其 特征在于，該方法包括A、 在硅襯底上生長高k材料隧穿介質(zhì)層；B、 在高k材料隧穿介質(zhì)層上生長納米晶浮柵層；C、 在納米晶浮柵層上沉積高k材料或Si02材料的控制柵介質(zhì)層；D、 在控制柵介質(zhì)層上沉積多晶硅材料或者金屬材料的柵材料層；E、 光刻，在柵材料層上的抗蝕劑中形成柵線條圖形；F、 以柵線條圖形為掩?？涛g柵材料層、控制柵介質(zhì)層、納米晶浮柵 層及高k材料隧穿介質(zhì)層，形成柵堆結(jié)構(gòu)；G、 光刻、離子注入，在柵線條兩側(cè)硅襯底中形成源導電區(qū)和漏導電區(qū)；H、 生長絕緣介質(zhì)、光刻、腐蝕、蒸發(fā)金屬、剝離、退火，形成源電 極、漏電極和柵電極，并封裝。
8、 根據(jù)權(quán)利要求7所述的利用高k介質(zhì)和納米晶浮柵的非易失存儲 器的制作方法，其特征在于，步驟A中所述生長高k材料隧穿介質(zhì)層的方 法為化學氣相淀積CVD、原子層沉積ALD、電子束蒸發(fā)或者磁控濺射。
9、 根據(jù)權(quán)利要求7所述的利用高k介質(zhì)和納米晶浮柵的非易失存儲 器的制作方法，其特征在于，步驟B中所述生長納米晶浮柵層的方法為 采用濺射或蒸發(fā)在高k材料隧穿介質(zhì)層上鍍膜，然后對形成的薄膜材料進 行高溫快速熱處理，使薄膜材料結(jié)晶，形成納米晶顆粒。
10、 根據(jù)權(quán)利要求7所述的利用高k介質(zhì)和納米晶浮柵的非易失存儲 器的制作方法，其特征在于，步驟C中所述沉積控制柵介質(zhì)層的方法為 化學氣相淀積CVD、原子層沉積ALD、電子束蒸發(fā)或者磁控濺射；所述 沉積的高k材料或者Si02材料的控制柵介質(zhì)層的厚度為10nm至50nm。
11、 根據(jù)權(quán)利要求7所述的利用高k介質(zhì)和納米晶浮柵的非易失存儲 器的制作方法，其特征在于，步驟D中所述沉積柵材料層的方法為化學 氣相淀積CVD、原子層沉積ALD、電子束蒸發(fā)或者磁控濺射；所述沉積 的多晶硅材料或者金屬材料的柵材料層的厚度至少為100nm。
12、 根據(jù)權(quán)利要求7所述的利用高k介質(zhì)和納米晶浮柵的非易失存儲 器的制作方法，其特征在于，步驟E中所述光刻為光學光刻或者電子束光3刻，光刻后形成的柵線條圖形的寬度即柵長為20nm至2000nm;所述光學光刻的具體工藝步驟包括在柵材料層表面涂敷一層厚度為 1.5pm的AZ5214負性光學抗蝕劑，對所涂敷的AZ5214負性光學抗蝕劑 采用熱板在IO(TC下前烘100秒，接著對光學抗蝕劑AZ5214采用光刻機 利用光掩模版按所設(shè)計的柵圖形進行30秒的曝光，然后用熱板在115'C下 烘烤70秒，接著泛曝，不用光掩模版而直接裸曝60秒，最后用AZ5214 專用顯影液1Microposit351: 5H20或1AZ400K: 4H20，在室溫下顯影50 秒，只在待形成的柵堆上方留下AZ5214光學抗蝕劑，最后采用去離子水 在室溫下定影30秒，完成在AZ5214負性光學抗蝕劑中形成柵線條圖形； 采用光學光刻形成的AZ5214負性光學抗蝕劑柵線條的寬度為500nm至 2000nm;所述電子束光刻的具體工藝步驟包括在柵材料表面涂敷一層厚度為 500nm的SAL601負性電子抗蝕劑，對所涂敷的SAL601負性電子抗蝕劑 用熱板在105C下前烘2分鐘，接著采用電子束直寫光刻系統(tǒng)按柵圖形進 行曝光，然后對曝光后的SAL601負性電子抗蝕劑用熱板在105'C下后烘 2分鐘，接著采用MF CD-26顯影液在室溫下顯影1至10分鐘，再采用去 離子水在室溫下定影30秒，完成在SAL601負性電子抗蝕劑中形成柵線 條圖形；采用電子束光刻形成的SAL601負性電子抗蝕劑柵線條的寬度為 20nm至500nm。
13、 根據(jù)權(quán)利要求7所述的利用高k介質(zhì)和納米晶浮柵的非易失存儲 器的制作方法，其特征在于，所述步驟F包括將柵表面上覆蓋的AZ5214負性光學抗蝕劑或者SAL601負性電子抗 蝕劑柵線條圖形作為掩模，采用高密度電感耦合等離子ICP刻蝕方法或者 反應(yīng)離子刻蝕RIE方法依次刻蝕柵材料層、控制柵介質(zhì)層、納米晶浮柵層 及高k材料隧穿介質(zhì)層，再去膠，形成柵堆結(jié)構(gòu)；所述去膠方法為濕法去膠，采用濃H2S04+H202煮膠去膠。
14、 根據(jù)權(quán)利要求7所述的利用高k介質(zhì)和納米晶浮柵的非易失存儲 器的制作方法，其特征在于，所述步驟G包括在表面涂敷一層厚度為1.5pm的AZ9912正性光學抗蝕劑，采用熱板 在IO(TC下前烘100秒，在光刻機上采用光刻掩模版掩蔽在柵線條兩側(cè)的源、漏區(qū)域進行曝光，然后用AZ9912專用顯影液在室溫下顯影50秒，最 后用去離子水在室溫下定影30秒，完成在AZ9912正性光學抗蝕劑中形成 源、漏區(qū)域圖形；再向所形成的源、漏區(qū)域的硅襯底中注入P"+離子，注 入能量為50keV，注入劑量為lxl018cm—2，再在濃H2S04+H202中煮膠去 膠；然后在110(TC溫度下在N2氣氛中快速退火10秒，從而在柵線條兩側(cè) 硅襯底中形成源導電區(qū)和漏導電區(qū)。
15、根據(jù)權(quán)利要求7所述的利用高k介質(zhì)和納米晶浮柵的非易失存儲 器的制作方法，其特征在于，步驟H中所述生長絕緣介質(zhì)、光刻、腐蝕、 蒸發(fā)金屬、剝離、退火，形成源電極、漏電極和柵電極包括首先，在表面淀積一層絕緣介質(zhì)，材料包括Si02、磷硅玻璃PSG或 硼磷硅玻璃BPSG;然后在該絕緣介質(zhì)層上涂敷一層厚度為1.5pm的 AZ9912正性光學抗蝕劑，采用熱板在IO(TC下前烘100秒、在光刻機上采 用光刻掩模版掩蔽進行曝光；接下來用AZ9912正性光學抗蝕劑的專用顯 影液在室溫下顯影50秒；最后用去離子水在室溫下定影30秒，完成在源、 漏、柵上方形成接觸孔圖形；下一步，利用AZ9912正性光學抗蝕劑圖形作為掩模，采用氫氟酸緩 沖液HF+NH4F+H20在常溫下腐蝕絕緣介質(zhì)層；再下一步，在露出的源、漏、柵材料表面及未去除的AZ9912正性光 學抗蝕劑上蒸發(fā)一層厚度小于AZ9912正性光學抗蝕劑厚度的Al-l%Si薄 膜作為金屬電極材料，所述Al-P/。Si薄膜的厚度為然后，采用丙酮超聲剝離AZ9912正性光學抗蝕劑及其上方蒸發(fā)的金 屬電極材料；最后，對剝離后剩余的金屬電極材料進行退火處理形成源、漏、柵電 極；所述對剝離后剩余的金屬電極材料進行退火處理的條件為在40(TC 溫度下在N2氣氛中退火處理5分鐘；然后在40(TC溫度下在N2/H2混合氣 體中退火20分鐘；最后在40(TC溫度下在N2氣氛中退火5分鐘。
全文摘要
本發(fā)明涉及微電子技術(shù)領(lǐng)域，公開了一種利用高k介質(zhì)和納米晶浮柵的非易失存儲器，包括硅襯底1、硅襯底上重摻雜的源導電區(qū)6和漏導電區(qū)7、源漏導電區(qū)之間載流子溝道上覆蓋的高k材料隧穿介質(zhì)層2、隧穿介質(zhì)層上覆蓋的納米晶浮柵層3、納米晶浮柵層上覆蓋的高k材料或SiO₂材料控制柵介質(zhì)層4以及控制柵介質(zhì)層上覆蓋的柵材料層5。同時公開了一種利用高k介質(zhì)和納米晶浮柵的非易失存儲器的制作方法。利用本發(fā)明，提高了浮柵非易失存儲器的編程/擦除速度、數(shù)據(jù)保持特性、編程/擦除耐受性等存儲性能，降低了編程/擦除電壓、操作時間和操作功耗，較好折衷了編程/擦除效率和數(shù)據(jù)保持的矛盾，提高了集成度，制作工藝簡單，降低了制作成本。
文檔編號H01L29/788GK101312212SQ20071009954
公開日2008年11月26日 申請日期2007年5月24日 優(yōu)先權(quán)日2007年5月24日
發(fā)明者明 劉, 琦 劉, 李志剛, 楊清華, 管偉華, 媛 胡, 龍世兵 申請人:中國科學院微電子研究所