專利名稱：晶體管結(jié)構(gòu)及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明總地涉及半導(dǎo)體器件，更特別地，涉及新型晶體管及其制造方法,3由于半導(dǎo)體器件按比例縮小以實(shí)現(xiàn)高性能和高密度電路，因此器件的橫 成為嚴(yán)重的問題。交叉擴(kuò)散改變了柵極導(dǎo)體的功函數(shù)，并因此使晶體管的闊值電壓(Vt)偏移。在電路方面，偏移的Vt增加了晶體管的失配，導(dǎo)致低的電路性能或者甚至是電路失效。圖1示出了現(xiàn)有技術(shù)的FET。該現(xiàn)有技術(shù)FET的特征特性是發(fā)生在N 和P型摻雜區(qū)域的結(jié)130處的摻雜劑交叉擴(kuò)散。如圖1所示，大部分的N型 摻雜劑交叉擴(kuò)散發(fā)生在最靠近摻雜有N型摻雜劑離子的柵極電極區(qū)域120 的P/N結(jié)130處，同時(shí)大部分的P型摻雜劑交叉擴(kuò)散發(fā)生在最靠近摻雜有P 型摻雜劑離子的柵極電極區(qū)域110的P/N結(jié)130處。如圖1所示，與結(jié)130 的底部附近相比，更大的摻雜劑交叉擴(kuò)散的總體比例發(fā)生在結(jié)130的頂部附 近，主要因?yàn)閾诫s劑被注入到柵極導(dǎo)體的靠近頂表面的區(qū)域。圖1的現(xiàn)有技術(shù)FET受到下述缺陷的困擾，即，在NFET和PFET之間 需要大的間隔以防止發(fā)生在P/N結(jié)130處的摻雜劑交叉擴(kuò)散的不利影響。發(fā) 生在P/N結(jié)130處的摻雜劑交叉擴(kuò)散的不利影響包括較高的器件失配。隨著 半導(dǎo)體器件的縮小，迫使業(yè)界將器件例如NFET和PFET放置在相對(duì)彼此日 益減小的距離處。然而，在圖1的現(xiàn)有技術(shù)的FET的情況下，芯片設(shè)計(jì)者受 到限制，因?yàn)镹FET和PFET之間的距離不能比摻雜劑交叉擴(kuò)散區(qū)域更靠近， 該摻雜劑交叉擴(kuò)散發(fā)生在N和P型摻雜區(qū)域的結(jié)130處。圖2示出另一現(xiàn)有技術(shù)FET，這種現(xiàn)有技術(shù)FET的特征特性在于完全 去除了圖1所示的發(fā)生在N和P型摻雜區(qū)域的結(jié)130處的摻雜劑交叉擴(kuò)散區(qū) 域。在其位置處，導(dǎo)電材料互連層190例如鴒塞(plug)和TiN層形成在間 隔物(spacer) 170、摻雜以N型摻雜劑離子的柵極電極區(qū)域120、摻雜以P
型摻雜劑離子的柵極電極區(qū)域110之上，以及在去除圖l所示的摻雜劑交叉 擴(kuò)散區(qū)域所產(chǎn)生的空間中。圖2的現(xiàn)有技術(shù)FET受到下述缺陷的困擾，即，降低了芯片密度并增大 了晶體管的源和漏區(qū)短路的風(fēng)險(xiǎn)。由于從結(jié)130完全去除柵極，因此需要柵 極導(dǎo)體的末端在有源區(qū)上延伸以維持對(duì)溝道區(qū)的柵極控制并防止源/漏短路。 在當(dāng)前技術(shù)狀態(tài)的半導(dǎo)體制造技術(shù)中，N和P摻雜區(qū)之間的最小間隔太小而N/P間隔，這導(dǎo)致較低的芯片密度。現(xiàn)有技術(shù)還需要在完全去除的柵極導(dǎo)體 區(qū)域上形成鴒塞或TiN層以連接n和p摻雜的柵極導(dǎo)體。類似地，很小的 NZP間隔不具有足夠的空間以允許形成這些結(jié)構(gòu)而不使晶體管的源/漏短路。 本領(lǐng)域中需要的是改善的N和P結(jié)，其減小了摻雜劑交叉擴(kuò)散而不損害 芯片密度。發(fā)明內(nèi)容本發(fā)明涉及一種晶體管結(jié)構(gòu)及其制造方法。第一實(shí)施例涉及一種半導(dǎo)體結(jié)構(gòu)，包括第一柵極電極區(qū)、第二柵極電極 區(qū)和硅化物層。第 一柵極電極區(qū)包括用于第 一器件的摻雜有第 一 離子的柵極 電極材料。第二柵極電極區(qū)包括用于第二器件的摻雜有第二離子的柵極電極 材料。柵極電極區(qū)在第一和第二區(qū)的結(jié)處被部分去除。硅化物層在部分去除 的才冊(cè)才及電才及區(qū)上。第二實(shí)施例涉及一種形成半導(dǎo)體結(jié)構(gòu)的方法，包括兩個(gè)摻雜步驟和一去 除步驟。 一個(gè)摻雜步驟包括在柵極材料的第一區(qū)域中用第一導(dǎo)電類型的離子 摻雜柵極材料，同時(shí)基本使柵極材料的第二區(qū)域免于第一導(dǎo)電類型摻雜。該 摻雜步驟形成了結(jié)，在該結(jié)處第 一導(dǎo)電類型的摻雜區(qū)與第二導(dǎo)電類型的摻雜 區(qū)鄰接。去除步驟包括去除部分結(jié)以使第一導(dǎo)電類型的摻雜區(qū)僅在結(jié)的保留 部分處與第二導(dǎo)電類型的摻雜區(qū)鄰接。本發(fā)明解決了與現(xiàn)有技術(shù)晶體管相關(guān)的前述問題。更具體地，本發(fā)明部 分去除了結(jié)附近柵極的頂部，該處摻雜劑交叉擴(kuò)散最高，而沒有使源/漏短路 的風(fēng)險(xiǎn)。隨后的自對(duì)準(zhǔn)硅化工藝連接N+ZP+柵極導(dǎo)體，而不需要單獨(dú)的互連 層。至少出于前述原因，本發(fā)明改進(jìn)了晶體管技術(shù)。


在所附權(quán)利要求中特別闡明了本發(fā)明的特征和元件特性。附圖僅用于說 明目的而不是按比例繪制。此外，圖中相同的數(shù)字表示相同的特征。然而， 通過結(jié)合附圖參考下面的詳細(xì)說明，可以更好地理解本發(fā)明自身，包括構(gòu)造 和操作方法，附圖中圖1示出了現(xiàn)有技術(shù)的場(chǎng)效應(yīng)晶體管("FET，，)； 圖2示出了另 一現(xiàn)有技術(shù)的FET; 圖3示出了根據(jù)本發(fā)明第一實(shí)施例的FET;以及 圖4A-4F示出了形成圖3的FET的方法。
具體實(shí)施方式
現(xiàn)在將參考附圖描述本發(fā)明。在圖中，以簡化方式描繪并示意性表示了 結(jié)構(gòu)的各個(gè)方面以更清楚地描述和示出本發(fā)明。作為概要和導(dǎo)言，本發(fā)明的實(shí)施例涉及一種半導(dǎo)體結(jié)構(gòu)及其制造方法。 所有實(shí)施例包括在用于第一器件110的第一柵極電極區(qū)和用于第二器件120 的第二柵極電極區(qū)的結(jié)130處被部分去除的柵極電極材料，該第一柵極電極 區(qū)包括摻雜有第 一 離子的柵極材料，該第二柵極電極區(qū)包括摻雜有第二離子將參考圖3描述本發(fā)明的第一實(shí)施例，其示出了在第一柵極電極區(qū)和第 二柵極電極區(qū)的結(jié)130處被部分去除的電極材料，第一柵極電極區(qū)包括用于 第一器件IIO的摻雜有第一離子的柵極材料，第二柵極電極區(qū)包括用于第二 器件120的摻雜有第二離子的柵極材料。注意，如圖3所示，雖然部分去除 了結(jié)130，但是摻雜劑交叉擴(kuò)散仍然發(fā)生，然而摻雜劑交叉擴(kuò)散已顯著降低。 雖然圖3示出了結(jié)130處發(fā)生的摻雜劑交叉擴(kuò)散的剩余區(qū)域，但本領(lǐng)域技術(shù) 人員將意識(shí)到，通過部分去除結(jié)130可以去除摻雜劑交叉擴(kuò)散的整個(gè)區(qū)域。與圖2所示的現(xiàn)有技術(shù)不同，圖3所示的第一實(shí)施例并不去除整個(gè)P/N 結(jié)130。保留部分P/N結(jié)130的優(yōu)點(diǎn)在于柵極導(dǎo)體保持連續(xù)且防止了源/漏短替代地，第一實(shí)施例包括在第一柵極電極區(qū)、結(jié)130、以及第二柵極電極區(qū) 之上的硅化物150，第一柵極電極區(qū)包括用于第一器件IIO的摻雜有第一離
子的柵極材料，第二柵極電極區(qū)包括用于第二器件120的摻雜有第二離子的柵極材料。硅化物150的目的是在兩個(gè)相反摻雜的柵極導(dǎo)體區(qū)之間形成低電阻連接。此外，與圖1所示的現(xiàn)有技術(shù)不同，圖3所示的第一實(shí)施例最小化了 P/N結(jié)130的具有最大的摻雜劑交叉擴(kuò)散可能性的部分。由于柵極導(dǎo)體的頂 部區(qū)域附近摻雜劑濃度最高，因此具有最小化了 P/N結(jié)130的具有最大的摻 雜劑交叉擴(kuò)散可能性的部分的優(yōu)點(diǎn)。因此，第一實(shí)施例使芯片設(shè)計(jì)者能在彼 此更靠近的距離內(nèi)將PFET和NPET間隔開，由此實(shí)現(xiàn)更大的芯片密度，這 是半導(dǎo)體工業(yè)的進(jìn)展中一直追求的目的。注意，圖3所示的第一實(shí)施例包括的材料是各種各樣的。硅化物150優(yōu) 選包括金屬硅化物，例如NiSix、 NiPtSix、 CoSix、 TiSix、 YbS^或ErSix。襯 底140優(yōu)選包括半導(dǎo)體材料，包括Si、 SiGe、 SiC或GaAs。最后，第一和 第二柵極電極區(qū)(分別為110和120)的柵極材料都包括導(dǎo)電材料，例如摻 雜的半導(dǎo)體材料、金屬、金屬硅化物或金屬氮化物，更具體地，包括Si、 SiGe、 NiSix、 TiSix、 W、 TiN、 TaN、或者這些材料的兩種或更多的組合。圖4A-4F示出用于形成圖3的FET的方法。在圖4A中，示出了基本器 件?；酒骷艠O材料190,兩個(gè)間隔物170在導(dǎo)電材料190的兩側(cè)。 在此，如上所述，柵極材料優(yōu)選是導(dǎo)電材料，例如金屬硅化物或金屬氮化物， 更具體地，包括Si、 SiGe、 NiSix、 TiSix、 TiN或TaN。柵極材料190沉積在 襯底160上。在此，如上所述，襯底160包括半導(dǎo)體材料，例如Si、 SiGe、 SiC或GaAs。如圖4B所示，在柵極材料的第一區(qū)域110中用第一導(dǎo)電類型的離子摻 雜柵極材料。在圖4B中，第一導(dǎo)電類型的離子包括P型離子。同時(shí)，用掩 模層180使柵極材料的第二區(qū)域120免于第一導(dǎo)電類型摻雜。在圖4B所示的第一區(qū)域110的摻雜之后，在圖4C中第二區(qū)域120被 摻雜。類似于圖4B，在用第二導(dǎo)電類型的離子摻雜第二區(qū)域120的同時(shí)， 用掩模層180使第一區(qū)域IIO免于第二導(dǎo)電類型的摻雜。在圖4B所示的說 明性示例中，第二導(dǎo)電類型的離子包括N型離子。如本領(lǐng)域技術(shù)人員認(rèn)識(shí)到 的，第一區(qū)域110可^支摻雜N型離子且第二區(qū)域120可摻雜P型離子。一旦第一和第二區(qū)域(分別為110和120)兩者都被摻雜，則產(chǎn)生了結(jié) 130，在該處第一導(dǎo)電類型的摻雜區(qū)鄰接第二導(dǎo)電類型的摻雜區(qū)。注意，圖
4D所示的結(jié)130與現(xiàn)有4支術(shù)圖1所示的N/P結(jié)130相似。然而，與圖1所 示的現(xiàn)有技術(shù)不同，圖4D所示的結(jié)130將被顯著減小。通過使用暴露第一和第二區(qū)域(分別為110和120)之間的結(jié)130的掩 模層180，結(jié)130被顯著減小，并且實(shí)現(xiàn)柵極電極區(qū)的部分蝕刻。在圖4D中，已經(jīng)將結(jié)130部分去除。在本發(fā)明一優(yōu)選實(shí)施例中，將去 除結(jié)130的百分之五十至七十(50%-70%)。結(jié)130的這種部分去除顯著減 小了結(jié)130處摻雜劑交叉擴(kuò)散的不利影響。一旦部分去除了結(jié)130,進(jìn)行包括快速熱退火、激光退火的摻雜劑激活 退火，以激活摻雜劑。在整個(gè)結(jié)構(gòu)上形成自對(duì)準(zhǔn)硅化物層150，最后如圖3 所示。本發(fā)明解決了與現(xiàn)有技術(shù)晶體管相關(guān)的前述問題。更具體地，本發(fā)明減 小了發(fā)生在N/P結(jié)處的摻雜劑交叉擴(kuò)散，而不損害芯片密度。不需要額外的 互連層。并且部分去除的構(gòu)圖不需要最小臨界尺寸光刻。雖然已經(jīng)參考特定的優(yōu)選實(shí)施例和其他可選實(shí)施例具體描述了本發(fā)明， 但是根據(jù)前面的描述，多種替代、修改和改變對(duì)本領(lǐng)域技術(shù)人員來說將是顯 而易見的。因此，所附權(quán)利要求包含落入本發(fā)明實(shí)質(zhì)范圍和精神內(nèi)的所有這 些替代、修改和改變。
權(quán)利要求
1、一種半導(dǎo)體結(jié)構(gòu)，包括第一柵極電極區(qū)域，包括摻雜以第一離子的柵極電極材料以用于第一器件；第二柵極電極區(qū)域，包括摻雜以第二離子的柵極電極材料以用于第二器件；部分去除的柵極電極區(qū)域，在該第一和第二區(qū)域的結(jié)處；以及硅化物層，在該部分去除的柵極電極區(qū)域之上。
2、 根據(jù)權(quán)利要求1的結(jié)構(gòu),其中在該結(jié)區(qū)域處部分去除該柵極電極材 料，該結(jié)在頂表面處物理接觸該硅化物。
3、 根據(jù)權(quán)利要求l的結(jié)構(gòu)，其中該柵極電極材料包括導(dǎo)電材料。
4、 根據(jù)權(quán)利要求l的結(jié)構(gòu)，其中該襯底包括半導(dǎo)體材料。
5、 根據(jù)權(quán)利要求l的結(jié)構(gòu)，其中該第一離子包括P型摻雜劑離子，且 該第二離子包括N型摻雜劑離子。
6、 根據(jù)權(quán)利要求l的結(jié)構(gòu)，其中該硅化物包括金屬硅化物。
7、 根據(jù)權(quán)利要求1的結(jié)構(gòu)，其中摻雜前該第一區(qū)域的柵極電極材料與 摻雜前該第二區(qū)域的柵極電極材料相同。
8、 根據(jù)權(quán)利要求3的結(jié)構(gòu)，其中該導(dǎo)電材料包括摻雜的半導(dǎo)體材料、 金屬、金屬硅化物和金屬氮化物之一。
9、 根據(jù)權(quán)利要求4的結(jié)構(gòu)，其中該半導(dǎo)體材料包括Si、 SiGe、 SiC和 GaAs之一。
10、 根據(jù)權(quán)利要求8的結(jié)構(gòu)，其中該導(dǎo)電材料包括以下之一(l)Si、 SiGe、 NiSix、 TiSix、 W、 TiN,口TaN之一，以及(2)Si、 SiGe、 NiSix、 TiSix、 W、 TiN和TaN中的至少一種的組合。
11、 根據(jù)權(quán)利要求6的結(jié)構(gòu)，其中該金屬硅化物包括NiSix、 NiPtSix、 CoSix、 TiSix、 YbSix或ErSix之一。
12、 根據(jù)權(quán)利要求6的結(jié)構(gòu)，其中該金屬硅化物是自對(duì)準(zhǔn)硅化物。
13、 一種用于形成半導(dǎo)體結(jié)構(gòu)的方法，包括在柵極材料的第一區(qū)域中用第一導(dǎo)電類型的離子摻雜該柵極材料，同時(shí) 基本防止該柵極材料的第二區(qū)域受到第 一導(dǎo)電類型的摻雜； 在該第二區(qū)域中用第二導(dǎo)電類型的離子摻雜該柵極材料，同時(shí)在該第一 區(qū)域中，基本防止該柵極材料的該第一區(qū)域受到第一導(dǎo)電類型摻雜，該摻雜 步驟產(chǎn)生了結(jié)，在該結(jié)處該第一導(dǎo)電類型摻雜區(qū)鄰接該第二導(dǎo)電類型摻雜區(qū)；以及去除該結(jié)的一部分，使得該第 一導(dǎo)電類型摻雜區(qū)僅在該結(jié)的剩余部分處 鄰接該第二導(dǎo)電類型摻雜區(qū)。
14、 根據(jù)權(quán)利要求13的方法，還包括 在該柵極材料上形成硅化物。
15、 根據(jù)權(quán)利要求13的方法，其中該第一摻雜步驟包括掩蔽該第二區(qū) 域和在該第 一 區(qū)域中注入P型摻雜劑離子和N型摻雜劑離子中的 一種，隨后 掩蔽該第一區(qū)域并在第二區(qū)域中注入N型摻雜劑離子和P型摻雜劑離子中的 一種。
16、 根據(jù)權(quán)利要求15的方法，其中該第二摻雜步驟包括掩蔽該第一區(qū) 域并在該第二區(qū)域中注入P型摻雜劑離子和N型摻雜劑離子中的 一種。
17、 根據(jù)權(quán)利要求16的方法，其中該第二摻雜步驟依次在該第一摻雜 步驟之后。
18、 根據(jù)權(quán)利要求13的方法，其中該去除步驟包括構(gòu)圖掩模層以暴露 該第 一和第二區(qū)域之間的該結(jié)并部分蝕刻該4冊(cè)極材料。
19、 根據(jù)權(quán)利要求13的方法，其中該防止步驟包括 用聚合物材料掩蔽所述區(qū)域。
20、 根據(jù)權(quán)利要求13的方法，其中該柵極電極材料在摻雜劑激活退火 步驟之前被部分去除。
全文摘要
本發(fā)明涉及一種改善的晶體管，其減小了摻雜劑交叉擴(kuò)散且改善了芯片密度。本發(fā)明的第一實(shí)施例包括在第一柵極電極區(qū)域和第二柵極電極區(qū)域的結(jié)處被部分去除的柵極電極材料，該第一柵極電極區(qū)域包括被摻雜以第一離子的柵極材料以用于第一器件，該第二柵極電極區(qū)域包括被摻雜以第二離子的柵極材料以用于第二器件。被分別摻雜的區(qū)域通過該柵極導(dǎo)體的頂表面附近的硅化物層連接。
文檔編號(hào)H01L27/085GK101159269SQ20071014995
公開日2008年4月9日 申請(qǐng)日期2007年10月8日 優(yōu)先權(quán)日2006年10月5日
發(fā)明者楊海寧, 陳向東 申請(qǐng)人:國際商業(yè)機(jī)器公司