国产精品1024永久观看,大尺度欧美暖暖视频在线观看,亚洲宅男精品一区在线观看,欧美日韩一区二区三区视频,2021中文字幕在线观看

  • <option id="fbvk0"></option>
    1. <rt id="fbvk0"><tr id="fbvk0"></tr></rt>
      <center id="fbvk0"><optgroup id="fbvk0"></optgroup></center>
      <center id="fbvk0"></center>

      <li id="fbvk0"><abbr id="fbvk0"><dl id="fbvk0"></dl></abbr></li>

      用于干刻蝕的圖案屏蔽結(jié)構(gòu)及其方法

      文檔序號:7235659閱讀:121來源:國知局
      專利名稱:用于干刻蝕的圖案屏蔽結(jié)構(gòu)及其方法
      技術(shù)領(lǐng)域
      本發(fā)明是有關(guān)一種電子封裝結(jié)構(gòu),特別是一種強化接地特性與內(nèi)埋天線 型的立體堆棧封裝單元,此封裝單元中,于電子組件基材背面具有單或復數(shù) 層接地層,同時可通過封裝單元兩側(cè)的電訊接點達到多芯片堆棧的目的。
      背景技術(shù)
      現(xiàn)今電子產(chǎn)品多以符合小型化、高性能、高精度、高信賴度、及高反應(yīng) 度等為目標,使電路組件的分布密度過高、電路的體積大幅縮小,然而電子 產(chǎn)品的電路愈精巧,則將有愈多組件形成于微小空間中,故使彼此間電訊干
      擾機會上升,影響電子產(chǎn)品信號的穩(wěn)定;其中又以電磁干擾(Electromagnetic Interference, EMI)及噪聲為最常出現(xiàn)的問題。EMI的抑制主要分為輻射性 (Radiated )與傳導性(Conducted)電磁干擾,輻射性EMI為直接經(jīng)由開放空間 傳遞,不須要經(jīng)由任何傳輸介質(zhì),故一般僅能以遮蔽(Shidding)、接地 (Grounding)等方式來解決;本發(fā)明所提出的強化接地特性的立體堆棧封裝單 元,于電子組件基材背面具有單或復數(shù)層接地層用以加強可堆棧式封裝單元 的電氣特性,降低電磁干擾對高密度電子組件可靠度的影響。
      現(xiàn)有的堆棧型集成電路芯片封裝如美國專利第6, 387, 728號所揭示,請 參閱圖1,該封裝100是于一基板102的頂面設(shè)有一第一集成電路芯片103并 于該第一集成電路芯片103上進行打線作業(yè),形成復數(shù)悍線104并電性連接 該第一集成電路芯片103與該基板102接著,于該第一集成電路芯片1 0 3頂 面涂布一層黏著層105,可將一第二集成電路芯片106黏附于其頂面,同樣利 用打線作業(yè)形成復數(shù)焊線107連接該第二集成電路芯片106與該基板102的
      后,再利用一封裝膠108布設(shè)于該基板102上且將各組件全部包覆其中,即 完成一堆桟型集成電路芯片的封裝程序。堆棧型集成電路封裝將二個或二個 以上的芯片堆棧在一起并共享一基板,在增加芯片個數(shù)的同時可有效地節(jié)省 空間;然而因芯片內(nèi)部信號的傳遞須通過焊線連接基板后方可進行,易產(chǎn)生 信號延遲現(xiàn)象,同時由于此種封裝結(jié)構(gòu)電訊傳遞路徑過長,若庭、用于高頻 電子組件則易產(chǎn)生噪聲,影響電子組件的電訊可靠度。
      美國專利字號6, 236, 115中,揭示一種高密度集成電路芯片封裝結(jié)構(gòu), 請參閱圖2;該封裝結(jié)構(gòu)仍采用芯片堆棧方式形成,然為了降低如前述利用焊 線作為傳遞芯片問信號時所可能產(chǎn)生的信號延遲現(xiàn)象,第一集成電路芯片 201、第二集成電路芯片202與第三集成電路芯片203間并不以打線作業(yè)形成 電連通路。該專利主要利用復數(shù)個導通孔206形成于芯片中,同時于孔壁布 上金屬化線路204,并配合具導電特性的固著結(jié)構(gòu)205,故可有效縮短芯片間 電訊傳遞路徑,減少信號產(chǎn)生噪聲的情形;該封裝結(jié)構(gòu)雖可縮短芯片間傳遞 路徑,然而因集成電路芯片的分布密度上升,不同種類芯片彼此間電訊干擾 機會上升,將影響電子產(chǎn)品信號的穩(wěn)定。
      鑒于具系統(tǒng)整合的多微電子組件堆棧電子封裝將成為微電子、高頻通訊 或致動傳感器等電子結(jié)構(gòu)模塊的趨勢,并且為減低堆棧封裝的技術(shù)成本,與 達成封裝體積微小化的目的,如何發(fā)展出一種高密度、高結(jié)構(gòu)與電性可靠度, 同時設(shè)計、組裝可依據(jù)應(yīng)用需求功能作適當彈性調(diào)整的多微電子組件封裝結(jié) 構(gòu),實為當前急需解決的問題。

      發(fā)明內(nèi)容
      鑒于前述技術(shù)的缺失及其系統(tǒng)整合的多微電子組件堆棧電子封裝將成為 微電子、高頻通訊或致動傳感器等電子結(jié)構(gòu)模塊的趨勢,本發(fā)明具有以下的 目的
      本發(fā)明提出一種電子封裝結(jié)構(gòu),其目的在于提供一種具多重微電子組件 的晶片級封裝單元體,其上下表面具連接電路圖案可依應(yīng)用環(huán)境與功能的需 求,彈性地進行單或復數(shù)個堆棧組裝微小化封裝結(jié)構(gòu),以減少電訊傳遞路徑 與時間而提升此堆棧封裝模塊的工作頻率與效能。
      本發(fā)明的另 一 目的在于提供一種電子封裝結(jié)構(gòu),其封裝單元體可于晶片 或基材上批次制作完成,故可降低單一封裝單元體的制作成本。
      本發(fā)明的另一目的在于提供一種電子封裝結(jié)構(gòu),該封裝結(jié)構(gòu)中,于電子 組件基材背面具有單或復數(shù)層接地層用以加強其電氣特性,故可降低電磁干 擾對高密度電子組件可靠度的影響。
      為達成前述目的,本發(fā)明所提出的電子封裝結(jié)構(gòu),包含有:單或復數(shù)層用 以形成電子組件的基材。單或復數(shù)個電子組件,形成于前述電子組件的基材, 且該電子組件的總表面積小于或等于前述電子組件基材的表面積。單或復數(shù) 個接觸墊,布于前述電子組件的表面。單或復數(shù)個緩沖區(qū)域,該緩沖區(qū)域分 布于前述電子組件的四周。單或復數(shù)層接地層,形成于前述電子組件基材的 背面O單或復數(shù)個導通孔,形成于前述緩沖區(qū)域,且于該導通孔內(nèi)或孔壁填 充具導電特性的材料,使前述緩沖區(qū)域的上表面與前述接地層間具有電訊連 通的特性。單或復數(shù)個電訊溝道,形成于前述電子封裝結(jié)構(gòu)的單側(cè)或雙側(cè)。 單或復數(shù)個電訊接點,形成于前述電訊溝道的末端,且分布于前述電子封裝 結(jié)構(gòu)的單側(cè)或雙側(cè)。


      本發(fā)明的較佳實施例將于下述說明中輔以下列圖形做更詳細的闡述
      圖1為現(xiàn)有堆棧型集成電路芯片封裝結(jié)構(gòu)的示意圖。
      圖2為現(xiàn)有以晶片鉆孔方式形成的高密度集成電路芯片封裝結(jié)構(gòu)的示意圖。
      圖3A為本發(fā)明的第一實施例,為封裝單元的截面圖(圖3B中的A-A'截面)。
      圖3B為對應(yīng)于圖3A,本發(fā)明第一實施例的可能底視圖。
      圖4A為本發(fā)明的第一實施例于電子組件基材上的可能分布方式放大圖。
      圖4B為對應(yīng)圖4A的放大區(qū)域,本發(fā)明第一實施例于電子組件基材上的 可能截面圖。
      圖5A為晶片堆棧示意圖。
      圖5B為對應(yīng)圖5A,晶片堆棧后進行切割程序的側(cè)視圖。
      圖6為本發(fā)明的第二實施例,為利用本發(fā)明的封裝單元進行第一形式堆 棧封裝的截面示意圖。
      圖7為本發(fā)明的第三實施例,為利用本發(fā)明的封裝單元進行第二形式堆 棧封裝的截面示意圖。
      圖8為本發(fā)明的第四實施例,為利用本發(fā)明的封裝單元進行第三形式堆 棧封裝的截面示意圖。
      100堆棧型集成電路芯片封裝102基板
      103第一集成電路芯片104焊線
      105黏著層106第二集成電路芯片
      107焊線108封裝膠
      201第一集成電路芯片202第二集成電路芯片
      203第三集成電路芯片204金屬化線路
      205固著結(jié)構(gòu)206導通孔
      300第一封裝單元301具電訊傳遞的固著結(jié)構(gòu)
      302第一電訊接點303第一電路保護層
      304第一覆蓋層305第二覆蓋層
      306第二接觸墊307第一內(nèi)導線層
      308第一導通孔309第一接觸墊
      310第二導通孔311電子組件接地層
      312第二電路保護層313第一電子組件層
      314第二電訊接點315第三電訊接點
      316第四電訊接點317第二內(nèi)導線層
      318電子組件基材
      322第三導通孔
      324無線信號接收天線
      326第三電訊溝道
      400晶片
      402第二導通孔
      404第一內(nèi)導線層
      406第一電訊接點
      408緩沖區(qū)域
      430放大區(qū)域
      460第二電子組件層
      480第四電子組件層
      502第二晶片
      506第二具電訊傳遞的固著結(jié)構(gòu) 550第一電子組件層 570第三電子組件層 601基板
      603第一具電訊傳遞的固著結(jié)構(gòu) 605第一電子組件層 610第一封裝單元體 701基板
      703第一具電訊傳遞的固著結(jié)構(gòu) 705接合材料
      707第三具電訊傳遞的固著結(jié)構(gòu) 709第一電訊溝道 720第二封裝單元體
      321第一電訊溝道
      323第五電訊接點(測試接點)
      325第二電訊溝道
      327第四電訊溝道
      401第一接觸墊
      403晶片切割道
      405具電訊傳遞的固著結(jié)構(gòu)
      407電子組件基材
      409第二接觸墊
      450第一電子組件層
      470第三電子組件層
      501第一晶片
      505第一具電訊傳遞的固著結(jié)構(gòu) 507晶片切割道 560第二電子組件層 580第四電子組件層 602電訊接點
      604第二具電訊傳遞的固著結(jié)構(gòu) 606第二電子組件層 620第二封裝單元體 702電訊接點
      704第二具電訊傳遞的固著結(jié)構(gòu) 706具電訊傳遞的接合材料 708第三聚電訊傳遞的固著結(jié)構(gòu) 710第一封裝單元體 730第三封裝單元體801基板
      802電訊接點
      803第一具電訊傳遞的固著結(jié)構(gòu) 804第二具電訊傳遞的固著結(jié)構(gòu)
      805具電訊傳遞的接合材料
      810第一封裝單元體
      820第二封裝單元體
      830第三封裝單元體
      具體實施例方式
      本發(fā)明的前述與其它目的、特征、以及優(yōu)點,將通過下文中參照圖示的 較佳實施例的詳細說明得以更明確。
      本發(fā)明揭示一種電子封裝結(jié)構(gòu)。詳言之,本發(fā)明提出一種強化接地特性 的立體堆棧封裝單元,此封裝單元可通過兩側(cè)的電訊接點達到多芯片堆棧的 目的。該發(fā)明的實施例詳細說明如下,唯所述的較佳實施例只做一說明,并 非用以限定本發(fā)明。
      圖3A為本發(fā)明的第一封裝單元體300的截面圖,也為三B圖中的A-A,截面。圖中電子組件基材318其材料組成元素可為硅、鍺、錫、碳,或以上 元素與他種具半導體特性元素的組合,利用現(xiàn)有的半導體制程技術(shù),將第一 電子組件層313形成于電子組件基材318上,該電子組件可為主動電子組件、 被動電子組件、感測組件、測試組件、微機電芯片或以上電子組件的組合; 于電子組件基材318中,未包含第一電子組件層313的部分為一緩沖區(qū)域(圖 3中未特別標明),該位置因不具有電子線路于其中,故于本發(fā)明中利用此位 置作為第二導通孔310的加工位置,并于內(nèi)部或孔壁填充具導電特性的材料, 使電子組件基材318的上、下表面形成電連通路;第二導通孔310可利用如 機械鉆孔、激光鉆孔、干濕法刻蝕或其它適合的方式形成,同時內(nèi)部充填的 導電金屬可為錫、銀、金、鋁、鈹、銅、鎳、銠、鎢或以上金屬材料合金或 他種具導電性的材料的組合。
      第一電子組件層313上方布有第一接觸墊309與第二接觸墊306,為該組 件內(nèi)部電路與外界信號傳遞的途徑,位于第一電子組件層313上的第一內(nèi)導
      線層307,以濺射、電鍍或其它適合的方式形成,并將位于第一、二接觸墊(309、 306)的電路信號重新分布;第一覆蓋層304與第二覆蓋層305可合而為一層覆 蓋層,除可提高封裝單元表面的平坦性,并可于其間進行圖案化制程,形成 第二內(nèi)導線層317、第一導通孔308,強化前述的電路信號重布,增加第一封 裝單元體300于進行堆棧時的應(yīng)用性。
      電子組件接地層311形成于第一封裝單元體300的下表面,該接地層的 材料可為銅、鎳、鐵、鋁、鈷、金、或以上金屬材料合金或他種具導電性的 材料的組合,該金屬層除作為電子組件的接地層,同時為一熱的良導體,具 有導熱的特性,可幫助驅(qū)散由第一電子組件層313所產(chǎn)生的熱能;該電子組 件接地層311可利用如機械加工、干濕法刻蝕、激光鉆孔或其它適合的方式 形成電訊溝道,圖3A中的接地層即為經(jīng)過圖案化程序后的側(cè)視圖。第一電路 保護層303與第二電路保護層312形成于第一封裝單元體300的上下兩側(cè), 提供保護第一 內(nèi)導線層307、第二內(nèi)導線層317與電子組件接地層311的功用; 同時于該保護層定義第一電訊接點302、第二電訊接點314、第三電訊接點315、 第四電訊接點316的位置,并可于該電訊接點上利用網(wǎng)版印刷、模板印刷、 滾筒式涂布、噴墨涂布、光刻技術(shù)或其它適合的方式形成電訊接點保護層(圖 3中未特別標明)。具電訊傳遞的固著結(jié)構(gòu)301形成于前述的電訊接點保護層 上,用以連接第一封裝單元體300與其它電子設(shè)備間的電路信號。
      如圖3A中所示,第一電子組件層313內(nèi)的電路信號,其傳遞路徑可為 (1)第二接觸墊306—第一內(nèi)導線層307—第二導通孔310—電子組件接地層 311—第三電訊接點315 (第一封裝單元體300的下表面);(2)第一接觸墊309 —第二內(nèi)導線層317—第一電訊接點302—具電訊傳遞的固著結(jié)構(gòu)301(第一封 裝單元體300的上表面)。位于第一電子組件層313中的電訊可如前述傳遞至 第一封裝單元體300的上下表面,使于3D堆棧式封裝的進行;前述的較佳實
      施例結(jié)構(gòu)只做一說明,并非用以限定本發(fā)明。
      圖3B為對應(yīng)于圖3A,本發(fā)明第一實施例的可能底視圖,為便于說明, 此圖中忽略圖3A中的第二電路保護層312。電子組件接地層311經(jīng)圖案化制 程后,形成第一電訊溝道321、第二電訊溝道325、第三電訊溝道326與第四 電訊溝道327;圖3B中無法顯示第一封裝單元體300上表面的第一電子組件 層313,故利用虛線部份表示。第一電子組件層313內(nèi)的接地信號可經(jīng)由第三 導通孔322傳遞至電子組件接地層311,完成電子組件的接地。第二導通孔 310分布于第一封裝單元體300的周圍,可利用第三電訊溝道326與第二電訊 接點314相連接,達到配置電訊接點位置的目的。電子組件接地層311經(jīng)圖 案化制程后也可形成如第五電訊接點323的測試專用接點,并與封裝結(jié)構(gòu)內(nèi) 部電子組件的測試信號相連通,形成一具測試功能的電子封裝結(jié)構(gòu);另,該 圖案化制程可形成無線信號接收天線324 ,利用比具有環(huán)型圍繞型態(tài)的電訊 溝道,可使第一封裝單元體300具有可與外界進行無線信號傳遞的特性;然 前述的較佳實施例結(jié)構(gòu)只做一說明,并非用以限定本發(fā)明。
      圖4A為本發(fā)明的第一實施例于電子組件基材上的可能分布方式放大圖。 該上視圖中,晶片400上布有復數(shù)個本發(fā)明的強化接地特性立體堆棧封裝單 元,放大區(qū)域430中包含有第一電子組件層450、第二電子組件層460、第三 電子組件層470與第四電子組件480,電子組件層間的緩沖區(qū)域408可利用如 機械鉆孔、激光鉆孔、干濕法刻蝕或其它適合的方式,形成單或復數(shù)個第二 導通孔402;第一電子組件層450內(nèi)部的電訊可由第一接觸墊401,循第一內(nèi) 導線層404至第二導通孔402,將信號傳遞至封裝單元下表面的電子組件接地 層,并利用圖案化該接地層的方式,進行封裝單元下表面電訊接點的配置。 同時,第二電子組件層460內(nèi)部的電訊可由第二接觸墊409,利用如圖3A第 一實施例中的敘述方式,于封裝單元上表面進行電訊接點配置。前述的封裝 單元體皆于晶片或基材上批次制作完成,故可降低單一封裝單元體的制作成 本,晶片切割道403用以分割晶片400,完成本發(fā)明的強化接地特性立體堆棧 封裝單元。
      圖4B為對應(yīng)圖4A的放大區(qū)域,本發(fā)明第一實施例于電子組件基材上的
      可能截面圓。電子組件基材407上有第一電子組件層450、第二電子組件層 460,該電子組件層周圍其緩街區(qū)域408;第一電子組件層450上方有第一電 訊接點406及具電訊傳遞的固著結(jié)構(gòu)405;本發(fā)明的強化接地特性立體堆棧封 裝單元即利用此緩沖區(qū)域中,扣除第二導通孔402位置后的部份進行晶片切 割,如圖中的晶片切割道403所示;前述的較佳實施例結(jié)構(gòu)只做一說明,并非 用以限定本發(fā)明。
      圖5A為晶片堆棧示意圖,第一晶片501與第二晶片502上皆布有復數(shù)個 本發(fā)明的強化接地特性立體堆棧封裝單元,該晶片的分割也可于晶片間完成 堆棧程序后進行;如圖5B所示,此圖為對應(yīng)圖5A,晶片堆棧后進行切割程 序的側(cè)視圖;第一電子組件層550、第二電子組件層560位于第二晶片502上, 第三電子組件層570、第四電子組件層580位于第一晶片501上;第一電子組 件層550與第三電子組件層570間的電路信號可通過第一具電訊傳遞的固著 結(jié)構(gòu)505做傳遞,同時第二電子組件層560與第四電子組件層580間的電路 信號可通過第二具電訊傳遞的固著結(jié)構(gòu)506進行傳遞,晶片切割道507用以 分割晶片并形成本發(fā)明的強化接地特性立體堆棧封裝結(jié)構(gòu),如圖6中所示。
      圖6為本發(fā)明的第二實施例,為利用本發(fā)明的封裝單元進行第一形式堆 棧封裝的截面示意圖。第一封裝單元體610中具有第一電子組件層605,第二 封裝單元體620中具有第二電子組件層606,位于兩電子組件層中的電路信號 可通過第二具電訊傳遞的固著結(jié)構(gòu)604進行傳遞;基板601上具有電訊接點 602,利用第一具電訊傳遞的固著結(jié)構(gòu)603,可使第一封裝單元體610,第二 封裝單元體620與基板601形成電訊導通,進而達成堆棧封裝的目的;前述 的較佳實施例結(jié)構(gòu)只做一說明,并非用以限定本發(fā)明。
      圖7為本發(fā)明的第三實施例,為利用本發(fā)明的封裝單元進行第二形式堆 棧封裝的截面示意圖。第一封裝單元體710、第二封裝單元體720與第三封裝 單元體730于上下兩側(cè)相對應(yīng)位置皆具有電訊接點,其中第一封裝單元體710 與第二封裝單元體720間的電路信號可通過第二其電訊傳遞的固著結(jié)構(gòu)進行 傳遞,另第二封裝單元體720與第三封裝單元體730間的電路信號,可以具 電訊傳遞的接合材料706進行傳遞。本發(fā)明的強化接地特性的立體堆棧封裝 單元,因其封裝結(jié)構(gòu)下表面具有可進行圖案化的金屬層(接地層),故可形成 電訊溝道于該層;第一封裝單元體710上利用接地層所形成的第一電訊溝道 709,可提供第三具電訊傳遞的固著結(jié)構(gòu)707與第四具電訊傳遞的固著結(jié)構(gòu)708 間信號的連通。基板701上具有電訊接點702,利用第一具電訊傳遞的固著結(jié) 構(gòu)703與第二其電訊傳遞的固著結(jié)構(gòu)704,可使第一封裝單元體710、第二封 裝單元體720、第三封裝單元體730與基板701形成電訊導通,進而達成堆棧 封裝的目的,同時為提高封裝結(jié)構(gòu)整體的可靠度,接合材料705可施加于具 電訊傳遞的固著結(jié)構(gòu)703周圍,用以增加固著結(jié)構(gòu)的強度;前述的較佳實施 例結(jié)構(gòu)只做一說明,并非用以限定本發(fā)明。
      圖8為本發(fā)明的第四實施例,為利用本發(fā)明的封裝單元進行第三形式堆 棧封裝的截面示意圖。第一封裝單元體810上具有不同尺寸的第二封裝單元 體820與第三封裝單元體830;第一封裝單元體810與第二封裝單元體820間 利用其電訊傳遞的接合材料805進行信號傳遞,同時第一封裝單元體810與 第三封裝單元體830間利用第二具電訊傳遞的固著結(jié)構(gòu)804進行信號傳遞。 基板801上具有電訊接點802,利用第一具電訊傳遞的固著結(jié)構(gòu)803,可使第 一封裝單元體810,第二封裝單元體820、第三封裝單元體830與基板801形 成電訊導通,進而達成堆棧封裝的目的。
      本發(fā)明較佳實施例說明如上,而熟悉此領(lǐng)域技藝,在不脫離本發(fā)明的精 神范圍內(nèi),當可做些許更動潤飾,其專利保護范圍更當視的權(quán)利要求及其等 同領(lǐng)域而定。
      權(quán)利要求
      1.一種電子封裝結(jié)構(gòu),其特征在于,該電子封裝結(jié)構(gòu)至少包含單或復數(shù)層用以形成電子組件的基材;單或復數(shù)個電子組件,形成于前述電子組件的基材,且該電子組件的總表面積小于或等于前述電子組件基材的表面積;單或復數(shù)個接觸墊,布于前述電子組件的表面;單或復數(shù)個緩沖區(qū)域,該緩沖區(qū)域分布于前述電子組件的四周;單或復數(shù)層接地層,形成于前述電子組件基材的背面;單或復數(shù)個導通孔,形成于前述緩沖區(qū)域,且于該導通孔內(nèi)或孔壁填充其導電特性的材料,使前述緩街區(qū)域的上表面與前述接地層間具有電訊連通的特性;單或復數(shù)個電訊溝道,形成于前述電子封裝結(jié)構(gòu)的單側(cè)或雙側(cè);單或復數(shù)個電訊接點,形成于前述電訊溝道的末端,且分布于前述電子封裝結(jié)構(gòu)的單側(cè)或雙側(cè)。
      2. 如權(quán)利要求1所述的電子封裝結(jié)構(gòu),其特征在于,其中所述位于電子封 裝結(jié)構(gòu)兩側(cè)的電訊溝道,可利用前述的導通孔進行電訊傳遞,使位于該電子 封裝結(jié)構(gòu)兩側(cè)的電訊溝道形成通路。
      3. 如權(quán)利要求1所述的電子封裝結(jié)構(gòu),其特征在于,其中所述用以形成電 子組件的基材,其材料組成元素可為硅、鍺、錫、碳,或以上元素的混合或 與他種具半導體特性元素的組合;其中該緩沖區(qū)域材料與該電子組件基材相 同,且該緩沖區(qū)域內(nèi)的電子組件基材不用以形成該電子組件。
      4. 如權(quán)利要求1所述的電子封裝結(jié)構(gòu),其特征在于,其中所述的接地層, 可為銅、鎳、鐵、鋁、鈷、金、或以上金屬材料合金或他種具導電性的材料 的組合;其中該電子封裝結(jié)構(gòu),其中該導通孔,其內(nèi)部所充填的導電金屬可 為錫、銀、金、鋁、鈹、銅、鎳、銠、鎢或以上金屬材料合金或他種其導電性的材料的組合。
      5. 如權(quán)利要求1所述的電子封裝結(jié)構(gòu),其特征在于,還包含一防護層,形 成于該電訊接點上,其中該防護層可利用網(wǎng)版印刷、模板印刷、滾筒式涂布、 噴墨涂布、光刻技術(shù)或其它適合的方式形成。
      6. —種具復數(shù)個封裝單元體的立體堆桟電子封裝結(jié)構(gòu),其特征在于,該電子封裝結(jié)構(gòu)至少包含復數(shù)層用以形成電子組件的基材;復數(shù)個電子組件,形成于前述電子組件的基材,且該電子組件的總表面 積小于或等于前述電子組件基材的表面積;復數(shù)個接觸墊,布于前述電子組件的表面; 復數(shù)個緩沖區(qū)域,該緩沖區(qū)域分布于前述電子組件的四周; 復數(shù)層接地層,形成于前述電子組件基材的背面;復數(shù)個導通孔,形成于前述緩沖區(qū)域,且于該導通孔內(nèi)或孔壁填充具導 電特性的材料,使前述緩沖區(qū)域的上表面與前述接地層間具有電訊連通的特 性;復數(shù)個電訊溝道,形成于前述電子封裝結(jié)構(gòu)的單側(cè)或雙側(cè); 復數(shù)個電訊接點,形成于前述電訊溝道的末端,且分布于前述電子封裝 結(jié)構(gòu)的單側(cè)或雙側(cè);復數(shù)個固著結(jié)構(gòu),形成于前述的電訊接點。
      7. 如權(quán)利要求6所述的具復數(shù)個封裝單元體的立體堆棧電子封裝結(jié)構(gòu),其 特征在于,其中所述位于電子封裝結(jié)構(gòu)兩側(cè)的電訊溝道,可利用前述的導通 孔進行電訊傳遞,使位于該電子封裝結(jié)構(gòu)兩側(cè)的電訊溝道形成通路。
      8. 如權(quán)利要求6所述的具復數(shù)個封裝單元體的立體堆棧電子封裝結(jié)構(gòu),其 特征在于,其中所述用以形成電子組件的基材,其材料組成元素可為硅、鍺、 錫、碳,或以上元素的混合或與他種具半導體特性元素的組合;其中該緩沖 區(qū)域材料與該電子組件基材相同,且該緩沖區(qū)域內(nèi)的電子組件基材不用以形成該電子組件。
      9. 如權(quán)利要求6所述的具復數(shù)個封裝單元體的立體堆棧電子封裝結(jié)構(gòu),其 特征在于,其中所述的接地層,可為銅、鎳、鐵、鋁、鈷、金、或以上金屬 材料合金或他種具導電性的材料的組合;其中該電子封裝結(jié)構(gòu),其中該導通 孔,其內(nèi)部所充填的導電金屬可為錫、銀、金、鋁、鈹、銅、鎳、銠、鎢或 以上金屬材料合金或他種其導電性的材料的組合。
      10. 如權(quán)利要求6所述的具復數(shù)個封裝單元體的立體堆棧電子封裝結(jié)構(gòu), 其特征在于,還包含一防護層,形成于該電訊接點上,其中該防護層可利用 網(wǎng)版印刷、模板印刷、滾筒式涂布、噴墨涂布、光刻技術(shù)或其它適合的方式 形成。
      全文摘要
      本發(fā)明提出一種用于干刻蝕的圖案屏蔽結(jié)構(gòu)及其方法,所述的圖案屏蔽結(jié)構(gòu)包括一種強化接地特性與內(nèi)埋天線型的立體堆棧封裝單元,此封裝單元可通過位于上下兩側(cè)的電訊接點達到多芯片堆棧的目的。該封裝單元于電子組件基材背面具有單或復數(shù)層接地層,提供半導體組件便利的接地途徑,并且比封裝單元適用于晶片級封裝制造方式,故可降低單一封裝單元體的制作成本。前述接地層也為本發(fā)明的封裝結(jié)構(gòu)中電子組件信號傳遞的途徑,配合位于電子組件層周圍的單或復數(shù)個導通孔,可使該封裝結(jié)構(gòu)上下兩側(cè)的電訊進行溝通,提高封裝單元的應(yīng)用性。又該接地層中可具有環(huán)型圍繞型態(tài)的電訊溝道,形成內(nèi)埋天線型立體堆棧封裝結(jié)構(gòu)。
      文檔編號H01L23/488GK101207101SQ20071016099
      公開日2008年6月25日 申請日期2007年12月19日 優(yōu)先權(quán)日2006年12月19日
      發(fā)明者楊文焜, 江國寧, 游明志, 邱建嘉 申請人:育霈科技股份有限公司
      網(wǎng)友詢問留言 已有0條留言
      • 還沒有人留言評論。精彩留言會獲得點贊!
      1