專利名稱：采用選擇再生長的AlGaN/GaN-HEMT的制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種作為移動基站的發(fā)送用器件和高耐壓的開關(guān)元件 來使用的AlGaN/GaN - HEMT的制造方法，特別涉及一種采用選擇再生 長的AlGaN/GaN - HEMT的制造方法，該AlGaN/GaN - HEMT具有更 寸&接觸電阻值的歐姆接觸。
背景技術(shù)：
作為使用了氮化鎵(Gallium Nitride: GaN)的電子器件的高電子 遷移率晶體管(High Electron Mobility Transistor: HEMT),被稱為 AlGaN/GaN-HEMT，該HEMT是如下這樣形成的采用有機金屬氣相 生長(Metal Organic Chemical Vapor Deposition: MOCVD )法或分子束 外延(Molecular Beam Epitaxy: MBE )法等外延晶體生長法，在SiC (Silicon Carbide)村底、i寶石襯底或Si襯底上，依次層疊生長GaN和 AlGaN等的晶體膜，而形成外延襯底，并對所得到的外延襯底實施處理。
以往，在最一般的情況下，通過在這些外延襯底上直接形成源電極 和漏電極各歐姆電極以及柵電極，而制作成AlGaN/GaN — HEMT。但是， 這樣的構(gòu)造，很多情況下不能充分減小歐姆電極的接觸電阻值。
作為解決上述問題的方法之一，有如下所述的釆用選擇再生長的方 法(例如，參考非專利文獻l)。所謂選擇再生長是指在對外延襯底表 面進行了某些蝕刻處理，或絕緣膜等的形成和圖形化后，在絕緣膜所在 的區(qū)域以外的區(qū)域，選擇性地再次進行外延晶體生長。
圖7 (A) ~圖7 (C)及圖8 (A) ~圖8 (C),表示該非專利文 獻1中公開的采用了選擇再生長的AlGaN/GaN - HEMT的制作工序流程 的概要。各圖表示了在主要工序階段得到的AlGaN/GaN - HEMT的主要 部分的剖面。
圖7 (A)為表示所采用的外延襯底(以后稱為半導體主體110。) 的剖面的示意圖。
首先，如圖7(A)所示，采用MOCVD法，在半絕緣性 (Semi-Insulating: SI )SiC襯底100上，在H00。C ~ 1200"C的高溫(High Temperature: HT )下形成AIN( Aluminum Nitride X以后，稱為HT-AIN) 等緩沖層102。該緩沖層102起到以下作用緩和在其上面形成的GaN 和AlGaN與襯底的晶格常數(shù)等的差異，生長結(jié)晶性良好的外延層。然 后，在該HT-AIN緩沖層102的上面，在1070'C左右的生長溫度下，形 成UID (Un-Intentionally Doped) - GaN電子移動層(以后，稱為 UID-GaN層)104，接下來，形成UID-GaN電子供給層(以后，稱為 UID-AlGaN層)108。也可以取代該UID-AlGaN層108而應用添加有 Si等n型雜質(zhì)的n-AlGaN層。然后，雖未圖示，但有時還在該UID-AlGaN 層108的上側(cè)，形成UID-GaN層和11+-63]\層作為帽(cap)層。另夕卜， 若構(gòu)造成這樣的結(jié)構(gòu)，則在UID-GaN層104與UID-AlGaN層108的界 面附近的UID-GaN層側(cè)，將因GaN與AlGaN的能帶隙的不同而生成 2維電子氣層106。準備以上那樣結(jié)構(gòu)的疊層構(gòu)造體的半導體主體110。
然后，在該半導體主體110的表面的第l主面lll上，利用等離子 體CVD (以后，稱為P-CVD)法等，均勻地形成lOOnm厚的Si02 層112。(圖7 (B))。
接下來，在該Si02層112上，采用光刻技術(shù)，形成使11+-03~層的 選擇再生長預定區(qū)域形成了開口的抗蝕劑圖案114。在這里，選擇再生 長預定區(qū)域必須至少包括歐姆電極的區(qū)域。另外，關(guān)于該選擇再生長預 定區(qū)域，為了改善選擇再生長膜的膜厚的均勻性等，最好為除了作為后
以外的、半導體主體110表面的整個區(qū)域(例如，參考專利文獻l)。
然后，將該抗蝕劑圖案114作為掩模使用，采用利用氫氟酸的濕式 蝕刻法或利用SF6氣體的反應性離子蝕刻(Reactive Ion Etching,以后 稱為RIE)等干式蝕刻法，對SK)2層112進行蝕刻，接著，通過利用 BC13氣體的RIE來進行蝕刻，直到半導體主體110的UID-AlGaN層108 及UID-GaN層104中的2維電子氣層106的下層。將通過該蝕刻工 序而以蝕刻形成了圖案的構(gòu)成凸部的Si02層、UID-AlGaN層、2維電 子氣層以及UID-GaN層分別設為112'、 108'、 106'及104'(圖7(C)),
之后，去除抗蝕劑圖案114,并以以蝕刻形成了圖案的SK)2層112' 為掩模，利用MOCVD法，以1070。C的生長溫度，進行11+-03]\層116 的選擇再生長。此時，在殘存的Si02層112'上面不生長11+-03]\層116 , 而是在無Si()2層112'的區(qū)域，即，僅在選擇再生長預定區(qū)域，形成作 為選擇再生長層的n、GaN層116,使得前工序中形成的凸部嵌入其中。 (圖8 (A))。
然后，采用氬(Ar)離子等的選擇離子注入法，進行離子注入，而 進行元件間隔離(未圖示)，該離子注入用于抑制GaN-HEMT的有源 區(qū)域以外的區(qū)域的載流子。
接著，采用光刻技術(shù)，形成在進行選擇再生長而形成的n、GaN層 116上的歐姆電極122的形成預定部，具有開口部的抗蝕劑圖案(未圖 示)。然后，作為用于形成源電極118和漏電極120的歐姆電極材料， 分別以15nm和200nm的厚度依次連續(xù)地真空蒸鍍Ti及Al,并利用剝 離法形成歐姆電極122的圖案。之后，在N2氣氣氛中，以550。C ~900'C 的范圍的適當溫度，進行30秒~5分鐘左右的熱處理，由此，得到歐姆 電極122與n+-GaN層116的歐姆接觸(圖8 ( B))。
進而，采用光刻技術(shù)，形成在以蝕刻形成了圖案的SiC)2層112'上 的柵電極124的形成預定部，具有開口部的抗蝕劑圖案(未圖示)。然 后，以該抗蝕劑圖案為掩模，通過使用了 SF6氣體的RIE，對Si02層 112'進行蝕刻，然后分別以50nm和500nm的厚度依次連續(xù)地真空蒸鍍 Ni及Au作為柵電極材料，并利用剝離法形成柵電極124的圖案(圖8 (C))。為了降低高輸出HEMT的源-柵間的電阻，該柵電極124—般 形成在偏向源電極118側(cè)的位置。
最后，在歐姆電極122和柵電極124上，引出布線金屬，形成為電 極焊盤，AlGaN/GaN-HEMT制作工序結(jié)束(未圖示)。
如上所述，在作為以往技術(shù)說明的采用了選擇再生長的 AlGaN/GaN - HEMT中，在通過蝕刻去除位于源電極和漏電極區(qū)域的 下層的UID-AlGaN層和UID-GaN層的上部后，在其上層形成作為高雜 質(zhì)濃度的選擇再生長層的11+-031^層，并在該選擇再生長層上形成歐姆 電極。因此，與未采用選擇再生長而直接在UID-AlGaN層上形成歐姆 電極的情況相比，可以有更多的電子從歐姆電極向n+-GaN層、或從 11+-031\層向歐姆電極移動，其結(jié)果是可以得到較小的接觸電阻值。
根據(jù)非專利文獻l所述，作為接觸電阻值，為0.3Qmm，另一方面， 未使用選擇再生長層而在位于源電極和漏電極區(qū)域下的UID-AlGaN層 上直接形成歐姆電極時的接觸電阻值為0.7ftmm左右。
非專利文獻l:信學技才艮，Technical Report of IEICE.ED2004-213， MW2004-220, ( 2005-01 ) pp.7-12
專利文獻1:日本特開2005-191181號公才艮
但是，根據(jù)非專利文獻1公開的方法，在利用RIE法等進行了蝕刻 處理的UID-AlGaN層或UID-GaN層上，進行n+-GaN層的選擇再生長 的情況下，有如下問題淀積在UID-AlGaN層或UID-GaN層的蝕刻表 面上的雜質(zhì)、蝕刻損傷及蝕刻端的形狀等，導致多數(shù)情況下不能得到均
勻的膜質(zhì)和膜厚的11+-03]\層的選擇再生長層，進而不能得到充分低的
接觸電阻值，另外，該值的偏差也較大。其結(jié)果是，所制作出的 AlGaN/GaN - HEMT器件的特性產(chǎn)生偏差，還使得作為器件的可靠性 劣化。
本申請的發(fā)明人經(jīng)過潛心研究，發(fā)現(xiàn)為了得到均勻的膜質(zhì)和膜厚 的n+-GaN層的選擇再生長層，以達到得到實用的AlGaN/GaN - HEMT 器件的目的，通過直接在UID-AlGaN層上形成n+-GaN層的選擇再生 長層，而完全不對其下層的UID-AlGaN層或UID-GaN層進行蝕刻處理， 能解決以往的問題。

發(fā)明內(nèi)容
本發(fā)明就是鑒于上述以往的問題而做出的。
因此，本發(fā)明的目的在于在AlGaN/GaN - HEMT或MIS型的 AlGaN/GaN - HEMT的制造方法中，不利用蝕刻處理去除作為半導體 主體的最上層的UID-AlGaN層等，而通過在其上面直接選擇再生長 n+-GaN層，制作具有更低接觸電阻值及均勻的器件特性的AlGaN/GaN —HEMT或MIS型的AlGaN/GaN — HEMT。
根據(jù)第一發(fā)明，提供一種AlGaN/GaN-HEMT的制造方法，其包 括以下的第1工序到第5工序。
在第1工序中，準備包含疊層構(gòu)造的半導體主體，該疊層構(gòu)造是在
襯底上層疊緩沖層，在緩沖層上層疊UID-GaN層，在UID-GaN層上層 疊UID-AlGaN層而形成的。
在第2工序中，在該半導體主體的作為UID-AlGaN層的表面的第 l主面上，形成絕緣膜的圖案。
在第3工序中，將該絕緣膜作為掩模使用，在絕緣膜的區(qū)域以外的
半導體主體表面的區(qū)域上，直接選擇再生長11+-03]\層，而不對半導體
主體表面進行蝕刻處理。
在第4工序中，在進行選擇再生長而形成的該11+-0& 層上，劃分 歐姆電極形成預定區(qū)域，并形成歐姆電極。
在第5工序中，在絕緣膜的區(qū)域內(nèi)，劃分柵電極形成預定區(qū)域并形 成開口，并且形成柵電極。
另外，根據(jù)第二發(fā)明，最好以Si02、 SiNx、 SiOJVy、 A1203&A1N 中的任意1種的膜來形成上述絕緣膜，或者以Si02、 SiNx、 SiOxNy、 A1203 及A1N中的任意2種以上的疊層膜來形成上述絕緣膜。其中，x和y表 示組成比。
此外，根據(jù)第三發(fā)明，最好在柵電極和半導體主體表面之間，形成 絕緣膜。
根據(jù)笫一發(fā)明，從外延晶體生長技術(shù)的角度看，由于在采用了選擇 再生長的AlGaN/GaN - HEMT中，不對UID-AlGaN層和UID-GaN層 進行蝕刻處理，而是在其上面，直接選擇再生長11+-0&~層。因此，與 在背景技術(shù)中說明的對UID-AlGaN層和UID-GaN層進行蝕刻處理后再 選擇再生長11+-03]\層的方法相比，沒有蝕刻端的形狀問題，沒有蝕刻 損傷，并且表面污染少，所以具有以下效果可以在晶片表面的整個面
上，平坦且均勻地進行11+習3~層的選擇再生長，還能抑制小突起等缺
陷的產(chǎn)生。
另外，從處理技術(shù)的角度看，由于不用對UID-AlGaN層和UID-GaN
層進行蝕刻處理，即可在其上面直接選擇再生長11+-03~層，因此，具
有可以縮短及簡化制作工序，提高器件制作成品率等效果。
此外，從電特性的角度看，由于不對半導體主體的表面進行蝕刻，
而直接選擇再生長n+-GaN層，因此，能得到均勻的膜厚和膜質(zhì)的 n、GaN層，所以，能夠降低該n+-GaN層與歐姆電極之間的接觸電阻。 其結(jié)果，具有能夠提高HEMT器件的以下特性等的效果，該特性指增 加最大漏極電流及互導等。
另外，根據(jù)第二發(fā)明，有如下效果可以應用各種絕緣膜，作為其 形成方法不僅僅限于P-CVD法，還能夠使用熱CVD法、ECR濺射法 及RF濺射法等可形成絕緣性薄膜的其它形成方法。
此夕卜，根據(jù)第三發(fā)明，除了在上述笫一發(fā)明的AlGaN/GaN - HEMT 中說明的效果之外，還能夠制造MIS型的AlGaN/GaN - HEMT。因此， 與通常構(gòu)造的HEMT相比，能夠得到更大的最大漏極電流，所以，其 結(jié)果是有如下效果在高頻驅(qū)動的情況下，能夠得到更大的輸出。


圖1為用于說明本發(fā)明第1實施方式的AlGaN/GaN - HEMT的制 作工序的圖(其一)。
圖2為用于說明本發(fā)明第1實施方式的AlGaN/GaN - HEMT的制 作工序的圖(其二)。
圖3為用于說明本發(fā)明的第1實施方式和背景技術(shù)中的選擇再生長 工序后的表面圖案和階梯輪廓的圖。
圖4為用于說明利用本發(fā)明第1實施方式和背景技術(shù)制作的 AlGaN/GaN - HEMT的FET特性的圖。
圖5為用于說明利用本發(fā)明第2實施方式制作的MIS型的 AlGaN/GaN - HEMT的剖面構(gòu)造的圖。
圖6為用于說明利用本發(fā)明第2實施方式和背景技術(shù)制作的MIS 型AlGaN/GaN - HEMT的FET特性的圖。
圖7為用于說明背景技術(shù)的AlGaN/GaN - HEMT的制作工序的圖 (其一 )。
圖8為用于說明背景技術(shù)的AlGaN/GaN - HEMT的制作工序的圖 (其二 )'
符號說明
100: SI-SiC襯底，102: HT-A1N緩沖層，104: UID-GaN層， 104':以蝕刻形成了圖案的UID-GaN層，106: 2維電子氣層，106': 以蝕刻形成了圖案的2維電子氣層，108: UID-AlGaN層，108':以蝕 刻形成了圖案的UID-AlGaN層，110:半導體主體，111:第1主面， 112: Si02層，112':以蝕刻形成了圖案的Si02層，113:選擇再生長預 定區(qū)域，114:抗蝕劑圖案，116:選擇再生長n+-GaN層，117:歐姆電 極形成預定區(qū)域，118:源電極，120:漏電極，122:歐姆電極，123: 柵電極形成預定區(qū)域，124:柵電極
具體實施例方式
以下，參考附圖，對本發(fā)明的實施方式進行說明。這些圖僅以能夠 理解本發(fā)明的程度概略性地表示了各構(gòu)成要素的形狀、大小及配置關(guān) 系，另外，以下說明的數(shù)值及其它的條件僅為優(yōu)選例，本發(fā)明不被本發(fā) 明的實施方式所限定。并且，在剖視圖中，為防止圖的復雜化，而省略 了部分表示剖面的剖面線。
(第1實施方式)
圖1(A) 圖1(C)及圖2(A) 圖2(C)表示用于說明本發(fā) 明第1實施方式的、采用了選擇再生長的AlGaN/GaN - HEMT的制作 工序流程的概要。各圖表示了主要工序中的AlGaN/GaN - HEMT的主 要部分的剖面。并且，在這些圖1和圖2中，關(guān)于與在背景技術(shù)中說明 的AlGaN/GaN — HEMT的結(jié)構(gòu)中所使用的圖7和圖8相同的要素，使 用和圖7及圖8相同的符號來表示。
圖1 (A)為用于表示本發(fā)明的第1實施方式中使用的半導體主體 110的剖面構(gòu)造的圖。
首先，在第1工序中，準備半導體主體110。該半導體主體110具 有疊層構(gòu)造，該疊層構(gòu)造是在SI-SiC襯底100上層疊HT-A1N緩沖層 102、在該HT-A1N緩沖層102上層疊UID-GaN層104、以及在該UID-GaN層104上層疊UID-AlGaN層108而形成的。該半導體主體110, 可以如下這樣進行制作。
作為襯底，使用SI-SiC襯底100,在其上面，利用MOCVD法， 在IIOO'C至1200'C的生長溫度下，結(jié)晶生長厚度為100nm的HT-A1N 緩沖層102。該HT-A1N緩沖層102，緩和SiC襯底與在其上面層疊的 GaN層和AlGaN的晶格常數(shù)等的差異，并起到作為用于生長結(jié)晶性良 好的外延層的緩沖層的作用。然后，以1070'C左右的生長溫度依次層疊 lnm厚的UID-GaN層104，然后層疊23nm厚的UID-AlGaN層108， 由此得到半導體主體110。于是，該半導體主體110具有疊層構(gòu)造，該 疊層構(gòu)造是在SI-SiC襯底100上具有HT-A1N緩沖層102、 UID-GaN 層104、 UID-AlGaN層108的構(gòu)造。設作為該半導體主體110的最上層 的UID-AlGaN層108的表面為該半導體主體110的第1主面111。若構(gòu) 成這樣的構(gòu)造，則在UID-GaN層104與UID-AlGaN層108的界面附近 的UID-GaN層側(cè)，將因GaN與AlGaN的能帶隙的不同而生成2維電 子氣層106。
然后，在第2工序中，在半導體主體110的作為UID-AlGaN層108 的表面的第1主面111上，形成SK)2層112作為絕緣膜。在該第2工序 中，首先，在作為該半導體主體110的表面的笫1主面111上，利用 P-CVD法在300'C的溫度下形成100nm的均勻厚度的Si02層112(圖1 (B))作為絕緣膜。
接著，在第3工序中，將絕緣膜作為掩模使用，不對半導體主體110 的表面進行蝕刻處理，而是在絕緣膜的區(qū)域以外的半導體主體表面的區(qū) 域上，直接選擇再生長11+-0&1^層。為達成此目的，在該第3工序中， 首先，在上述Si02層112上，利用光刻技術(shù)，形成使11+-0汪]\層的選擇 再生長預定區(qū)域113形成開口的抗蝕劑圖案114(未圖示)。該選擇再生 長預定區(qū)域113,為除了源電極和漏電極形成預定區(qū)域之間的區(qū)域以外 的半導體主體110表面的整個區(qū)域。
然后，以該抗蝕劑圖案114為掩模，采用利用SF6氣體的感應耦合 型等離子體(Inductively Coupled Plasma,以后稱為ICP。 ) -RIE法進 行蝕刻。將該以蝕刻形成了圖案的Si02層112以112'表示。此時，被蝕
刻的僅僅是抗蝕劑圖案正下方的SK)2層以外的SK)2層部分，在蝕刻工序以后，作為半導體主體110的第1主面111的UID-AlGaN層108的 與選擇再生長預定區(qū)域113對應的表面部分就原封不動地露出(圖1 (C))。
然后，去除抗蝕劑圖案114，以以蝕刻形成了國案的Si02層112' 為掩模，利用MOCVD法在1070'C的生長溫度下以100nm的厚度選擇 再生長11+-031^層116。此時，不在前工序中以蝕刻形成了圖案的Si02 層112'上結(jié)晶生長作為選擇再生長層的n+-GaN層116，而只在該區(qū)域 以外的半導體主體所露出的笫1主面111上的UID-AlGaN層108的選 擇再生長預定區(qū)域113的表面上選擇再生長11+-0&1\層116(圖2(A))。
接著，采用氬(Ar)離子等的選擇離子注入法，進行離子注入，而 進行元件間隔離(未圖示)，該離子注入用于抑制GaN-HEMT的有源 區(qū)域以外的區(qū)域的載流子。
然后，在第4工序中，在進行選擇再生長而形成的n+-GaN層116 的區(qū)域上，設定歐姆電極形成預定區(qū)域117，并在歐姆電極形成預定區(qū) 域117上形成歐姆電極122。為此，在第4工序中，利用光刻技術(shù)，形 成在進行選擇再生長而形成的n+-GaN層116上的歐姆電極形成預定區(qū) 域117具有開口的抗蝕劑圖案(未圖示)。之后，作為用來形成源電極 118和漏電極120的歐姆電極材料，分別以15nm和200nm的厚度依次 連續(xù)真空蒸鍍Ti和Al。從而，在歐姆電極形成預定區(qū)域117所露出的 n+-GaN層116的露出面、即在上述抗蝕劑圖案的露出面上，形成上述 Ti和Al的二層金屬層的歐姆電極122。然后，利用剝離法形成歐姆電 極122的圖案，得到如圖2(B)所示的構(gòu)造體。然后，在N2氣氣氛中， 以625'C的溫度，對圖2 (B)所示的構(gòu)造體進行2分鐘的熱處理，由此 得到歐姆電極122與n+-GaN層116的歐姆接觸.
接著，在第5工序中，在作為絕緣膜的SK)2層112'的區(qū)域內(nèi)使柵 電極形成預定區(qū)域123形成開口 ，并在開口處露出的柵電極形成預定區(qū) 域123上，形成柵電極124。為此，在第5工序中，利用光刻技術(shù)，在 以蝕刻形成了圖案的SK)2層112'上的柵電極形成預定區(qū)域123形成抗 蝕劑圖案的開口部(未圖示)。然后，以該抗蝕劑圖案為掩模，利用使 用了 SF6氣體的ICP-RIE法，對SK)2層112'進行蝕刻。在這種情況下， 在使用了 SF6氣體的ICP-RIE法中，因為UID-AlGaN層108未被蝕刻，
所以僅對上述Sit)2層112'進行了蝕刻。接著，作為柵電極材料，分別 以50nm和500nm的厚度依次連續(xù)地真空蒸鍍Ni和Au，并利用剝離法 形成柵電極124的圖案，由此得到如圖2 (C)所示的構(gòu)造體。為了降 低高輸出HEMT的源-柵間的電阻，上述柵電極124—般形成在偏向源 電極118側(cè)的位置。
最后，在歐姆電極122和柵電極124上，引出布線金屬并形成為電 極焊盤，本發(fā)明第1實施方式的AlGaN/GaN - HEMT的制作工序結(jié)束 (未圖示)。
關(guān)于如以上那樣制作的本發(fā)明第1實施方式的AlGaN/GaN-HEMT和另外制作的在背景技術(shù)中說明了的AlGaN/GaN-HEMT，下 面， 一邊對兩者進行比較， 一邊參考圖3 (A)和圖3 (B)對選擇再生 長層的階梯輪廓和表面狀態(tài)進行說明。
測試樣品為如下構(gòu)造在圖3(A)所示的俯視圖所表示出的雙柵 構(gòu)造的高頻型HEMT的表面圖案中，在歐姆電極形成預定區(qū)域117(以
之間，左右排列有2根選擇再生長用的以蝕刻形成了圖案的Si02層112' 的掩模線。并且，在圖3(A)中，在Si02層112'上附有剖面線，但該 剖面線并不表示剖面，而僅強調(diào)表示Si02層112'的平面形狀。該Si02 層112'的橫向?qū)挾燃s為5pm。這些掩模線以外的區(qū)域全部為選擇再生長 n、GaN層116的區(qū)域。
利用表面形狀機(階梯計)，沿圖3 (A)中以箭頭表示的、與SK)2 層112'的圖案的長度方向正交的I-I線，對如上述那樣準備的2種樣品 進行測量，其結(jié)果表示在圖3(B)中.在圖3(B)中，橫軸表示水平 位置(單位xo.lnm)，縱軸表示以選擇再生長前的Si()2層112'的表面 為基準面的垂直位置(表示階梯。單位:A)。
在這種情況下，測量時使用去除了 Si()2層112'、并露出了其基底 的UID-AlGaN層(在第1實施方式中表示為108、在背景技術(shù)中表示 為108')的表面的樣品進行測量。形狀曲線A為本發(fā)明第1實施方式的 AlGaN/GaN - HEMT構(gòu)造的測量結(jié)果，形狀曲線B為在背景技術(shù)中說 明的AlGaN/GaN - HEMT構(gòu)造的測量結(jié)果。
由以上的結(jié)果可知，在本發(fā)明第l實施方式的AlGaN/GaN - HEMT 構(gòu)造中，呈現(xiàn)出比較平坦的表面形狀，并且，從基底的UID-AlGaN層 108的附近，以大致恒定的膜厚生長了選擇再生長11+-0&1^層116。從器 件制作工藝的角度和確保處理晶片表面的平坦性方面看，這都是所希望 的重要要素.
另一方面，在背景技術(shù)中說明的AlGaN/GaN-HEMT構(gòu)造中，在 基底的UID-AlGaN層108'的附近，測量到階梯的急速上升(在圖3(B) 中以Pl、 P2、 P3及P4表示)，該部分的選擇再生長層的膜厚較厚。即， 在選擇再生長工序中，以環(huán)繞Si02層112'的掩模周圍的方式形成了選 擇再生長層的膜厚較厚的區(qū)域，并且，在該部分，其偏差隨晶片內(nèi)的位 置的不同而大幅變化，因此，如后所述，成為接觸電阻值等電特性出現(xiàn) 較大偏差的原因。另外，還測量到了如局部山峰形狀的P5那樣的凸部。 這是異常生長的11+^31^的晶體， 一般被稱為小突起(hillock )。這些非 平坦性和局部的凸部等的存在，從器件的制作工藝的角度看不是所希望
的要素。
接下來，對本發(fā)明第1實施方式的AlGaN/GaN-HEMT構(gòu)造和另 外制作的背景技術(shù)中說明的AlGaN/GaN - HEMT構(gòu)造的接觸電阻值及 FET特性進行比較。
首先，接觸電阻值的測量方法，利用眾所周知的TLM( Transmission Line Model )法進行。其結(jié)果是，第1實施方式的AlGaN/GaN - HEMT 構(gòu)造的接觸電阻的平均值，以Re(Qmm)表示時為0.15，以pc(nmm2) 表示時為5.2xl(T7,另外，以％表示標準偏差ct與表示各偏差的平均值 m之比的值時，(o/m) xioo ( % )分別為12.8 %和26.1%。
與此相對，在背景技術(shù)中說明的AlGaN/GaN - HEMT構(gòu)造的接觸 電阻值的平均值，以Re (ilmm)表示時為0.27，以pc ( Qmm2 )表示 時為1.7xl(T6，另外，表示偏差的(o/m) xlOO ( % )值，分別為36.6 %和71.4%?？梢哉J為，該Rc (ftmm)為0.27flmm這樣的值，與在 背景技術(shù)中說明的非專利文獻l所公布的值、即0.3ftmm基本一致。
根據(jù)以上的結(jié)果，若對接觸電阻值Re及Re的偏差進行比較，則本 發(fā)明第1實施方式的AlGaN/GaN-HEMT構(gòu)造與在背景技術(shù)中說明的 AlGaN/GaN - HEMT構(gòu)造相比，接觸電阻值降低約1/2，偏差降低約1/3。
一般來講，選擇再生長層在蝕刻后形成，使得與UID-GaN層的上 側(cè)的2維電子氣層相接(例如，在背景技術(shù)中所說明的構(gòu)造)。此時， 由設置在其上層的歐姆電極供給的作為栽流子的電子，經(jīng)由作為選擇再 生長層的11+-03]\層向2維電子氣層移動。另一方面，在本發(fā)明第l實 施方式的AlGaN/GaN - HEMT構(gòu)造中，由歐姆電極供給的作為栽流子 的電子，經(jīng)由作為選擇再生長層的n、GaN層，并通過UID-AlGaN層， 向UID- GaN層的上側(cè)的2維電子氣層移動。
此前， 一般認為在背景技術(shù)中所示的HEMT構(gòu)造，可向2維電子 氣層供給更多的電子，但是，根據(jù)上述比較的實驗結(jié)果，如后所述，本 發(fā)明第1實施方式的構(gòu)造的HEMT,能得到更多的電流。其原因被認為 是在圖3(B)中，本發(fā)明第1實施方式的HEMT構(gòu)造中的作為選擇再 生長層的n、GaN層，比在背景技術(shù)中所示的HEMT構(gòu)造中的作為選擇 再生長層的n+-GaN層的厚度生長得厚。另外，通常，流經(jīng)歐姆電極的 電流，流經(jīng)作為歐姆電極的源電極和漏電極的相對的電極端，這已被人 們所了解。在本發(fā)明第1實施方式的構(gòu)造的HEMT構(gòu)造中，來自離電 極端較遠的歐姆電極部分之下的電流可以通過其下層的2維電子氣層來 流動。另一方面，在背景技術(shù)中所示的HEMT構(gòu)造中，利用蝕刻去除 了歐姆電極下的2維電子氣層，而不能進行歐姆電極下的載流子的輸送， 這也與這兩種樣品的測量結(jié)果的差異有關(guān)。
接下來，對本發(fā)明第1實施方式的AlGaN/GaN - HEMT構(gòu)造和在 背景技術(shù)中說明的AlGaN/GaN - HEMT構(gòu)造的FET特性的代表例進行 比較。所測量的HEMT的柵極長(Lg )為lnm，柵極寬(Wg )為10jim。 圖4表示利用眾所周知的半導體參數(shù)分析儀測量出的FET特性曲線。 在圖4中，橫軸表示FET的源-漏間施加電壓Vds (單位V)，縱軸表 示FET的源-漏間電流Ids (單位mA)。另外，柵電壓Vg的施加范圍 是一4V 2V (步幅為1V)。
圖4 ( A)表示本發(fā)明第1實施方式的AlGaN/GaN -HEMT構(gòu)造的 FET的Ids-Vds特性，另一方面，圖4 (B)表示在背景技術(shù)中說明的 AlGaN/GaN - HEMT構(gòu)造的FET的Ids-Vds特性。對從這2種曲線求得的 最大漏極電流(Vg為2V時的Ids，x )、最大互導(Vds為5V時的gnwnax )、 及閾值電壓(Vth)進行比較。
測量結(jié)果是，從本發(fā)明笫1實施方式的AlGaN/GaN - HEMT構(gòu)造 的FET的特性曲線圖4( A )，可得到Ids-max(柵極寬lmm的值:單位A/mm) 為0.91A/mm, gm，x (柵極寬lmm的值單位mS/mm )為282mS/mm， 以及Vth (V)為-3.00V。另一方面，從在背景技術(shù)種說明的AlGaN/GaN - HEMT構(gòu)造的FET的特性曲線圖4 (B )，可得到Ids_max為0.77A/mm， gm-max為247mS/mm，以及V也(V)為一2.99V。
由以上結(jié)果可知，對于閾值電壓(Vth)，兩者為基4^目同大小的值， 而最大漏極電流(Ids-max )，為第1實施方式的AlGaN/GaN - HEMT較大。 另外，最大互導(gm_max)，也是第1實施方式的AlGaN/GaN - HEMT能 得到較大的值。
如上所述，在采用了選擇再生長的AlGaN/GaN - HEMT中，不對 UID-AlGaN層及UID-GaN層進行蝕刻，而是直接選擇再生長n+-GaN層， 由此可降低接觸電阻值，從而可大幅改善最大漏極電流及互導等FET 特性。這些直流(DC)電平的FET特性的改善，對于提高高頻特性和 功率特性非常有幫助。
如以上說明的那樣，根據(jù)本發(fā)明，可以解決在背景技術(shù)中說明的以 往的采用了選擇再生長的AlGaN/GaN-HEMT的問題，即蝕刻處理后的 晶體表面的問題、歐姆接觸電阻值的偏差問題、以及FET特性在晶片表面 內(nèi)分布不均勻的問題。
(第2實施方式)
接下來，對本發(fā)明第2實施方式的采用了選擇再生長的MIS型的 AlGaN/GaN - HEMT進行說明。
圖5是表示用于說明本發(fā)明第2實施方式的、采用了選擇再生長的 MIS型的AlGaN/GaN-HEMT構(gòu)造的要部剖面的圖.因制作工序和結(jié)構(gòu) 與在本發(fā)明的第1實施方式中說明的內(nèi)容基;M目同，所以筒單地進^fti兌明， 特別是僅對第2實施方式中與第1實施方式的不同之處進fr說明。并且， 對于構(gòu)成要素的符號，附加和第l實施方式相同的符號。
所使用的Si - SiC襯底100和半導體主體110的構(gòu)造，與第1實施 方式相同。
然后，在半導體主體110的第1主面111上，利用P-CVD法，在 300匸的溫度下，均勻地形成50nm厚的Si02層112。該Si02層112的厚 度為不同于第1實施方式的厚度。
接下來，應用光刻技術(shù)和ICP-RIE法，僅對SK)2層112進行蝕刻， 得到以蝕刻形成了圖案的SK)2層112'。
然后，以殘存的Si02層112'為4^模，利用MOCVD法選擇再生長 n+-GaN層116。在這種情況下，n+-GaN層116的生長厚度也為100nm。
接下來，利用離子注入法進行元件間隔離，然后，形成歐姆電極122 的圖案，之后利用熱處理得到歐姆接觸.
然后為柵電極制作工序，該工序不同于第1實施方式。即，因為要 做成MIS型的FET構(gòu)造，所以要做成在柵電極124和UID-AlGaN層 108之間夾持絕緣層的柵極構(gòu)造。首先，利用光刻技術(shù)，在以蝕刻形成了 圖案的Si()2層112'上的柵電極124形成預定部形成抗蝕劑圖案的開口部 (未圖示)。然后，以該抗蝕劑圖案為掩模，通過應用了 SF6氣體的ICP-RIE 法，對Si02層112'進行蝕刻，此時，將幾nm厚的Si()2層112'的一部分殘 留在UID-AlGaN層108上。由此，所形成的凹部狀的SK)2層112'的底部 成為MIS型構(gòu)造的I層。接著，作為柵電極材料，分別以50nm和500nm 的厚度依次連續(xù)地真空蒸鍍Ni和Au。利用剝離法形成柵電極124的圖案， 而形成柵電極124嵌入凹部狀的Si02層112'的底部的形狀的MIS型的柵 極構(gòu)造(圖5)。為了降低高輸出HEMT的源-柵間的電阻，該柵電極124 一般形成于偏向源電極118側(cè)的位置。
最后，在歐姆電極122和柵電極124上引出布線金屬，形成為電極 焊盤，本發(fā)明笫2實施方式的AlGaN/GaN-HEMT制作工序結(jié)束(未圖 示)。
關(guān)于如以上那樣制作的本發(fā)明第2實施方式的MIS型的 AlGaN/GaN - HEMT和以其他方法制作的MIS型構(gòu)造的在背景技術(shù)中所 說明的AlGaN/GaN-HEMT，對FET特性的代表例進行比較。所測量的 HEMT的柵極長(Lg)為lnm，柵極寬(Wg)為10jim。圖6表示采用眾 所周知的半導體Wt分析儀測量出的FET的特性曲線。在圖6中，橫軸表 示FET的源-漏間施加電壓Vds (單位V)，縱軸表示FET的源畫漏間電流
Ids(單位mA)。另外，柵電壓Vg的施加范圍是-4V 2V (1V步幅)。
圖6 (A)表示本發(fā)明第2實施方式的MIS型的AlGaN/GaN-HEMTT的Ids-Vds特性，另一方面，圖6(B)表示以其他方法制作的在背 景技術(shù)中所說明的AlGaN/GaN - HEMT的Ids-Vds特性。對從這2種曲線 求得的最大漏極電流(Vg為2V時的Ids_max)、最大互導(Vas為5V時的
gm-max)、及閾值電壓(Vth )進行比較。
測量結(jié)果是，從本發(fā)明笫2實施方式的MIS型的AlGaN/GaN-HEMT構(gòu)造的FET的特性曲線可得到，Ids-max (柵極寬lmm的值單位 A/mm)為1.11A/mm， gm,ax (柵極寬lmm的值單位mS/mm)為 258mS/mm，以及Vth (V)為-4.57V。另一方面，從另外制作的MIS型 的在背景技術(shù)中所說明的AlGaN/GaN - HEMT構(gòu)造的FET的特性曲線可 得到，Ids彌x為0.94A/mm， gm-max為252mS/mm，以及Vtb (V)為-4.36V。
由以上結(jié)果可知，對于最大互導(gm-max)和閾值電壓(Vth)，兩者 為基本相同大小的值，而最大漏極電流(Ids.max)，為第2實施方式的 AlGaN/GaN - HEMT較大。因此，在進行高頻驅(qū)動的情況下，具有能得 到更大輸出的效果.
另外，與在第1實施方式中說明的不具有MIS構(gòu)造的采用了選擇 再生長的AlGaN/GaN - HEMT的FET特性(圖4 (A)和圖4 (B))進 行比較可知，做成MIS型，可以得到更大的漏極電流。i^示采用MIS 型提高了FET特性。因此，在進行高頻驅(qū)動的情況下，能夠得到更大的輸 出。另外，對互導(gm)進行比較可知，MIS型的FET呈現(xiàn)較小值。這 是因為在柵電極的正下方存在絕緣膜，這是MIS型的一般特性。
在以上說明的實施方式中，說明了在進行選^^再生長時，作為掩模使 用了利用P-CVD法形成的Si02層的例子，但不限于此，也可以應用SiNx、 SiOxNy、 Al203及A1N等單層的絕緣性薄膜，另外，也可以應用層疊了兩 種以上這些絕緣性薄膜的多層絕緣膜。并且，這些絕緣膜的成膜方法，除 P-CVD以外，還可以采用各種CVD法(熱CVD法等)或'踐射法(ECR 濺射法、RF濺射法)等可形成絕緣性薄膜的其它形成方法。
權(quán)利要求
1.一種AlGaN/GaN-HEMT的制造方法，其特征在于，包括以下工序第1工序，準備具有疊層構(gòu)造的半導體主體，該疊層構(gòu)造是在襯底上層疊緩沖層、在該緩沖層上層疊UID-GaN層、在該UID-GaN層上層疊UID-AlGaN層而形成的；第2工序，在上述半導體主體的作為UID-AlGaN層的表面的第1主面上，形成絕緣膜的圖案；第3工序，將上述絕緣膜用作掩模，不對上述半導體主體表面進行蝕刻處理，而在上述絕緣膜的區(qū)域以外的上述半導體主體表面的區(qū)域上，直接選擇再生長n+-GaN層；第4工序，在進行選擇再生長而形成的上述n+-GaN層的區(qū)域，設定歐姆電極形成預定區(qū)域，并在該歐姆電極形成預定區(qū)域上形成歐姆電極；以及第5工序，在上述絕緣膜的區(qū)域內(nèi)，使柵電極形成預定區(qū)域形成開口，并在從該開口露出的該柵電極形成預定區(qū)域上形成柵電極。
2. 根據(jù)權(quán)利要求1所述的AlGaN/GaN - HEMT的制造方法，其特 征在于，形成Si02、 SiNx、 SiOxNy、入1203及A1N中的任意1種的膜來作為 上述絕緣膜，或者形成任意2種以上的疊層膜來作為上述絕緣膜。
3. 根據(jù)權(quán)利要求1或2所述的AlGaN/GaN - HEMT的制造方法， 其特征在于，在柵電極與半導體主體表面之間，形成上述絕緣膜。
全文摘要
本發(fā)明提供一種采用選擇再生長的AlGaN/GaN-HEMT的制造方法。在該制造方法中，首先，準備具有疊層構(gòu)造的半導體主體(110)，該疊層構(gòu)造是在襯底(100)上層疊緩沖層(102)、在緩沖層上層疊UID-GaN層、在該UID-GaN層上層疊UID-AlGaN層而形成的。然后，在該半導體主體的作為UID-AlGaN層的表面的第1主面(111)上，形成絕緣膜(112)的圖案，以形成了圖案的絕緣膜(112′)為掩模，不對半導體主體表面進行蝕刻處理，而在絕緣膜的區(qū)域以外的半導體主體表面的區(qū)域上，直接選擇再生長n⁺-GaN層。之后，在進行了選擇再生長后的該n⁺-GaN層的區(qū)域，劃分歐姆電極形成預定區(qū)域(117)，并形成歐姆電極(122)。接下來，在絕緣膜的區(qū)域內(nèi)，劃分柵電極形成預定區(qū)域(123)并形成開口，并且形成柵電極(124)。
文檔編號H01L21/335GK101183647SQ20071016336
公開日2008年5月21日 申請日期2007年10月19日 優(yōu)先權(quán)日2006年11月13日
發(fā)明者丸井俊治, 戶田典彥, 見田充郎 申請人:沖電氣工業(yè)株式會社