專利名稱：包括多個管芯和一公共節(jié)點結構的半導體管芯封裝的制作方法
包括多個管芯和一公共節(jié)點結構的半導體管芯封裝
背景技術：
同步降壓轉換器用于電壓調整。典型的同步降壓轉換器可使用控制器
IC (集成電路)、高側功率MOSFET和低側功率MOSFET。


圖1示出典型的同步降壓轉換器的簡化電路圖。同步降壓轉換器(SBC) 10包括高側金屬氧化物半導體場效應晶體管(MOSFET)12和低側MOSFET 14。低側MOSFET 14的漏極D與高側MOSFET 12的源極S通過節(jié)點S電 連接。PWM (脈寬調制)控制器可控制高側MOSFET 12的柵極G和低側 MOSFET 14的柵極G。
為使SBC 10以中到高的工作/開關頻率使用，SBC 10中高側MOSFET 12的源極S和低側MOSFET 14的漏極D之間的節(jié)點連接合乎需要地具有 非常低的電感。當MOSFET 12和14被配置成分立器件時，SBC10的電路 布置的設計被合乎需要地最優(yōu)化以減小寄生電感?；蛘?，SBC10可在單個 封裝中的單個轉換器中被配置成全集成同步降壓轉換器，其被設計并布置 成減小高側MOSFET 12的源極S和低側MOSFET 14的漏極D之間的連接 中的寄生電感。然而，這種全集成器件傾向于是經常與其他應用和/或設計 不兼容的相當應用和/或設計特定的器件。更進一步地，連接MOSFET的印 刷電路板跡線/導體通常不適于傳輸中到高電平的電流。
在使用常規(guī)封裝的同步降壓轉換器中，高側MOSFET源極通過接合線 連接到低側MOSFET漏極。這產生了高寄生電感。此外，在常規(guī)封裝中， 驅動器IC到高側MOSFET和低側MOSFET的柵極、源極和漏極的連接也 使用接合線和支承MOSFET的各個管芯焊盤來執(zhí)行。使用各個焊盤需要使 用較長的接合線。這些因素降低了常規(guī)封裝的高頻功率效率和熱性能。一 般而言，多管芯焊盤封裝具有比本發(fā)明各實施例低的封裝可靠性級別。此 外， 一般而言，因為封裝的物理大小較大多管芯焊盤器件被橫向排列，從 而導致較低的封裝可靠性(例如，在回流/焊接/安裝工藝期間對濕度敏感)。此外，常規(guī)封裝散熱不佳，因而期望改進這種類型的封裝的散熱特性。
因此，期望提供經改進的半導體管芯封裝、用于制造半導體管芯封裝 的方法、及使用這些半導體管芯封裝的電氣組件。
發(fā)明概要
本發(fā)明的各實施例涉及各種半導體管芯封裝，用于制造半導體管芯封 裝的各種方法、以及包括半導體管芯封裝的各種電氣組件。
本發(fā)明的一個實施例涉及半導體管芯封裝。該半導體管芯封裝包括基 板以及安裝在該基板上的第一半導體管芯，其中該第一半導體管芯包括第 一垂直器件，其包括位于該第一半導體管芯相反表面上的第一輸入區(qū)和第 一輸出區(qū)。該半導體管芯封裝包括安裝在基板上的第二半導體管芯，其中 該第二半導體管芯包括第二垂直器件，其包括位于該第二半導體管芯相反 表面上的第二輸入區(qū)和第二輸出區(qū)。導電節(jié)點夾使第一半導體管芯中的第
一輸出區(qū)(例如低側MOSFET中的漏極區(qū))與第二半導體管芯中的第二輸 入區(qū)(例如高側MOSFET中的源極區(qū))電連通。第一半導體管芯和第二半 導體管芯位于基板和導電節(jié)點夾之間。
本發(fā)明的另一實施例涉及用于制造半導體管芯封裝的方法。該方法包 括將第一半導體管芯安裝到基板上，其中該第一半導體管芯包括第一垂直 器件，其包括位于該第一半導體管芯相反表面上的第一輸入區(qū)和第一輸出 區(qū)。該方法還包括將第二半導體管芯安裝到該基板上，其中該第二半導體 管芯包括第二垂直器件，其包括位于該第二半導體管芯相反表面上的第二 輸入區(qū)和第二輸出區(qū)。然后，導電節(jié)點夾被附連到第一半導體管芯和第二 半導體管芯。該導電節(jié)點夾使第一半導體管芯中的第一輸出區(qū)與第二半導 體管芯中的第二輸入區(qū)電連通。
本發(fā)明的又一實施例涉及用于制造能被安裝到母板上的半導體管芯封 裝的方法，該方法包括獲得第一半導體管芯，其中該第一半導體管芯包
括第一垂直器件，其包括位于該第一半導體管芯相反表面上的第一輸入區(qū)
和第一輸出區(qū)；獲得第二半導體管芯，其中該第二半導體管芯包括第二垂 直器件，其包括位于該第二半導體管芯相反表面上的第二輸入區(qū)和第二輸出區(qū)件；將導電節(jié)點夾附連到第一半導體管芯和第二半導體管芯，其中該 導電節(jié)點夾使第一半導體管芯中的第一輸出區(qū)與第二半導體管芯中的第二 輸入區(qū)電連通；將第一半導體管芯、第二半導體管芯以及導電節(jié)點夾附連 到基板；以及執(zhí)行模制工藝，從而形成封裝。
以下對這些及其他各實施例進行進一步詳細描述。
附圖簡述
圖1示出同步降壓轉換器電路的電路圖。 圖2(a)示出本發(fā)明一實施例的截面?zhèn)纫晥D。
圖2(b)示出包括MOSFET BGA型封裝和置于導電節(jié)點夾上的未模制 封裝的兩個子封裝。
圖3示出根據本發(fā)明一實施例的引線框結構的平面圖。
圖4示出控制器管芯安裝其上的引線框結構的平面圖。
圖5示出具有控制器管芯、包括低側MOSFET的第一半導體管芯和包 括高側MOSFET的第二半導體管芯的引線框結構的平面圖。
圖6示出控制器管芯、包括低側MOSFET的第一半導體管芯和包括高 側MOSFET的第二半導體管芯安裝其上的引線框結構的平面圖。第二基板 和漏極夾也在圖6中示出。
圖7示出圖6所示的實施例，且導電節(jié)點夾附連到第二基板和漏極夾， 因此附連到第一半導體管芯和第二半導體管芯。
圖8示出根據本發(fā)明一實施例的模制半導體管芯封裝的俯視圖。
詳細描述
本發(fā)明各實施例涉及半導體管芯封裝及用于制造半導體管芯封裝的方 法。根據本發(fā)明一實施例的半導體管芯封裝包括基板和安裝于該基板上的 第一半導體管芯，其中該第一半導體管芯包括第一垂直器件(例如低側 MOSFET)，其包括位于該第一半導體管芯相反表面上的第一輸入區(qū)(例 如源極區(qū))和第一輸出區(qū)(例如漏極區(qū))。該半導體管芯封裝包括安裝于 該基板上的第二半導體管芯。該第二半導體管芯包括第二垂直器件(例如
7高側MOSFET)，其包括位于該第二半導體管芯相反表面上的第一輸入區(qū)
(例如源極區(qū))和第二輸出區(qū)(例如漏極區(qū))。導電節(jié)點夾使第一半導體 管芯中的第一輸出區(qū)與第二半導體管芯中的第二輸入區(qū)電連通。第一半導 體管芯和第二半導體管芯位于基板和導電節(jié)點夾之間。制模材料可覆蓋基 板、第一半導體管芯和第二半導體管芯以及導電節(jié)點夾的至少一部分。該 半導體管芯封裝可以是獨立的，且能被安裝到母板上。
用在半導體管芯封裝內的基板可具有任何適當的構造。在本發(fā)明各優(yōu) 選實施例中，基板是引線框結構形式。術語"引線框結構"可指從引線框 獲得的結構。引線框結構可通過例如本領域已知的沖壓工藝形成。示例性 引線框結構還可通過蝕刻連續(xù)導電板以形成預定圖案來形成。因而，在本 發(fā)明的各實施例中，半導體管芯封裝中的引線框結構可以是連續(xù)的金屬結 構或者不連續(xù)的金屬結構。
根據本發(fā)明一實施例的引線框結構可最初是以通過系桿連接在一起的 引線框結構陣列中的許多引線框結構中的一個。在制造半導體管芯封裝的 工藝期間，引線框結構陣列可被切割以使各個引線框結構相互分離。作為 此切割的結果，最終的半導體管芯封裝中的引線框結構(諸如源極引線和 柵極引線)的各部分可相互電氣和機械去耦。在其他各實施例中，在制造 根據本發(fā)明各實施例的半導體管芯封裝時不使用引線框結構陣列。
根據本發(fā)明一實施例的引線框結構可包括任何適當的材料，可具有任 何適當的形式，且可具有任何適當的厚度。示例性的引線框結構材料包括 諸如銅、鋁、金等之類的金屬及其合金。引線框結構還可包括諸如金電鍍 層、鉻電鍍層、銀電鍍層、鈀電鍍層、鎳電鍍層等之類的電鍍層。
根據本發(fā)明一實施例的引線框結構還可具有任何適當的構造。例如，
引線框結構還可具有任何適當的厚度，包括小于約lmm (例如小于約 0.5mm)的厚度。此外，引線框結構可具有多個可形成管芯附連焊盤(DAP) 的管芯附連區(qū)。引線可橫向伸出管芯附連區(qū)。它們還可具有與形成管芯附 連區(qū)的表面共面和/或不共面的表面。例如，在某些實施例中，引線可相對 管芯附連區(qū)向下彎曲。
如果引線框結構的引線不橫向向外伸出制模材料，則可認為基板是"無引線"基板，且可認為包括該基板的封裝是"無引線"封裝。如果引線框 結構的引線伸出制模材料，則基板可以是"有引線"基板，且封裝可以是 "有引線封裝"。
制模材料可包括任何適當的材料。適當的制模材料包括基于聯苯的材 料、以及多功能交聯環(huán)氧樹脂復合材料。適當的制模材料以液體或半固體 形式被沉積在引線框結構上，且在此后固化以使它們變硬。
安裝在基板上的第一半導體管芯和第二半導體管芯可包括任何適當類 型的垂直半導體器件。垂直器件至少具有在管芯一側的輸入和在該管芯另
一側的輸出，以使電流可垂直地流經該管芯。在2004年12月29日提交的 美國專利申請No. 11/026,276中也對示例性的半導體器件進行了描述，該專 利為了所有目的通過引用完全結合于此。
垂直功率晶體管包括VDMOS晶體管和垂直雙極晶體管。VDMOS晶 體管是具有兩個或更多個通過擴散形成的半導體區(qū)的MOSFET。它具有源 極區(qū)、漏極區(qū)和柵極。該器件是垂直的，因為源極區(qū)和漏極區(qū)位于半導體 管芯的相反表面。柵極可以是溝槽柵極結構或平面柵極結構，且與源極區(qū) 在同一表面形成。溝槽柵極結構是優(yōu)選的，因為溝槽柵極結構相比平面柵 極結構較窄并占據較少空間。在運行期間，VDMOS器件中從源極區(qū)流到 漏極區(qū)的電流與管芯表面基本垂直。
圖2(a)示出根據本發(fā)明一實施例的半導體管芯封裝100的截面?zhèn)纫晥D。 該半導體管芯封裝100包括引線框結構51，其包括漏極結構Dl、源極結構 S2、以及開關節(jié)點結構SW。以下參考圖3提供關于引線框結構51的進一 步細節(jié)。
第一半導體管芯22安裝在引線框結構51上。第一半導體管芯22可包 括在該管芯22 —側的第一輸入區(qū)和在該管芯22另一側的第二輸出區(qū)。在 此示例中，第一輸入區(qū)可以是源極區(qū)S，而輸出區(qū)可以是漏極區(qū)D。漏極區(qū) D遠離引線框結構51，而源極區(qū)S靠近引線框結構51。第一半導體管芯22 中的源極區(qū)S、漏極區(qū)D、以及柵極區(qū)可形成低側MOSFET器件。低側 MOSFET器件可在同步降壓轉換器電路或其他電路中使用。
第一半導體管芯22的源極區(qū)S可使用焊球21與引線框結構51的源極結構S2電耦合。代替焊球21，在其他各實施例中可使用焊柱、焊材(solder log)、導電柱和/或導電粘合劑代替。
漏極夾40通過焊料24或某些其他導電材料(例如導電粘合劑)附連 到第一半導體管芯22中的漏極區(qū)D。漏極夾21可具有多個可比第一半導 體管芯22的厚度長的沖壓區(qū)40(a)。該沖壓區(qū)40(a)可以是導電錐體的形式， 且可使第一半導體管芯22中的漏極區(qū)D與引線框結構51的開關節(jié)點結構 SW電連接。漏極夾40可以是單片金屬，且可由諸如銅之類的導電材料制 成。
可使用焊料30將第二半導體管芯32安裝到引線框結構51的漏極結構 Dl。漏極結構Dl和源極結構D2可以是引線框結構51中的兩個單獨的管 芯附連焊盤的一部分。第二半導體管芯32的漏極區(qū)D靠近引線框結構51， 而第二半導體管芯32的源極區(qū)S遠離引線框結構51。第二半導體管芯32 中的源極區(qū)S、漏極區(qū)D和柵極區(qū)(未示出)可以是同步降壓轉換器電路 或其他電路中的高側MOSFET器件的一部分。
可任選第二基板36可附連到第二半導體管芯的源極區(qū)S。如以下將進 一步詳細解釋地，第二基板36可使第二半導體管芯32中的柵極區(qū)和源極 區(qū)與引線框結構51的其他部分(未示出)電耦合。它還可使導電節(jié)點夾52 與第二半導體管芯32中的源極區(qū)S電耦合。第二基板36可以是具有兩個 或更多個導電層和絕緣層的電路化基板，且可將源極和柵極電流傳送到第 二半導體管芯中的源極區(qū)S和柵極區(qū)。
導電節(jié)點夾52可包括諸如銅、鋁及其合金之類的導電材料。它可具有 一般的平面構造。在圖2中，導電節(jié)點夾52具有階梯式結構，且通常是平 面的。該階梯式結構提供一致形狀的管芯封裝。它還可分別通過焊料24和 焊料34使第一半導體管芯22的漏極區(qū)D與第二半導體管芯32的源極區(qū)S 電耦合。
在第一半導體管芯22和第二半導體管芯32周圍模制制模材料50，且 制模材料50的外表面可與導電節(jié)點夾片52的外表面基本共面。以上對適 當的制模材料進行了描述。
在半導體管芯封裝100中，制模材料50的外表面可與引線框結構51的表面和導電節(jié)點夾52的表面基本共面。在此示例中，引線框結構51的
引線不伸出制模材料50的側面。
為形成圖2(a)所示的半導體管芯封裝，可首先形成多個子封裝，且可 將這些子封裝安裝到引線框結構等以形成組件。然后可對隨后形成的組件 進行模制、然后切割。
作為例示，圖2(b)從立體視角示出先前所述的半導體管芯封裝的一些 部分。在圖2(a)到圖2(b)中，相同的附圖標記指示相同的元件，所以在此無 需重復對圖2(b)中元件的描述。
圖2(b)示出包括兩個子封裝300(a)、 300(b)的組件。第一子封裝300(a) 可稱為MOSFETBGA (球柵陣列)型封裝，而第二子封裝300(b)可稱為基 于基板的未模制型封裝。在某些實施例中，這些子封裝可單獨形成，然后 被安裝到導電節(jié)點夾52上。例如，可形成包括夾40和附連到夾40的帶焊 料隆起焊盤的第一半導體管芯22的第一子封裝300(a)。在此之前或之后， 可形成包括第二基板36、安裝于第二基板36上的第二半導體管芯32、及 附連到第二半導體管芯32的焊料202、 203的第二子封裝300(b)。第一子 封裝300(a)和第二子封裝300(b)然后可安裝到導電節(jié)點夾52 (例如用焊料 或導電粘合劑)。然后，圖2(b)所示的組件可通過翻轉整個組件安裝到圖4 所示的引線框結構51上(有或沒有結合控制器110)。然后，可形成模制 工藝以在子封裝300(a)、 300(b)周圍形成制模材料，且可執(zhí)行切割工藝以使 所形成的封裝與其他封裝分離。因而，此后可制造出圖2(a)所示的封裝。
圖3到圖8提供關于根據本發(fā)明各實施例的封裝的各種部件的更多細 節(jié)。雖然，形成封裝的優(yōu)選方式是形成如上所述的子封裝，但是在某些情 況下可組裝封裝的部件而不形成子封裝。
圖3示出根據本發(fā)明一實施例的引線框結構51的俯視圖。引線框結構 51包括供漏極連接到高側MOSFET中漏極區(qū)的第一管芯附連焊盤(DAP) 50(a)、以及供源極連接到低側MOSFET中源極區(qū)的第二DAP 50(b)。還示 出的有旨在分別與高側MOSFET中的柵極區(qū)、高側MOSFET中的源極區(qū)、 以及低側MOSFET中的柵極區(qū)耦合的附連區(qū)50(c)、 50(d)、 50(e)。如以下 將描述的，附連區(qū)50(c)、 50(d)、 50(e)可用于引線接合連接。由箭頭2-2形成的線通?？蓪趫D2(a)所示的截面圖。
在圖3中，多條供輸入和輸出到所形成封裝的引線也用縮寫示出?？s 寫可以如下SW (開關節(jié)點)；S2 (源極2) ; Dl (漏極l) ; Gl (柵極
1) ; Sl (源極1) ; C (控制器引腳)；G2 (柵極2);以及NC (無連接)。 如圖4所示，控制器管芯110可安裝在第二DAP50(b)上，且最終將駐 留于先前所述的帶低側MOSFET的第一半導體管芯22旁邊?？刂破鞴苄?IIO可用來對同步降壓轉換器應用中的低側MOSFET和高側MOSFET的柵 極進行控制?？少彽每刂破鞴苄?10，且可使用本領域已知的任何適當的安 裝工藝進行安裝。
多個引線接合112可用來使與控制器管芯110相關聯的輸入和輸出與 對應于G1、 Sl和G2的各附連區(qū)50(c)、 50(d)、 50(c)、以及標記為C的引 線耦合?？刂破鞴苄?10優(yōu)選與低側MOSFET安裝在同一 DAP上，以減 小來自將駐留于第一 DAP 50(a)上的高側MOSFET的開關干擾的可能性。
如圖5所示，包括低側MOSFET的第一半導體管芯22可安裝到第二 DAP 50(b),以使第一半導體管芯22中的源極區(qū)面對第二 DAP 50(b)，而漏 極區(qū)背離第二DAP50(b)。示出了多個焊球21，且焊球會在第二 DAP 50(b) 和第一半導體管芯22中的源極區(qū)之間，并會起到連接它們的作用。標記為 G的單個焊球可連接到附連區(qū)50(d)、引線G2、以及引出到控制器管芯110 的引線接合。
包括高側MOSFET的第二半導體管芯32 (具有源極區(qū)32(s)和柵極區(qū) 32(g))可安裝到第一DAP50(a)上，以使第二半導體管芯32中的漏極區(qū)面 對第一 DAP 50(a)，而第二半導體管芯32中的源極區(qū)32(s)背離第一 DAP 50(a)。
如圖6所示，第二基板36可存在于和/或安裝到先前所述的第二半導 體管芯32上。該第二基板36可包括使第二半導體管芯32中的高側MOSFET 中的一個或多個柵極區(qū)連接到標記為Gl的附連區(qū)50(c)、并使高側MOSFET 中的一個或多個源極區(qū)附連到標記為Sl的管芯附連區(qū)50(d)的電路。焊球 203還可使第二基板36中的該電路連接到附連區(qū)50(d),同時焊球202可使 第二基板36中的該電路連接到附連區(qū)50(c)。第二基板36還可提供第二半導體管芯32中的源極區(qū)與上覆的導電節(jié)點夾(未示出)之間的連接。
導電夾40被示為置于第一半導體管芯22之上，并提供第一半導體管 芯22的低側MOSFET中的漏極區(qū)和先前所述的開關節(jié)點(SW)引線之間 的電連接。細長的導電沖壓區(qū)40(a)可提供從導電夾40的平面部分經由焊 點到開關節(jié)點(SW)引線的垂直導電路徑。該沖壓區(qū)40(a)可比第一半導 體管芯22的厚度長。
如圖7所示，導電開關節(jié)點夾52可起連接第一半導體管芯22中的低 側MOSFET中的漏極區(qū)和第二半導體管芯32中的高側MOSFET中的源極 區(qū)的作用。該導電節(jié)點夾可由包括銅、鋁、或其合金的任何適當的導電材 料制成。
如圖8所示，在開關節(jié)點夾52的側面邊緣周圍模制制模材料50。因 為開關節(jié)點夾52位于頂部，所以它提供所形成半導體管芯封裝中改進的冷 卻。
根據本發(fā)明各實施例的各種半導體管芯封裝可被結合入任何適當的電 氣組件。電氣組件的示例包括蜂窩電話、個人和膝上型計算機、服務器計 算機、電視機等。
本發(fā)明的各實施例具有許多優(yōu)點。第一，參考圖2(a)，在本發(fā)明的各 實施例中，冷卻可從封裝100的頂部經由開關節(jié)點夾52、并且從底部經由 引線框結構51發(fā)生。第二，在本發(fā)明的各實施例中，開關節(jié)點連接(開關 節(jié)點夾52)包含于封裝中，并且不依賴于母板。第三，控制器管芯、高側 MOSFET和低側MOSFET可包含于單個封裝中，從而對同步降壓轉換器提 供緊湊部件。第四，因為開關節(jié)點是在封裝之內，這最小化了高側源極和 低側漏極之間連接的回路長度，從而減小了電源路徑中的寄生電感。還存 在更少的引線接合，從而減小了封裝的電感和電阻。所有這些特性容許更 高的開關頻率和更高的功率密度。第五，所形成的封裝可具有微引線框
(MLP)型構造，且可以以常規(guī)方式安裝到母板上。無需特殊的安裝工藝。 上述任何實施例和/或其任何特征可與其他一個或多個實施例和/或一 個或多個特征組合，而不背離本發(fā)明的范圍。
以上說明書是示例性的而非限制性的。本發(fā)明的許多變體對本領域的技術人員而言是在仔細察看本發(fā)明內容后顯而易見的。因此，本發(fā)明的范 圍不應參考以上說明來確定，而應參考所附權利要求及其全部范圍或等效 方案來確定。
對諸如"頂部"、"底部"、"上"、"下"等位置的任何引用參考 附圖，并且是為了便于例示而使用的，并不旨在是限制性的。它們并不是 旨在指絕對位置。
"一"、"一個"或"該"的敘述旨在表示"一個或更多"，除非具 體指定為相反情況。
上述所有專利、專利申請、出版物和說明為了所有目的通過引用完整 結合于此。沒有一項被認為是現有技術。
權利要求
1. 一種能安裝到母板上的半導體管芯封裝，所述半導體管芯封裝包括基板；安裝到所述基板上的第一半導體管芯，其中所述第一半導體管芯包括第一垂直器件，其包括位于所述第一半導體管芯相反表面上的第一輸入區(qū)和第一輸出區(qū)；安裝到所述基板上的第二半導體管芯，其中所述第二半導體管芯包括第二垂直器件，其包括位于所述第二半導體管芯相反表面上的第二輸入區(qū)和第二輸出區(qū)；以及電連通所述第一半導體管芯中的第一輸出區(qū)和所述第二半導體管芯中的第二輸入區(qū)的導電節(jié)點夾，其中所述第一半導體管芯和所述第二半導體管芯在所述基板和所述導電節(jié)點夾之間。
2. 如權利要求1所述的半導體管芯封裝，其特征在于，所述基板是引線 框結構。
3. 如權利要求1所述的半導體管芯封裝，其特征在于，進一步包括制模 材料，其中所述制模材料覆蓋所述第一半導體管芯和所述第二半導體管芯。
4. 如權利要求1所述的半導體管芯封裝，其特征在于，所述第一半導體 管芯包括低側MOSFET，且所述第二半導體管芯包括高側MOSFET，且其中 所述第一和第二輸入區(qū)是源極區(qū)、且所述第一和第二輸出區(qū)是漏極區(qū)。
5. 如權利要求1所述的半導體管芯封裝，其特征在于，進一步包括安裝 在所述基板上的控制器管芯。
6. 如權利要求1所述的半導體管芯封裝，其特征在于，進一步包括制模 材料，其中所述制模材料覆蓋所述第一半導體管芯和所述第二半導體管芯，且 其中所述導電節(jié)點夾經由所述制模材料暴露，并具有基本上與所述制模材料的 外表面基本共面的表面。
7. 如權利要求1所述的半導體管芯封裝，其特征在于，所述半導體管芯 封裝是微引線框封裝(MLP)。
8. 如權利要求1所述的半導體管芯封裝，其特征在于，進一步包括位于 所述第二半導體管芯和所述導電節(jié)點夾之間的第二基板。
9. 如權利要求1所述的半導體管芯封裝，其特征在于，所述第一半導體 管芯、所述第二半導體管芯和所述導電節(jié)點夾形成同步降壓轉換器電路的各部 分。
10. 如權利1所述的半導體管芯封裝，其特征在于，所述導電節(jié)點夾具有 階梯式結構。
11. 一種包括如權利要求1所述的半導體管芯封裝的電氣組件。
12. —種用于制造能安裝到母板的半導體管芯封裝的方法，所述方法包括將第一半導體管芯安裝到基板，其中所述第一半導體管芯包括第一垂直器件，其包括位于所述第一半導體管芯相反表面上的第一輸入區(qū)和第一輸出區(qū)；將第二半導體管芯安裝到所述基板，其中第二半導體管芯包括第二垂直器件，其包括位于所述第二半導體管芯相反表面上的第二輸入區(qū)和第二輸出區(qū)； 以及將導電節(jié)點夾附連到所述第一半導體管芯和所述第二半導體管芯，其中所 述導電節(jié)點夾使所述第一半導體管芯中的所述第一輸出區(qū)與所述第二半導體 管芯中的所述第二輸入區(qū)電連通。
13. 如權利要求12所述的方法，進一步包括在所述第一半導體管芯和所 述第二半導體管芯周圍模制制模材料。
14. 如權利要求12所述的第一半導體管芯，其特征在于，所述第二半導 體管芯、所述導電節(jié)點夾形成同步降壓轉換器電路的一部分。
15. 如權利要求12所述的方法，其特征在于，所述基板是引線框結構。
16. 如權利要求12所述的方法，其特征在于，進一步包括在所述第一半 導體管芯和所述第二半導體管芯周圍模制制模材料，其中所述制模材料具有與 所述導電節(jié)點夾的表面基本共面的外表面。
17. 如權利要求12所述的方法，其特征在于，所述第一半導體管芯包括 低側MOSFET,且所述第二半導體管芯包括高側MOSFET，且其中所述第一 和第二輸入區(qū)是源極區(qū)、且所述第一和第二輸出區(qū)是漏極區(qū)。
18. 如權利要求12所述的方法，其特征在于，在所述第一半導體管芯安 裝到所述基板時所述第一半導體管芯是第一子封裝的一部分，且在所述第二半 導體管芯安裝到所述基板時所述第二半導體管芯是所述第二子封裝的一部分。
19. 如權利要求12所述的方法，其特征在于，所述導電節(jié)點夾包括銅。
20. 如權利要求12所述的方法，其特征在于，進一步包括將控制器管芯 安裝到所述基板。
21. —種用于制造能安裝到母板的半導體管芯封裝的方法，所述方法包括獲得第一半導體管芯，其中所述第一半導體管芯包括第一垂直器件，其包括位于所述第一半導體管芯相反表面上的第一輸入區(qū)和第一輸出區(qū)；獲得第二半導體管芯，其中所述第二半導體管芯包括第二垂直器件，其包 括位于所述第二半導體管芯相反表面上的第二輸入區(qū)和第二輸出區(qū)；將導電節(jié)點夾附連到所述第一半導體管芯和所述第二半導體管芯，其中所 述導電節(jié)點夾使所述第一半導體管芯中的所述第一輸出區(qū)與所述第二半導體 管芯中的所述第二輸入區(qū)電連通；將所述第一半導體管芯、所述第二半導體管芯、以及所述導電節(jié)點夾附連 到基板；以及執(zhí)行模制工藝，從而形成封裝。
22. 如權利要求21所述的方法，其特征在于，所述第一和所述第二半導 體管芯在附連到所述導電節(jié)點夾之前存在于單獨的子封裝中。
全文摘要
公開了一種能安裝到母板上的半導體管芯封裝。該半導體管芯封裝包括基板以及安裝在該基板上的第一半導體管芯，其中該第一半導體管芯包括第一垂直器件，其包括位于該第一半導體管芯相反表面上的第一輸入區(qū)和第一輸出區(qū)。該半導體管芯封裝包括安裝在基板上的第二半導體管芯，其中該第二半導體管芯包括第二垂直器件，其包括位于該第二半導體管芯相反表面上的第二輸入區(qū)和第二輸出區(qū)。基本平面的導電節(jié)點夾使第一半導體管芯中的第一輸出區(qū)與第二半導體管芯中的第二輸入區(qū)電連通。第一半導體管芯和第二半導體管芯位于基板和導電節(jié)點夾之間。
文檔編號H01L23/495GK101432874SQ200780014849
公開日2009年5月13日 申請日期2007年3月22日 優(yōu)先權日2006年4月24日
發(fā)明者J·克萊因, R·約什, V·艾耶 申請人:費查爾德半導體有限公司