專利名稱：納米級浮動柵極及形成方法
技術(shù)領域：
無
背景技術(shù)：
存儲器裝置通常被提供為計算機中的內(nèi)部存儲區(qū)域。術(shù)語存儲器標識以集成電路 芯片形式出現(xiàn)的數(shù)據(jù)存儲裝置。 一般來說，存儲器裝置含有用于存儲數(shù)據(jù)的存儲器單 元陣列，及耦合到所述存儲器單元陣列以用于響應于外部地址來存取所述存儲器單元 陣列的行及列解碼器電路。
一種類型的存儲器是一種稱為快閃存儲器的非易失性存儲器。快閃存儲器是一種
類型的EEPROM (電可擦除可編程只讀存儲器)，其一般可成塊地被擦除及再編程。 許多現(xiàn)代個人計算機(PC)的BIOS (基本輸入輸出系統(tǒng))存儲在快閃存儲器芯片上 以便在必要時可容易地將其更新。這一 BIOS有時叫做快閃BIOS?？扉W存儲器還常 用于無線電子裝置中，因為其使制造商能夠在新的通信協(xié)議變得標準化時支持新的通 信協(xié)議，并提供遠程更新裝置以獲得增強的特征的能力。
一種典型的快閃存儲器包括存儲器陣列，所述存儲器陣列包含以行及列形式布置 的大量存儲器單元。所述存儲器單元中的每一者均包含能夠保存電荷的浮動柵極場效 應晶體管。所述單元通常分組為若干塊?？赏ㄟ^使所述浮動柵極放電來對一塊內(nèi)的單 元中的每一者電編程。可通過塊擦除操作從所述浮動柵極移除電荷。單元中的數(shù)據(jù)由 浮動柵極中電荷的存在或不存在來確定。
快閃存儲器通常利用稱為"或非"快閃及"與非"快閃的兩種基本架構(gòu)中的一者。 所述名稱從用以讀取所述裝置的邏輯獲得。在"或非"快閃架構(gòu)中， 一列存儲器單元 與耦合到位線的每一存儲器單元并聯(lián)地耦合。在"與非"快閃架構(gòu)中， 一列存儲器單 元僅與耦合到位線的列的第一存儲器單元串聯(lián)耦合。
存儲器裝置制作商正不斷地力圖增加性能。然而，由于需要增加及/或維持控制 柵極與浮動柵極之間的耦合且同時使相鄰浮動柵極之間的干擾最小化，存儲器單元的 按比例縮放是有限的。增加浮動柵極存儲器單元的性能的一種方法是增加控制柵極到 浮動柵極的耦合。增加性能的一種額外方法包括在存儲器裝置上的相同或較小區(qū)域中 放置更多的存儲器單元。遺憾的是，每一方法均可導致柵極堆棧的寄生耦合增加
發(fā)明內(nèi)容
無


圖1A-1G圖解說明在根據(jù)本發(fā)明揭示內(nèi)容的實施例的各制作階段期間存儲器陣 列的一部分的截面圖及俯視平面圖。
圖2A-2F圖解說明根據(jù)在形成本發(fā)明揭示內(nèi)容的存儲器陣列時使用的間距倍增 方法而形成的掩模線的截面圖。
圖3圖解說明在根據(jù)本發(fā)明揭示內(nèi)容的實施例的一制作階段期間存儲器陣列的 一部分的俯視平面圖。
圖4A-4D圖解說明在根據(jù)本發(fā)明揭示內(nèi)容的實施例的各制作階段期間存儲器陣 列的一部分的截面圖及俯視平面圖。
圖5圖解說明根據(jù)本發(fā)明揭示內(nèi)容的實施例的具有至少一個存儲器裝置的電子 系統(tǒng)的功能性方塊圖。
具體實施例方式
本發(fā)明揭示內(nèi)容的一個實施例提供一種存儲器單元。所述存儲器單元包含隧穿
介電層，其上覆在半導體襯底上；浮動柵極，其具有上覆在所述隧穿介電層上的第一
部分及以納米棒形式從所述第一部分延伸的第二部分。所述存儲器單元進一步包含控 制柵極層，其通過柵極間介電層而與所述浮動柵極分開。
在本發(fā)明揭示內(nèi)容的另一實施例中，提供一種制作浮動柵極存儲器單元的方法。
所述方法包含形成上覆在半導體襯底上的隧穿介電層；形成浮動柵極的上覆在所述 隧穿介電層上的第一層；及在半導體襯底中形成在所述第一層的表面上方延伸的隔離 區(qū)。所述方法進一步包含在所述隔離區(qū)的側(cè)壁上形成間隔件，其中所述第一層的一 部分保持暴露在所述間隔件之間；及在所述第一層的若干暴露部分上形成納米棒來作
為浮動柵極的一部分。所述方法又進一步包含形成通過柵極間介電層而與所述納米棒 分開的控制柵極。
如本文中所使用，以下說明中使用的術(shù)語"襯底"或"襯底組合件"可包含具有 暴露的半導體表面的若干基于半導體的結(jié)構(gòu)。"結(jié)構(gòu)"可被理解為包含硅、絕緣體上
硅(SOI)、藍寶石上硅(SOS)、經(jīng)摻雜及未經(jīng)摻雜的半導體。另外，結(jié)構(gòu)可被理 解為包含由基礎半導體基底支撐的硅的外延層。所述基礎半導體基底通常為晶片上的 硅材料或沉積在另一材料上的硅層的最底層。
所述半導體無需基于硅。例如，所述半導體可以是硅-鍺、鍺或鎵-砷。當在下文 說明中提及"襯底"時，可能已利用前述工藝步驟在所述半導體結(jié)構(gòu)及/或基底中或 上方形成了若干區(qū)或結(jié)。當提及襯底組合件時，可能已在先前使用各種工藝步驟形成 或界定了若干區(qū)、結(jié)、各種結(jié)構(gòu)或特征及開口，例如電容器極板或電容器的勢壘。
7如本文中所使用，"層"可指使用沉積工藝形成于襯底上的層。術(shù)語"層"意在 包含專用于半導體工業(yè)的層，例如"阻擋層"、"介電層"及"傳導層"。術(shù)語"層" 還意在包含存在于半導體技術(shù)之外的技術(shù)中的層，例如玻璃上的涂層。
本發(fā)明揭示內(nèi)容的各種實施例利用倒T浮動柵極結(jié)構(gòu)，其中所述浮動柵極的第 一部分是襯底上的層，且第二部分是從所述層延伸以在不明顯影響寄生電容的情況下 促進相鄰單元之間間隔減小的納米棒。如本文中所使用，"納米棒"是指一種細長材 料，其包含從兩(2)納米(nm)到十(10) nm范圍內(nèi)的至少一個截面尺寸且具有 從5:1到100:1范圍內(nèi)的縱橫比(長度:寬度)。同樣，雖然頻繁地提及納米棒，但本 文中所描述的技術(shù)同樣可適用于納米線、納米管及納米帶。同樣，所述納米棒可經(jīng)形 成而具有不同的形狀，例如，所述納米棒可以是圓形、矩形、多邊形或橢圓形。其它
的納米棒形狀也是可能的。
歸因于納米棒的細長結(jié)構(gòu)，經(jīng)形成而包含納米棒的浮動柵極的長度大于寬度，從 而形成足夠的表面區(qū)域來維持浮動柵極與控制柵極之間的充分耦合。包含納米棒結(jié)構(gòu) 還導致相鄰及/或鄰近的浮動柵極之間的距離增加，以此促進寄生電容的減小，從而 致使柵極耦合特性得以改善。歸因于納米棒的使用，浮動柵極可形成有減小的間隔， 從而促進陣列密度的增加。
在圖式中，參考編號中的第一個阿拉伯數(shù)字指代使用所述參考編號的圖式，而所 述參考編號中剩余的兩個阿拉伯數(shù)字指代在所有這幾個圖式中使用的本發(fā)明揭示內(nèi) 容的實施例的相同或等效部分。所述圖式的按比例縮放并不表示本文中圖解說明的各 種元件的精確尺寸及/或尺寸比。
圖1A-1G描繪根據(jù)本發(fā)明揭示內(nèi)容的一個實施例的存儲器陣列的一部分或存儲 器單元100的結(jié)構(gòu)及其一種形成方法兩者。雖然本文中圖解說明及描述了單個存儲器 單元IOO，但應了解，存儲器單元100作為存儲器單元100陣列的一部分而形成。
圖1A描繪進行了數(shù)個處理步驟之后的存儲器單元100。所屬領域的技術(shù)人員應 了解圖1A中所描繪類型的結(jié)構(gòu)的形成，且本文中將不再詳述。圖1A大體圖解說明 襯底102，其上已形成隧穿介電層104及浮動柵極的第一層106。如本文中所論述， 襯底102可由硅、硅-鍺、鍺或鎵-砷形成。其它襯底102材料也是可能的。
在某些實施例中，隧穿介電層104為氧化硅，然而，其還可包含其它介電材料。 例如，所述隧穿介電層可包含氧化硅(SiO/Si02)、氮化硅(SiN/Si2N/Si3N4)及氧氮 化硅(SiOxNy)。
在一個實施例中，隧穿介電層104可通過熱氧化襯底102而形成。在替代實施例 中，隧穿介電層104可通過毯覆沉積介電材料而形成，例如通過化學氣相沉積(CVD) 或物理氣相沉積(PVD)而形成。另外，在一個實施例中，可形成隧穿介電層104以 使其具有約為五十(50) nm或更小的厚度。
在某些實施例中，如本文中所論述，第一層106也稱為浮動柵極的第一部分。在 某些實施例中，第一層106可以是多晶硅層。第一層106也可由其它材料形成。例如，
8第一層106可由鍺化硅(SiGe)、藍寶石上硅、鍺或砷化鎵形成。
在一個實施例中，第一層106可通過CVD而形成。在另一實施例中，第一層106 可通過PVD而形成。其它形成第一層106的方法也是可能的。在一個實施例中，第 一層106可具有約為二十(20) nm或更小的厚度。另外，如本文中所論述，在某些 實施例中，可使用第一層106來形成浮動柵極存儲器單元的浮動柵極的第一部分。
參照圖1B，在一個實施例中，可形成隔離區(qū)108以減少寄生電容及/或相鄰浮動 柵極之間的串擾。在某些實施例中，可通過光刻蝕刻來形成隔離區(qū)108以形成(例 如)淺溝槽?？墒褂脺\溝槽隔離(STI)來形成隔離區(qū)108，其方法在此項技術(shù)中已 知且本文中將不再對其進一步描述。在一個實施例中，將隔離區(qū)108蝕刻到相對于第 一層106的最上層表面至少十五(15) nm的深度。在某些實施例中，在STI之后執(zhí) 行STI填充，如圖1B中所示。在某些實施例中，STI填充材料可以是通過高密度等 離子體沉積而敷設的氧化物。其它填充材料的使用也是可能的。圖1B中顯示在化學 機械拋光(CMP)步驟之后的經(jīng)平坦化結(jié)構(gòu)。
在某些實施例中，隔離區(qū)108可具有在第一層106的表面111上方延伸的側(cè)壁 110。在一個實施例中，側(cè)壁110可在第一層106的表面111上方延伸達至少約二十 (20) nm。在此實施例中，隔離區(qū)108可具有等于至少約三十五(35) nm的總高度 112。
根據(jù)圖1B的結(jié)構(gòu)，可獲得形成本發(fā)明揭示內(nèi)容的存儲器單元100的不同選擇。 在一個實施例中，可在第一層106及隔離區(qū)108上沉積間隔層115。間隔層115可由 數(shù)種不同材料形成，例如，間隔層115可由選自包含但不限于多晶硅、氮化硅、氧氮 化硅及二氧化硅的群組的材料形成。其它用于間隔層115的材料也是可能的。另外， 間隔層115可由例如CVD或PVD等各種方法形成。其它形成間隔層115的方法也是 可能的。
為形成圖1C中所示結(jié)構(gòu)，移除間隔層115。在一個實施例中，通過蝕刻移除間 隔層115。例如，在一個實施例中，可執(zhí)行各向異性蝕刻以在隔離區(qū)108的側(cè)壁110 上形成間隔件113。在一個實施例中可蝕刻間隔層以使得間隔件113通過第一層106 的暴露部分114而分開。在此類實^例中，間隔件113可具有在兩(2) nm到七(7) nm范圍內(nèi)的寬度。在某些實施例中，第一層106的暴露的部分114也可具有在兩(2) nm到十(10) nm范圍內(nèi)的寬度。
在一個實施例中，納米棒116可生長在第一層106被暴露的部分114上，從而形 成浮動柵極的第二部分。納米棒116可由例如以下的材料形成硅(Si)、鍺(Ge)、 磷化鎵(GaP)、砷化鎵(GaAs)、磷化銦(InP)、金(Au)、銀(Ag)、鋅(Zn)、 氧化鋅(ZnO)、硅-鍺(SiGe)、硅-鍺-碳(SiGeC)、硫化鋅(ZnS)、氮化鎵(GaN)、 砷化銦鎵(InGaAs)及氧化銦(ln203)。其它納米棒116材料也是可能的。
在某些實施例中，使納米棒116生長以使得納米棒116大體垂直于襯底102的平 面。在某些實施例中，使納米棒116生長以使得納米棒116從第一層106相對于隧穿介電層104成約九十(90)度角而延伸。在某些實施例中，可使用氣-液-固(VLS) 機制來形成納米棒116。在此類實施例中，納米棒116生長可以是金屬納米粒子定向 的軸向生長，其中金屬納米粒子充當以高度一維的方式定向生長的催化劑。如本文中 所使用，"納米粒子"是指一種具有大約1:1的縱橫比(高度:寬度)的材料，其包含 在一 (1) nm到十(10) nm范圍內(nèi)的至少一個截面尺寸。在一個實施例中，可將金 屬納米粒子注入到第一層106中。在其它實施例中，可將金屬納米粒子沉積在第一層 106上。
一般來說，且不希望受理論限制，由于在液體對固體表面上存在更高的粘著可能 性，因此金屬納米粒子催化劑通過擔當用于吸收反應物的優(yōu)選位點來與所關注的納米 棒116材料形成液態(tài)合金。所述液態(tài)合金小滴經(jīng)納米棒116前驅(qū)物過飽和且成為用于 結(jié)晶的成核位點。只要催化劑保持為液態(tài)，即可在存在反應物的情況下基于所引入的 反應物擴散到及凝結(jié)于現(xiàn)有固/液界面的偏好而發(fā)生一維生長。此發(fā)生的原因是，與 有限量的二次成核事件相比，繼續(xù)進行晶體階梯式生長將需要較少能量。
在一個實施例中，可將氫與四氯化硅(SiCl4)的混合物引入到在九百五十(950) 攝氏度(。C)溫度下的含有硅襯底的真空室中，其中小的金(Au)粒子坐落在所述 硅襯底的頂部上。在此實施例中，當成核發(fā)生時，所述合金小滴可從襯底102移位且 在生長的納米棒116的頂部上"行進"。在其它實施例中，可使用Au催化劑來生長 鍺納米棒116。另外，可使用鎳(Ni)催化劑來形成碳納米棒116。
在一個實施例中，硅的納米棒116可在第一層106中被暴露的部分114上生長。 在此類實施例中，可在第一層106中被暴露的部分114上沉積鈦納米粒子且隨后進行 退火。另外，在此類實施例中，可將鈦納米粒子暴露于在從六百(600)。C到八百(800) 。C范圍內(nèi)溫度下的硅烷(SiH4)及/或二氯硅垸(SiH2Cl2)氣體。通過將鈦及第一層 106暴露于SiH4及/或SiH2Cl2氣體，硅透過鈦納米粒子及/或在鈦納米粒子周圍擴散并 沉淀出來。在此類實施例中，當硅沉淀時，硅的納米棒116在鈦納米粒子下方生長， 從而致使納米棒116具有TiSix形式的鈦尖端。所述鈦尖端可通過在后續(xù)工藝步驟中 進行蝕刻來移除。
在某些實施例中，砷化鎵(GaAs)的納米棒116可在第一層106中被暴露的部 分114上生長。在此實施例中，納米棒116生長可在金屬有機氣相外延(MOVPE) 系統(tǒng)中實現(xiàn)。此外，可將三甲基鎵(TMG)及在氫(H2)中稀釋的百分之二十(20) 的砷化三氫(AsH3)用作源材料，同時可在七百五十(750) 。C的溫度下實現(xiàn)納米棒 116生長。
圖1C顯示具有納米棒116的存儲器陣列100的一部分的截面圖。在某些實施例 中，可將納米棒116生長到從五十(50) nm到二百(200) nm范圍內(nèi)的高度以及約 等于五(5) nm的寬度。
圖1D顯示存儲器單元100的一部分的俯視平面圖。如圖中所圖解說明，形成間 隔件113以使得第一層106的僅部分114被暴露。在此實施例中，迫使納米棒116在第一層106中由間隔件113暴露的部分114上生長。如本文中所論述，納米棒116因 第一層106的材料與反應物氣體之間的表面反應而生長。通過用間隔件113覆蓋第一 層106的一部分，可防止第一層106的材料與反應物氣體之間的表面反應，其中間隔 件113覆蓋第一層106，從而防止納米棒116在間隔件113所位于的第一層106上生 長。因此，在某些實施例中，可形成間隔件113以控制納米棒116的寬度。另外，在 某些實施例中，可形成間隔件113以控制納米棒116生長的位置。然而，為獲得具有 均勻隔開的間隔的若干納米棒116，可需要如本文中所論述進行進一步處理。
圖1E顯示存儲器單元100的一部分的俯視平面圖，其中形成上覆在納米棒116 的第一部分上的經(jīng)圖案化掩模層118。隨后，可移除納米棒116中被暴露的剩余部分， 留下納米棒116的第一部分被經(jīng)圖案化掩模層118覆蓋。為形成經(jīng)圖案化掩模層118， 可沉積上覆在納米棒116上的光刻抗蝕劑材料并將其暴露于輻射源，例如UV光。接 著可將所述光刻抗蝕劑材料顯影以界定上覆在納米棒116的第一部分上的區(qū)域，其中 納米棒116的剩余部分被暴露以供移除。在某些實施例中，可通過執(zhí)行針對納米棒 116材料具有選擇性的蝕刻來移除納米棒116的不被經(jīng)圖案化掩模層118覆蓋的剩余 部分。換句話說，可執(zhí)行用以移除納米棒116的不被經(jīng)圖案化掩模層118覆蓋的剩余 部分的所述蝕刻以使得所述工藝將以比蝕刻經(jīng)圖案化掩模層118覆蓋的納米棒116更
具侵蝕性的方式來蝕刻暴露的納米棒116。
圖1E顯示經(jīng)圖案化掩模層118的覆蓋單個納米棒116的每一區(qū)段，然而，在某 些實施例中，經(jīng)圖案化掩模層118形成于一個以上納米棒116上方。在某些實施例中， 經(jīng)圖案化掩模層118的一區(qū)段形成于數(shù)個納米棒116及/或一納米棒116的一部分上 方。在額外的實施例中，經(jīng)圖案化掩模層118的各區(qū)段可具有不同量的納米棒116。 在這些實施例中， 一旦如本文中所論述移除經(jīng)圖案化掩模層118，則存儲器單元100 可包含具有原始高度的納米棒116的一部分，但納米棒116寬度的一部分可能已被移 除。 '
圖1F顯示在已移除納米棒116的暴露部分及經(jīng)圖案化掩模層之后存儲器單元 IOO的一部分的俯視平面圖。在一個實施例中，經(jīng)圖案化掩模層的蝕刻可針對經(jīng)圖案 化掩模材料的材料而具選擇性。在此實例中，可對經(jīng)圖案化掩模層的蝕刻定時以在不 移除納米棒116及/或納米棒116的一部分的情況下移除經(jīng)圖案化掩模層。在某些實 施例中，可通過執(zhí)行針對間隔件113的材料具選擇性的蝕刻來移除間隔件113。在各 種實施例中，可執(zhí)行用以移除間隔件113的所述蝕刻以便以比蝕刻納米棒116更具侵 蝕性的方式來蝕刻間隔件113。
圖1G顯示包含柵極間介電層120及控制柵極層122的存儲器單元100的一部分 的截面圖?？尚纬缮细苍诩{米棒116浮動柵極上的柵極間介電層120。柵極間介電層 120可以是一個或一個以上介電材料層。例如，柵極間介電層120可由通常稱作ONO (氧化物-氮化物-氧化物)的多層介電材料制成?？捎闷渌殡姴牧蟻泶鍻NO，例 如氧化鉅、鈦酸鍶鋇、氮化硅及其它提供介電性質(zhì)的材料。
11形成上覆在柵極間介電層120上的控制柵極層122并將其圖案化以界定存儲器裝 置的字線?？刂茤艠O層122可以是一個或一個以上傳導材料層。在一個實施例中，控 制柵極層122可含有傳導摻雜多晶硅。對于又一實施例，控制柵極層122可包含上覆 在多晶硅層上的含金屬的層，例如形成于傳導摻雜多晶硅層上的高熔點金屬硅化物 層。認為金屬鉻(Cr)、鈷(Co)、鉿(Hf)、鉬(Mo)、鈮(Nb)、鉭(Ta)、 鈦(Ti)、鎢(W)、釩(V)及鋯(Zr)為高熔點金屬。對于另一實施例，控制柵 極層122可含有多個含金屬的層，例如上覆在柵極間介電層120上的氮化鈦(TiN) 阻擋層、上覆在所述阻擋層上的鈦粘合層及上覆在所述粘合層上的鎢層。通常形成上 覆在控制柵極層122上的絕緣頂蓋層(未顯示)以保護及隔離控制柵極不被進一步處 理。
圖1A-1G可描繪"或非"型存儲器裝置或"與非"型存儲器裝置，其不同之處 發(fā)生在列方向上，其方式在存儲器制作技術(shù)領域中已眾所周知。
如本文中所論述，根據(jù)圖1B中所圖解說明的結(jié)構(gòu)，用于形成存儲器單元100的 不同選擇均為可能的。如本文中所論述^ 一旦在隔離區(qū)108的側(cè)壁110上形成間隔件 113，即可在第一層106的暴露部分上生長納米棒116。由于使用間隔件113在納米 棒116生長時僅控制其寬度，因此需要遮蔽層及蝕刻形式的進一步處理步驟來獲得具 有所期望間隔的若干納米棒116，以允許如本文中所論述形成個別存儲器單元。
然而，在某些實施例中，可在第一層106上圖案化遮蔽層及/或間隔層以提供具 有特定尺寸的供納米棒116生長的區(qū)域，而無需遮蔽及蝕刻現(xiàn)有納米棒116的步驟， 如本文中針對圖1D-1F所描述。
如圖1B中所示，在一個實施例中，可使用光刻在第一層106上圖案化間隔層113。
然而，由于例如光學及光或輻射波長等的因素，光刻技術(shù)各自具有最小間距，低于此 最小間距，特定光刻技術(shù)便無法可靠地形成特征。因此，光刻技術(shù)的最小間距可限定 供納米棒116生長的區(qū)域可小到何種程度。將間距定義為兩個鄰近特征中相同點之間 的距離。這些特征通常由例如絕緣體或?qū)w等材料中的或由所述材料彼此間隔開的若 干開口來界定。因此，可將間距視為特征的寬度與使所述特征與鄰近特征分開的間隔 的寬度的總和。
"間距加倍"是一種建議用于使光刻技術(shù)的能力延伸超出其最小間距的方法。這 一方法圖解說明于圖2A-2F中且描述于頒予勞里(Lowey)等人的美國專利第 5，328，810號中，其整體揭示內(nèi)容以引用的方式并入本文中。參照圖2A，首先使用光 刻在上覆在可消耗材料層226及襯底202上的光致抗蝕劑層中形成線的圖案224。如 圖2B中所示，接著通過蝕刻步驟(例如各向異性蝕刻)將所述圖案轉(zhuǎn)移到層226， 從而形成占位符或心軸228?？蓜冸x光致抗蝕劑線224且可以各向同性方式蝕刻心軸 228以增加鄰近心軸228之間的距離，如圖2C中所示。隨后在心軸228上方沉積間 隔件材料層230，如圖2D中所示。接著通過在定向間隔件蝕刻中從水平表面234及 236蝕刻間隔件材料在心軸各側(cè)上形成間隔件232，如圖2E中所示。接著移除剩余的
12心軸228，僅留下間隔件232，其一起用作用于圖案化的掩模，如圖1F中所示。因此， 在既定間距原先包含界定一個特征及一個間隔的圖案的情況下，同一寬度現(xiàn)在包含由 間隔件232界定的兩個特征及兩個間隔。因此，有效地降低了可通過光刻技術(shù)實現(xiàn)的 最小特征大小。
應了解，盡管在以上實例中間距實際上被減半，但按照慣例將此間距減小稱為間 距"加倍"，或更一般來說，稱為間距"倍增"。也就是說，按照慣例，使間距"倍 增"某一因數(shù)實際上包括使間距減小所述因數(shù)。本文中保持常規(guī)術(shù)語。應注意，通過 在間隔件上形成間隔件，可進一步減小可界定的特征大小。因此，間距倍增是指一般
不考慮采用間隔件形成工藝的次數(shù)的工藝。
圖3顯示其中間隔件332 (例如第二所形成間隔件)形成/界定暴露的第一層306 的區(qū)域331的本發(fā)明揭示內(nèi)容的實施例的俯視平面圖。在此實施例中，可使用間距倍 增在由間隔件313(例如第一所形成間隔件)界定的第一層306的最初暴露的部分314 上形成間隔件332。通過使用間距倍增，可形成間隔件332以使得暴露的第一層306 的區(qū)域331具有特定的尺寸，從而允許特定尺寸的納米棒的生長。在一個實施例中， 暴露的第一層306的區(qū)域331為五(5) nmX五nm。在某些實施例中，間隔件313 具有十五(15) nm的寬度。
在某些實施例中， 一旦形成納米棒，即可移除間隔層332。此外， 一旦移除間隔 件332，即可如本文中所論述在納米棒浮動柵極上方形成介電柵極間層及控制柵極層， 以形成如圖1G中所示的存儲器陣列的一部分。
圖4A-4D描繪根據(jù)本發(fā)明揭示內(nèi)容的實施例的存儲器陣列的一部分或存儲器單 元400的結(jié)構(gòu)及其形成方法。圖4A描繪在發(fā)生數(shù)個處理步驟之后的存儲器單元400。 圖4A大體描繪將形成所述存儲器陣列的字線的數(shù)個層堆棧。所述堆棧包含如本文中 所論述的隧穿介電層404及第一層或浮動柵極的第一部分406。
圖4B顯示根據(jù)本發(fā)明揭示內(nèi)容的存儲器單元的實施例的下一處理步驟序列。在 一個實施例中，所述方法包含干蝕刻以在第一層406及隧穿介電層404中形成開口。 在一個實施例中，繼續(xù)進行所述干蝕刻以將隔離區(qū)408形成到襯底402中。在一個實 施例中，隔離區(qū)408可以是淺溝槽隔離區(qū)。
在蝕刻隔離區(qū)408之后，可填充隔離區(qū)408。隔離區(qū)408可填充有絕緣材料，其 中包含二氧化硅、磷摻雜的二氧化硅或電介質(zhì)，例如，硅酸鹽玻璃、氧化硅、硅烷、 四乙基正硅酸鹽(TEOS)、聚四氟乙烯(PTFE)或氮化硅。在圖4B中，形成并圖 案化上覆在第一層406上的掩模層438。隨后可移除隔離區(qū)408的若干部分，留下第 一層406在隔離區(qū)408上方延伸。在一個實施例中，第一層在隔離區(qū)408上方延伸達 約二十(20) nm。作為一個實例，可沉積上覆在第一層406上的光刻抗蝕劑材料， 將其暴露于輻射源，并將其顯影以界定上覆在隔離區(qū)408上的區(qū)域以供移除隔離區(qū) 408填充材料部分。接著可移除遮蔽層438以獲得存儲器陣列400的在圖4C中被圖 解說明的部分。在一個實施例中，蝕刻隔離區(qū)填充材料以使得隧穿介電層404及第一層406在隔離區(qū)408填充材料上方延伸。在一個實施例中，第一層406在隔離區(qū)408 上方延伸達約十五(15) nm到二十(20) nm。
在一個實施例中，可在第一層406上形成圖案化層，并對其進行圖案化、顯影及 蝕刻以便暴露第一層406中上面將生長納米棒的區(qū)域。用來圖案化所述圖案化層的方 法可包含間距倍增以形成如本文中所論述第一層406的具有特定尺寸的供納米棒生 長及/或使用遮蔽層形成及移除納米棒的若干區(qū)域。
在一個實施例中， 一旦在第一層406上生長納米棒416，即可沉積如本文中所論 述的柵極間介電層420及控制柵極層422以形成圖4D中所示的存儲器單元400。
圖5是根據(jù)本發(fā)明揭示內(nèi)容的實施例的電子系統(tǒng)540的方塊圖。電子系統(tǒng)540 包含非易失性存儲器裝置542，所述非易失性存儲器裝置包含非易失性存儲器單元陣 列544、地址解碼器546、行存取電路548、列存取電路550、控制電路552、輸入/ 輸出(I/O)電路554及地址緩沖器556。
非易失性存儲器單元陣列544包含根據(jù)本發(fā)明揭示內(nèi)容的實施例的非易失性存 儲器單元結(jié)構(gòu)。非易失性存儲器單元陣列544中的存儲器單元(圖5中未顯示)可以 是浮動柵極存儲器單元、NROM單'元或其它類型的單晶體管非易失性存儲器單元。
電子系統(tǒng)542包含外部處理器558 (例如，存儲器控制器或主機處理器)，其電 連接到存儲器裝置542以用于存儲器存取。存儲器裝置542通過控制鏈路560從處理 器558接收控制信號。使用所述存儲器單元來存儲經(jīng)由數(shù)據(jù)(DQ)鏈路562存取的 數(shù)據(jù)。經(jīng)由地址鏈路564接收地址信號，并在地址解碼器546處將所述地址信號解碼 以存取存儲器陣列544。地址緩沖器電路556鎖存所述地址信號。響應于所述控制信 號及所述地址信號來存取所述存儲器單元。
可將控制鏈路560、數(shù)據(jù)鏈路562及地址鏈路564統(tǒng)稱為存取線。所屬領域的技 術(shù)人員應了解，可提供額外的電路及控制信號，且已簡化圖5的存儲器裝置細節(jié)以便 易于圖解說明。如本文中所述，已簡化基本快閃存儲器裝置540以促進對所述存儲器 裝置的特征的基本了解。所屬領域的技術(shù)人員已知對快閃存儲器的更詳細了解。眾所 周知，可將此基本快閃存儲器裝置540作為集成電路制作于半導體襯底上。在各種實 施例中，上文描述的存儲器單元用于圖5中所描述的基本存儲器陣列或系統(tǒng)結(jié)構(gòu)中。
結(jié)論
本文已描述了存儲器單元結(jié)構(gòu)及制作方法，所述方法包含形成納米棒浮動柵極以 促進耦合區(qū)域增大及寄生電容減小，從而致使柵極耦合特性得以改善。
雖然本文中已圖解說明及描述了特定實施例，但所屬領域的技術(shù)人員應了解，可 用經(jīng)計算達到相同結(jié)果的布置代替所顯示的特定實施例。本發(fā)明揭示內(nèi)容打算涵蓋本 發(fā)明揭示內(nèi)容的各種實施例的修改或變化形式。應了解，以上說明以說明性方式而非 限定性方式作出。在審閱以上說明后，所屬領域的技術(shù)人員將明了上述實施例的組合 及本文中沒有明確描述的其它實施例。本發(fā)明揭示內(nèi)容的各種實施例的范圍包含其它 使用以上結(jié)構(gòu)及方法的應用。因此，本發(fā)明揭示內(nèi)容的各種實施例的范圍應參照所附權(quán)利要求書及此權(quán)利要求書所享有權(quán)利的等效物的全部范圍來確定。
在前述詳細說明中，出于簡化本發(fā)明揭示內(nèi)容的目的，將各種特征一起集合在單 個實施例中。本發(fā)明揭示內(nèi)容的此方法不應被視為反映本發(fā)明揭示內(nèi)容所揭示的實施 例打算必須使用除明確陳述于每一權(quán)利要求項中的特征之外的更多特征。而是，如以 上權(quán)利要求書所反映，本發(fā)明主題在于少于單個所揭示實施例的所有特征。因此，將 以上權(quán)利要求書以此并入具體實施方式
中，其中每一權(quán)利要求獨立地作為一單獨實施 例。
權(quán)利要求
1、一種存儲器單元，其包括隧穿介電層，其上覆在半導體襯底上；浮動柵極，其具有上覆在所述隧穿介電層上的第一部分及以納米棒形式從所述第一部分延伸的第二部分；及控制柵極層，其通過柵極間介電層而與所述浮動柵極分開。
2、 如權(quán)利要求1所述的存儲器單元，其中所述納米棒沿相對于所述隧穿介電層 大體垂直的方向從所述第一部分延伸。
3、 如權(quán)利要求1所述的存儲器單元，其中所述第二部分具有約五(5) nm的寬度。
4、 如權(quán)利要求1所述的存儲器單元，其中所述第二部分具有約五十(50)到二 百(200) nm的高度。
5、 如權(quán)利要求1所述的存儲器單元，其中所述第一部分及所述第二部分由相同 材料形成。
6、 如權(quán)利要求2所述的存儲器單元，其中所述浮動柵極具有在七十(70) nm到 二百二十(220) nm范圍內(nèi)的高度。
7、 一種存儲器單元，其包括隧穿介電層，其上覆在半導體襯底上且介于第一與第二隔離區(qū)之間； 浮動柵極，其具有上覆在所述隧穿介電層上的第一部分及以納米棒形式從所述第 一部分延伸的第二部分，其中所述第一部分在所述第一及第二隔離區(qū)上方延伸；及 控制柵極層，其通過上覆在所述浮動柵極上的柵極間介電層而與所述浮動柵極分開。
8、 如權(quán)利要求7所述的存儲器單元，其中所述隧穿介電層具有約十(10)納米 (nm)或更小的厚度。
9、 如權(quán)利要求7所述的存儲器單元，其中所述納米棒沿相對于所述第一部分大 體垂直的方向從所述第一部分延伸。
10、 如權(quán)利要求9所述的存儲器單元，其中所述納米棒具有在五十(50)到二百 (200) nm范圍內(nèi)的高度。
11、 如權(quán)利要求7所述的存儲器單元，其中所述第一部分在所述第一及第二隔離 區(qū)上方延伸達至少約十五(15) nm。
12、 一種存儲器單元，其包括隧穿介電層，其上覆在半導體襯底上且介于第一與第二隔離層之間； 浮動柵極，其具有上覆在所述隧穿介電層上的第一部分及以納米棒形式從所述第 一部分延伸的第二部分，其中所述第一及第二隔離區(qū)在所述第一部分上方延伸；及 控制柵極層，其通過柵極間介電層而與所述浮動柵極分開。
13、 如權(quán)利要求12所述的存儲器單元，其包含在所述第一隔離區(qū)及第二隔離區(qū) 的側(cè)壁上的間隔件。
14、 如權(quán)利要求13所述的存儲器單元，其中所述間隔件具有等于約十五(15) nm的寬度。
15、 如權(quán)利要求12所述的存儲器單元，其中所述第一及第二隔離區(qū)在所述第一 部分上方延伸達至少約二十(20) nm。
16、 如權(quán)利要求15所述的存儲器單元，其中所述第一及第二隔離區(qū)具有約等于 三十五(35) nm的總高度。
17、 如權(quán)利要求12所述的存儲器單元，其中所述第一部分具有約等于二十(20) nm的高度。
18、 一種制作浮動柵極的方法，其包括 形成上覆在半導體襯底上的隧穿介電層； 形成所述浮動柵極的上覆在所述隧穿介電層上的第一層；在所述半導體襯底中形成在所述浮動柵極的所述第一層的表面上方延伸的隔離區(qū)；在所述隔離區(qū)的側(cè)壁上形成間隔件，其中所述第一層的一部分保持暴露于所述間 隔件之間；及 '在所述第一層的所述暴露部分上形成納米棒來作為所述浮動柵極的一部分。
19、 如權(quán)利要求18所述的方法，其中形成隔離區(qū)包含形成淺溝槽隔離區(qū)。
20、 如權(quán)利要求19所述的方法，其中形成上覆在所述襯底上的隧穿介電層包含 在所述襯底上生長所述隧穿介電層。
21、 如權(quán)利要求19所述的方法，其中在所述第一層的所述暴露部分上形成所述 納米棒包含在所述第一層的所述暴露部分上沉積金屬，將所述金屬退火，并將所述金 屬暴露于在六百(600)攝氏度(。C)到八百(800) 。C范圍內(nèi)的溫度下的氣體。
22、 如權(quán)利要求21所述的方法，其中所述氣體選自由硅烷及二氯硅烷組成的群組。
23、 如權(quán)利要求18所述的方法，其包含使用所述隔離區(qū)的所述側(cè)壁上的所述間 隔件來控制所述納米棒的寬度。
24、 一種制作存儲器單元的方法，其包括 形成上覆在半導體襯底上的隧穿介電層； 形成浮動柵極的上覆在所述隧穿介電層上的第一層； 在所述半導體襯底中形成隔離區(qū)； 在所述第一層上形成多個納米棒； 圖案化掩模層以暴露所述多個納米棒的一部分； 移除所述多個納米棒的暴露部分；及形成通過柵極間介電層而與所述納米棒分開的控制柵極層。
25、 如權(quán)利要求24所述的方法，其中在所述第一層上形成所述多個納米棒包含 在所述第一層的所述部分上沉積金屬，將所述金屬退火，并將所述金屬暴露于在六百(600)到七百五十(750)攝氏度(。C)范圍內(nèi)的溫度下的氣體。
26、 如權(quán)利要求25所述的方法，其中所述金屬為鈦。
27、 如權(quán)利要求25所述的方法，其中所述氣體選自由硅垸及二氯硅垸組成的群組。
28、 如權(quán)利要求27所述的方法，其包含蝕刻所述金屬以暴露硅納米棒。
29、 如權(quán)利要求24所述的方法，其中形成上覆在所述隧穿介電層上的第一層包含使所述第一層在所述隔離區(qū)的表面上方延伸。
30、 一種制作半導體單元的方法，其包括-形成上覆在半導體襯底上的隧穿介電層； 形成浮動柵極的上覆在所述隧穿介電層上的第一層； 在所述半導體襯底中形成在所述第一層的表面上方延伸的隔離區(qū)； 在所述隔離區(qū)的側(cè)壁上形成間隔件，其中所述第一層的第一尺寸保持暴露于所述間隔件之間；圖案化掩模以暴露所述第一尺寸的一部分；移除所述第一尺寸的若干暴露部分以暴露所述第一層的第二尺寸； 在所述第一層的所述暴露的第二尺寸上形成納米棒；及 形成通過柵極間介電層而與所述納米棒分開的控制柵極。
31、 如權(quán)利要求30所述的方法，其中圖案化掩模以暴露所述第一尺寸的一部分 包含使用間距倍增。
32、 一種存儲器裝置，其包括存儲器單元陣列，其布置成由字線耦合的行及由位線耦合的列；及電路，其用于所述存儲器單元陣列的控制及/或存??； 其中所述存儲器單元陣列中的至少一個存儲器單元包含 隧穿介電層，其上覆在半導體襯底上；浮動柵極，其具有上覆在所述隧穿介電層上的第一部分及以納米棒的形式從 所述第一部分延伸的第二部分；及控制柵極層，其通過上覆在所述浮動柵極上的柵極間介電層而與所述浮動柵極分
33、 一種電子系統(tǒng)，其包括 處理器；及存儲器裝置，其耦合到所述處理器，其中所述存儲器裝置包含 存儲器單元陣列，至少一個存儲器單元包含 隧穿介電層，其上覆在半導體襯底上；浮動柵極，其具有上覆在所述隧穿介電層上的第一部分及以納米棒形式從所述第一部分延伸的第二部分；及 控制柵極層，其通過上覆在所述浮動柵極上的柵極間介電層而與所述浮動柵 極分開；及電路，其用于所述存儲器單元陣列的控制及/或存取。
全文摘要
本發(fā)明提供一種存儲器單元(100)，其包含上覆在半導體襯底(102)上的隧穿介電層(104)。所述存儲器單元還包含浮動柵極，所述浮動柵極具有上覆在所述隧穿介電層上的第一部分(106)及以納米棒形式從所述第一部分延伸的第二部分(116)。另外，控制柵極層(122)通過柵極間介電層(120)而與所述浮動柵極分開。
文檔編號H01L21/336GK101512729SQ200780033736
公開日2009年8月19日 申請日期2007年8月3日 優(yōu)先權(quán)日2006年8月9日
發(fā)明者D.V.·尼馬爾·拉馬斯瓦米, 古爾特杰·S·桑胡 申請人:美光科技公司