專利名稱：具有由襯底溝槽中的間隔物形成的浮動(dòng)?xùn)艠O的非易失性存儲(chǔ)器單元的陣列的制作方法
技術(shù)領(lǐng)域：
本發(fā)明大體上涉及非易失性快閃存儲(chǔ)器系統(tǒng)，且更明確地說(shuō)，涉及一種形成利用襯 底溝槽來(lái)減小陣列的總體大小的存儲(chǔ)器單元的陣列的結(jié)構(gòu)和工藝。
背景技術(shù)：
如今有許多商業(yè)上成功的非易失性存儲(chǔ)器產(chǎn)品在使用，尤其是小形狀因數(shù)卡的形式 的非易失性存儲(chǔ)器產(chǎn)品，其使用快閃EEPROM (電可擦除且可編程只讀存儲(chǔ)器)單元的 陣列。通常使用具有NOR或NAND架構(gòu)的陣列。含有存儲(chǔ)器單元陣列的一個(gè)或一個(gè)以 上集成電路芯片通常與控制器芯片組合以形成完整的存儲(chǔ)器系統(tǒng)?；蛘?，控制器功能的 一部分或全部可在含有全部存儲(chǔ)器單元陣列或其一部分的相同芯片上實(shí)施。
在一種類型的NOR陣列中，每一存儲(chǔ)器單元具有源極與漏極擴(kuò)散部分之間的"分 裂溝道"。單元的浮動(dòng)?xùn)艠O定位在溝道的一個(gè)部分上，且字線(也稱為控制柵極)定位 在另一溝道部分上以及浮動(dòng)?xùn)艠O上。這有效地形成具有串聯(lián)的兩個(gè)晶體管的單元， 一個(gè) (存儲(chǔ)器晶體管)具有浮動(dòng)?xùn)艠O上的電荷量與控制可流經(jīng)其溝道的一部分的電流量的字 線上的電壓的組合，且另一個(gè)(選擇晶體管)單獨(dú)具有充當(dāng)其柵極的字線。字線延伸跨 越一行浮動(dòng)?xùn)艠O。此類單元的實(shí)例、其在存儲(chǔ)器系統(tǒng)中的使用及其制造方法在第 5,070,032號(hào)、第5,095,344號(hào)、第5,315,541號(hào)、第5,343,063號(hào)和第5,661,053號(hào)及第 6,281,075號(hào)美國(guó)專利中給出。
對(duì)此分裂溝道快閃EEPROM單元的修改添加定位在浮動(dòng)?xùn)艠O與字線之間的操縱柵 極。陣列的每一操縱柵極延伸跨越一列浮動(dòng)?xùn)艠O，其垂直于字線。效果是解除當(dāng)讀取或 編程選定單元時(shí)字線必須同時(shí)執(zhí)行兩個(gè)功能的負(fù)擔(dān)。那兩個(gè)功能是(1)充當(dāng)選擇晶體 管的柵極，因此需要適當(dāng)電壓以接通和關(guān)斷選擇晶體管，和(2)通過(guò)字線與浮動(dòng)?xùn)艠O 之間的電場(chǎng)(電容性)耦合將浮動(dòng)?xùn)艠O的電壓驅(qū)動(dòng)到所需水平。通常難以以單一電壓按 照最佳方式執(zhí)行這兩個(gè)功能。在添加操縱柵極的情況下，字線僅需要執(zhí)行功能(1)，而 所添加的操縱柵極執(zhí)行功能(2)。在(例如)第5,313,421號(hào)和第6,222,762號(hào)美國(guó)專利 中描述快閃EEPROM陣列中的操縱柵極的使用。
在有效利用集成電路面積的一種特定類型的存儲(chǔ)器單元中，包含兩個(gè)浮動(dòng)?xùn)艠O，其每一者可以二元狀態(tài)(每浮動(dòng)?xùn)艠O一個(gè)位)或以多個(gè)編程狀態(tài)(每浮動(dòng)?xùn)艠O一個(gè)以上位) 操作。兩個(gè)浮動(dòng)?xùn)艠O定位在襯底溝道上，位于源極與漏極擴(kuò)散部分之間，其間具有選擇 晶體管。沿著每一列浮動(dòng)?xùn)艠O包含操縱柵極，且在其上沿著每一行浮動(dòng)?xùn)艠O提供字線。 當(dāng)存取給定浮動(dòng)?xùn)艠O以用于讀取或編程時(shí)，含有所關(guān)注的浮動(dòng)?xùn)艠O的單元的另一浮動(dòng)?xùn)?極上的操縱柵極升高到足夠高以接通所述另一浮動(dòng)?xùn)艠O下方的溝道，而不管其上存在的 電荷電平如何。這有效地排除所述另一浮動(dòng)?xùn)艠O作為在讀取或編程同一存儲(chǔ)器單元中所 關(guān)注的浮動(dòng)?xùn)艠O中的因素。舉例來(lái)說(shuō)，可用于讀取單元的狀態(tài)的流經(jīng)單元的電流量因而 是所關(guān)注的浮動(dòng)?xùn)艠O上的電荷量的函數(shù)，而不是同一單元中的所述另一浮動(dòng)?xùn)艠O的電荷 量的函數(shù)。
具有雙浮動(dòng)?xùn)艠O存儲(chǔ)器單元的陣列及其操作技術(shù)的實(shí)例在第5,712,180號(hào)、第 6,103,573號(hào)和第6,151,248號(hào)美國(guó)專利中描述。雙浮動(dòng)?xùn)艠O存儲(chǔ)器單元陣列通常整體形 成在半導(dǎo)體襯底的表面上。然而，第6,151,248號(hào)專利額外描述(主要相對(duì)于其圖6和7) 在襯底表面中的溝槽中并沿著鄰近于溝槽的襯底的表面區(qū)域形成的存儲(chǔ)器單元。第 6,936,887號(hào)美國(guó)專利還描述部分形成在襯底溝槽中的存儲(chǔ)器單元的陣列。
NAND陣列利用連同個(gè)別位線之間的一個(gè)或一個(gè)以上選擇晶體管一起連接的兩個(gè) 以上存儲(chǔ)器單元(例如，16或32)的串聯(lián)串和參考電位來(lái)形成數(shù)列單元。字線在行方 向上延伸跨越單元，其跨越大量這些列。在編程期間通過(guò)促使串中的剩余單元硬接通而 使得流經(jīng)一串的電流取決于所尋址單元中存儲(chǔ)的電荷的電平來(lái)讀取和檢驗(yàn)一列內(nèi)的個(gè) 別單元。NAND架構(gòu)陣列的實(shí)例及其作為存儲(chǔ)器系統(tǒng)的一部分的操作査閱第5,570,315 號(hào)、第5,774,397號(hào)、第6,046,935號(hào)、第6,522,580號(hào)第6,888,755號(hào)和第6,925,007號(hào) 美國(guó)專利。
存在各種用于促使電子從襯底行進(jìn)穿過(guò)柵極電介質(zhì)到達(dá)浮動(dòng)?xùn)艠O上的編程技術(shù)。最 普遍的編程機(jī)制在由布朗(Brown)和布魯爾(Brewer)編輯的書籍"非易失性半導(dǎo)體 存儲(chǔ)器技術(shù)(Nonvolatile Semiconductor Memory Technology)", IEEE出版杜，第1.2章 節(jié)，第9-25頁(yè)(1998)中描述。一種稱為"福勒-諾德海姆穿隧(Fowler-Nordheim tunneling)" (章節(jié)1.2.1)的技術(shù)促使電子在在其上通過(guò)控制柵極與襯底溝道之間的電壓差而建立的 高場(chǎng)的影響下，穿隧通過(guò)浮動(dòng)?xùn)艠O電介質(zhì)。另一技術(shù)(漏極區(qū)中的溝道熱電子注射，通 常稱為"熱電子注射"(章節(jié)1.2.3))將電子從單元的溝道注射到鄰近于單元的漏極的浮 動(dòng)?xùn)艠O區(qū)中。又一技術(shù)(稱為"源極側(cè)注射"(章節(jié)1.2.4))以一方式控制沿著存儲(chǔ)器單 元溝道的長(zhǎng)度的襯底表面電位使得為溝道的遠(yuǎn)離漏極的區(qū)中的電子注射創(chuàng)造條件。在神 谷(Kamiya)等人所著的論文"具有高柵極注射效率的EPROM單元(EPROM Cell withHigh Gate Injection Efficiency)", IEDM技術(shù)文摘，1982年，第741-744頁(yè)，以及第 4,622,656號(hào)和第5,313,421號(hào)美國(guó)專利中也描述源極側(cè)注射。在另一編程技術(shù)(稱為"彈 道注射")中，在短溝道內(nèi)產(chǎn)生高場(chǎng)以加速電子直接到達(dá)電荷存儲(chǔ)元件上，如小倉(cāng)(Ogura) 等人"具有對(duì)于EEPROM/快閃的彈道直接注射的低電壓、低電流、高速編程步驟分裂 柵極單元(Low Voltage, Low Current, High Speed Program Step Split Gate Cell with Ballistic Direct Injection for EEPROM/Flash)" IEDM 1998，第987-990頁(yè)中所描述。
用于從浮動(dòng)?xùn)艠O電荷存儲(chǔ)元件移除電荷以擦除存儲(chǔ)器單元的兩種技術(shù)中的一者主 要用于上文描述的兩種類型存儲(chǔ)器單元陣列兩者中。 一種技術(shù)用于通過(guò)將適當(dāng)電壓施加 到源極、漏極、襯底和其它柵極從而促使電子穿隧通過(guò)浮動(dòng)?xùn)艠O與襯底之間的介電層的 一部分來(lái)擦除到襯底。
另一擦除技術(shù)使電子穿過(guò)定位在其間的隧道介電層從浮動(dòng)?xùn)艠O傳遞到另一柵極。在 上文描述的第一類型的單元中，出于所述目的而提供第三柵極。在上文描述的第二類型 的單元(其由于使用操縱柵極而已具有三個(gè)柵極)中，將浮動(dòng)?xùn)艠O擦除到字線，而不必 添加第四柵極。盡管這個(gè)后一技術(shù)添加回將由字線執(zhí)行的第二功能，但這些功能在不同 時(shí)間執(zhí)行，因此避免必須作出折衷來(lái)適應(yīng)兩個(gè)功能。當(dāng)利用這些擦除技術(shù)的任一者時(shí)， 將大量存儲(chǔ)器單元一起分組為"瞬間"同時(shí)被擦除的最小數(shù)目的單元的區(qū)塊。在一種方 法中，個(gè)別區(qū)塊包含足夠的存儲(chǔ)器單元來(lái)存儲(chǔ)磁盤扇區(qū)中存儲(chǔ)的用戶數(shù)據(jù)量(即，512 字節(jié))加上某一額外開(kāi)銷數(shù)據(jù)。第5,297,148號(hào)美國(guó)專利中描述若干區(qū)塊的即刻擦除、 缺陷管理和其它快閃EEPROM系統(tǒng)特征。在另一方法中，每一群組含有足夠的單元以 保存數(shù)千字節(jié)的用戶數(shù)據(jù)，等于可個(gè)別編程和讀取的8、 16或更多主機(jī)扇區(qū)的數(shù)據(jù)。操 作此較大區(qū)塊存儲(chǔ)器的實(shí)例在第6,968,421號(hào)美國(guó)專利中給出。
代替于導(dǎo)電浮動(dòng)?xùn)艠O， 一些快閃存儲(chǔ)器利用俘獲電子的非導(dǎo)電介電材料。在任一情 況下，個(gè)別存儲(chǔ)器單元包含一個(gè)或一個(gè)以上電荷存儲(chǔ)元件。電介質(zhì)的使用的實(shí)例在上文 提及的第6,925,007號(hào)美國(guó)專利和其中參考的文獻(xiàn)中描述。在電介質(zhì)俘獲型電荷存儲(chǔ)器 單元的情況下，可形成兩個(gè)或兩個(gè)以上電荷存儲(chǔ)元件作為在其上間隔開(kāi)的單一連續(xù)電介 質(zhì)層的兩個(gè)或兩個(gè)以上區(qū)。適宜的電荷存儲(chǔ)介電材料的一個(gè)實(shí)例是三層氧化物-氮化物-氧化物(ONO)復(fù)合物。另一實(shí)例是富含硅的二氧化硅材料的單一層。如同在幾乎所有 集成電路應(yīng)用中，快閃EEPROM系統(tǒng)也存在縮減實(shí)施某一集成電路功能所需的硅襯底 面積的壓力。不斷需要增加可存儲(chǔ)在硅襯底的給定區(qū)域中的數(shù)字?jǐn)?shù)據(jù)的量，以便增加給 定大小存儲(chǔ)器卡和其它類型的封裝的存儲(chǔ)容量，或增加容量且減小大小兩者。增加數(shù)據(jù) 的存儲(chǔ)密度的另一方式是每存儲(chǔ)器單元存儲(chǔ)一個(gè)以上數(shù)據(jù)位。這通過(guò)將存儲(chǔ)器單元閾值電壓范圍的窗口劃分為兩個(gè)以上狀態(tài)來(lái)實(shí)現(xiàn)。使用四個(gè)此類狀態(tài)允許每一電荷存儲(chǔ)元件 存儲(chǔ)兩個(gè)數(shù)據(jù)位，八個(gè)狀態(tài)允許每電荷存儲(chǔ)元件存儲(chǔ)三個(gè)數(shù)據(jù)位。多狀態(tài)快閃EEPROM 結(jié)構(gòu)和操作在第5,043,940號(hào)和第5,172,338號(hào)美國(guó)專利(作為實(shí)例)中描述。

發(fā)明內(nèi)容
使用溝槽或腔形成浮動(dòng)?xùn)艠O電荷存儲(chǔ)元件存儲(chǔ)器單元的陣列，在所述溝槽或腔中， 浮動(dòng)?xùn)艠O沿著其側(cè)壁定位，其間具有柵極電介質(zhì)，且不上覆于鄰近于溝槽的襯底表面。 也就是說(shuō)，在平面圖中，浮動(dòng)?xùn)艠O保持在溝槽的區(qū)域內(nèi)。這優(yōu)選通過(guò)利用間隔物作為浮 動(dòng)?xùn)艠O來(lái)實(shí)現(xiàn)，其中將例如經(jīng)導(dǎo)電摻雜多晶硅等浮動(dòng)?xùn)艠O材料層各向同性地沉積在陣列 上并沉積到溝槽中，之后各向異性地蝕刻掉除沿著溝槽側(cè)壁保持的間隔物外的所有沉積 的浮動(dòng)?xùn)艠O材料。接著可在溝槽中在浮動(dòng)?xùn)艠O間隔物之間形成導(dǎo)電控制柵極，且/或可在 襯底表面區(qū)域中鄰近于溝槽定位選擇晶體管，這取決于存儲(chǔ)器單元所需的確切配置。
此結(jié)構(gòu)的總體優(yōu)點(diǎn)是其有效地使用了襯底表面區(qū)域。存儲(chǔ)器單元溝道的長(zhǎng)度的顯著 部分沿著溝槽壁垂直定向，從而減少每一存儲(chǔ)器單元所需的襯底表面面積的量。源極區(qū) 和漏極區(qū)可植入到溝槽的底部中在其中的浮動(dòng)?xùn)艠O之間。此浮動(dòng)?xùn)艠O結(jié)構(gòu)和形成浮動(dòng)?xùn)?極的方法可用于多種類型的快閃存儲(chǔ)器陣列中，如果(例如)用于形成雙浮動(dòng)?xùn)艠O存儲(chǔ) 器單元的NOR陣列，那么每一此單元由沿著鄰近溝槽的側(cè)壁的兩個(gè)浮動(dòng)?xùn)艠O和在襯底 表面中形成在其間的一選擇晶體管形成。如果用于形成NAND陣列，那么沿著溝槽側(cè)壁 (連接在溝槽的底部中在其中的浮動(dòng)?xùn)艠O之間的擴(kuò)散部分)且沿著鄰近溝槽之間的襯底 表面形成串聯(lián)串的存儲(chǔ)器單元晶體管。
浮動(dòng)?xùn)艠O沿著襯底溝槽的壁的這種定位的一個(gè)特定優(yōu)點(diǎn)是，在適當(dāng)?shù)那闆r下，在存
儲(chǔ)器結(jié)構(gòu)中，可通過(guò)以增加的效率進(jìn)行彈道注射來(lái)編程浮動(dòng)?xùn)艠O。也就是說(shuō)，可沿著溝
槽之間的襯底溝道的長(zhǎng)度并平行于襯底表面在直線路徑中將電子加速到浮動(dòng)?xùn)艠O上，從 而與襯底溝槽側(cè)壁和夾在浮動(dòng)?xùn)艠O與側(cè)壁之間的隧道電介質(zhì)之間的界面成垂直角或近
似垂直角進(jìn)行轟擊。因此，不必通過(guò)散射機(jī)構(gòu)重新引導(dǎo)電子，在使用較普通的源極側(cè)注 射和熱電子注射編程機(jī)構(gòu)期間發(fā)生所述散射。通過(guò)避免包覆溝槽外部和沿著襯底表面的 浮動(dòng)?xùn)艠O，且通過(guò)將稍高于選擇柵極的VT的電壓施加到選擇柵極，形成較高的橫向電 場(chǎng)，其將溝道電子加速到足以克服隧道氧化物障壁的動(dòng)能。這些熱電子中的許多熱電子 將轟擊在隧道氧化物上，而不必首先散射以便重新引導(dǎo)其動(dòng)量。浮動(dòng)?xùn)艠O上的高電壓還 可幫助當(dāng)電子橫越溝道區(qū)時(shí)沿著一路徑將電子加速到浮動(dòng)?xùn)艠O。沿著其而形成浮動(dòng)?xùn)艠O 的溝槽的壁可垂直于襯底表面，這對(duì)于通過(guò)彈道注射的有效編程是最佳的且允許存儲(chǔ)器單元的大小減到最小，但這不是必要條件。常規(guī)上通過(guò)各向異性蝕刻到襯底表面上而形 成具有垂直側(cè)壁的襯底溝槽。
代替于將浮動(dòng)?xùn)艠O形成為存儲(chǔ)器單元電荷存儲(chǔ)元件，可用介電電荷俘獲材料代替。 舉例來(lái)說(shuō)，可通過(guò)使用相同間隔物技術(shù)來(lái)沉積ONO的中間氮化物層。以將位于氮化物 間隔物的任一側(cè)上的方式形成均勻厚度的氧化物層，以提供ONO結(jié)構(gòu)。或者，富含硅 的二氧化硅間隔物可以與導(dǎo)電浮動(dòng)?xùn)艠O相同的方式形成，且提供在浮動(dòng)?xùn)艠O的任一側(cè)上 的介電層不需要形成在此類介電間隔物上。
本發(fā)明的額外方面、優(yōu)點(diǎn)、實(shí)施例和特征包含在其示范性實(shí)例的以下描述中，應(yīng)結(jié) 合附圖來(lái)理解對(duì)示范性實(shí)例的描述。
本文參考的所有專利、專利申請(qǐng)案、論文、書籍部分、其它出版物、文獻(xiàn)等出于所 有目的以全文引用的方式并入本文中。就在所并入的出版物、文獻(xiàn)等的任一者與本申請(qǐng) 案文本之間在對(duì)術(shù)語(yǔ)的定義或使用方面有任何不一致或沖突來(lái)說(shuō)，以本申請(qǐng)案文本的對(duì) 術(shù)語(yǔ)的定義或使用為準(zhǔn)。


圖1說(shuō)明其中可實(shí)施本發(fā)明的各方面的快閃EEPROM系統(tǒng)的框圖； 圖2是部分構(gòu)造的雙浮動(dòng)?xùn)艠O存儲(chǔ)器單元陣列的平面圖3A和3B是分別在圖2的結(jié)構(gòu)的截面A-A和B-B處截取的圖2的結(jié)構(gòu)的一個(gè)實(shí) 施例的截面圖4是圖2、 3A和3B的陣列的雙浮動(dòng)?xùn)艠O存儲(chǔ)器單元的等效電路圖； 圖5是在圖2的結(jié)構(gòu)的截面A-A處截取的圖2的結(jié)構(gòu)的另一實(shí)施例的截面圖； 圖6和7也是在圖2的結(jié)構(gòu)的截面A-A處截取的圖2的結(jié)構(gòu)的截面圖，其展示圖5 的實(shí)施例的修改；
圖8是沿著NAND陣列中的存儲(chǔ)器單元串截取的另一實(shí)施例的截面圖；以及 圖9是圖8的NAND串的等效電路。
具體實(shí)施例方式
存儲(chǔ)器系統(tǒng)
圖1的框圖中大體上說(shuō)明并入有本發(fā)明的各方面的實(shí)例存儲(chǔ)器系統(tǒng)。大量個(gè)別可尋 址的存儲(chǔ)器單元ll布置在行和列的規(guī)則陣列中，但單元的其它物理布置當(dāng)然是可能的。 本文表示為沿著單元的陣列11的列延伸的位線通過(guò)線15與位線解碼器和驅(qū)動(dòng)器電路13 電連接。本描述內(nèi)容中表示為沿著單元的陣列11的行延伸的字線通過(guò)線17電連接到字線解碼器和驅(qū)動(dòng)器電路19。沿著陣列11中的存儲(chǔ)器單元列延伸的操縱柵極通過(guò)線23電 連接到操縱柵極解碼器和驅(qū)動(dòng)器電路21。解碼器13、 19和21的每一者經(jīng)由總線25從 存儲(chǔ)器控制器27接收存儲(chǔ)器單元地址，解碼器和驅(qū)動(dòng)電路還經(jīng)由相應(yīng)控制和狀態(tài)信號(hào) 線29、 31和33連接到控制器27。通過(guò)將解碼器和驅(qū)動(dòng)器電路13與21互連的總線22 而協(xié)調(diào)施加到操縱柵極和位線的電壓?？刂破?7可通過(guò)線35連接到主機(jī)裝置(未圖示)。主機(jī)可以是個(gè)人計(jì)算機(jī)、筆記 本計(jì)算機(jī)、數(shù)碼相機(jī)、音頻播放器、各種其它手持式電子裝置等。圖1的存儲(chǔ)器系統(tǒng)通 常將根據(jù)若干現(xiàn)有物理和電氣標(biāo)準(zhǔn)的一者(例如，來(lái)自PCMCIA、 CompactFlashTM協(xié)會(huì)、 MMCTM協(xié)會(huì)、SD小組等的一者)而實(shí)施在卡中。當(dāng)以卡格式時(shí)，線35端接于卡上的連 接器中，所述連接器與主機(jī)裝置的互補(bǔ)連接器介接。許多卡的電接口遵循ATA標(biāo)準(zhǔn)，其 中存儲(chǔ)器系統(tǒng)對(duì)于主機(jī)來(lái)說(shuō)看似其為磁盤驅(qū)動(dòng)器。還存在其它存儲(chǔ)器卡接口標(biāo)準(zhǔn)。替代 于卡格式，圖l所示的類型的存儲(chǔ)器系統(tǒng)永久內(nèi)嵌在主機(jī)裝置中。解碼器和驅(qū)動(dòng)器電路13、 19和21根據(jù)相應(yīng)控制和狀態(tài)線29、 31和33中的控制信 號(hào)在陣列l(wèi)l的其相應(yīng)線(如總線25上所尋址)中產(chǎn)生適當(dāng)電壓，以執(zhí)行編程、讀取和 擦除功能。包含電壓電平和其它陣列參數(shù)的任何狀態(tài)信號(hào)由陣列11經(jīng)由相同控制和狀 態(tài)線29、 31和33提供到控制器27。電路13內(nèi)的多個(gè)讀出放大器接收指示陣列11內(nèi)所 尋址的存儲(chǔ)器單元的狀態(tài)的電流或電壓電平，且向控制器27提供關(guān)于讀取操作期間線 41上的那些狀態(tài)的信息。通常使用大量讀出放大器以便能夠并行讀取大量存儲(chǔ)器單元的 狀態(tài)。在讀取和編程操作期間，通常通過(guò)電路19 一次尋址一行單元，以用于存取由電 路13和21選擇的所尋址行中的若干單元。在擦除操作期間，通常將許多行的每一行中 的所有單元作為用于同時(shí)擦除的一區(qū)塊一起尋址。位線解碼器和驅(qū)動(dòng)器電路13通過(guò)線15與全局位線連接，所述全局位線又選擇性地 與陣列的源極區(qū)和漏極區(qū)連接。個(gè)別存儲(chǔ)器單元的列的源極和漏極連接到適當(dāng)編程電 壓，以用于響應(yīng)于總線25上供應(yīng)的地址和線19上的控制信號(hào)而進(jìn)行讀取或編程。操縱線解碼器和驅(qū)動(dòng)器電路21通過(guò)線23連接到操縱柵極且能夠響應(yīng)于總線25上 提供的地址、線33中的控制信號(hào)和來(lái)自驅(qū)動(dòng)器及讀出放大器13的數(shù)據(jù)而個(gè)別地選擇操 縱線并控制其電壓。選擇柵極解碼器和驅(qū)動(dòng)器電路19與字線連接以便個(gè)別地選擇單元陣列的一行。接 著啟用選定行內(nèi)的個(gè)別單元，以通過(guò)位線以及操縱柵極解碼器和驅(qū)動(dòng)器電路13和21進(jìn) 行讀取或?qū)懭搿Ｔ谏衔谋尘凹夹g(shù)部分中識(shí)別的專利中，以及在轉(zhuǎn)讓給晟碟(SanDisk)公司(本申請(qǐng)案的受讓人)的其它專利中進(jìn)一步描述例如圖1中所說(shuō)明的存儲(chǔ)器系統(tǒng)的操作。另外， 第6,738,289號(hào)美國(guó)專利描述實(shí)例數(shù)據(jù)編程方法。 雙浮動(dòng)?xùn)艠O存儲(chǔ)器單元陣列的示范性實(shí)施例在圖2、 3A和3B中說(shuō)明形成在具有由間隔物技術(shù)形成的浮動(dòng)?xùn)艠O的單一集成電路 芯片上的實(shí)例NOR存儲(chǔ)器陣列的結(jié)構(gòu)，且圖4中給出所得存儲(chǔ)器單元的等效電路。主 要參看圖2的平面圖，優(yōu)選通過(guò)初始蝕刻長(zhǎng)平行溝槽并接著在其內(nèi)界定縮短的溝槽51-66 而在半導(dǎo)體襯底50的表面49中形成溝槽51-66的二維陣列。這些溝槽由兩組導(dǎo)電控制 柵極線、具有在x方向上延伸的長(zhǎng)度的字線69-72，和具有在正交定向的y方向上延伸 的長(zhǎng)度的操縱柵極線75-78跨越。視情況，但優(yōu)選地，導(dǎo)電屏蔽物81-92的陣列在y方 向上形成在襯底50的表面49中的凹口中處于溝槽51-66的鄰近者之間。每一屏蔽物與 在其上方通過(guò)的操縱線75-78中的一者電連接。這些導(dǎo)電屏蔽物和周圍的電介質(zhì)沿著初 始形成的細(xì)長(zhǎng)溝槽周期性地放置，以形成在其中定位浮動(dòng)?xùn)艠O的界定長(zhǎng)度的溝槽51-66。在圖3A和3B中說(shuō)明溝槽51-66中所形成的組件，圖3A和3B分別是圖2的沿著 其正交定向的截面A-A和B-B截取的剖視圖。溝槽51-66中的每一者包含存儲(chǔ)器單元浮 動(dòng)?xùn)艠O、選擇柵極和電介質(zhì)層。以溝槽61作為典型，介電材料層101覆蓋溝槽的壁和 底部表面。層101優(yōu)選由二氧化硅(例如，Si02)制成。兩個(gè)導(dǎo)電浮動(dòng)?xùn)艠O103和105 在x方向上沿著溝槽的相對(duì)側(cè)壁形成為間隔物。在x方向上在浮動(dòng)?xùn)艠O之間留有足夠空 間，以用于填充此空間的電介質(zhì)層107和操縱柵極109。介電層107優(yōu)選由三層制成， 兩個(gè)二氧化硅層在氮化硅(例如，Si3N4)層的相對(duì)側(cè)上，處于通常稱為"ONO"的結(jié)構(gòu) 中。將注意到，ONO層限于浮動(dòng)?xùn)艠O與操縱柵極之間的區(qū)，且避免溝道區(qū)域。這改進(jìn)了 存儲(chǔ)器單元的耐久性并減少可由其氮化物層隨時(shí)間俘獲電荷而引起的噪聲和干擾現(xiàn)象。柵極103、 105和109、沿著側(cè)壁的介電層101和中間介電層107 —起在x方向上填 充溝槽61。埋入的N+擴(kuò)散部分IIO在y方向上伸長(zhǎng)并定位在溝槽53、 57、 61和65下 方，從而提供其所屬的存儲(chǔ)器單元的源極區(qū)和漏極區(qū)。剩余溝槽包含相同結(jié)構(gòu)和形式。 如供下文使用的識(shí)別，鄰近溝槽60包含浮動(dòng)?xùn)艠O111和113、操縱柵極115，以及以與 溝槽61中相同的方式定位的介電層。埋入的擴(kuò)散部分117存在于溝槽60和同一列中的 其它溝槽下方。優(yōu)選通過(guò)在所形成的整個(gè)存儲(chǔ)器單元陣列上(包含在溝槽內(nèi))沉積多晶硅材料并接 著各向異性蝕刻所述層直到間隔物(例如，浮動(dòng)?xùn)艠O間隔物103和105)保留在溝槽內(nèi) 為止，來(lái)形成浮動(dòng)?xùn)艠O?？蓤?zhí)行化學(xué)機(jī)械拋光(CMP)步驟來(lái)移除可保留在襯底表面49 上的浮動(dòng)?xùn)艠O間隔物材料的任何部分。在此實(shí)施例中，所得浮動(dòng)?xùn)艠O全部定位在其相應(yīng)溝槽內(nèi)，處于襯底表面49下方。操縱柵極109和115也以常規(guī)方式全部定位在其溝槽 內(nèi)，處于襯底表面49下方。導(dǎo)電控制柵極線跨越溝槽而定位，處于襯底表面49上方。操縱柵極線75-78在y 方向上延伸跨越溝槽，從而與溝槽中的操縱柵極和溝槽之間的導(dǎo)電屏蔽物形成接觸。線 77 (例如)延伸跨越并電接觸操縱柵極109和所述列中的其它操縱柵極，以及接觸中間 導(dǎo)電屏蔽物83、 87和91。電介質(zhì)隔離層(未圖示)將定位在操縱柵極線與被那些線跨 越的襯底表面49的任何部分之間。介電材料圍繞操縱柵極線。線77 (例如)具有定位 在其頂部表面上并與所述表面同延的兩個(gè)介電層121和123。層121優(yōu)選由二氧化硅制 成且層123由氮化硅制成。在x方向上沿著導(dǎo)電線77以及線77頂部上的介電條帶121 和123的側(cè)壁形成間隔物125和127。字線69-72跨越與其垂直的電介質(zhì)封閉的操縱柵極線而定位。由于中間電介質(zhì)的厚 度的緣故，字線與操縱柵極線之間有極少或沒(méi)有耦合。字線在x方向上通過(guò)柵極電介質(zhì) (優(yōu)選為二氧化硅)層129與溝槽之間的襯底表面進(jìn)一步分離。鄰近于柵極電介質(zhì)129 的字線區(qū)形成存儲(chǔ)器單元的選擇柵極。選擇晶體管的溝道區(qū)存在于襯底表面49中處于 溝槽之間的柵極介電層129的相對(duì)側(cè)上。屏蔽物由沿著屏蔽物91的側(cè)壁的電介質(zhì)(例如，層131和132)以及屏蔽物91的 底部表面與襯底表面49之間的層133包圍，所述側(cè)壁將屏蔽物91在y方向上與任一側(cè) 上的浮動(dòng)?xùn)艠O的邊緣分離。底部層133制造得相對(duì)較厚以使屏蔽物91與襯底表面49之 間的耦合最小化。另一方面，側(cè)部層131和132制造得相對(duì)較薄以使屏蔽物91與屏蔽 物的任一側(cè)上的浮動(dòng)?xùn)艠O的邊緣之間的耦合最大化。由于屏蔽物91與操縱柵極線77電 連接，所以這提供每一操縱柵極與和操縱柵極相同列中的浮動(dòng)?xùn)艠O之間的耦合的增加的 面積。具有增加的耦合比的存儲(chǔ)器單元將置于操縱柵極上的電壓的較大百分比耦合到與 其電容性耦合的浮動(dòng)?xùn)艠O。同時(shí)，由于x方向上的薄浮動(dòng)?xùn)艠O的緣故，浮動(dòng)?xùn)艠O與埋入 的位線擴(kuò)散部分之間的耦合可保持較小，如從圖3A可看出。圖2、3A和3B的陣列的一個(gè)特定實(shí)例配置包含在x和y兩個(gè)方向上形成在襯底中、因此彼此交叉的連續(xù)溝槽。浮動(dòng)和操縱柵極定位在在y方向上在x方向溝槽之間伸長(zhǎng)的 溝槽中。屏蔽元件定位在在x方向上伸長(zhǎng)的溝槽中，其中其與y方向溝槽交叉。適宜的場(chǎng)介電材料接著填充屏蔽元件之間的x方向溝槽。圖2、 3A和3B的實(shí)例結(jié)構(gòu)利用在過(guò)程中的不同點(diǎn)處由材料的五個(gè)分離沉積形成的 經(jīng)摻雜多晶硅或其它適宜的導(dǎo)電材料。在下文描述的過(guò)程實(shí)施例中，浮動(dòng)?xùn)艠O由導(dǎo)電材 料的第一沉積形成，操縱柵極由導(dǎo)電材料的第二沉積形成，屏蔽元件由導(dǎo)電材料的第三沉積形成，操縱柵極線由導(dǎo)電材料的第四沉積形成，且字線由導(dǎo)電材料的第五沉積形成。 可在沉積多晶硅時(shí)對(duì)其進(jìn)行摻雜，或者可將其沉積而不進(jìn)行摻雜且接著在沉積之后進(jìn)行 離子植入。多晶硅的形成字線的最終層可經(jīng)硅化以便減小所得字線電阻，或具有出于此 目的結(jié)合到其頂部表面的金屬。或者，字線可完全由金屬形成為第五層。圖4是圖3A和3B的一個(gè)存儲(chǔ)器單元的等效電路，使用相同參考標(biāo)號(hào)并添加撇號(hào)(')。 三個(gè)晶體管串聯(lián)連接在埋入的位線擴(kuò)散部分110'與117'之間。左側(cè)的存儲(chǔ)晶體管包含浮 動(dòng)?xùn)艠O113',且右側(cè)的存儲(chǔ)晶體管含有浮動(dòng)?xùn)艠O103'。具有控制柵極71'的選擇晶體管位 于這些存儲(chǔ)晶體管之間。此處說(shuō)明的存儲(chǔ)器單元的陣列可以與上文提及的第6,151,248 號(hào)美國(guó)專利的雙浮動(dòng)?xùn)艠O存儲(chǔ)器單元陣列基本上相同的方式操作。如圖3八中所指示，這一個(gè)存儲(chǔ)器單元的襯底溝道被劃分為三個(gè)區(qū)段。一個(gè)區(qū)段(丁1-左)沿著鄰近于浮動(dòng)?xùn)艠O113的溝槽60的垂直側(cè)壁，處于擴(kuò)散部分117與襯底表面49 之間。這是所描述的存儲(chǔ)器單元的左側(cè)存儲(chǔ)晶體管的部分。下一區(qū)段(T2)沿著襯底表 面49，處于鄰近溝槽60與61的壁之間。第三區(qū)段(Tl-右)沿著溝槽61的垂直側(cè)壁。 可在x和y維度上跨越襯底表面將溝槽形成為如處理所允許的那樣小。結(jié)果是x方向上 跨越襯底表面的存儲(chǔ)器單元的非常緊湊陣列。因此使每存儲(chǔ)器單元的集成電路面積量非 常小。存儲(chǔ)器單元的密度比浮動(dòng)?xùn)艠O跨越襯底表面而定位的情況(假定相同處理規(guī)模) 可能加倍。同時(shí)，選擇柵極溝道長(zhǎng)度(Tl距離)可稍許增加且浮動(dòng)?xùn)艠O溝道長(zhǎng)度(Tl) 可顯著增加。圖3A和3B所示的用于存儲(chǔ)器單元的優(yōu)選編程機(jī)制是彈道編程。也就是說(shuō)，在大體 上平行于襯底表面49的方向上通過(guò)施加到字線、選擇柵極線、埋入的位線擴(kuò)散部分和 襯底的適當(dāng)電壓而在溝道的T2區(qū)內(nèi)使電子加速。高速率電子的路徑大體上垂直于其寬 闊平面表面依據(jù)哪一浮動(dòng)?xùn)艠O正被編程而撞擊浮動(dòng)?xùn)艠O103或113中的一者。編程效率 可能比較標(biāo)準(zhǔn)的源極側(cè)注射高數(shù)個(gè)量級(jí)。優(yōu)選的是，浮動(dòng)?xùn)艠O的部分均不與T2區(qū)中的 襯底表面49重疊，借此使T2區(qū)擺脫可干擾此直接高能量電子路徑的場(chǎng)效應(yīng)。如圖3A 所示的溝槽的側(cè)壁優(yōu)選為垂直的(垂直于襯底表面49)，如圖所示，以用于最有效的彈 道編程，但如果出于其它原因而較便利，則或者可略微傾斜。存在從浮動(dòng)?xùn)艠O移除電荷以擦除存儲(chǔ)器單元的若干可能性，此處提及其中的三種。 一種是促使電子從浮動(dòng)?xùn)艠O的相對(duì)尖銳頂部邊緣穿隧通過(guò)選擇柵極電介質(zhì)129到達(dá)鄰近 字線71。為此將高擦除電壓置于字線上?；蛘?，可沿著溝槽的垂直面穿過(guò)浮動(dòng)介電層將 浮動(dòng)?xùn)艠O擦除到其垂直溝道部分。為此，將零到-0.5伏范圍內(nèi)的電壓施加到位線(或者， 可允許位線浮動(dòng)以防止還擦除到所述位線的可能性)，將零伏施加到襯底，且在操縱柵達(dá)-15伏。此最后替代方案具有不通過(guò)浮動(dòng)?xùn)艠O或選擇柵極介電層 中的任一者進(jìn)行擦除的優(yōu)點(diǎn)，因此避免隨著時(shí)間由于通常將影響編程和讀取的許多擦除 操作而將電荷俘獲在這些層中。將注意到，圖2、 3A和3B的存儲(chǔ)器單元陣列在x和y兩個(gè)方向上在相鄰浮動(dòng)?xùn)艠O 之間提供屏蔽。由于操縱柵極在相同溝槽中的浮動(dòng)?xùn)艠O之間延伸到溝槽的底部，所以操 縱柵極在x方向上提供屏蔽。在y方向上，屏蔽元件81-92提供此隔離。借此顯著減少 一個(gè)浮動(dòng)?xùn)艠O上的電荷到相鄰浮動(dòng)?xùn)艠O(其可為讀取錯(cuò)誤的來(lái)源)的場(chǎng)耦合。制造雙浮動(dòng)?xùn)艠O存儲(chǔ)器單元陣列的過(guò)程現(xiàn)在將描述制造圖2、 3A和3B的存儲(chǔ)器單元陣列的一組過(guò)程步驟(制法)。早期步 驟是將離子(例如，硼)從上面將形成有陣列的表面植入到空白襯底中。各種能量和劑 量的若干植入物允許沿著所得垂直溝道部分Tl控制摻雜水平。溝道的浮動(dòng)?xùn)艠O部分的 垂直定向允許以相對(duì)簡(jiǎn)易和可靠的結(jié)果實(shí)現(xiàn)沿著溝道長(zhǎng)度的此選擇性摻雜?？赡苄枰?(例如)在與沿著浮動(dòng)?xùn)艠O溝道長(zhǎng)度T1的中點(diǎn)一致的深度處提供最高離子濃度。這將使 閾值電壓VT與沿著溝道長(zhǎng)度T1的任何其它點(diǎn)相比在中點(diǎn)處最高，從而形成由浮動(dòng)?xùn)艠O 而不是由埋入的位線擴(kuò)散部分或選擇柵極更強(qiáng)地控制的瓶頸點(diǎn)。就瓶頸點(diǎn)左右存儲(chǔ)器單 元的行為的意義上來(lái)說(shuō)，將其置于Tl的中點(diǎn)處使其遠(yuǎn)離發(fā)生彈道電子注射的上部區(qū)和 可為了擦除而選擇穿隧到埋入的位線擴(kuò)散部分的下部區(qū)兩者。具有增加的深度的負(fù)離子梯度可安裝在襯底表面附近，這對(duì)于在增強(qiáng)編程期間所使 用的熱電子的產(chǎn)生有益。此外，對(duì)溝道隅角處(其中選擇柵極與浮動(dòng)?xùn)艠O之間存在間隙) 的摻雜水平的控制可導(dǎo)致所述間隙不支配存儲(chǔ)器單元的行為。在植入之后，在形成有陣列的襯底的表面區(qū)上生長(zhǎng)薄氧化硅層。此充當(dāng)接下來(lái)沉積 在氧化物層上的氮化硅層的緩沖區(qū)。氮化物層接著被掩蔽并被蝕刻成在y方向上具有延 伸的長(zhǎng)度的條帶圖案，優(yōu)選在x方向上其間具有最小寬度和間隔(如借助所使用的光刻 和特定工藝的其它方面可能實(shí)現(xiàn)的)。接著將氮化物條帶用作掩模而各向異性蝕刻掉氮 化物條帶之間的襯底表面和薄氧化物層的區(qū)域。具有大體上垂直壁的溝槽通過(guò)此蝕刻步 驟形成在襯底中，達(dá)到稍大于所需浮動(dòng)?xùn)艠O垂直溝道長(zhǎng)度T1的深度。溝槽51-66(圖2) 的每一列最終形成在這些溝槽中的一者中。接著將厚氧化物層各向同性地沉積在氮化物條帶上的陣列的整個(gè)區(qū)上并沉積到溝 槽中。此氧化物層接著經(jīng)各向異性蝕刻以沿著溝槽和氮化物條帶的共同側(cè)壁留下氧化物間隔物。所沉積的氧化物層的厚度和蝕刻經(jīng)選擇以在x方向上在間隔物之間留下較窄空 間。這些間隔物和氮化物條帶接著用作植入物掩模。將使用例如砷的各種能量的埋入的 N+植入物通過(guò)間隔物之間的此掩模制造到溝槽的底部中。因此將位線擴(kuò)散部分形成為在 y方向上沿著溝槽的底部延伸的條帶。植入的離子稍后由于在高溫下的進(jìn)一步處理步驟 而在x方向上向外擴(kuò)散，從而形成圖3A和3B所示的位線擴(kuò)散部分110、 117等。接著將氧化物間隔物、氮化物條帶及其下方的氧化物全部蝕刻掉。接著在整個(gè)存儲(chǔ) 器陣列區(qū)域上使氧化物層生長(zhǎng)到8nm到10nm的厚度，遵循襯底表面的臺(tái)階狀輪廓。此 層的在溝槽內(nèi)的部分最終變?yōu)閳D3A和3B的氧化物層101。接著將第一多晶硅層(Polyl) 各向同性地沉積在陣列區(qū)域上達(dá)lOnrn到20nm的厚度。接著將此層各向異性地回蝕以 留下在y方向上沿著溝槽側(cè)壁連續(xù)延伸且在溝槽內(nèi)在x方向上間隔開(kāi)的間隔物條帶。稍 后移除這些多晶硅條帶的長(zhǎng)度的部分以留下陣列的間隔物浮動(dòng)?xùn)艠O。接著在陣列區(qū)域上形成ONO層，多晶硅間隔物條帶上保持為浮動(dòng)?xùn)艠O的部分形成 圖3A和3B的中間多晶硅介電層107。為了形成ONO層，首先沉積、生長(zhǎng)(或其兩者) 5-6nm厚的氧化物層。接著在氧化物層上沉積5-7nm的氮化物層。接著在氮化物層上生 長(zhǎng)、沉積(或其兩者)最終的5-6rim厚的氧化物層。可在形成氧化物層的每一者之后執(zhí) 行高溫氧化物致密化步驟?；蛘?，如果工藝中包含稍后的高溫退火步驟，那么可省略此 高溫氧化物致密化步驟，因?yàn)楦邷赝嘶鸩襟E也執(zhí)行致密化任務(wù)。在陣列區(qū)域上各向同性地沉積第二多晶硅(Poly2)層達(dá)到足以完全填充Polyl的經(jīng) ONO涂布的條帶之間的溝槽的厚度。接著執(zhí)行CMP步驟以向下移除所有材料直到襯底 表面。這留下在y方向上延伸的Poly2的條帶，其當(dāng)稍后分離時(shí)，形成圖3A和3B的操 縱柵極109、 115等。接下來(lái)的若干步驟形成氮化物掩模并使用所述掩模來(lái)蝕刻Polyl和Poly2條帶、其 周圍的介電層和具有在x方向上延伸的長(zhǎng)度的條帶中的襯底。所得x方向溝槽的深度優(yōu) 選與較早的浮動(dòng)?xùn)艠O溝槽蝕刻相同。優(yōu)選非優(yōu)先蝕刻，使得Polyl、 Poly2、氧化物層、 ONO層和硅襯底中的每一者約以相同速率被蝕刻。就在這些溝槽中稍后形成屏蔽元件 51-66 (圖2)。此蝕刻分離Polyl與Poly2條帶，如圖3A和3B中所示。且因?yàn)樗貌?縱柵極在y方向上彼此隔離，所以稍后形成操縱柵極線75 -78 (圖2、 3A和3B)以將 其以列連接在一起。接下來(lái)，例如通過(guò)生長(zhǎng)氧化物層和各向同性地沉積氧化物兩者以導(dǎo)致在x方向溝槽 內(nèi)具有不等厚度的介電層131、 132和133 (圖3B)，而在陣列區(qū)域上形成介電層。接著 在此氧化物上沉積第三多晶硅(Poly3)層，進(jìn)入x方向溝槽中。所述區(qū)域接著再次經(jīng)受CMP以向下移除多晶硅和氧化物直到襯底表面。剩余的是完全在x方向溝槽內(nèi)在x方向 上延伸的Poly3的條帶，以及將Poly3條帶與襯底溝槽壁分離的氧化物。這些Poly3條 帶稍后分離以留下屏蔽物81-92。實(shí)際上，接下來(lái)一系列步驟執(zhí)行此分離。優(yōu)選的是，所得屏蔽物在x方向上的長(zhǎng)度 大于鄰近溝槽51-66的寬度，如圖2的平面圖中的情況，但其或者可制造成相同大小。 這樣做意味著Poly3條帶的小于所使用的工藝的線寬的區(qū)段需要被移除。因此，首先根 據(jù)Poly3條帶的待移除區(qū)上對(duì)準(zhǔn)的工藝線寬在陣列區(qū)域上形成具有開(kāi)口的蝕刻掩模。接 著在y方向上至少沿著這些開(kāi)口的邊緣形成間隔物，以使開(kāi)口變窄。接著通過(guò)各向異性 蝕刻步驟移除Poly3條帶的通過(guò)這些受限開(kāi)口暴露的部分，借此留下個(gè)別屏蔽物81-92。接下來(lái)一系列步驟形成操縱柵極線75 -78。在陣列區(qū)域上沉積第四多晶硅(Poly4) 層。接著在Poly4層上形成呈在y方向上延伸的條帶形式的蝕刻掩模以覆蓋所述層的將 保留并變?yōu)榫€75-78的部分。由于此掩模不與先前形成的其它元件對(duì)準(zhǔn)，所以需要使剩 余Poly4條帶的寬度窄于工藝的線寬。因而可容忍x方向上一些程度的不對(duì)準(zhǔn)?？赏ㄟ^(guò)首先在Poly4層上形成具有條帶的氧化物掩模來(lái)獲得這些窄掩模開(kāi)口，所述 條帶在x方向上的其間的寬度和空間等于所使用的工藝的最小線寬。接著沿著開(kāi)口的邊 緣形成氧化物材料的間隔物以使其變窄。接著在氧化物材料上沉積氮化物層并通過(guò)氧化 物間隔物之間的變窄的開(kāi)口而沉積到Poly4層上。此結(jié)構(gòu)接著向下經(jīng)歷CMP直到氧化 物材料，借此留下在y方向上延伸的具有所需操縱柵極線的寬度的氮化物條帶。接著通 過(guò)選擇性蝕刻移除氮化物條帶之間的氧化物材料。接著穿過(guò)所得氮化物掩模各向異性地 蝕刻Poly4層以從Poly4層移除材料(存在氮化物條帶的地方除外)。結(jié)果是操縱柵極線 75 -78。氮化物遮蔽條帶優(yōu)選地Poly4條帶上留在適當(dāng)位置中，如圖3A和3B所示。接著沿 著Poly4和氮化物條帶的堆疊的側(cè)部形成氧化物間隔物以便在Poly4條帶(操縱柵極線) 與將要在上面形成的字線之間提供充分隔離。到由氮化物層提供的堆疊的增加的高度導(dǎo) 致間隔物(圖3A的125、 127等)在Poly4條帶(圖3A的操縱柵極線77等)的區(qū)中達(dá) 到充分厚度。接下來(lái)，生長(zhǎng)、沉積(或其兩者)氧化物層以便在襯底的暴露表面上形成選擇柵極 介電層129 (圖3A)。接著在陣列區(qū)域上沉積第五多晶硅(Poly5)層，由所述Poly5層 形成字線69-72。可以與上文針對(duì)從Poly4層形成窄操縱柵極線75 - 78所描述的方式相 同的方式將Poly5層分離為比所使用的處理的最小線寬窄的字線。此掩模當(dāng)然經(jīng)定向成 使其條帶在x方向上延伸。此使所得多晶硅條帶的寬度變窄的過(guò)程接著允許所得Poly5線在y方向上的某一不對(duì)準(zhǔn)。
根據(jù)標(biāo)準(zhǔn)處理技術(shù)，進(jìn)一步步驟(未圖示)包含形成由沿著多晶硅操縱柵極線75-78的長(zhǎng)度周期性地連接到多晶硅操縱柵極線75 - 78的介電層分離的第一組金屬線，和 沿著字線69-72的長(zhǎng)度連接的第二組金屬線。
雙浮動(dòng)?xùn)艠O存儲(chǔ)器單元陣列的替代實(shí)施例
存在可對(duì)上文描述的架構(gòu)和工藝作出的保持其優(yōu)點(diǎn)并提供其它優(yōu)點(diǎn)的許多修改。一 個(gè)修改是使襯底中的溝槽比圖3A和3B所示的溝槽窄，且接著使浮動(dòng)?xùn)艠O和操縱柵極結(jié) 構(gòu)延伸出溝槽，處于襯底表面和襯底表面上形成的任何控制柵極介電材料上方一距離。 此存儲(chǔ)器單元陣列展示于圖5中，圖5是對(duì)應(yīng)于針對(duì)上文描述的實(shí)施例的圖3A的橫截 面圖的橫截面圖。由與圖3A中相同的參考標(biāo)號(hào)識(shí)別圖5所示的結(jié)構(gòu)的相同或基本相同 的元件，且不同元件具有與其對(duì)等物相同的參考標(biāo)號(hào)但添加有雙撇號(hào)(")。
圖5的實(shí)施例的主要優(yōu)點(diǎn)是，與存儲(chǔ)器單元的浮動(dòng)?xùn)艠O相對(duì)的襯底溝道部分Tl-左 和Tl-右的長(zhǎng)度減小，但不減小浮動(dòng)?xùn)艠O與操縱柵極之間的耦合面積(如果這些柵極保 持相同大小)。此合意地增加單元的浮動(dòng)?xùn)艠O到操縱柵極的耦合比率，因?yàn)楦?dòng)?xùn)艠O的 每一者與襯底之間的電容性耦合的量在所述比率的分母中，且浮動(dòng)?xùn)艠O與操縱柵極之間 的耦合的水平在分子中。不需要影響選擇晶體管溝道長(zhǎng)度T2。
圖5結(jié)構(gòu)的另一優(yōu)點(diǎn)是，浮動(dòng)?xùn)艠O的每一者與字線之間的重疊增加。例如，浮動(dòng)?xùn)?極113的較多區(qū)域相對(duì)于字線71"而定位。這使得有可能依據(jù)浮動(dòng)?xùn)艠O與字線之間的電 介質(zhì)的性質(zhì)和厚度而增加浮動(dòng)?xùn)艠O與字線之間的耦合。這允許在擦除到埋入的位線擴(kuò)散 部分或擦除到襯底溝道期間使用字線將電壓耦合到浮動(dòng)?xùn)艠O，借此增強(qiáng)擦除。字線可接 著還用于例如通過(guò)提供起始字線的行中的浮動(dòng)?xùn)艠O的編程所需的最小浮動(dòng)?xùn)艠O電壓而 輔助控制編程期間浮動(dòng)?xùn)艠O的電壓。
此外，字線與其行中的浮動(dòng)?xùn)艠O之間的增加的耦合允許在字線的行中的讀取和檢驗(yàn) 操作期間使用交變電流(AC)信號(hào)驅(qū)動(dòng)字線以便減少噪聲。在第6,850,441號(hào)美國(guó)專利 中描述此技術(shù)。
類似于圖3A和3B的實(shí)施例，從圖5中將注意到，操縱柵極線(例如，線76)在y 方向上延伸跨越陣列，與其所跨越的操縱柵極和中間屏蔽元件(例如，操縱柵極115以 及溝槽60 (圖5中為60")的含有操縱柵極115的任一側(cè)上的屏蔽元件86和90 (圖2)) 電接觸。由于屏蔽元件形成有處于襯底表面49處或下方的頂表面(見(jiàn)圖3B),所以圖5 的升高柵極結(jié)構(gòu)促使操縱柵極線76等在操縱柵極115等上方上升，且接著在y方向上 在操縱柵極的兩側(cè)上下降以電接觸屏蔽元件90等。可通過(guò)上文針對(duì)圖2、 3A和3B的陣列所描述的工藝在作出某些修改的情況下制成 圖5的經(jīng)修改陣列。為了導(dǎo)致浮動(dòng)?xùn)艠O和操縱柵極在襯底表面上延伸，當(dāng)沉積第一多晶 硅(Polyl)層時(shí)，將在早期步驟中形成在襯底表面上的氮化物掩模留在適當(dāng)位置。此氮 化物掩模用于將溝槽蝕刻到襯底表面中，所述溝槽在此修改中不制作成如之前那樣深。 在y方向上延伸并覆蓋存儲(chǔ)器單元的選擇柵極區(qū)的氮化物掩模條帶的厚度經(jīng)控制以等于 尺寸h，即浮動(dòng)/操縱柵極結(jié)構(gòu)的頂部與襯底表面49之間的所需距離。接著在氮化物掩 模條帶上沉積Polyl并沉積到襯底溝槽及其由氮化物條帶形成的垂直延伸部中。由Polyl 層的各向異性蝕刻形成的浮動(dòng)?xùn)艠O間隔物接著延伸到氮化物條帶的頂部，位于襯底表面 上方距離h處，接著稍后移除氮化物掩模條帶。
由于在形成浮動(dòng)?xùn)艠O間隔物之后保留了氮化物掩模條帶，所以此時(shí)可使用氮化物條 帶和浮動(dòng)?xùn)艠O作為植入物掩模來(lái)植入埋入的位線擴(kuò)散部分。由于浮動(dòng)?xùn)艠O使植入離子所 通過(guò)的溝槽的寬度變窄，所以在圖3A和3B工藝的以上描述中在沉積Polyl之前形成的 氧化物間隔物不是必需的。因而可省略形成和移除那些氧化物間隔物所需的添加的步 驟。
如果需要使操縱柵極到浮動(dòng)?xùn)艠O的耦合比率增加但將字線(選擇柵極)到浮動(dòng)?xùn)艠O 的耦合比率維持為低，那么可改變圖5所示的字線及其選擇柵極結(jié)構(gòu)。減小與浮動(dòng)?xùn)艠O 的耦合面積的選擇柵極結(jié)構(gòu)的三個(gè)不同實(shí)例展示于圖6和7中，其中由相同參考標(biāo)號(hào)識(shí) 別與圖5中所示的元件相同或基本相同的元件。在減少與浮動(dòng)?xùn)艠O的耦合的同時(shí)，不需 要減小選擇柵極溝道長(zhǎng)度T2。
首先參看圖6,選擇柵極(例如，柵極135和137)個(gè)別地由例如經(jīng)摻雜多晶硅的 導(dǎo)電材料形成。這些選擇柵極接著稍后通過(guò)沿著存儲(chǔ)器單元行在x方向上延伸的水平字 線導(dǎo)體139以及接觸個(gè)別選擇柵極的向下延伸的導(dǎo)體141和143而連接在一起。因?yàn)榭?形成薄選擇柵極，所以沿著選擇柵極的垂直邊緣與浮動(dòng)?xùn)艠O的耦合面積可保持較小。垂 直部分141、 143等也可由經(jīng)摻雜多晶硅制成，而水平部分139由金屬制成?；蛘?，所 有字線部分139、 141、 143等可由金屬制成。
圖7展示進(jìn)一步的修改，其中如圖6中那樣形成薄選擇柵極147和149，隨后單獨(dú) 地形成在此橫截面中具有三角形形狀的第二層151和153。三角形部分定向成使表面鄰 近于浮動(dòng)?xùn)艠O的上部窄邊緣，其間具有薄電介質(zhì)層，其有助于將浮動(dòng)?xùn)艠O擦除到選擇柵 極。但同時(shí)，使選擇柵極與浮動(dòng)?xùn)艠O之間的耦合最小化。個(gè)別選擇柵極結(jié)構(gòu)接著由導(dǎo)電 字線(例如，字線155)連接，所述字線優(yōu)選為金屬，包含向下下降以接觸選擇柵極結(jié) 構(gòu)的部分。盡管圖2-7的實(shí)施例描述為利用NOR架構(gòu)中連接的雙柵極存儲(chǔ)器單元作為特定實(shí) 例，但將理解，所描述的溝槽柵極結(jié)構(gòu)也可用于其它存儲(chǔ)器單元陣列配置中。 NAND存儲(chǔ)器單元陣列的實(shí)施例
使用上述間隔物技術(shù)形成溝槽中的浮動(dòng)?xùn)艠O也可用于形成具有NAND架構(gòu)的存儲(chǔ) 器單元陣列。一個(gè)NAND實(shí)施例展示于圖8中，其是穿過(guò)串聯(lián)連接的存儲(chǔ)器單元的NAND 串的一部分的橫截面。 一系列溝槽163、 165、 167和169形成在半導(dǎo)體襯底161的表面 159中。在溝槽的側(cè)壁和底部上形成介電層之后，兩個(gè)浮動(dòng)?xùn)艠O以上文描述的方式形成 在經(jīng)摻雜多晶硅材料(來(lái)自Polyl)的間隔物的每一溝槽中。八個(gè)此類浮動(dòng)?xùn)艠O171-178 包含在圖8的說(shuō)明中。在形成間隔物浮動(dòng)?xùn)艠O之后，通過(guò)離子植入形成源極和漏極擴(kuò)散 部分181-189?；蛘?，離子植入可在沉積浮動(dòng)?xùn)艠O之前但在形成溝槽之后發(fā)生。
在浮動(dòng)?xùn)艠O171-178的暴露表面上以及溝槽之間的襯底表面159上形成介電層之后， 形成字線控制柵極以在垂直于存儲(chǔ)器單元串的方向的方向上延伸跨越陣列。實(shí)際上，陣 列由以平行列的大量此類串組成，其中字線沿著存儲(chǔ)器單元的行延伸跨越所述串。由于 存在跨越每一浮動(dòng)?xùn)艠O的單獨(dú)字線，所以需要在溝槽163、 165、 167和169中的每一者 而不是較早描述的實(shí)施例的單一操縱柵極中形成兩個(gè)此類字線。
因此，字線由按序沉積和蝕刻的兩個(gè)多晶硅層形成。多晶硅(Poly2)的第一字線層 覆蓋整個(gè)陣列，包含延伸到浮動(dòng)?xùn)艠O之間的溝槽中。形成在Poly2層上的掩模允許以一 圖案將其移除，所述圖案留下第一組字線191-194，每隔一個(gè)字線沿著存儲(chǔ)器單元串。 在這些字線的暴露表面被電介質(zhì)覆蓋之后，在陣列上沉積下一多晶硅(Poly3)層，包含 沉積到溝槽的剩余空間中接著Poly3層經(jīng)遮蔽并蝕刻以留下作為陣列的剩余字線的第 二組字線197-201。因?yàn)樽志€不與串的其它組件自行對(duì)準(zhǔn)且溝槽每一者含有四個(gè)多晶硅 層和五個(gè)電介質(zhì)層，所以在一些情況下，沿著串的方向上的溝槽的大小需要比所使用的 工藝的最小分辨率元件大。
如圖9中給出圖8的NAND存儲(chǔ)器單元串的電等效電路，其中將添加有撇號(hào)(') 的相同參考標(biāo)號(hào)給予相應(yīng)元件。在每一串的結(jié)尾處通常是開(kāi)關(guān)晶體管205到207,以將 串選擇性地連接到其全局位線和參考電位(例如，接地)。
總結(jié)
盡管己相對(duì)于本發(fā)明的示范性實(shí)施例描述了本發(fā)明的各個(gè)方面，但將理解，本發(fā)明 有權(quán)受到所附權(quán)利要求書的完全范圍內(nèi)的保護(hù)。
權(quán)利要求
1.一種形成在半導(dǎo)體襯底上的非易失性存儲(chǔ)器，其包括溝槽的矩形陣列，其沿著跨越所述襯底的表面彼此正交的第一和第二方向形成到所述襯底的表面中，所述個(gè)別溝槽在所述第一方向上具有包含相對(duì)側(cè)壁的橫截面形狀，所述相對(duì)側(cè)壁大體上與所述襯底表面垂直且通過(guò)大體上與所述襯底表面平行的底部表面而在其底部處接合，電荷存儲(chǔ)元件，其在所述第一方向上沿著個(gè)別溝槽的所述相對(duì)側(cè)壁形成為間隔物且其間具有空間，但不在所述第一方向上延伸到所述溝槽外部超出所述相對(duì)側(cè)壁，至少第一導(dǎo)電控制柵極，其在所述第一方向上以將與所述溝槽中的所述電荷存儲(chǔ)元件中的至少一者個(gè)別地場(chǎng)耦合的方式定位在所述溝槽內(nèi)處于所述電荷存儲(chǔ)元件之間，所述第一控制柵極連接到在所述第二方向上延伸的第一導(dǎo)電控制線，以及源極區(qū)和漏極區(qū)，其位于所述襯底內(nèi)至少處于所述個(gè)別溝槽的所述底部處。
2. 根據(jù)權(quán)利要求1所述的存儲(chǔ)器，其額外包括第二導(dǎo)電控制柵極，所述第二導(dǎo)電控制 柵極在所述第一方向上定位在所述襯底的在所述溝槽之間的區(qū)域上且與第二控制 線連接。
3. 根據(jù)權(quán)利要求2所述的存儲(chǔ)器，其中所述第二控制柵極與所述襯底的所述區(qū)域場(chǎng)耦 合以在所述第一方向上在所述溝槽之間形成選擇晶體管，且所述第二控制線在所述 第一方向上延伸。
4. 根據(jù)權(quán)利要求1所述的存儲(chǔ)器，其中所述第一控制柵極與所述個(gè)別溝槽中的所述電 荷存儲(chǔ)元件中的一者場(chǎng)耦合，但不與另一者場(chǎng)耦合，且所述存儲(chǔ)器額外包括第二導(dǎo) 電控制柵極，所述第二導(dǎo)電控制柵極在所述第一方向上以將與所述溝槽中的所述另 一電荷存儲(chǔ)元件個(gè)別地場(chǎng)耦合的方式定位在所述溝槽內(nèi)處于所述電荷存儲(chǔ)元件之 間，所述第二控制柵極連接到在所述第二方向上延伸的第二導(dǎo)電控制線。
5. 根據(jù)權(quán)利要求l所述的存儲(chǔ)器，其中所述電荷存儲(chǔ)元件包含導(dǎo)電浮動(dòng)?xùn)艠O。
6. 根據(jù)權(quán)利要求1所述的存儲(chǔ)器，其中所述電荷存儲(chǔ)元件被包含在所述溝槽內(nèi)處于所 述襯底表面處或下方。
7. 根據(jù)權(quán)利要求2所述的存儲(chǔ)器，其中所述電荷存儲(chǔ)元件以將與所述第二控制柵極場(chǎng) 耦合的方式在所述襯底表面上方延伸出所述溝槽。
8. 根據(jù)權(quán)利要求7所述的存儲(chǔ)器，其中所述第二控制柵極也與所述襯底的所述區(qū)域場(chǎng) 耦合以在所述第一方向上在所述溝槽之間形成選擇晶體管，且所述第二控制線在所述第一方向上延伸。
9. 根據(jù)權(quán)利要求1所述的存儲(chǔ)器，其額外包括屏蔽物，所述屏蔽物在所述第二方向上 定位在所述襯底內(nèi)處于鄰近溝槽之間且與經(jīng)定位以與在其上經(jīng)過(guò)的所述第一控制 線電連接。
10. —種形成在半導(dǎo)體襯底上的非易失性存儲(chǔ)器，其包括溝槽的矩形陣列，其沿著跨越所述襯底的表面彼此正交的第一和第二方向形成到 所述襯底的表面中，所述個(gè)別溝槽在所述第一方向上具有通過(guò)大體上平面的底部表 面在底部處接合的大體上平面的相對(duì)側(cè)壁的橫截面形狀，兩個(gè)浮動(dòng)?xùn)艠O，其沿著個(gè)別溝槽的所述相對(duì)側(cè)壁定位在個(gè)別溝槽內(nèi)且其間具有第 一電介質(zhì)層，且不在所述第一方向上延伸到所述溝槽外部超出所述相對(duì)側(cè)壁，控制柵極，其在所述第一方向上定位在個(gè)別溝槽內(nèi)處于所述兩個(gè)浮動(dòng)?xùn)艠O之間且 其間具有第二電介質(zhì)層，第一組導(dǎo)電線，其具有在所述第二方向上延伸且沿著所述第二方向與所述控制柵 極連接的長(zhǎng)度，源極區(qū)和漏極區(qū)，其位于所述襯底內(nèi)處于所述個(gè)別溝槽的所述底部處， 選擇柵極，在所述第一方向上定位在所述襯底的所述表面上處于鄰近溝槽之間且其間具有第三電介質(zhì)層，以及第二組導(dǎo)電線，其具有在所述第一方向上延伸且沿著所述第一方向與所述選擇柵極連接的長(zhǎng)度，借此，所述存儲(chǔ)器單元陣列中的個(gè)別單元具有在所述第一方向上在所述襯底中在 鄰近溝槽的源極區(qū)與漏極區(qū)之間延伸的溝道區(qū)，所述溝道區(qū)包含與所述鄰近溝槽的 每一者中的一個(gè)浮動(dòng)?xùn)艠O相對(duì)的若干個(gè)區(qū)和其間的選擇柵極。
11. 根據(jù)權(quán)利要求IO所述的非易失性存儲(chǔ)器，其中所述浮動(dòng)?xùn)艠O由經(jīng)導(dǎo)電摻雜多晶硅 形成為間隔物。
12. 根據(jù)權(quán)利要求IO所述的非易失性存儲(chǔ)器，其中所述浮動(dòng)?xùn)艠O和控制柵極被包含在 所述溝槽內(nèi)，與所述襯底表面大體上同延。
13. 根據(jù)權(quán)利要求IO所述的非易失性存儲(chǔ)器，其中所述浮動(dòng)?xùn)艠O和控制柵極在所述襯 底表面上方延伸出所述溝槽一距離，所述距離足以使所述浮動(dòng)?xùn)艠O與所述選擇柵極 場(chǎng)耦合。
14. 根據(jù)權(quán)利要求13所述的非易失性存儲(chǔ)器，其中所述浮動(dòng)?xùn)艠O在所述選擇柵極上方 延伸出所述溝槽一距離。
15. 根據(jù)權(quán)利要求IO所述的非易失性存儲(chǔ)器，額外導(dǎo)電屏蔽物在所述第二方向上定位 在所述溝槽之間且在所述襯底內(nèi)到達(dá)與所述溝槽的所述陣列的深度大體上同延的 深度，且其間具有第四電介質(zhì)層，以及與所述導(dǎo)電屏蔽物的電連接，借此在所述第 二方向上在所述浮動(dòng)?xùn)艠O之間提供電屏蔽。
16. 根據(jù)權(quán)利要求15所述的非易失性存儲(chǔ)器，其中與所述導(dǎo)電屏蔽物的所述電連接包 含延伸跨越所述導(dǎo)電屏蔽物并與所述導(dǎo)電屏蔽物接觸的所述第一組導(dǎo)電線。
17. 根據(jù)權(quán)利要求IO所述的非易失性存儲(chǔ)器，其額外包括所述襯底表面中的具有在所 述第二方向上延伸且在所述第一方向上被間隔開(kāi)的長(zhǎng)度的連續(xù)溝槽，所述溝槽沿著 其長(zhǎng)度通過(guò)定位在其間的隔離電介質(zhì)而形成在所述連續(xù)溝槽內(nèi)。
18. 根據(jù)權(quán)利要求14所述的非易失性存儲(chǔ)器，其中所述選擇柵極是大體上完全沿著所 述浮動(dòng)?xùn)艠O在所述襯底表面上方延伸的距離而延伸的所述第二組導(dǎo)電線的整體部 分。
19. 根據(jù)權(quán)利要求14所述的非易失性存儲(chǔ)器，其中所述選擇柵極具有比所述浮動(dòng)?xùn)艠O 在所述襯底表面上方延伸的所述距離顯著小的厚度，且通過(guò)延伸穿過(guò)所述浮動(dòng)?xùn)艠O 在所述襯底表面上方延伸的所述距離的導(dǎo)體而連接到所述第二組導(dǎo)電線，所述導(dǎo)體 具有比在所述第一方向上在所述浮動(dòng)?xùn)艠O之間的距離顯著小的橫截面面積。
20. 根據(jù)權(quán)利要求19所述的非易失性存儲(chǔ)器，其中所述選擇柵極與所述第二組導(dǎo)電線 之間的所述導(dǎo)體經(jīng)定形為具有與在所述襯底表面上方延伸的所述浮動(dòng)?xùn)艠O的上邊 緣相對(duì)定位的表面，所述表面與所述襯底表面形成銳角。
21. —種形成在半導(dǎo)體襯底上的非易失性存儲(chǔ)器，其包括溝槽的矩形陣列，其沿著跨越所述襯底的表面彼此正交的第一和第二方向形成到 所述襯底的表面中，所述個(gè)別溝槽在所述第一方向上具有通過(guò)大體上平面的底部表 面而在底部處接合的大體上平面的相對(duì)側(cè)壁的橫截面形狀，兩個(gè)電荷存儲(chǔ)元件，其沿著個(gè)別溝槽的所述相對(duì)側(cè)壁定位在所述個(gè)別溝槽內(nèi)，且 不在所述第一方向上延伸到所述溝槽外部超出所述相對(duì)側(cè)壁，第一和第二控制柵極，其在所述第一方向上定位在個(gè)別溝槽內(nèi)處于所述兩個(gè)電荷 存儲(chǔ)元件之間，所述第一控制柵極與個(gè)別溝槽中的所述電荷存儲(chǔ)元件中的一者場(chǎng)耦 合，且所述第二控制柵極與所述溝槽中的所述電荷存儲(chǔ)元件中的另一者場(chǎng)耦合，第一組導(dǎo)電線，其具有在所述第二方向上延伸且沿著所述第二方向與所述第一控 制柵極連接的長(zhǎng)度，第二組導(dǎo)電線，其具有在所述第二方向上延伸且沿著所述第二方向與所述第二控制柵極連接的長(zhǎng)度，以及源極區(qū)和漏極區(qū)，其位于所述襯底內(nèi)處于所述個(gè)別溝槽的所述底部處，且在所述 第一方向上沿著所述溝槽之間的所述襯底的所述表面。
22. 根據(jù)權(quán)利要求21所述的存儲(chǔ)器，其中所述電荷存儲(chǔ)元件是導(dǎo)電浮動(dòng)?xùn)艠O。
23. 根據(jù)權(quán)利要求21所述的存儲(chǔ)器，其中所述電荷存儲(chǔ)元件大體上完全定位在所述溝 槽內(nèi)處于所述襯底表面下方。
24. 根據(jù)權(quán)利要求21所述的存儲(chǔ)器，其中所述電荷存儲(chǔ)元件呈間隔物的形式。
25. —種在半導(dǎo)體襯底上制造非易失性存儲(chǔ)器單元陣列的方法，其包括在所述襯底的表面中形成第一組溝槽，其跨越所述襯底表面在第一方向上被間隔 開(kāi)且在第二方向上被間隔開(kāi)，所述第一和第二方向彼此正交，沿著所述第一組溝槽的長(zhǎng)度在所述第一組溝槽的至少底部表面中形成源極區(qū)和 漏極區(qū)，在所述第一組溝槽上各向同性地沉積第一材料并將所述第一材料沉積到所述第 一組溝槽中，在所述第一方向上以沿著所述第一組溝槽的相對(duì)側(cè)壁留下間隔物且其間具有空 間的方式各向異性地移除所述沉積的第一材料，其中所述間隔物變?yōu)樗龃鎯?chǔ)器單 元陣列的電荷存儲(chǔ)元件，以及在所述第 一 方向上在所述第 一 組溝槽中的所述間隔物之間的所述空間中形成導(dǎo) 電第一控制柵極，以及在所述第二方向上在其電連接到的第一控制柵極上延伸的導(dǎo) 電第一控制柵極線。
26. 根據(jù)權(quán)利要求25所述的方法，其額外包括在所述第二方向上在所述第一組溝槽 之間的所述襯底內(nèi)形成導(dǎo)電屏蔽物，且其中形成所述導(dǎo)電控制柵極線包含在所述屏 蔽物上并與所述屏蔽物電接觸地形成所述線。
27. 根據(jù)權(quán)利要求26所述的方法，其中形成所述導(dǎo)電屏蔽物包含在所述第二方向上 在所述第一溝槽之間的所述襯底的所述表面中形成第二組溝槽，且其后在所述第二 組溝槽中形成所述導(dǎo)電屏蔽物。
28. 根據(jù)權(quán)利要求25所述的方法，其額外包括在沉積所述第一材料之前，在至少所述第一方向上在所述溝槽之間形成第二材 料，其后在所述第二材料上沉積所述第一材料，并在所述第一組溝槽上沉積所述第一 材料且將所述第一材料沉積到所述第一組溝槽中，以沿著所述溝槽的相對(duì)側(cè)壁和所述溝槽上方的所述第二材料的壁留下間隔物的 方式各向異性地移除所述沉積的第一材料，以及其后移除所述沉積的第二材料，借此留下在所述襯底的所述表面上方延伸一距離 的所述間隔物。
29. 根據(jù)權(quán)利要求28所述的方法，其額外包括在所述第一方向上在所述溝槽之間的空間中形成導(dǎo)電第二控制柵極，以及在所述 第一方向上在其電連接到的第二控制柵極上延伸的第二控制柵極線，所述第二控制 柵極被形成為將在所述第一方向上與所述溝槽之間的所述襯底表面和在所述襯底 的所述表面上方延伸一距離的所述電荷存儲(chǔ)元件兩者場(chǎng)耦合。
30. 根據(jù)權(quán)利要求29所述的方法，其中通過(guò)共同工藝將所述第二控制柵極和第二控制 柵極線形成為單一結(jié)構(gòu)。
31. 根據(jù)權(quán)利要求25所述的方法，其中沉積第一材料包含沉積多晶硅，其中所得的多 晶硅的電荷存儲(chǔ)元件間隔物變?yōu)閷?dǎo)電浮動(dòng)?xùn)艠O。
32. —種在半導(dǎo)體襯底上制造非易失性存儲(chǔ)器單元陣列的方法，其包括將溝槽形成到所述襯底的表面中，所述溝槽跨越所述襯底表面在第一方向上被間隔開(kāi)且在第二方向上伸長(zhǎng)，所述第一和第二方向彼此正交，沿著所述溝槽的長(zhǎng)度在所述溝槽的至少底部表面中形成源極區(qū)和漏極區(qū)， 跨越所述襯底沉積第一多晶硅材料并將所述第一多晶硅材料沉積到所述第一組溝槽中，在所述第一方向上以沿著所述溝槽的相對(duì)側(cè)壁留下導(dǎo)電間隔物且其間具有空間 的方式各向異性地移除所述沉積的第一多晶硅材料， 在所述間隔物之間的所述空間中形成控制柵極， 將所述間隔物分離為浮動(dòng)?xùn)艠O，以及在所述第一方向上在所述溝槽之間的所述襯底表面上形成選擇柵極，且將其連接 到在所述第一方向上伸長(zhǎng)并在所述第二方向上被間隔開(kāi)的字線。
33. —種在半導(dǎo)體襯底上制造非易失性存儲(chǔ)器單元陣列的方法，其包括將第一組溝槽形成到所述襯底的表面中，所述第一組溝槽跨越所述襯底表面在第 一方向上被間隔開(kāi)且在第二方向上伸長(zhǎng)，所述第一和第二方向彼此正交，沿著所述第一組溝槽的長(zhǎng)度在所述第一組溝槽的至少底部表面中形成源極區(qū)和 漏極區(qū)，跨越所述襯底沉積第一多晶硅材料并將所述第一多晶硅材料沉積到所述第一組溝槽中，在所述第一方向上以沿著不延伸到所述溝槽外部但在所述第一方向上在所述多 晶硅區(qū)之間留下空間的相對(duì)側(cè)壁在所述第一組溝槽內(nèi)留下區(qū)的方式各向異性地移 除所述沉積的第一多晶硅材料，在所述第一組溝槽內(nèi)的所述空間中形成第二多晶硅材料，將第二組溝槽形成到所述襯底表面中以及在所述第一方向上伸長(zhǎng)且在所述第二 方向上被間隔開(kāi)的第一和第二多晶硅材料中，所述第二組溝槽的深度大體上等于所 述第一組溝槽的深度，借此將所述第一多晶硅的所述側(cè)壁區(qū)分離為個(gè)別浮動(dòng)?xùn)艠O， 在所述第二方向上在所述浮動(dòng)?xùn)艠O之間在所述第二組溝槽中形成導(dǎo)電材料， 形成在所述第二方向上伸長(zhǎng)且在所述第一方向上被間隔開(kāi)的導(dǎo)電材料條帶，以越 過(guò)并接觸所述第一組溝槽中的所述第二多晶硅材料和所述第二組溝槽中的所述導(dǎo) 電材料，以及在所述第一方向上在所述第一組溝槽之間的所述襯底表面上形成選擇柵極，且將 其連接到在所述第一方向上伸長(zhǎng)并在所述第二方向上被間隔開(kāi)的字線。
全文摘要
為了減小由給定數(shù)目的快閃存儲(chǔ)器單元的陣列占用的集成電路面積，沿著襯底溝槽(60、61)的側(cè)壁定位浮動(dòng)?xùn)艠O電荷存儲(chǔ)元件(103、105、111、113)，其優(yōu)選由經(jīng)摻雜多晶硅間隔物形成。作為一實(shí)例，雙浮動(dòng)?xùn)艠O存儲(chǔ)器單元的陣列包含具有此結(jié)構(gòu)的單元。存儲(chǔ)器單元的NAND陣列是此單元結(jié)構(gòu)的應(yīng)用的另一實(shí)例。所述存儲(chǔ)器單元和陣列結(jié)構(gòu)廣泛應(yīng)用于各種特定NOR和NAND存儲(chǔ)器單元陣列架構(gòu)。
文檔編號(hào)H01L21/28GK101517707SQ200780034366
公開(kāi)日2009年8月26日 申請(qǐng)日期2007年9月13日 優(yōu)先權(quán)日2006年9月19日
發(fā)明者尼瑪·穆赫萊斯 申請(qǐng)人:桑迪士克股份有限公司