專利名稱：一種防靜電保護(hù)結(jié)構(gòu)及其制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體器件的防靜電保護(hù)結(jié)構(gòu)，本發(fā)明還涉及一種半導(dǎo)體器件防
靜電保護(hù)結(jié)構(gòu)的制作方法。
背景技術(shù)：
靜電對于電子產(chǎn)品的傷害一直是不易解決的問題，當(dāng)今使用最多的ESD保護(hù)結(jié) 構(gòu)多使用GGNM0S結(jié)構(gòu)(Gro皿d Gate NM0S，柵極接地NMOS)，但其主要應(yīng)用于低壓電路的 靜電保護(hù)。目前應(yīng)用于高壓電路的靜電保護(hù)結(jié)構(gòu)比較流行的是橫向擴(kuò)散NMOS(Lateral Diffusion NMOS)，如圖1所示，包括P型襯底1及其上面的N型深阱2，所述N型深阱2上 設(shè)置有P阱，所述P阱包括高壓P阱3和包含在高壓P阱3內(nèi)的低壓P阱4，所述P阱與N 型深阱2上設(shè)置有第一多晶硅柵5，所述第一多晶硅柵5的左部覆蓋高壓P阱3和低壓P阱 4，右部覆蓋N型深阱2，所述第一多晶硅柵5的左側(cè)下方設(shè)置有第一 N+擴(kuò)散區(qū)6，所述第一 N+擴(kuò)散區(qū)6左側(cè)還設(shè)置有一個P+擴(kuò)散區(qū)7，所述P+擴(kuò)散區(qū)的左側(cè)設(shè)置有第一場氧化區(qū)8， 所述P+擴(kuò)散區(qū)7與所述第一 N+擴(kuò)散區(qū)6之間相隔有第二場氧化區(qū)9，所述P+擴(kuò)散區(qū)7、第 一 N+擴(kuò)散區(qū)6和第一多晶硅柵5接地，所述第一多晶硅柵5的右側(cè)下方位于N型深阱2之 上設(shè)置有第三場氧化區(qū)IO，所述第三場氧化區(qū)10右側(cè)設(shè)置有第二N+擴(kuò)散區(qū)ll，所述第二 N+擴(kuò)散區(qū)11的右側(cè)設(shè)置有第四場氧化區(qū)12，所述第二N+擴(kuò)散區(qū)ll連接輸出入焊墊。如 圖1所示，由第一多晶硅柵5構(gòu)成的柵極左側(cè)的部分構(gòu)成了源極，右側(cè)的部分構(gòu)成漏極。
現(xiàn)在對此類橫向擴(kuò)散NMOS結(jié)構(gòu)在ESD發(fā)生下的工作原理進(jìn)行分析。在ESD正電 荷從輸出入焊墊進(jìn)入如圖l所示的防靜電結(jié)構(gòu)后，導(dǎo)致其中的寄生三極管導(dǎo)通。寄生三極 管中， 一個是由漏極N型深阱2、源極的第一 N+擴(kuò)散區(qū)6以及其溝道下的P阱組成的橫向 三極管，另一個是由漏極N型深阱2、源極的第一 N+擴(kuò)散區(qū)6以及其源區(qū)下的P阱組成的 縱向三極管。在ESD來臨時，這兩個寄生的三極管均會開啟瀉流。但在研究中發(fā)現(xiàn)，在漏極 的N+擴(kuò)散區(qū)和靠近柵極一側(cè)的場氧化區(qū)的交匯處容易產(chǎn)生大的電場，如圖1中箭頭所示， 漏區(qū)N型雜質(zhì)的濃度在表面比硅深層處的濃度高，這樣造成橫向三極管的通路電阻比縱向 三極管的通路電阻小，ESD電流更多的從橫向三極管導(dǎo)通路徑上經(jīng)過，大的電流也會通過此 交匯點，產(chǎn)生大量的熱，當(dāng)溫度過高時，會導(dǎo)致此處場氧化區(qū)的物理損傷。
發(fā)明內(nèi)容
本發(fā)明所要解決的技術(shù)問題是提供一種防靜電保護(hù)結(jié)構(gòu)，以及這種防靜電保護(hù)結(jié) 構(gòu)的制作方法，能夠在瀉放電流時使得電流可以均勻分布，避免對放靜電保護(hù)結(jié)構(gòu)構(gòu)成物 理損傷，從而提高器件的穩(wěn)定性。 為解決上述技術(shù)問題，本發(fā)明防靜電保護(hù)結(jié)構(gòu)的技術(shù)方案是，包括P型襯底及其 上面的N型深阱，所述N型深阱上設(shè)置有P阱，所述P阱包括高壓P阱和包含在高壓P阱內(nèi) 的低壓P阱，所述P阱與N型深阱上設(shè)置有第一多晶硅柵，所述第一多晶硅柵的左部覆蓋高 壓P阱和低壓P阱，右部覆蓋N型深阱，所述第一多晶硅柵的左側(cè)下方設(shè)置有第一 N+擴(kuò)散區(qū)，所述第一 N+擴(kuò)散區(qū)左側(cè)還設(shè)置有一個P+擴(kuò)散區(qū)，所述P+擴(kuò)散區(qū)的左側(cè)設(shè)置有第一場 氧化區(qū)，所述P+擴(kuò)散區(qū)與所述第一 N+擴(kuò)散區(qū)之間相隔有第二場氧化區(qū)，所述P+擴(kuò)散區(qū)、第 一 N+擴(kuò)散區(qū)和第一多晶硅柵接地，所述第一多晶硅柵的右側(cè)下方位于N型深阱之上設(shè)置有 第三場氧化區(qū)，所述第三場氧化區(qū)右側(cè)設(shè)置有第二 N+擴(kuò)散區(qū)，所述第二 N+擴(kuò)散區(qū)的右側(cè)設(shè) 置有第四場氧化區(qū)，所述第二N+擴(kuò)散區(qū)連接輸出入焊墊，所述N型深阱范圍內(nèi)，位于第二N+ 擴(kuò)散區(qū)和第四場氧化區(qū)的下方還設(shè)置有一個N阱，其特征在于，所述N阱的下方還設(shè)置有一 個N型二次擴(kuò)散區(qū)。 本發(fā)明還提供了一種防靜電保護(hù)結(jié)構(gòu)的制作方法，其技術(shù)方案是，在所述場氧化
區(qū)形成之后，N阱形成之前，通過增加一次離子注入形成所述N型二次擴(kuò)散區(qū)。 本發(fā)明通過在N阱下方增加N型二次擴(kuò)散區(qū)，能夠在瀉放電流時電流可以均勻分
布，避免了對放靜電保護(hù)結(jié)構(gòu)構(gòu)成的物理損傷，提高了器件的穩(wěn)定性。
下面結(jié)合附圖和實施例對本發(fā)明作進(jìn)一步詳細(xì)的說明 圖1為現(xiàn)有的防靜電保護(hù)結(jié)構(gòu)的示意圖； 圖2為本發(fā)明防靜電保護(hù)結(jié)構(gòu)的示意圖； 圖3和圖4為本發(fā)明防靜電保護(hù)結(jié)構(gòu)電流走向的示意圖； 圖5為TCAD模擬圖1所示的防靜電保護(hù)結(jié)構(gòu)的電流分布示意圖； 圖6為TCAD模擬圖2所示的防靜電保護(hù)結(jié)構(gòu)的電流分布示意圖； 圖7和圖8為TCAD模擬圖1和圖2兩種結(jié)構(gòu)電流分布的定量對比圖； 圖9為本發(fā)明防靜電保護(hù)結(jié)構(gòu)的制作方法的流程圖。 圖中附圖標(biāo)記為，1.P型襯底；2.N型深阱；3.高壓P阱；4.低壓P阱；5.第一多晶 硅柵；6.第一N+擴(kuò)散區(qū)；7.P+擴(kuò)散區(qū)；8.第一場氧化區(qū)；9.第二場氧化區(qū)；10.第三場氧 化區(qū)；ll.第二N+擴(kuò)散區(qū)；12.第四場氧化區(qū)；13.N阱；14.N型二次擴(kuò)散區(qū)；15.橫向寄生 三極管；16.縱向寄生三極管。
具體實施例方式
本發(fā)明公開了一種防靜電保護(hù)結(jié)構(gòu)，如圖3所示，包括P型襯底1及其上面的N型 深阱2，所述N型深阱2上設(shè)置有P阱，所述P阱包括高壓P阱3和包含在高壓P阱3內(nèi)的 低壓P阱4，所述P阱與N型深阱2上設(shè)置有第一多晶硅柵5，所述第一多晶硅柵5的左部 覆蓋高壓P阱3和低壓P阱4，右部覆蓋N型深阱2，所述第一多晶硅柵5的左側(cè)下方設(shè)置 有第一 N+擴(kuò)散區(qū)6，所述第一 N+擴(kuò)散區(qū)6左側(cè)還設(shè)置有一個P+擴(kuò)散區(qū)7，所述P+擴(kuò)散區(qū) 7的左側(cè)設(shè)置有第一場氧化區(qū)8，所述P+擴(kuò)散區(qū)7與所述第一 N+擴(kuò)散區(qū)6之間相隔有第二 場氧化區(qū)9，所述P+擴(kuò)散區(qū)7、第一 N+擴(kuò)散區(qū)6和第一多晶硅柵5接地，所述第一多晶硅柵 5的右側(cè)下方位于N型深阱2之上設(shè)置有第三場氧化區(qū)IO，所述第三場氧化區(qū)IO右側(cè)設(shè)置 有第二N+擴(kuò)散區(qū)11，所述第二N+擴(kuò)散區(qū)11的右側(cè)設(shè)置有第四場氧化區(qū)12，所述第二^ 擴(kuò)散區(qū)11連接輸出入焊墊，所述N型深阱2范圍內(nèi)，位于第二N+擴(kuò)散區(qū)ll和第四場氧化 區(qū)12的下方還設(shè)置有一個N阱13，所述N阱13的下方還設(shè)置有一個N型二次擴(kuò)散區(qū)14。
與現(xiàn)有技術(shù)相比，本發(fā)明在原有的橫向擴(kuò)散NMOS結(jié)構(gòu)上，通過在漏區(qū)增加一次N型雜質(zhì)注入，在漏區(qū)下方形成一路低阻通道。 在ESD正電荷從輸出入焊墊進(jìn)入如圖2所示的防靜電結(jié)構(gòu)后，導(dǎo)致其中的寄生三
極管導(dǎo)通。如圖3所示，寄生三極管中， 一個是由漏極N型深阱2、源極的第一 N+擴(kuò)散區(qū)6
以及其溝道下的P阱組成的橫向三極管15，另一個是由漏極N型深阱2、源極的第一 N+擴(kuò)
散區(qū)6以及其源區(qū)下的P阱組成的縱向三極管16。為了避免電流和電場集中在漏極處的交
匯點，如圖4所示，本發(fā)明采取了在漏區(qū)硅深層處形成N型二次擴(kuò)散區(qū)，增大硅深層處的N
型雜質(zhì)濃度，讓更多的電流通過縱向三極管來瀉放，從而避開漏極第二N+擴(kuò)散區(qū)與第三場
氧化區(qū)的容易損傷的交匯點，來提高本發(fā)明防靜電保護(hù)結(jié)構(gòu)的ESD瀉流能力。 在對圖1和圖2所示的防靜電保護(hù)結(jié)構(gòu)分別進(jìn)行TCAD仿真對比，結(jié)果表明本發(fā)
明所提供的防靜電保護(hù)結(jié)構(gòu)的電流更多地從器件體內(nèi)流過，減小了表面電流分布。與普通
L匿0S結(jié)構(gòu)的電流對比示意圖分別如圖5和圖6所示，圖5中所示A區(qū)域中的電流密度相
比普通L匿OS結(jié)構(gòu)的有明顯的下降，而B區(qū)域中的電流密度確有明顯上升，因此證明本發(fā)明
防靜電保護(hù)結(jié)構(gòu)可以很好的達(dá)到改變電流分布，避開場氧化區(qū)的易失效點，從而提高防靜
電保護(hù)結(jié)構(gòu)的ESD瀉流能力的目的。圖7為TCAD模擬圖1與圖2兩種結(jié)構(gòu)電流分布的定
量對比圖，從兩種結(jié)構(gòu)的圖示同一位置取其電流分布曲線如圖8所示，橫坐標(biāo)為距表面的
深度(um)，縱坐標(biāo)為電流密度(Acm—2)，可見本發(fā)明結(jié)構(gòu)的電流密度的峰值比普通結(jié)構(gòu)要更
大，位置也更深。 本發(fā)明還提供了一種上述防靜電結(jié)構(gòu)的制作方法，在所述場氧化區(qū)形成之后，N阱 形成之前，通過增加一次離子注入形成所述N型二次擴(kuò)散區(qū)。 制作所述N型二次擴(kuò)散區(qū)時，離子注入的雜質(zhì)類型與N型深阱雜質(zhì)類型相同；注入 的能量要確保濃度的峰值處于高壓P阱和低壓P阱之間；注入的劑量與N阱最深的一次注 入劑量相同；注入的位置要處在N阱的正下方，并與高壓P阱保持一定的距離，從而在漏區(qū) 下方形成一路低阻通道，該低阻通道與N阱相連，且不影響N型深阱與高壓P阱的結(jié)擊穿電 壓。 現(xiàn)有防靜電結(jié)構(gòu)的制作方法，包括如下步驟 l.N型深阱形成； 2.高壓N阱形成； 3.高壓P阱形成； 4.場氧化區(qū)形成； 5. N阱形成； 6.低壓P阱形成； 7.多晶硅下薄氧化層形成； 8.多晶硅柵形成； 9.源漏N+擴(kuò)散區(qū)形成； 10.源漏P+擴(kuò)散區(qū)形成； 11.接觸孔形成； 12.連線金屬形成。 本發(fā)明在上述防靜電結(jié)構(gòu)的制作方法的第4步與第5步之間增加一次低劑量、高 能量離子注入形成所述N型二次擴(kuò)散區(qū)，如圖9所示。
本發(fā)明中，N型二次擴(kuò)散區(qū)減小了半導(dǎo)體局部的電阻率，引導(dǎo)由寄生晶體管來的電 流大部分經(jīng)體內(nèi)流向ESD器件的漏端，并且不會改變ESD器件的擊穿電壓。本發(fā)明大大減 少LOCOS邊沿流出的電流密度，使得相當(dāng)部分的電流經(jīng)半導(dǎo)體體內(nèi)流向ESD器件的漏端，從 而提高了 ESD器件的可靠性。本發(fā)明通過共用漏極，源極，和柵極組成多指狀結(jié)構(gòu)來提高整 體的ESD能力。
權(quán)利要求
一種防靜電保護(hù)結(jié)構(gòu)，包括P型襯底及其上面的N型深阱，所述N型深阱上設(shè)置有P阱，所述P阱包括高壓P阱和包含在高壓P阱內(nèi)的低壓P阱，所述P阱與N型深阱上設(shè)置有第一多晶硅柵，所述第一多晶硅柵的左部覆蓋高壓P阱和低壓P阱，右部覆蓋N型深阱，所述第一多晶硅柵的左側(cè)下方設(shè)置有第一N+擴(kuò)散區(qū)，所述第一N+擴(kuò)散區(qū)左側(cè)還設(shè)置有一個P+擴(kuò)散區(qū)，所述P+擴(kuò)散區(qū)的左側(cè)設(shè)置有第一場氧化區(qū)，所述P+擴(kuò)散區(qū)與所述第一N+擴(kuò)散區(qū)之間相隔有第二場氧化區(qū)，所述P+擴(kuò)散區(qū)、第一N+擴(kuò)散區(qū)和第一多晶硅柵接地，所述第一多晶硅柵的右側(cè)下方位于N型深阱之上設(shè)置有第三場氧化區(qū)，所述第三場氧化區(qū)右側(cè)設(shè)置有第二N+擴(kuò)散區(qū)，所述第二N+擴(kuò)散區(qū)的右側(cè)設(shè)置有第四場氧化區(qū)，所述第二N+擴(kuò)散區(qū)連接輸出入焊墊，其特征在于，所述N型深阱范圍內(nèi)，位于第二N+擴(kuò)散區(qū)和第四場氧化區(qū)的下方還設(shè)置有一個N阱，所述N阱的下方還設(shè)置有一個N型二次擴(kuò)散區(qū)。
2. —種如權(quán)利要求1所述的防靜電結(jié)構(gòu)的制作方法，其特征在于，在所述場氧化區(qū)形 成之后，N阱形成之前，通過增加一次離子注入形成所述N型二次擴(kuò)散區(qū)。
3. 根據(jù)權(quán)利要求2所述的防靜電結(jié)構(gòu)的制作方法，其特征在于，制作所述N型二次擴(kuò) 散區(qū)時，離子注入的雜質(zhì)類型與N型深阱雜質(zhì)類型相同；注入的能量要確保濃度的峰值處 于高壓P阱和低壓P阱之間；注入的劑量與N阱最深的一次注入劑量相同；注入的位置要處 在N阱的正下方，并與高壓P阱保持一定的距離，從而在漏區(qū)下方形成一路低阻通道，該低 阻通道與N阱相連，且不影響N型深阱與高壓P阱的結(jié)擊穿電壓。
全文摘要
本發(fā)明公開了一種防靜電保護(hù)結(jié)構(gòu)，包括P型襯底及其上面的N型深阱，N型深阱范圍內(nèi)，第二N+擴(kuò)散區(qū)和第四場氧化區(qū)的下方還設(shè)置有一個N阱，該N阱的下方還設(shè)置有一個N型二次擴(kuò)散區(qū)。本發(fā)明還公開了一種上述防靜電結(jié)構(gòu)的制作方法，在所述場氧化區(qū)形成之后，N阱形成之前，通過增加一次離子注入形成所述N型二次擴(kuò)散區(qū)。本發(fā)明通過在N阱下方增加N型二次擴(kuò)散區(qū)，能夠在瀉放電流時電流可以均勻分布，避免了對放靜電保護(hù)結(jié)構(gòu)構(gòu)成的物理損傷，提高了器件的穩(wěn)定性。
文檔編號H01L21/00GK101752347SQ200810044148
公開日2010年6月23日 申請日期2008年12月19日 優(yōu)先權(quán)日2008年12月19日
發(fā)明者呂趙鴻, 蘇慶 申請人:上海華虹Nec電子有限公司