專利名稱：內嵌存儲器裝置及制程方法
技術領域：
本發(fā)明為一種內嵌存儲器裝置，特別是一種利用集成電路制程而達到增 強電壓源穩(wěn)定度的內嵌存儲器裝置及制程方法。
背景技術：
以現(xiàn)在工業(yè)技術而言，電子系統(tǒng)已可整合于單一芯片上，即所謂的系統(tǒng)
單芯片(System On Chip; SOC);目前系統(tǒng)單芯片利用集成電路制程來制作， 包含有處理器、內嵌存儲器及各類型外圍與外部總線接口。系統(tǒng)單芯片技術 的進步讓系統(tǒng)設計人員得以縮減電子系統(tǒng)所占用的體積以及測試時間，增加 可靠度，并縮短產品上市時程。
上述系統(tǒng)單芯片中的內嵌存儲器是一個重要的電子組件，請參考圖IA及
圖1B，圖1A為現(xiàn)有技術內嵌存儲器的線路布局俯視圖，而圖IB為現(xiàn)有技術 內嵌存儲器的線路布局剖面圖。在圖1A中，內嵌存儲器線路架構包括一核心 電路10、 一接地環(huán)12及一電源環(huán)14，由圖1B，可看出核心電路10使用到 一離子注入層IOO、 一多晶硅層102、 一第一金屬層104、 一第二金屬層106、 一第三金屬層108及一第四金屬層110。
在系統(tǒng)單芯片中，因集成電路運作狀態(tài)改變及線路間電容耦合作用的影 響，造成電壓源上下起伏震蕩，這種不穩(wěn)定的電壓源，使得電壓超出時間模 型(timing model)所包含的范圍，降低電路的可靠性，隨著電路逐漸演進到深 次微米(Deep Sub-Micron),電壓源震蕩的幅度，還可能會導致晶體管離開正常 工作的飽和區(qū)，造成電路功能錯誤。而在深次微米的芯片中，內嵌存儲器所 占面積的比例越來越高，穩(wěn)定的電壓源將可增加內嵌存儲器的穩(wěn)定度，相對提升芯片的良率。
發(fā)明內容
為了解決現(xiàn)有技術內嵌存儲器中所產生不穩(wěn)定的電壓源問題，本發(fā)明提 出一種應用于集成電路內嵌存儲器的增強電壓源穩(wěn)定度的裝置及方法。
本發(fā)明的目的在于在不更動系統(tǒng)單芯片整體布局的狀況，以增加集成電 路內嵌存儲器的電壓源穩(wěn)定度。
為了達到上述的目的，本發(fā)明提出一種應用于集成電路內嵌存儲器的增 強電壓源穩(wěn)定度的裝置，包括一核心電路，該核心電路的一端連接于一電壓 源環(huán)，且另一端連接于一接地環(huán)； 一晶體管電容，鏈接于該電壓源環(huán)，且與 該核心電路并聯(lián)；及一金屬夾成電容，鏈接于該電壓源環(huán)，且與該核心電路 及該晶體管電容并聯(lián)；藉此，通過該晶體管電容與該金屬夾成電容以增加該 電壓源的穩(wěn)定度。
為了達到上述的目的，本發(fā)明提出一種內嵌存儲器的增強電壓源穩(wěn)定度 的布局方法，該內嵌存儲器的架構包括有一第一金屬層、 一多晶硅層、 一離 子注入層、 一第四金屬層、 一第二金屬層及一第三金屬層，該方法包括布局 一核心鬼路于該第一金屬層、該多晶硅層、該離子注入層、該第二金屬層、 該第三金屬層及該第四金屬層；布局一接地環(huán)及一電壓源環(huán)于該第四金屬層 的一額外空間；設置至少一晶體管電容于該接地環(huán)及該電壓源環(huán)的下方；及 形成一金屬夾成電容于該第五金屬層及該第六金屬層之間。
采用本發(fā)明的方法，將晶體管電容及金屬夾成電容加入于內嵌存儲器原 先的架構內，可增加電壓源環(huán)的穩(wěn)定度，且可穩(wěn)定內嵌存儲器的電壓，也對 于內嵌存儲器周圍電路的電壓源提供穩(wěn)壓的作用，增強系統(tǒng)單芯片整體的可 靠度。圖1A為現(xiàn)有技術內嵌存儲器的線路布局俯視圖； 圖IB為現(xiàn)有技術內嵌存儲器的線路布局剖面圖； 圖2A為本發(fā)明一實施例內嵌存儲器的等效示意圖； 圖2B為本發(fā)明一實施例內嵌存儲器線路布局的剖面圖；及 圖3為本發(fā)明一實施例內嵌存儲器電路制程方法流程圖。 附圖標號
核心電路10、24離子注入層100、30
多晶硅層102、32第一金屬層104、34
第二金屬層106、36108、38
第四金屬層110、40接地環(huán) 12、22
電源環(huán)14、20金屬夾成電容26
特定金屬層260晶體管電容28
第五金屬層42第六金屬層4具體實施例方式
在系統(tǒng)單芯片中，不穩(wěn)定的電壓源將降低電路的可靠性，隨著電路制程
逐漸演進到深次微米(Deep Sub-Micron)，電壓源震蕩的幅度，更可能會導致晶 體管離開正常工作的飽和區(qū)，造成電路功能錯誤。而在深次微米的芯片中， 內嵌存儲器所占面積的比例越來越高，穩(wěn)定的電壓源將可增加內嵌存儲器的 穩(wěn)定度，相對提升芯片的良率。本發(fā)明提供一種新的內嵌存儲器結構，使得 內嵌存儲器對于上述電壓源不穩(wěn)定的問題的耐受型更高，以避免所儲存的數(shù) 據(jù)內容錯誤。
請同時參考圖2A及圖2B，圖2A為本發(fā)明一實施例內嵌存儲器的等效示 意圖，圖2B為本發(fā)明一實施例內嵌存儲器線路布局的剖面圖。本發(fā)明的內嵌 存儲器裝置包括一電壓源環(huán)20、 一接地環(huán)22、 一核心電路24、 一金屬夾成電 容26及一晶體管電容28;其中，核心電路24的外圍依序由接地環(huán)22與電壓
6源環(huán)20環(huán)繞，而金屬夾成電容26形成于核心電路24的上方，晶體管電容28 形成于接地環(huán)22與電壓源環(huán)20的下方。
由圖2B的布局剖面圖可得知，本發(fā)明的內嵌存儲器的布局是利用集成電 路制程所制作，包括有一離子注入層30、 一多晶硅層32、 一第一金屬層34、 一第二金屬層36、 一第三金屬層38、 一第四金屬層40、 一第五金屬層42及 一第六金屬層44。
核心電路24是利用離子注入層30、多晶硅層32、第一金屬層34、第二 金屬層36、第三金屬層38、第四金屬層40堆棧而成，其中離子注入層30及 多晶硅層32構成核心電路24中的基本電子組件，如晶體管(MOS)、 二極管 (diode)等等，而上述晶體管、二極管的端點則可利用第一金屬層34及第二金 屬層36來進行連結。而本發(fā)明的電壓源環(huán)20及接地環(huán)22是設置于第四金屬 層40。
請同時參考圖2B及圖3，圖3為本發(fā)明一實施例內嵌存儲器電路制程方 法流程圖。本發(fā)明內嵌存儲器裝置通過初始的電路布局與內嵌存儲器架構的 特性，分別將金屬夾成電容(Metal-Insulator-Metal， MIM)設計至內嵌存儲器核 心電路的上方，與晶體管電容(MOSCAP)設計至接地環(huán)和電壓源環(huán)的下方，以 提高內嵌存儲器裝置對不穩(wěn)定電壓源的耐受性。其中，內嵌存儲器的制程如 下所述
首先，依序形成一離子注入層30、一多晶硅層32、一第一金屬層34(S100)， 由于在初始電路布局時即規(guī)劃了晶體管電容28的位置，因此當離子注入層30、 多晶硅層32與第一金屬層34形成后，晶體管電容28也形成完畢(S102)，接 著再依序形成一第二金屬層36、 一第三金屬層38及第四金屬層40(S104)，其 中，第四金屬層40主要形成一接地環(huán)22與一電壓源環(huán)20(S106);此時，俯 視的內嵌存儲器結構主要可劃分為核心電路與環(huán)繞核心電路的接地環(huán)與電壓 源環(huán)三部份。
其中，核心電路是由離子注入層30、多晶硅層32、第一金屬層34、第二金屬層36、第三金屬層38、第四金屬層40堆棧而成，其基本電子組件，如 晶體管、二極管等等是被形成于離子注入層30及多晶硅層32上，而上述晶 體管、二極管的端點則可利用第一金屬層34及第二金屬層36來進行連結； 且利用預先規(guī)劃的接地環(huán)22及電壓源環(huán)20下方的額外空間(位置)，通過離子 注入層30、多晶硅層32與第一金屬層34此三層結構以形成一晶體管電容28。 接著，依序形成一第五金屬層42于第四金屬層40上、 一特定金屬層260 于第五金屬層42上以及一第六金屬層44形成于特定金屬層260上(S108)，即 特定金屬層260位于第五金屬層42及第六金屬層44之間，使得第五金屬層 42、特定金屬層260及第六金屬層44構成一金屬夾成電容(S110)，并且所布 局的特定金屬層260較接近于第五金屬層42。因此在內嵌存儲器外圍電壓源 環(huán)20及接地環(huán)22下方加入晶體管電容28，在內嵌存儲器核心電路上方加上 金屬夾成電容26，以此方式來增加內嵌存儲器對電壓源的穩(wěn)定度。
本發(fā)明是將晶體管電容28及金屬夾成電容26加入于內嵌存儲器原先的 架構內，因此，可以在不大幅更動內嵌存儲器整體布局的狀況下，利用離子 注入層30、多晶硅層32與第一金屬層34的三層結構，以及在第五金屬層42 及第六金屬層44之間，分別將晶體管電容28與金屬夾成電容26設置于其中 的額外空間。如此的作法可增加電壓源環(huán)20的穩(wěn)定度，且可穩(wěn)定內嵌存儲器 的電壓，也對于內嵌存儲器周圍電路的電壓源提供穩(wěn)壓的作用，增強系統(tǒng)單 芯片整體的可靠度。
惟以上所述僅為本發(fā)明的較佳可行實施例，非因此即局限本發(fā)明的專利 范圍，故舉凡運用本發(fā)明說明書及圖示內容所為的等效結構變化，均同理包 含于本發(fā)明的范圍內，合予陳明。
權利要求
1. 一種內嵌存儲器裝置，其特征在于，該內嵌存儲器裝置包括一核心電路，該核心電路外圍依序以一接地環(huán)與一電壓源環(huán)環(huán)繞；一晶體管電容，位于所述的核心電路的電壓源環(huán)及接地環(huán)下方，鏈接于該電壓源環(huán)及該接地環(huán)，且與所述的核心電路并聯(lián)；及一金屬夾成電容，位于所述的核心電路上方，鏈接于所述的電壓源環(huán)及接地環(huán)，且與所述的核心電路及晶體管電容并聯(lián)；藉此，通過所述的晶體管電容與所述的金屬夾成電容以增加所述的電壓源的穩(wěn)定度。
2. 如權利要求1所述的內嵌存儲器裝置，其特征在于，該內嵌存儲器裝置 還包括一離子注入層；一多晶硅層，布局于所述的離子注入層上； 一第一金屬層，布局于所述的多晶硅層上； 一第二金屬層，布局于所述的第一金屬層上； 一第三金屬層，布局于所述的第二金屬層上； 一第四金屬層，布局于所述的第三金屬層上； 一第五金屬層，布局于所述的第四金屬層上； 一特定金屬層，布局于所述的第五金屬層上；及 一第六金屬層，布局于所述的第五金屬層上。
3. 如權利要求2所述的內嵌存儲器裝置，其特征在于，其中所述的核心電 路是利用所述的離子注入層、所述的多晶硅層、所述的第一金屬層、所述的 第二金屬層、所述的第三金屬層、所述的第四金屬層堆棧而成。
4. 如權利要求2所述的內嵌存儲器裝置，其特征在于，其中所述的電壓源 環(huán)與所述的接地環(huán)形成于所述的第四金屬層。
5. 如權利要求1所述的內嵌存儲器裝置，其特征在于，其中所述的晶體管 電容是通過所述的離子注入層、所述的多晶硅層與所述的第一金屬層所形成， 且設計于所述的電壓源環(huán)及所述的接地環(huán)下方的一額外空間。
6. 如權利要求4所述的內嵌存儲器裝置，其特征在于，其中所述的金屬夾成電容是由于所述的第五金屬層、所述的特定金屬層及所述的第六金屬層所 構成者。
7. —種內嵌存儲器的制程方法，其特征在于，該方法包括依序形成一離子注入層、 一多晶硅層及一第一金屬層；于形成所述的離子注入層、所述的多晶硅層及所述的第一金屬層的同時形成一晶體管電容；依序形成一第二金屬層、 一第三金屬層及一第四金屬層于所述的第一金 屬層之上；形成一接地環(huán)及一 電壓源環(huán)于所述的第四金屬層；依序形成一第五金屬層于所述的第四金屬層上、 一特定金屬層于所述的 第五金屬層上及一第六金屬層形成于所述的特定金屬層上；及通過所述的第五金屬層、所述的特定金屬層及所述的第六金屬層以構成 一金屬夾成電容。
8. 如權利要求7所述的內嵌存儲器的制程方法，其特征在于，其中所述的晶體管電容設計于所述的電壓源環(huán)及所述的接地環(huán)下方的一額外空間。
9. 如權利要求7所述的內嵌存儲器的制程方法，其特征在于，其中所述的金屬夾成電容接近于所述的第五金屬層。
全文摘要
本發(fā)明為一種內嵌存儲器裝置，用以解決不穩(wěn)定電壓源造成電路可靠性降低的問題，本發(fā)明的內嵌存儲器包含了一晶體管電容及一金屬夾成電容，以提升電壓源環(huán)的穩(wěn)定度，且可穩(wěn)定內嵌存儲器的電壓，也對于內嵌存儲器周圍電路的電壓源提供穩(wěn)壓的作用。
文檔編號H01L23/522GK101546763SQ20081008633
公開日2009年9月30日 申請日期2008年3月24日 優(yōu)先權日2008年3月24日
發(fā)明者吳文宏, 黃名彥 申請人:揚智科技股份有限公司