專利名稱：：制造半導(dǎo)體裝置的方法
技術(shù)領(lǐng)域：
：本發(fā)明涉及半導(dǎo)體裝置(半導(dǎo)體器件)，并且更具體地，涉及一種制造半導(dǎo)體裝置的方法。
背景技術(shù)：
：隨著互補(bǔ)金屬氧化物半導(dǎo)體場效應(yīng)晶體管(CMOSFETC)裝置的柵極長度變得短于90nm,用于增強(qiáng)這樣的裝置的性能和降低能耗的技術(shù)已進(jìn)行研究。然而，由于技術(shù)開發(fā)困難和相當(dāng)大的技術(shù)開發(fā)費(fèi)用等，許多半導(dǎo)體制造商依賴于先進(jìn)(高級(jí))公司的技術(shù)。
發(fā)明內(nèi)容實(shí)施方式涉及一種制造半導(dǎo)體裝置的方法，該方法可利用簡化工藝而增強(qiáng)裝置性能。實(shí)施方式涉及一種制造半導(dǎo)體裝置的方法，該方法可以包括以下步艱《中的至少一個(gè)在半導(dǎo)體4于底中形成阱(電位阱，well);然200810127805.7說明書第2/16頁后在該半導(dǎo)體^t底上和/或上方形成4冊氧4tl層；然后在該4冊氧^R:層上和/或上方形成4冊一及；然后在該柵4及下形成袋(氣阱或袋i或，pocket);然后對半導(dǎo)體^H"底實(shí)施第一次尖峰退火(突發(fā)式回火，spikeanneal);然后對半導(dǎo)體襯底實(shí)施深源極/漏極注入工藝(deepsource/drainimplantprocess);然后對半導(dǎo)體襯底實(shí)施第二次尖峰退火。實(shí)施方式涉及一種方法，該方法可以包4舌以下步-驟中的至少一個(gè)在半導(dǎo)體襯底中形成阱；然后在該半導(dǎo)體襯底上形成柵結(jié)構(gòu)；然后在該柵結(jié)構(gòu)下形成袋；然后在半導(dǎo)體襯底上實(shí)施第一次尖峰退火；然后通過依次將第一多個(gè)磷離子、多個(gè)砷離子和第二多個(gè)磷離子注入到半導(dǎo)體襯底的NMOS區(qū)中以及依次將第一多個(gè)硼離子和第二多個(gè)硼離子注入到半導(dǎo)體襯底的PMOS區(qū)中，而在半導(dǎo)體襯底上實(shí)施深源極/漏極注入工藝；然后在半導(dǎo)體襯底上實(shí)施第二次尖峰退火。實(shí)施方式涉及一種方法，該方法可以包4舌以下步驟中的至少一個(gè)在半導(dǎo)體襯底中形成阱；然后在半導(dǎo)體襯底上形成柵結(jié)構(gòu)；然后通過將第一類型4參雜劑的離子注入半導(dǎo)體襯底的NMOS區(qū)中而實(shí)施柵預(yù)摻雜(gatepre-doping);然后在柵結(jié)構(gòu)下形成袋；然后在半導(dǎo)體襯底上實(shí)施第一次尖峰退火；然后通過依次將第一類型摻雜劑的離子、第二類型摻雜劑的第二離子和第一類型摻雜劑的離子注入到該NMOS區(qū)中以及依次將第三類型摻雜劑的離子和第三類型摻雜劑的離子注入到半導(dǎo)體襯底的PMOS區(qū)中而在半導(dǎo)體襯底上實(shí)施深源極/漏極注入工藝；然后在半導(dǎo)體襯底上實(shí)施第二次尖峰退火。示例性圖1和圖2示出了依照實(shí)施方式，在對NMOS和PMOS施加等離子體氮化中的一種裝置的1。n-I。ff特性。示例性圖3和圖4示出了依照實(shí)施方式，對NMOS和PMOS中的1。n-I。ff特性的實(shí)際組(actuallot)的模擬結(jié)果和檢測結(jié)果之間的比舉交。示例性圖5和圖6示出了依照實(shí)施方式，基于柵多晶硅厚度(gatepolythickness)的NMOS和PMOS的1011-10廳特性。示例性圖7示出了依照實(shí)施方式，基于柵多晶硅厚度的長溝道裝置的閾值電壓分布示例性圖8和圖9示出了依照實(shí)施方式，基于等離子體工藝DON中的氮含量的NMOS和PMOS的1。-1。任特性。示例性圖10示出了依照實(shí)施方式，基于在袋注入工藝(袋域才直入工藝，pocketimplantprocess)中的注入劑量的一種裝置的I。n-I。ff特性。示例性圖11表示依照實(shí)施方式，基于在袋注入工藝中的注入劑量的一種裝置的Vt減〗氐(roll-off)特性。示例性圖12和圖13示出了依照實(shí)施方式，基于在對于NMOS和PMOS的深S/D注入工藝中的深S/D注入劑量和深S/D注入能量(摻雜能量，implantenergy)的一種裝置的U-I。ff特性。示例性圖14和圖15示出了依照實(shí)施方式，通過尖峰退火工藝的溫度的NMOS和PMOS的Ion陽Ioff特性。示例性圖16示出了依照實(shí)施方式，用于NMOS的裝置性能改進(jìn)的一種柵-預(yù)摻雜工藝。示例性圖17示出了依照實(shí)施方式，對于施加了斥冊預(yù)摻雜工藝的NMOS和未施加?xùn)蓬A(yù)摻雜工藝的NMOS的1。n-I。ff特性比較。示例性圖18和圖19示出了依照實(shí)施方式，在用于NMOS和PMOS的90nm通用邏輯晶體管中的柵漏電流的檢測結(jié)果。示例性圖20示出了依照實(shí)施方式的半導(dǎo)體裝置制造方法的流程圖。示例性圖21示出了在依照實(shí)施方式的一種半導(dǎo)體裝置制造方法中制造的NMOS的性能。具體實(shí)施方式在實(shí)施方式的描述中，當(dāng)每一個(gè)層(膜)、區(qū)、圖案或結(jié)構(gòu)被描述成形成在每一個(gè)層(膜)、區(qū)、圖案或結(jié)構(gòu)"上/上面/上方/上部"或"下/下面/下方/下部"時(shí)，應(yīng)當(dāng)理解為這才羊的情形，即每一個(gè)層(膜)、區(qū)、圖案或結(jié)構(gòu)通過直接接觸每一個(gè)層(膜)、區(qū)、圖案或結(jié)構(gòu)而形成，并且可進(jìn)一步理解為這樣的情形，即其他層(膜)、其他區(qū)、其他圖案或其他結(jié)構(gòu)另外在它們之間形成。因此，其含義應(yīng)當(dāng)根據(jù)實(shí)施方式的技術(shù)構(gòu)思加以判斷。依照實(shí)施方式，通過改變離子注入工藝和退火工藝(退火工藝)的工藝條件而實(shí)施各種4僉測，以改善半導(dǎo)體裝置的電特性。在處理實(shí)際組之前，在考慮90nm通用邏輯晶體管的尺寸和基于等離子體氮化工藝和尖峰退火工藝的裝置的電特性變化的情況下，實(shí)施用于確定離子注入工藝條件的模擬?；谕ㄟ^模擬獲得的離子注入工藝條件，確認(rèn)裝置的電特性并實(shí)施對于離子注入工藝條件和隨后的退火工藝條件的優(yōu)化試驗(yàn)，用于改善裝置的性能。通過如下模擬詳細(xì)描述了離子注入工藝條件的確定、對離子注入工藝和隨后的退火工藝的優(yōu)化工藝、以及基于它們的裝置性能的變化。依照實(shí)施方式，為了提高裝置的特性，可以獲得對于柵疊層(gatestack)、袋注入的工藝條4牛、深源才及/漏才及注入和尖峰退火的優(yōu)化。首先對通過模擬、對于等離子體氮化工藝和離子注入工藝條件的確定描述如下。依照實(shí)施方式，對等離子體氮化和由此的裝置性能變化的評-階理解為形成90nm通用邏輯晶體管工藝。在等離子體氮化中，相比于現(xiàn)有的熱氮化，可以將更高的氮含量添加到4冊氧化層。通過這樣的工藝，可有效地降低等效氧化層厚度(E.O.T.)。為了獲得基于等離子體氮化的裝置性能變化，對現(xiàn)有的0.13jam邏輯晶體管工藝施加等離子體氮化。示例性圖1和圖2各自提供了對NMOS和PMOS施加等離子體氮化中的裝置的1。n-I。ff特性。1。n表示在溝道形成中漏極和源極之間的電流。I。ff表示在溝道未形成中漏極和源極之間的電流。"NOGATE，，指由氮化物-氧化物形成的柵極，而20A和18A各自表示柵極的厚度。5。/。DPN指在5。/。氮含量下的去耦等離子體氮化(DPN)。參代表未實(shí)施等離子體氮化，而A表示實(shí)施了等離子體氮化。如示例性圖1和圖2中所示，當(dāng)NMOS和PMOS具有相同厚度的4冊氧化層時(shí)，并且當(dāng)施加等離子體氮化時(shí)，在所有NMOS和PMOS中的裝置的U-I。ff特性被增強(qiáng)。也就是，當(dāng)?shù)入x子體氮化施加至NMOS和PMOS的柵氧化層時(shí)，等效氧化層厚度(E.O.T.)可在相同柵氧化層厚度中被有效降低。利用這樣的結(jié)果，可以實(shí)施用于確定離子注入工藝條件的模擬。在實(shí)施模擬中，可以考慮等離子體氮化、在形成側(cè)壁隔離層(sidewallspacer)中的剩余氧化層結(jié)構(gòu)以及尖峰退火工藝等。通過該才莫擬，可以預(yù)先確定用于溝道注入、袋注入(這里，袋可以是指暈圈)、淺摻雜的漏極(LDD)注入和深S/D注入工藝的條件。通過該模擬確定的以下示例性表1提供了依照實(shí)施方式的90nm邏輯晶體管的離子注入工藝和退火工藝。表1<table>tableseeoriginaldocumentpage11</column></row><table>如示例性表l中所示，"阱"表示對阱的注入，"溝道"表示對低壓(LV)晶體管的溝道的注入，"CHN"表示對高壓晶體管的溝道的注入，袋表示袋注入，LDD表示LDD注入，深S/D表示深S/D注入，以及B、P、As和BF2表示雜質(zhì)離子。LN退火是指用于LDD的退火，SW是指用于側(cè)壁的退火而XP是指用于深S/D的退火。而且，pf.代表優(yōu)選的值，而傾斜(4R)表示離子注入目標(biāo)旋轉(zhuǎn)90度4次，其中每一次實(shí)施總離子注入量的1/4注入。如示例性表l中所示，相比于現(xiàn)有的0.13pm裝置，深S/D注入的條件已經(jīng)變得不同。這是用來相比于現(xiàn)有的0.13jam裝置，隨著柵極長度和側(cè)間隔層壁寬度快速減小，通過深S/D摻雜劑的橫向擴(kuò)散而有效地控制短溝效應(yīng)。也就是，對于NMOS，可以實(shí)施深S/D注入，比現(xiàn)有的石粦(P)更重的砷(As)可以一起施加。對于PMOS,可以利用石朋(B)實(shí)施兩步注入，進(jìn)4亍兩次。而且，LDD注入LN、LPIMP的注入能量相比于0.13(mi裝置可以減少。退火工藝(LN退火和SW退火)可以在通過尖峰退火的LDD注入之后實(shí)施。例如，尖峰退火可以優(yōu)選在950至IOO(TC之間的溫度下進(jìn)行。同樣，在深S/D注入之后實(shí)施的退火工藝XPANL可以通過尖峰退火實(shí)施。例如，尖峰退火可以在IOOO至1100。C之間的溫度下進(jìn)行。因此，相比于現(xiàn)有快速熱(處理)工藝(RTP)，漏極和源極之間的結(jié)深度可以有效地被減'J、，并且短溝效應(yīng)可以通過采用尖峰退火而^皮有效控制。示例性圖3和圖4提供了依照實(shí)施方式的用于NMOS和PMOS中的U-I。ff特性的實(shí)際組的模擬結(jié)果(以陰影線表示)和檢測結(jié)果(以oAV等表示)之間的比較。這里，記錄的過程(POR)表示基線過程條件。如示例性圖3和圖4中所示，才莫擬結(jié)果良好符合實(shí)際才企測結(jié)果。同樣，為了改善U-I。ff特性，裝置的E.O.T.應(yīng)該相對地降低更多。在示例性圖3和圖4中表示的"目標(biāo)(target)"提供了為與相同工業(yè)中提出的裝置特性匹配所需的值。接下來，對裝置的性能變化和基于多晶硅柵的厚度和柵氧化層工藝的工藝優(yōu)化，即柵疊層的優(yōu)化描述如下。在MOSFET的性能中，由多晶硅柵和4冊氧化層構(gòu)成的柵疊層可以具有決定裝置性能的核心結(jié)構(gòu)。這是為什么柵疊層決定裝置的閾值電壓以及大部分的1。n-I。ff特性。為了開發(fā)90nm裝置工藝，可以實(shí)施多晶硅柵的厚度優(yōu)化和對于柵氧化層形成工藝的優(yōu)化包括等離子體氮化。示例性圖5和圖6各自提供依照實(shí)施方式的基于柵多晶硅厚度的NMOS和PMOS的1。n誦I。ff特性。這里，□、o和A各自代表50nm、65nm、80nm的才冊長度(門4言號(hào)寬度，gatelength),而寬度10|am表示10jam的有源寬度。實(shí)施對于柵多晶硅厚度中的1500A和1300A的兩種條件的實(shí)馬全。如示例性圖5和圖6中所示，在基于柵多晶硅厚度的裝置的性能變化中，相比于PMOS,NMOS更敏感。這可能是由于NMOS和PMOS的深S/D的摻雜劑差異導(dǎo)致的。意p未著對于NMOS，相對舉交重的》粦和砷可以應(yīng)用于深S/D注入工藝，并且在隨后的尖峰退火工藝中柵多晶石圭(gatepoly)中的摻雜劑的活化以及柵多晶硅和柵氧化層的界面中的摻雜分布(摻雜外形)根據(jù)斥冊多晶》圭厚度的差異而是每丈感的。在另一方面，對于PMOS，深S/D的摻雜劑是硼，并且不同于NMOS,足夠的活化經(jīng)過尖峰退火工藝發(fā)生，因而在柵多晶硅和柵氧化層的界面中保留相對較高的摻雜濃度。也就是，根據(jù)活化作用和在深S/D注入工藝中使用的摻雜劑，相比于PMOS,NMOS^寸于E.O.T.具有更每文感的影響。示例性圖7示出了依照實(shí)施方式，基于柵多晶硅厚度的長溝道裝置的閾值電壓分布。這里，10/10晶體管表示晶體管的有源寬度/柵長度。如示例性圖7中所示，利用示例性圖5和圖6的結(jié)果，提供了基于柵多晶硅厚度的長溝道裝置的閾值電壓Vt的累積分布。例如，當(dāng)減小柵多晶硅的厚度時(shí)，多晶硅柵的摻雜劑進(jìn)入襯底的穿透效應(yīng)可以在深S/D注入和隨后的活化過程中產(chǎn)生。因此，MOSFET裝置的閾值電壓分布是不理想的。如示例性圖7中所示，在PMOS中，在具有厚度為1300A的4冊多晶石圭的晶體管的Vt分布和具有厚度為1500A的柵多晶硅的晶體管的Vt分布之間沒有差異。對于NMOS,具有厚度為1300A的柵多晶硅的晶體管的Vt低于具有厚度為1500A的才冊多晶石圭的晶體管的Vt。這是為什么如上所述E.O.T.在厚度為1300A的沖冊多晶硅比厚度為1500A的才冊多晶石圭可有效地4皮降低。示例性圖8和圖9各自提供了依照實(shí)施方式的基于在等離子體氮化DPN工藝中的氮含量的NMOS和PMOS的I。n-I。ff特性。這里，10/0.065表示有源寬度/柵長度。如示例性圖8和圖9中所示，基于氮含量的NMOS和PMOS的特性變化表現(xiàn)出相反的趨勢(參照箭頭)。這涉及一種現(xiàn)象，即氮在等離子體氮化工藝中透入到襯底中以抑制硼的擴(kuò)散。也就是，該現(xiàn)象是當(dāng)透入到襯底中的氮濃度變高時(shí)，在NMOS的溝道區(qū)中的硼和PMOS的深S/D區(qū)中的硼的擴(kuò)散被抑制所導(dǎo)致的。依照實(shí)施方式，90nm裝置可以具有柵多晶硅的柵疊層結(jié)構(gòu)，其中柵多晶硅的厚度在1150A至1450A，優(yōu)選1300A的范圍內(nèi)；柵介電層，其采用厚度在14A至18A,優(yōu)選16A范圍內(nèi)的熱氧4匕層；以及氮濃度在8%至12%的范圍內(nèi)，伊乙選為10%的等離子體氮化(層)(通過考慮深S/D注入條件和多晶硅損耗等)。對于袋注入工藝和深S/D注入工藝的優(yōu)化描述如下。在CMOSFET裝置中，袋注入工藝嚴(yán)重影響裝置的性能。袋注入是一種用來克服隨著柵長度Lg變短而變得嚴(yán)重的短溝效應(yīng)的工藝。袋注入與基于裝置的柵長度的閾值電壓(Vt)減低特性和帶間隧穿(band-to-bandtunneling)特性等密切相關(guān)。此夕卜，深S/D注入工藝可能與短溝效應(yīng)和穿孔、結(jié)泄露等相關(guān)。特別地，由于多晶石圭才冊可以在深S/D注入工藝中一起進(jìn)4亍摻雜，所以深S/D注入工藝可以是非常重要的工藝。示例性圖10提供了依照實(shí)施方式，基于在袋注入工藝中的注入劑量的裝置的U-I。ff特性，其中口、o和A分別單獨(dú)地表示50nm、65nm和80nm的4冊長度。示例性圖11表示依照實(shí)施方式的基于在袋注入工藝中的注入劑量的裝置的Vt減低特性，其中橫軸表示柵長度而縱軸表示Vt。在圖中箭頭的方向附近，劑量增大。如示例性圖IO所示，袋注入劑量越低，則裝置的U-I。ff特性增大。如示例性圖11所示，長溝道裝置的Vt可以才艮據(jù)袋注入劑量而變4匕。如在示例性圖10和圖11中的結(jié)果所示，可以理解，袋注入劑量影響裝置的E.O.T.。意思是，在袋注入工藝中暴露的柵多晶硅可以是通過袋注入摻雜劑而反向摻雜的。因而，4冊多晶石圭和4冊氧化層界面的凈4參雜濃度變得不同，影響E.O.T.。通過這樣的現(xiàn)象，如示例性圖11中所示，長溝道裝置的閾^f直電壓Vt隨著袋注入劑量增大而一起增加。如上所述，長溝道裝置的閾值電壓Vt—起增加的原因在于，相對較高劑量的袋注入工藝成為增大裝置的E.O.T.的一個(gè)因素。示例性圖12和圖13依照多個(gè)實(shí)施方式，單獨(dú)地提供了基于在用于NMOS和PMOS的深S/D注入工藝中的深S/D注入劑量和深S/D注入能量的裝置的1。n-I。ff特性，其中口、o和A各自分別單獨(dú)地表示50nm、65nm和80nm的4冊長度。深S/D注入工藝可以是非常重要的工藝，不〗又決定裝置的短溝效應(yīng)和泄漏特性而且決定等效氧化層厚度(E.O.T.)。如示例性圖12和13中所示，可以理解，隨著深S/D注入劑量增大，NMOS或PMOS裝置的1。n-I。ff特性可以得到增強(qiáng)。這個(gè)現(xiàn)象的原因在于，隨著深S/D注入劑量和注入能量增加，柵多晶硅的摻雜濃度增大并且裝置運(yùn)行中的E.O.T.降低。然而，摻雜劑的橫向擴(kuò)散在隨后的退火工藝中通過增加深S/D注入劑量以及源才及和漏才及之間的穿孔可能增大。對用于優(yōu)化尖峰退火工藝和NMOS性能改進(jìn)的柵預(yù)摻雜工藝描述如下。在深S/D注入工藝之后的退火(XP退火)工藝可以不僅與深S/D摻雜劑的橫向擴(kuò)散和活化緊密相關(guān)，而且與在柵多晶硅內(nèi)的4參雜劑的活化緊密相關(guān)。在依照實(shí)施方式的90nm裝置中，為了有效減小源極和漏極之間的結(jié)深度Xj以及控制在源極/漏極中注入的摻雜劑的橫向擴(kuò)散，可以采用尖峰退火工藝。尖峰退火工藝可以在尖峰退火溫度中具有在150至350°C/sec之間，優(yōu)選為250°C/sec的上升速率(升溫速率，ramping-uprate),以及在尖峰退火溫度上具有在25至125°C/sec之間，優(yōu)選為75°C/sec的下降速率(降溫速率，ramping-downrate)。意思是，相比于3見有的RTP工藝，熱處理時(shí)間^皮縮^i。尖峰退火工藝可以在1000°C至IIO(TC之間的溫度范圍下實(shí)施。示例性圖14和圖15依照實(shí)施方式，各自提供通過尖峰退火工藝的溫度的NMOS和PMOS的1。n-I。ff特性，其中口、o和A分別表示50nm、65nm和80nm的才冊長度。如示例性圖14和圖15中所示，隨著尖峰退火工藝的溫度升高，裝置的電特性得到增強(qiáng)。這種現(xiàn)象的原因在于，柵多晶硅內(nèi)的摻雜劑的活化可以在較高溫度下在尖峰退火工藝中更順利地實(shí)施。尤其在NMOS中，在相對較高溫度下在尖峰退火工藝中，接通電流I。n增大同時(shí)沒有增大漏電流。這意味著在相對較高溫度下的尖峰退火工藝對于裝置的性能改善可能是適當(dāng)?shù)?。示例性圖16示出了依照實(shí)施方式的用于NMOS裝置性能改善的4冊預(yù)，慘雜工藝。示例性圖16中所示的半導(dǎo)體裝置可以包括半導(dǎo)體襯底10(或阱)、在襯底10中形成的淺溝道隔離(STI)18、在半導(dǎo)體;H"底10和STI18上和/或上方形成的沖冊介電層12、在斥冊介電層上和/或上方形成的柵多晶硅14以及在柵多晶硅14上和/或上方形成的光刻月交圖案16。如示例性圖16中所示，在斥冊預(yù)摻雜工藝中，可以實(shí)施沉積直至4冊多晶硅14以及隨后^f又NMOS區(qū)通過^f吏用光刻膠(PR)掩模16(NMOS的深S/D掩模)而選擇性地暴露。之后，可以通過使用離子注入掩模16以相對較高的劑量注入磷離子。由于《又利用NMOS的深S/D注入工藝不能有歲文減小E.O.T.，因而可以施加該工藝。通過該工藝，NMOS的多晶石圭消庫毛效應(yīng)可以通過增大NMOS的柵多晶硅14的摻雜濃度而加以控制，并且裝置的E.O.T.可被有效減小。另外，通過這樣的工藝，NMOS的深S/D注入劑量可以被減小。當(dāng)減小NMOS的深S/D注入劑量時(shí)，深S/D的深度可以被縮短，因此，PMOS和NMOS之間的隔離可以得到增強(qiáng)。示例性圖17提供了對于依照實(shí)施方式的施加了柵預(yù)摻雜工藝的NMOS(以o表示)和未施加沖冊預(yù)摻雜工藝的NMOS(以口表示)的l。n-I。ff特性比較。如示例性圖17中所示，施加了柵預(yù)摻雜的NMOS的電特性比未施加?xùn)蓬A(yù)摻雜工藝的裝置改善了30%或更多。如上所述，這種現(xiàn)象的原因是，NMOS裝置的E.O.T.可以通過利用柵預(yù)摻雜而被有效減小。對以依照實(shí)施方式的方法制造的半導(dǎo)體裝置的電特性描述如下。示例性表2示出了依照實(shí)施方式的90nm邏輯晶體管的電特性I。n、1。ff和Vt。如表2所示，每一個(gè)NMOS和PMOS的電特性對于目標(biāo)值是滿意的。表2<table>tableseeoriginaldocumentpage17</column></row><table>示例性圖18和圖19依照實(shí)施方式各自提供了在用于NMOS和PMOS的90nm邏輯晶體管中的4冊漏電流的沖企測結(jié)果。4黃軸表示通過從柵電壓Vg減去Vt獲得的結(jié)果，而縱軸表示柵電壓。10/10晶體管代表晶體管的有源寬度/柵長度。如示例性圖18和圖19中所示，柵漏電流的檢測可以通過在相同工業(yè)中使用的90nm邏輯晶體管的柵漏電流的通用檢測方法加以實(shí)施。反向狀態(tài)的柵漏電流滿足在相同工業(yè)中^f吏用的90nm通用邏輯晶體管的^f冊漏電流的條件。如上所述，依照實(shí)施方式，提供了袋注入、深S/D注入、尖峰退火等的工藝優(yōu)化以及用于NMOS的裝置性能改善的4冊預(yù)摻雜工藝。示例性圖20是依照實(shí)施方式的半導(dǎo)體裝置制造方法的流程圖，而示例性圖21提供了在依照實(shí)施方式的半導(dǎo)體裝置制造方法中制造的NMOS的性能。如示例性圖21中所示，標(biāo)號(hào)200表示對4交厚多晶石圭沖冊施力口DPN的實(shí)例，標(biāo)號(hào)202表示對專交薄多晶石圭斥冊施力卩DPN的實(shí)例，標(biāo)號(hào)204表示增大袋注入工藝的劑量的實(shí)例，標(biāo)號(hào)206表示另外實(shí)施尖峰退火工藝的實(shí)例，而標(biāo)號(hào)208表示另外實(shí)施N+預(yù)棚-摻雜注入工藝的實(shí)例。如示例性圖20中所示，在依照實(shí)施方式的半導(dǎo)體裝置制造方法中，步驟101包括在形成的半導(dǎo)體襯底中形成阱和淺溝道隔離(STI)。在步艱《S103中，在該阱和STI上和/或上方形成4冊氧化層。依照實(shí)施方式，在形成4冊氧化層中，可以通過^f吏用等離子體氮化工藝將氮(氣)注入柵氧化層中。在步驟105中，然后可以在柵氧化層上和/或上方形成4冊才及。在步驟107中，可以在4冊極下(方)形成袋。袋注入的劑量可以降^氐。在步驟109中，可以隨后在半導(dǎo)體襯底上實(shí)施第一次尖峰退火。作為一個(gè)實(shí)例，第一次尖峰退火可以在95(TC至1000°C的溫度范圍下實(shí)施。第一次尖峰退火的溫度可以以在150。C/秒至350。C/秒之間的范圍內(nèi)，優(yōu)選為250。C/秒的上升速率增加，并且第一次尖峰退火的溫度可以通過在25。C/秒至125。C/秒之間的范圍內(nèi)，優(yōu)選為75。C/秒的下降速率降低。在步驟111中，然后可以在半導(dǎo)體襯底上實(shí)施深源極/漏極注入工藝。在步驟113中，然后可以在半導(dǎo)體襯底上實(shí)施第二次尖峰退火。在深源極/漏極注入工藝中，磷、砷和磷離子可以依次注入到NMOS區(qū)中，并且硼離子可以在兩個(gè)連續(xù)步驟中注入到PMOS區(qū)中。第二次尖峰退火可以在IOO(TC至1100。C之間的溫度范圍下實(shí)施。第二次尖峰退火的溫度可以通過在150。C/秒至350。C/秒之間的范圍內(nèi)，優(yōu)選為250。C/秒的上升速率增加。第二次尖峰退火的溫度可以通過在25。C/秒至125。C/秒之間的范圍內(nèi)，優(yōu)選為75。C/秒的下降速率降低。尖峰退火的溫度可以相對較高。依照實(shí)施方式，在形成一冊才及之后，可以進(jìn)一步實(shí)施一冊預(yù)摻雜以將摻雜劑僅注入NMOS區(qū)(即其上形成NMOS的區(qū)域)中。注入到NMOS區(qū)中的摻雜劑可以是磷，并且在實(shí)施柵預(yù)摻雜中，摻雜劑可以通過使用與用于形成NMOS區(qū)所實(shí)施的深源極/漏極注入工藝相同的掩才莫加以注入。通過依照實(shí)施方式的制造半導(dǎo)體裝置的方法制造的半導(dǎo)體裝置的特性由此可以得到增強(qiáng)。90nm邏輯晶體管可以依照實(shí)施方式，與用于相同工業(yè)的采用銦溝道和多袋的90nm邏輯晶體管的工藝相比，通過簡化了的工藝力口以制造。另外，依照實(shí)施方式，可以實(shí)5見比相同工業(yè)的6T(六個(gè)晶體管)SRAM晶胞更小的SRAM晶胞。依照實(shí)施方式，通過不采用銦溝道而不會(huì)出現(xiàn)由銦摻雜引起的工藝變化。而且，通過不采用多個(gè)袋，可以簡^f匕該工藝。意p未著，依照實(shí)施方式的工藝可以相對更加簡化并且同時(shí)可以實(shí)現(xiàn)與在相同工業(yè)中才是出的裝置特性相比相同的或更好的裝置特性。依照實(shí)施方式，隨著臨界尺寸(CD)變4尋更小，ArF(193nm)掃描4義可以用于照相平X反工藝。因此，可以省略在形成現(xiàn)有STI中實(shí)施的間隔(層)工藝。同樣，對于STI區(qū)的間隙i真充，可以<吏用沉積/濕/沉積(D/W/D)工藝。通過這樣的工藝，可獲得比現(xiàn)有裝置更窄和更深的STI間隙填充。為了有效降j氐4冊疊層中的E.O.T.,在形成4冊氧化層之后施加能夠添加高濃度的氮的等離子體氮化工藝。為了減小由多晶硅消耗引起的裝置性能下降，可以減小柵多晶硅厚度。這用于有效摻雜柵多晶硅，因?yàn)樽⑷肽芰吭谏頢/D注入工藝中變得更低。而且，在側(cè)間隔(層)壁形成工藝中，施加了與現(xiàn)有工藝總體蝕刻氧化層不同的保留氧化層的保留氧化層工藝。在采用保留氧化層工藝中，可在側(cè)間隔(層)壁工藝的氧化層蝕刻中防止STI損失。將本發(fā)明實(shí)施方式中的這樣的主要工藝概括在以下示例性表3中表3<table>tableseeoriginaldocumentpage20</column></row><table>如示例性表3中所示，AA表示有源，GC表示柵極，M1C表示接觸(點(diǎn))，D4為Dl至D4的金屬。在示例性表1中^是供的數(shù)據(jù)是優(yōu)選的值。例如，STI的深度可以在290nm至403nm的范圍內(nèi)，而STI的寬度可以在127nm至225nm的范圍內(nèi)。4冊長度可以在60nm至70nm的范圍內(nèi)，柵多晶硅的厚度(高度)可以在115nm至145nm的范圍內(nèi)，NMOS的E.O.T.可以在2lA至25A的范圍內(nèi)，而PMOS的E.O.T.可以在23A至27A的范圍內(nèi)。純斥冊氧化層可以具有在14A至20A范圍內(nèi)的厚度，側(cè)壁間隔層的寬度可以在60nm至80nm的范圍內(nèi)，而保留的氧化層可以具有在50A至150A范圍內(nèi)的厚度。如上所述，在依照實(shí)施方式的半導(dǎo)體裝置制造方法中，裝置的性能可增高并且工藝可以被簡化。盡管已經(jīng)參照大量舉例說明性實(shí)施方式描述了這些實(shí)施方案，但是應(yīng)當(dāng)理解，在本披露內(nèi)容原則的精神和范圍內(nèi)，本領(lǐng)域技術(shù)人員能夠作出許多其他更改和實(shí)施方案。更具體地，在本4皮露內(nèi)容、附圖和所附;K利要求的范圍內(nèi)，在主題組合安排(布置)的組件(組成部分)和/或安排中可以作出各種變形和更改。除了在組件和/或安排上的變形和更改之外，可替換的應(yīng)用對于本領(lǐng)域才支術(shù)人員來i兌也是明顯的。權(quán)利要求1.一種方法，包括在半導(dǎo)體襯底中形成阱；然后在所述半導(dǎo)體襯底上形成柵氧化層；然后在所述柵氧化層上形成柵極；然后在所述柵極下形成袋；然后在所述半導(dǎo)體襯底上實(shí)施第一次尖峰退火；然后在所述半導(dǎo)體襯底上實(shí)施深源極/漏極注入工藝；然后在所述半導(dǎo)體襯底上實(shí)施第二次尖峰退火。2.才艮據(jù)權(quán)利要求1所述的方法，其中，形成所述4冊氧化層包括利用等離子體氮化工藝在所述4冊氧化層中注入在8%至12%范圍內(nèi)的氮?dú)狻?.根據(jù)權(quán)利要求1所述的方法，其中，所述第一次尖峰退火是在950。C至1000°C范圍內(nèi)的溫度下實(shí)施的。4.根據(jù)權(quán)利要求3所述的方法，其中，實(shí)施所述第一次尖峰退火包括以在150。C/秒至350。C/秒范圍內(nèi)的上升速率升高溫度以及以在25。C至125。C/秒范圍內(nèi)的下降速率降低溫度。5.根據(jù)權(quán)利要求1所述的方法，其中，所述第二次尖峰退火是在IOO(TC至IIO(TC范圍內(nèi)的溫度下實(shí)施的。6.根據(jù)權(quán)利要求5所述的方法，其中，實(shí)施所述第二次尖峰退火包括以在150。C/秒至350。C/秒范圍內(nèi)的上升速率升高溫度以及以在25。C/秒至125。C/秒范圍內(nèi)的下降速率降低溫度。7.根據(jù)權(quán)利要求1所述的方法，其中，實(shí)施所述深源極/漏極注入工藝包括在形成NMOS中依次注入第一多個(gè)磷離子、多個(gè)砷離子和第二多個(gè)磷離子。8.根據(jù)權(quán)利要求7所述的方法，其中，實(shí)施所述深源極/漏極注入工藝包括依次注入能量在25KeV至35KeV范圍內(nèi)且劑量在5.1E13至6.9E13范圍內(nèi)的所述第一多個(gè)石粦離子、能量在25KeV至35KeV范圍內(nèi)且劑量在1.6E15至2.3E15范圍內(nèi)的所述多個(gè)砷離子、以及能量在6.5KeV至9.5KeV范圍內(nèi)且劑量在0.85E15至1.15E15范圍內(nèi)的所述第二多個(gè)石粦離子。9.根據(jù)權(quán)利要求1所述的方法，其中，實(shí)施所述深源極/漏極注入工藝包4舌在形成PMOS中依次注入第一多個(gè)硼離子和第二多個(gè)硼離子注入。10.根據(jù)權(quán)利要求9所述的方法，其中，實(shí)施所述深源極/漏極注入工藝包括注入能量在8.5KeV至11.5KeV范圍內(nèi)且劑量在4.2E13至5.8E13范圍內(nèi)的所述第一多個(gè)硼離子，然后注入能量在3.4KeV至4.6KeV范圍內(nèi)且劑量在2.2E15至3.0E15范圍內(nèi)的所述第二多個(gè)硼離子。11.一艮據(jù)權(quán)利要求1所述的方法，進(jìn)一步包括，在形成所述柵極之后，通過將摻雜劑僅注入到NMOS區(qū)中而實(shí)施柵預(yù)摻雜。12.才艮據(jù)4又利要求11所述的方法，其中，注入到所述NMOS區(qū)中的所述摻雜劑是磷。13.根據(jù)權(quán)利要求11所述的方法，其中，實(shí)施所述柵預(yù)摻雜包括所使用的相同掩模而注入摻雜劑。14.根據(jù)權(quán)利要求1所述的方法，其中，形成的所述柵極的厚度在1150A至1450A范圍內(nèi)。15.根據(jù)權(quán)利要求1所述的方法，其中，形成的所述柵氧化層的厚度在14A至18A范圍內(nèi)。16.—種方法，包4舌在半導(dǎo)體襯底中形成阱；然后在所述半導(dǎo)體襯底上形成柵結(jié)構(gòu)；然后在所述^fr結(jié)構(gòu)下形成袋；然后在所述半導(dǎo)體襯底上實(shí)施第一次尖峰退火；然后通過依次將第一多個(gè)磷離子、多個(gè)砷離子和第二多個(gè)磷離子注入到所述半導(dǎo)體4t底的NMOS區(qū)中以及依次爿尋第一多個(gè)硼離子和第二多個(gè)硼離子注入到所述半導(dǎo)體4于底的PMOS在所述半導(dǎo)體襯底上實(shí)施第二次尖峰退火。17.才艮據(jù)—又利要求16所述的方法，其中，形成所述4冊結(jié)構(gòu)包括通過利用等離子體氮化工藝將氮注入氧化膜中而在所述半導(dǎo)體襯底上形成柵氧化層；然后在所述4冊fUt層上形成4冊才及。18.根據(jù)權(quán)利要求17所述的方法，其中，形成的所述柵極的厚度在1150A至1450A范圍內(nèi)。19.根據(jù)權(quán)利要求16所述的方法，其中，形成的所述柵氧化層的厚度在14A至18A范圍內(nèi)。20.—種方法，包4舌在半導(dǎo)體襯底中形成阱；然后在所述半導(dǎo)體襯底上形成柵結(jié)構(gòu)；然后通過將第一類型摻雜劑的離子注入到所述半導(dǎo)體襯底的NMOS區(qū)中而實(shí)施4冊予貞摻雜；然后在所述柵結(jié)構(gòu)下形成袋；然后在所述半導(dǎo)體襯底上實(shí)施第一次尖峰退火；然后通過依次將第一類型摻雜劑的離子、第二類型摻雜劑的第二離子以及所述第一類型摻雜劑的離子注入到所述NMOS區(qū)中以及依次將第三類型摻雜劑的離子和所述第三類型摻雜劑的離子注入到所述半導(dǎo)體襯底的PMOS區(qū)中而在所述半導(dǎo)體村底上實(shí)施深源極/漏極注入工藝；然后在所述半導(dǎo)體襯底上實(shí)施第二次尖峰退火。全文摘要一種制造半導(dǎo)體裝置的方法可以包括在半導(dǎo)體襯底中形成阱，然后在該半導(dǎo)體上和/或上方形成柵氧化層，然后在該柵氧化層上和/或上方形成柵極，然后在該柵極下形成袋，然后在半導(dǎo)體襯底上實(shí)施第一次尖峰退火，然后在半導(dǎo)體襯底上實(shí)施深源極/漏極注入工藝，然后在半導(dǎo)體襯底上實(shí)施第二次尖峰退火。文檔編號(hào)H01L21/70GK101335210SQ20081012780公開日2008年12月31日申請日期2008年6月25日優(yōu)先權(quán)日2007年6月26日發(fā)明者吳龍皓申請人:東部高科股份有限公司