專利名稱：集成電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種間距縮小的半導(dǎo)體元件，特別是涉及一種間距縮小的 集成電路。
背景技術(shù)：
集成電路通常是應(yīng)用于制造多種電子元件，如記憶芯片。 一般而言，希 望可以藉由減少集成電路的尺寸來(lái)增加單一構(gòu)件的密度，以增強(qiáng)集成電路
的性能。集成電路上的最小間距(minimum pitch)(相同類型的兩個(gè)相鄰結(jié) 構(gòu)的相同點(diǎn)間的最小距離，如兩個(gè)相鄰的閘極導(dǎo)體)通?？勺鳛殡娐访芏鹊?代表性度量。
一般來(lái)說(shuō)，光刻設(shè)備的解析度限制了電路密度的增加程度。其中，光刻 設(shè)備所能產(chǎn)生的特征與間隔的最小尺寸與其解析度能力有關(guān)。
光刻設(shè)備能產(chǎn)生的最小特征寬度與最小間隔寬度的總和也就是光刻設(shè) 備所能產(chǎn)生的最小間距。其中，最小特征寬度通常是大致等于最小間隔寬 度，因此，光刻設(shè)備能產(chǎn)生的最小間距大致等于其所能產(chǎn)生的最小特征寬度 的兩倍。
有一些方法試著去減少集成電路的間距，使得所述間距能夠小于光刻 所能產(chǎn)生的最少間距，然而這些方法不容易控制且未能有一致化的結(jié)果。
由于先前的方法有許多缺點(diǎn)，故此領(lǐng)域亟需一種能夠?qū)⒃拈g距縮 減到小于光刻工藝所能產(chǎn)生的間距的方法。
由此可見(jiàn)，上述現(xiàn)有的集成電路及間距縮小的方法在結(jié)構(gòu)與使用上，顯 然仍存在有不便與缺陷，而亟待加以進(jìn)一步改進(jìn)。為了解決上述存在的問(wèn) 題，相關(guān)廠商莫不費(fèi)盡心思來(lái)謀求解決之道，但長(zhǎng)久以來(lái)一直未見(jiàn)適用的設(shè) 計(jì)被發(fā)展完成，而一般產(chǎn)品又沒(méi)有適切的結(jié)構(gòu)能夠解決上述問(wèn)題，此顯然 是相關(guān)業(yè)者急欲解決的問(wèn)題。因此如何能創(chuàng)設(shè)一種新的間距縮小的集成電 路，實(shí)屬當(dāng)前重要研發(fā)課題之一，亦成為當(dāng)前業(yè)界極需改進(jìn)的目標(biāo)。
有鑒于上述現(xiàn)有的集成電路及間距縮小的方法存在的缺陷，本發(fā)明人 基于從事此類產(chǎn)品設(shè)計(jì)制造多年豐富的實(shí)務(wù)經(jīng)驗(yàn)及專業(yè)知識(shí)，并配合學(xué)理 的運(yùn)用，積極加以研究創(chuàng)新，以期創(chuàng)設(shè)一種新的間距縮小的集成電路，能夠 改進(jìn)一般現(xiàn)有的集成電路及間距縮小的方法，使其更具有實(shí)用性。經(jīng)過(guò)不 斷的研究、設(shè)計(jì)，并經(jīng)過(guò)反復(fù)試作樣品及改進(jìn)后，終于創(chuàng)設(shè)出確具實(shí)用價(jià)值 的本發(fā)明。

發(fā)明內(nèi)容
本發(fā)明的目的在于，克服現(xiàn)有的集成電路存在的缺陷，而提供一種新 型結(jié)構(gòu)的集成電路，所要解決的技術(shù)問(wèn)題是使其提供一種具有較'J、間距的 集成電路，以及一種縮小間距的方法，非常適于實(shí)用。
本發(fā)明的目的及解決其技術(shù)問(wèn)題是采用以下技術(shù)方案來(lái)實(shí)現(xiàn)的。依據(jù)
本發(fā)明提出的一種集成電路，其包括 一基板；以及多對(duì)線路對(duì)，位于所述 的基板上，以定義多個(gè)第一溝道與多個(gè)第二溝道，所述多個(gè)第一溝道延伸至 所述基板一第一距離，所述多個(gè)第二溝道延伸至所述基板一第二距離，所述 第一距離不等于所述第二距離，其中相鄰的線路對(duì)被所述多個(gè)第一溝道中 相對(duì)應(yīng)的一第一溝道分離，以及每一對(duì)線路對(duì)包括一第一線路與一第二線 路，所述第一線路與所述第二線路定義所述多個(gè)第二溝道中相對(duì)應(yīng)的一第 二溝道。
本發(fā)明的目的及解決其技術(shù)問(wèn)題還可采用以下技術(shù)措施進(jìn)一步實(shí)現(xiàn)。 前述的集成電路，其中所述的多個(gè)第一溝道具有與所述多個(gè)第二溝道 不同的寬度。
前述的集成電路，其中所述的多對(duì)線路對(duì)的每對(duì)多對(duì)線路對(duì)中的所述 第 一線路與所述第二線路形成包圍相對(duì)應(yīng)的所述第二溝道的 一封閉線路。
前述的集成電路，其中所述的多對(duì)線路對(duì)的每對(duì)所述多對(duì)線路對(duì)中的 所述第一線路與所述第二線路具有次光刻(sublithographic)寬度。
前述的集成電路，其中所述的多對(duì)線路對(duì)的每對(duì)所述多對(duì)線路對(duì)中的 所述第一線路與所述第二線路具有實(shí)質(zhì)上相同的寬度。
前述的集成電路，其中所述的多對(duì)線路對(duì)中的多個(gè)所述第一線路與多 個(gè)所述第二線路在所述多對(duì)線路對(duì)中的寬度變化小于20°/。。
前述的集成電路，其中所述的多對(duì)線路對(duì)中的所述第一線路與第二線 路中的每一者皆具有小于60 nm的寬度。
前述的集成電路，其中所述的多個(gè)第一溝道與第二溝道中的每一者皆 具有小于60nm的寬度。
本發(fā)明的目的及解決其技術(shù)問(wèn)題還采用以下技術(shù)方案來(lái)實(shí)現(xiàn)。依據(jù)本 發(fā)明提出的一種集成電路，其包括 一基板；以及多個(gè)封閉線路,位于所述 基板上，以定義多個(gè)溝道，其中相鄰的封閉線路被所述多個(gè)溝道中相對(duì)應(yīng) 的一第 一溝道分離，以及在所述多個(gè)封閉線路中的每個(gè)封閉線路皆包圍在 所述多個(gè)溝道中相對(duì)應(yīng)的一第二溝道。
本發(fā)明的目的及解決其技術(shù)問(wèn)題還可采用以下技術(shù)措施進(jìn)一步實(shí)現(xiàn)。
前述的集成電路，其中所述的多個(gè)封閉線路的每個(gè)所述封閉線路具有 次光刻寬度。前述的集成電路，其中所述的多個(gè)封閉線路的每個(gè)所述封閉線路具有 實(shí)質(zhì)上相同的寬度。
前述的集成電路，其中所述的多個(gè)封閉線路中的每一封閉線路在多個(gè) 封閉線路中的寬度變化小于20%。
前述的集成電路，其中所述的多個(gè)封閉線路的每個(gè)所述封閉線路具有
小于60 nm的寬度。
前述的集成電路，其中所述的多個(gè)封閉線路的每個(gè)所述溝道具有小于 60 nm的寬度。
本發(fā)明的目的及解決其技術(shù)問(wèn)題另外還采用以下技術(shù)方案來(lái)實(shí)現(xiàn)。依 據(jù)本發(fā)明提出的一種集成電路，其包括 一基板；以及多對(duì)線路對(duì)，所述多 對(duì)線路對(duì)之間具有小于260 nm的間距，并且位于所述基板上，以定義多個(gè) 第一溝道與多個(gè)第二溝道，其中相鄰線路對(duì)被所述多個(gè)第一溝道中相對(duì)應(yīng) 的一第一溝道分離，以及每對(duì)線路對(duì)包括一第一線路與一第二線路，其中 所述第一線路與所述第二線路定義所述多個(gè)第二溝道中相對(duì)應(yīng)的一第二溝 道，每對(duì)線路對(duì)中的所述第 一線路與所述第二線路具有次光刻寬度。
本發(fā)明的目的及解決其技術(shù)問(wèn)題還可采用以下技術(shù)措施進(jìn)一步實(shí)現(xiàn)。
前述的集成電路，其中所述的多對(duì)線路對(duì)具有小于140 nm的間距。
前述的集成電路，其中所述的多對(duì)線路對(duì)的每對(duì)線路對(duì)的所述第 一線 路與所述第二線路形成包圍所述相應(yīng)第二溝道的 一封閉線路。
前述的集成電路，其中所述的多對(duì)線路對(duì)的每對(duì)多對(duì)線路對(duì)中的所述 第 一線路與所述第二線路具有實(shí)質(zhì)上相同的寬度。
前述的集成電路，其中所述的多對(duì)線路對(duì)中的所述第 一線路與所述第 二線路在所述多個(gè)線路對(duì)中的寬度變化小于20%。
本發(fā)明與現(xiàn)有技術(shù)相比具有明顯的優(yōu)點(diǎn)和有益效果。由以上技術(shù)方案 可知，本發(fā)明的主要技術(shù)內(nèi)容如下
本發(fā)明提供了 一種具有較小間距的集成電路，以及一種縮小間距的方法。
本發(fā)明所介紹的集成電路，包括基板與位于基板上的多個(gè)線路。線路定 義多個(gè)第一溝道與多個(gè)第二溝道。多個(gè)第一溝道可延伸至基板內(nèi)一距離，所 述距離與第二溝道延伸至基板內(nèi)的距離不同。相鄰線路對(duì)可被多個(gè)溝道中 的第一溝道分離，并且每對(duì)線路對(duì)都包括第一線路與第二線路，其可定義 多個(gè)第二溝道中的相應(yīng)第二溝道。
本發(fā)明所介紹的集成電路，包括基板與位于基板上的多個(gè)封閉線路，以 定義多個(gè)溝道，其中相鄰封閉線路被多個(gè)溝道中的第一溝道分離，并且多個(gè) 封閉線路中的每一個(gè)封閉線路都包圍多個(gè)溝道中的第二溝道。
本發(fā)明所介紹的集成電路，包括基板與間距小于260 nm并位于基板上的線路對(duì)，以定義多個(gè)第一溝道與多個(gè)第二溝道，其中相鄰線路對(duì)被多個(gè) 溝道中的第一溝道分離。每對(duì)線路對(duì)包括第一線路與第二線路，其可定義 在多個(gè)第二溝道中的相應(yīng)第二溝道，每對(duì)線路對(duì)中的第一線路與第二線路
都具有次級(jí)光刻寬度。
本發(fā)明集成電路具有明顯的優(yōu)點(diǎn)及有益效果。在現(xiàn)有習(xí)知的半導(dǎo)體光
刻工藝中，要制造出光刻間距小于130nm的線路是困難的。本發(fā)明解決了 上述問(wèn)題，可以制造出具有較小間距與次級(jí)光刻寬度的線路，以形成高密 度的元件。此外，在一實(shí)施例中，線路可以具有實(shí)質(zhì)上相同的寬度，但第 一溝道與第二溝道的深度與寬度可以不同。
參見(jiàn)以下的附圖、詳細(xì)介紹、以及申請(qǐng)專利范圍，可以更加清楚了解本 發(fā)明的其他樣態(tài)與優(yōu)點(diǎn)。
綜上所述，本發(fā)明是有關(guān)于一種間距縮小的半導(dǎo)體元件，特別是關(guān) 于一種間距縮小的集成電路。本發(fā)明所介紹的集成電路包括基板與位于基 板上的多個(gè)線路。線路定義多個(gè)第一溝道與多個(gè)第二溝道。多個(gè)第一溝道 延伸至基板一距離，此距離與多個(gè)第二溝道延伸至基板的距離不同。多個(gè)第 一溝道中的一第一溝道分離相鄰的線路對(duì)，并且每對(duì)線路對(duì)均包括第一線 路與第二線路，其可定義在多個(gè)第二溝道中的相應(yīng)第二溝道。本發(fā)明具有 上述諸多優(yōu)點(diǎn)及實(shí)用價(jià)值，其不論在產(chǎn)品結(jié)構(gòu)或功能上皆有較大改進(jìn)，在技 術(shù)上有顯著的進(jìn)步，并產(chǎn)生了好用及實(shí)用的效果，且較現(xiàn)有的集成電路具有 增進(jìn)的突出功效，從而更加適于實(shí)用，誠(chéng)為一新穎、進(jìn)步、實(shí)用的新設(shè)計(jì)。
上述說(shuō)明僅是本發(fā)明技術(shù)方案的概述，為了能夠更清楚了解本發(fā)明的 技術(shù)手段，而可依照說(shuō)明書(shū)的內(nèi)容予以實(shí)施，并且為了讓本發(fā)明的上述和 其他目的、特征和優(yōu)點(diǎn)能夠更明顯易懂，以下特舉較佳實(shí)施例，并配合附 圖，詳細(xì)"i兌明^;o下。


圖1A至圖8A是本發(fā)明第一實(shí)施例的間距縮小的集成電路的結(jié)構(gòu)及其 制造流程的上視示意圖。
圖1B至圖8B分別是圖1A至圖8A的剖面示意圖。
圖9A至圖IOB是對(duì)圖2A與圖2B中所繪示的集成電路結(jié)構(gòu)進(jìn)行另 一種 氧化工藝所形成的結(jié)構(gòu)示意圖。
圖IIA至圖13B是對(duì)圖2A與圖2B所繪示的結(jié)構(gòu)進(jìn)行又一種氧化工藝 所形成的結(jié)構(gòu)示意圖。
圖14A至圖20A是本發(fā)明第二實(shí)施例的間距縮小的集成電路的結(jié)構(gòu)及 其制造流程的上視示意圖。
圖14B至圖20B分別是圖14A至圖20A的剖面示意圖。100多層結(jié)構(gòu)101基板
103第一層105第二層
107帶狀光刻膠109寬度
110分隔距離209寬度
210分隔距離215第二帶狀層
306側(cè)壁310第三帶狀層
315第二帶狀層320間隔
325厚度330寬度
400第一溝道410溝道寬度
425距離450第一帶狀層
500第四層700開(kāi)口
800第二溝道810溝道寬度
820.距離850a線路對(duì)
850b線路對(duì)850c線路對(duì)
860:寬度862:間距
900:光罩層1100金屬層
1210第三帶狀層1400多層結(jié)構(gòu)
1401基板1403第一層
1405第二層1407帶狀光刻膠
1409寬度1410分隔距離
1510第三帶狀層1520間隔
1600第一溝道1610溝道寬度
1625距離1650第一帶狀層
1660第二帶狀層1700第四層
l謂開(kāi)口1900第五層
1910開(kāi)口2000第二溝道
2010溝道寬度2020距離
2050a:線路對(duì)2050b:線路對(duì)2050c:線路對(duì)2060寬度
2062:間距
具體實(shí)施例方式
為更進(jìn)一步闡述本發(fā)明為達(dá)成預(yù)定發(fā)明目的所采取的技術(shù)手段及功 效，以下結(jié)合附圖及較佳實(shí)施例，對(duì)依據(jù)本發(fā)明提出的集成電路其具體實(shí)施 方式、結(jié)構(gòu)、特征及其功效，詳細(xì)說(shuō)明如后。
圖IA至圖20B詳細(xì)介紹了本發(fā)明的較佳實(shí)施例。應(yīng)當(dāng)了解，本發(fā)明所介紹的步驟與結(jié)構(gòu)為集成電路制造過(guò)程中 一部分，換言之，本發(fā)明可以結(jié)合 本領(lǐng)域習(xí)知應(yīng)用(或其后所發(fā)展)的各種集成電路的制造技術(shù)。
圖1A至圖8B繪示為一種間距縮小的集成電路的結(jié)構(gòu)及工藝。圖1A至 圖8A是本發(fā)明第 一實(shí)施例的間距縮小的集成電路的結(jié)構(gòu)及制造流程的上視 示意圖，圖1B至圖8B分別是圖1A至圖8A的剖面示意圖。
請(qǐng)參閱圖1A至圖1B所示，分別繪示了圖案化位于多層結(jié)構(gòu)IOO(其位 于基板101上)上的帶狀光刻膠107的上視示意圖與剖面示意圖。在本實(shí)施 例中，該多層結(jié)構(gòu)IOO，包括在基板101上的第一層103與在第一層103上 的第二層105。在本發(fā)明中，若一層實(shí)際上位于其他層之上，其可視為"越 過(guò)"或"覆蓋"另一層。換句話說(shuō),上述術(shù)語(yǔ)并不排除兩者之間具有一個(gè)或 多個(gè)中間層。多層結(jié)構(gòu)100中的每一層都可以包括一個(gè)或多個(gè)具有所期望 電路的圖層。此外，基板101亦可包括一個(gè)或多個(gè)圖層。例如，基板101可 包括在第一介電層上的第一傳導(dǎo)層，在第二介電層上的第二傳導(dǎo)層，其依次 位于本發(fā)明所介紹的具有源極與漏極(漏極即為汲極，本文均稱為漏極)區(qū) 域的半導(dǎo)體基板上。在此實(shí)施例中，最終形成的結(jié)構(gòu)可用作為浮置閘存儲(chǔ) 器陣歹寸(floating gate memory array)。
帶狀光刻膠107具有寬度109與分隔距離110,該寬度109與分隔距離 110較佳的是為等于光刻工藝(其用于形成帶狀光刻膠107)的最小特征尺 寸。該寬度109與分隔距離110均小于120nm,例如是在30nm與120nm之 間。
較佳地，第一層103與第二層105可以包括相對(duì)于彼此而言能選擇性 處理(如選擇性蝕刻)的材質(zhì)。第一層103可為介電質(zhì)，在本實(shí)施例中，其包 括氮化硅。形成氮化硅的方法，例如是利用二氯硅烷(SiCl2H》與氨(NH3)進(jìn) 行化學(xué)氣相沉積(CVD)。
第二層105包括硅材質(zhì)，并且在本實(shí)施例中其包括多晶硅，該多晶硅的 形成方法例如是利用硅烷(SiH4)源進(jìn)行化學(xué)氣相沉積(CVD)。
接著，請(qǐng)同時(shí)結(jié)合參閱圖2A與圖2B所示,以帶狀光刻膠107為光罩，蝕 刻第二層105，以形成包括有第二層105的材質(zhì)的第二帶狀層215，第二帶 狀層215具有寬度209與分隔距離或分隔寬度210。而后，移除該光刻膠 107,以形成如圖2A與圖2B所繪示的上視與剖面結(jié)構(gòu)。其中，例如是使用等 離子體(等離子體即電漿，本文均稱為等離子體)蝕刻工藝進(jìn)行蝕刻。
接著，可對(duì)圖2A與圖2B中所繪示的結(jié)構(gòu)進(jìn)行氧化工藝，以移除第二 帶狀層215的一部分，以在剩余的第二帶狀層315上形成第三帶狀層(layer strip) 310，以形成如圖3A與圖3B所繪示的上視與剖面結(jié)構(gòu)。較佳地，第 一層103包括不會(huì)與氧化工藝反應(yīng)的材質(zhì)。
由于氧化工藝能夠縮減初始已圖案化的第二帶狀層215在垂直與水平方向上的寬度，因此剩余的第二帶狀層315的寬度330小于已初始圖案化 的第二帶狀層215的寬度209。
由于上述的氧化反應(yīng)以及第二層材質(zhì)與第三層的材質(zhì)具有不同的密 度，第三帶狀層310會(huì)具有比已初始圖案化的第二帶狀層215具有更大的寬 度。因此，第三帶狀層310之間的間隔320將會(huì)小于已初始圖案化的第二 帶狀層215間的分隔距離210。
如將會(huì)在后續(xù)的步驟中所介紹的，間隔320與剩余的第二帶狀層315 將會(huì)分別用來(lái)定義第一層103中的第一溝道與第二溝道的位置。因而，應(yīng)該 了解到，在后續(xù)步驟中所形成的第一溝道與第二溝道的尺寸可以達(dá)到次級(jí) 光刻尺寸。
再者，由于氧化工藝可形成尺寸不同的寬度330與間隔320，因而后續(xù) 所形成的第一溝道與第二溝道具有不同的寬度。
在后續(xù)的步驟中，以第二帶狀層315的側(cè)壁上的第三帶狀層310的厚 度325作為光罩，以圖案化第一層103為線路。該厚度325與多種因數(shù)有 關(guān)，例如氧化時(shí)間、氧化溫度、及氧化壓力，并且應(yīng)該了解到該厚度325可 小于已初始圖案化的第二帶狀層215的最小特征尺寸。因此，后續(xù)所形成的 線路可具有次級(jí)光刻寬度。
另外，由于氧化工藝使得在第二帶狀層315的每個(gè)側(cè)壁306上的第三 帶狀層310的厚度325實(shí)質(zhì)上相同，所以后續(xù)由第一層103所形成的線路 均具有實(shí)質(zhì)上相同的寬度。本發(fā)明所使用的術(shù)語(yǔ)"實(shí)質(zhì)上"意為可容納制 造容差。
在本實(shí)施例中，進(jìn)行熱氧化工藝，以移除包括多晶硅的已初始圖案化 的第二帶狀層215的一部分，以形成包括有二氧化硅的第三帶狀層310。在 一實(shí)施例中，熱氧化工藝是在高溫(如800。C)下將結(jié)構(gòu)暴露于含氧環(huán)境之 中。其中，氧氣會(huì)與第二帶狀層215的頂面與側(cè)面反應(yīng)，以產(chǎn)生第三帶狀層 310，第三帶狀層310包括二氧化硅。在二氧化硅開(kāi)始產(chǎn)生后，氧分子會(huì)經(jīng) 由正在生長(zhǎng)的第三帶狀層310擴(kuò)散到第二帶狀層的表面，以與第二帶狀層 的表面進(jìn)行反應(yīng)，進(jìn)而移除第二層材質(zhì)，以產(chǎn)生新的二氧化硅。
接著，請(qǐng)參閱圖4A與圖4B所示，可使用第三帶狀層310作為光罩，蝕 刻第一層103以形成延伸至基板101內(nèi)一距離425的第一溝道400,藉此定 義第一層材質(zhì)的第一帶狀層450,以得到分別在圖4A與圖4B中所繪示的 結(jié)構(gòu)。在本實(shí)施例中，可以使用對(duì)第一層103所具有的氮化硅具有高蝕刻 率，而對(duì)第三帶狀層310所具有的二氧化硅具有相對(duì)低蝕刻率的非等向性蝕 刻。合適的蝕刻化學(xué)劑例如是CH3F/02或CH2F2。
在其他的實(shí)施例中，第一溝道400延伸至基板101的頂面。應(yīng)當(dāng)了解 到，相鄰第 一帶狀層4 5 0之間的溝道寬度410將會(huì)小于已初始圖案化的第二帶狀層215的分隔寬度210,故第一溝道400的溝道寬度410能夠達(dá)到次級(jí) 光刻寬度。第一溝道400的溝道寬度410小于60 nm，例如可以在15nm與 60nm之間。
接著，請(qǐng)結(jié)合參閱圖5A與圖5B所示，在圖4A與圖4B中所示的結(jié)構(gòu)上 形成第四層500，以得到分別在圖5A與圖5B所繪示的上視與剖面結(jié)構(gòu)。在 本實(shí)施例中，第四層500包括與第三帶狀層310相同的材質(zhì)(在圖5B中沒(méi) 有明確顯示)，但本發(fā)明并不限于此。其中，可以用SiH4/02/氬(0》源進(jìn)行高 密度等離子體化學(xué)氣相沉積(CVD)以形成第四層5 00。
在一些實(shí)施例中，在沉積第四層500之前可以先將第三帶狀層310移 除。然而，若第四層500的材質(zhì)具有很好的填溝能力并且可與第三帶狀層 310 —同平坦化(將在下一步驟中介紹)，那么在沉積第四層500之前并不需 要將第三帶狀層310移除。
接著，請(qǐng)參閱圖6A與圖6B所示，平坦化在圖5A與5B中所示的結(jié)構(gòu)，以 暴露第二帶狀層315，以得到分別在圖6A與圖6B中所繪示的上視與剖面結(jié) 構(gòu)。其中，平坦化第四層500的方法例如是化學(xué)機(jī)械研磨法(CMP)。另外，也 可以使用干式蝕刻工藝來(lái)平坦化第四層500。
接著，請(qǐng)參閱圖7A與圖7B所示，例如是以蝕刻方式移除第二帶狀層 315，以形成開(kāi)口 700并暴露第一帶狀層450的一部分，以得到分別在圖7A 與圖7B所繪示的上視與剖面結(jié)構(gòu)。蝕刻第二帶狀層315的方法，例如是等 離子體蝕刻工藝，等離子體例如是包括氯(CU/溴化氫(HBr)/氧(0》，其相 對(duì)于第一帶狀層450與第四層500而言，對(duì)于第二帶狀層315具有較高的 蝕刻率。
接著，請(qǐng)參閱圖8A與圖8B所示，可使用第四層500作為光罩，蝕刻第 一帶狀層450以形成延伸至基板101內(nèi)一距離820的第二溝道800,藉此定 義線路對(duì)850a、 850b、 850c。而后，移除第四層500，以得到分別在圖8A與 圖8B所繪示的上視與剖面結(jié)構(gòu)。
第二溝道800具有溝道寬度810并延伸至基板內(nèi)一段距離820。在其他 的實(shí)施例中，第二溝道800可延伸至基板101的頂面。
如在圖8A中與圖8B中所示，該第一溝道400可以分離相鄰的線路對(duì) 850a、 850b、 850c。亦可了解到，每對(duì)線路對(duì)850a、 850b、 850c包括在末 端彼此耦接的第一線路與第二線路，故每對(duì)線路對(duì)850a、 850b、 850c形成 環(huán)形(上視圖形)并包圍第二溝道800的封閉線路。
應(yīng)該了解到，溝道寬度810將會(huì)小于已初始圖案化的第二帶狀層215 的分隔寬度210，因而第二溝道800的溝道寬度810可以達(dá)到次級(jí)光刻寬 度。第二溝道800的溝道寬度810小于60nra，例如可以在15nm與60nm之 間。此外，第二溝道800的溝道寬度81Q與第一溝道400的溝道寬度410不相同。另外，第二溝道800延伸至基板101內(nèi)的距離820與第一溝道400延 伸至基板101內(nèi)的距離425不相同。
圖1A至圖8B中所繪示的結(jié)構(gòu)是以自我對(duì)準(zhǔn)工藝所形成，其具有許多 優(yōu)點(diǎn)，其可克服以當(dāng)前光刻設(shè)備進(jìn)行雙重暴露方法時(shí)在對(duì)準(zhǔn)控制上的困難。
另外，在現(xiàn)有習(xí)知的半導(dǎo)體光刻工藝中，制造光刻間距小于130mn的線 路是困難的。本發(fā)明藉由制造具有d、間距及次級(jí)光刻寬度的線路對(duì)可以解 決上述問(wèn)題，且可形成高密度元件。在實(shí)施例中，線路對(duì)850a、 850b、 850c 具有小于260nm的間距862，例如可以小于140nm。更特定而言，所述線路 對(duì)850a、 850b、 850c可以具有小于70nm的間距。
請(qǐng)?jiān)俅螀㈤唸D3A與圖3B所示，應(yīng)當(dāng)了解到，在上述的第二帶狀層 315的側(cè)壁上的第三帶狀層310的厚度325可以作為光罩來(lái)圖案化線路對(duì) 850a、 850b、 850c。因而，應(yīng)了解到線路對(duì)850a、 850b、 850c將會(huì)具有實(shí) 質(zhì)上相同且為次級(jí)光刻等級(jí)的寬度860。線路對(duì)850a、 850b、 850c的寬度 860小于60 nm，例如可以在15 nm與60 nm之間。此外，可以容易地控制 線路對(duì)850a、 850b、 850c的寬度860變化，例如是將寬度變化控制在小于 20%的程度。如在圖8A與圖8B中所示，第一層的線路的間距小于在圖2B中 所繪示的已初始圖案化的第二帶狀層215的間距。
在圖1A至圖8B所繪示的實(shí)施例中，用于形成圖3B的第二帶狀層315 的氧化工藝可在垂直與水平方向上縮小已初始圖案化的第二帶狀層215的 距離。請(qǐng)參閱圖9A至圖IOB所示，是對(duì)圖2A與圖2B中所繪示的集成電路 結(jié)構(gòu)進(jìn)行另一種氧化工藝所形成的結(jié)構(gòu)示意圖。圖9A與圖9B以及圖10A 與圖IOB繪示了不同于圖3A與圖3B所示的結(jié)構(gòu)及其氧化工藝，以形成僅 在水平尺寸上縮小的第二帶狀層215。
如分別在圖9A與圖9B所繪示的上視與剖面結(jié)構(gòu)所示，在氧化步驟之 前，圖案化附加的光罩層900，其中光罩層900配置于第二帶狀層215的頂 面上。在另一實(shí)施例中，在形成已圖案化的光刻膠107之前，可先在第二 層105上形成附加的光罩層900，如此一來(lái)，可以同時(shí)圖案化第二層105以 及光罩層900,以形成第二帶狀層215。光罩層900包括不受氧化工藝影響 的材質(zhì)，以防止氧化工藝在第二層特征215垂直方向上方氧化。
因此，當(dāng)對(duì)圖9A與圖9B所繪示的結(jié)構(gòu)進(jìn)行氧化時(shí)，可以將第三帶狀 層310僅形成于剩余的第二帶狀層315的側(cè)壁上，以得到分別在圖10A與 圖IOB所繪示的上視與剖面結(jié)構(gòu)。而后，在蝕刻第一層103(為上文參閱圖 7與圖8所介紹)以前的步驟中移除光罩層900。
請(qǐng)參閱圖1U至圖13B所示，是對(duì)圖2A與圖2B所繪示的結(jié)構(gòu)進(jìn)行又 一種氧化工藝所形成的結(jié)構(gòu)示意圖。圖IIA至圖13B繪示了不同于上文參 照?qǐng)D3A與圖3B所介紹的其他工藝。在圖2A與圖2B中所繪示的結(jié)構(gòu)上形成金屬層1100,以得到分別在圖 IIA與圖IIB所繪示的上視與剖面結(jié)構(gòu)。該金屬層1100可以包括在高真空 條件下以賊鍍法所形成的耐高溫金屬。該耐高溫金屬可以包括鉑、鎳、鈷、 4太、鉭、或鉬。
接著，在圖IIA與圖11B所繪示的結(jié)構(gòu)上進(jìn)行燒結(jié)(sintering)工藝，以 移除一部分的第二帶狀層215，以在剩余的第二帶狀層315上形成第三帶狀 層1210。較佳地，第一層103包括對(duì)燒結(jié)工藝沒(méi)有反應(yīng)的材質(zhì)。
燒結(jié)工藝可以在垂直與水平方向上收縮初始已圖案化的第二帶狀層 215,因而剩余的第二帶狀層315的寬度小于已初始圖案化的第二帶狀層215
的寬度。此外，由于燒結(jié)工藝以及第二層材質(zhì)與第三層材質(zhì)是具有不同的 密度，第三帶狀層1210將會(huì)具有大于已初始圖案化的第二帶狀層215的寬 度。因此，第三帶狀層1210之間的間隔將會(huì)小于已初始圖案化的第二帶狀 層215之間的間隔，進(jìn)而能夠達(dá)到次級(jí)光刻寬度。
在本實(shí)施例中，燒結(jié)工藝包括用于形成第三帶狀層1210的硅化工藝，其 例如是在400。C到800。C的溫度范圍內(nèi)進(jìn)行快速熱工藝(RTP)，第三層U10 包括金屬層110 0的硅-金屬混合物。
在燒結(jié)工藝后，例如是以濕式剝除(wet strip)工藝移除剩余的金屬層 1100,以得到分別在圖13A與圖13B所繪示的上視與剖面結(jié)構(gòu)。本領(lǐng)域熟知 此項(xiàng)技藝的技術(shù)人員應(yīng)該了解到，可以用上文中參閱圖4A至圖8B所介紹 的方法，將圖13A與圖13B中所繪示的結(jié)構(gòu)形成為由第一溝道與第二溝道 所定義的線路對(duì)。
在上述實(shí)施例中，藉由將第二層材質(zhì)的一部分轉(zhuǎn)化到第三層材質(zhì)內(nèi)，以 將第三層材質(zhì)形成于第二層材質(zhì)的側(cè)壁上。這些工藝可以是上述實(shí)施例中 的熱工藝；或者，在其他實(shí)施例中，這些工藝也可以是另一化學(xué)反應(yīng)或互 擴(kuò)散反應(yīng)。也就是說(shuō)，只要上述工藝不對(duì)結(jié)構(gòu)中的其他材質(zhì)產(chǎn)生影響或者 說(shuō)所產(chǎn)生的影響足以被調(diào)節(jié)，那么任何可將第二層材質(zhì)的一部分轉(zhuǎn)化到第 三層材質(zhì)內(nèi)的工藝都可以使用。
另外，應(yīng)該了解到形成第三層材質(zhì)的工藝具有縮小第二層特征的寬度 的效杲，并且可以用更大體積的第三層材質(zhì)來(lái)取代第二層材質(zhì)的體積。因 而，所產(chǎn)生的第三層結(jié)構(gòu)具有比第二層特征的初始寬度更大的寬度。
圖14A至圖20A是本發(fā)明第二實(shí)施例的間距縮小的集成電路的結(jié)構(gòu)及 其制造流程的上視示意圖；圖14B至圖20B分別是圖14A至圖20A的剖面 示意圖，繪示為另一種間距縮小的集成電路的結(jié)構(gòu)及其工藝。
圖14A與圖14B分別繪示了圖案化位于多層結(jié)構(gòu)1400 (其位于基板1401 上)上的帶狀光刻膠1407的上視與剖面示意圖。在本實(shí)施例中，該多層結(jié) 構(gòu)1400,包括在基板1401上的第一層1403與在第一層1403上的第二層1405。多層結(jié)構(gòu)1400的各層與基板1401均可包括一個(gè)或多個(gè)具有所期望 電路的圖層。例如，基板1401可包括在第一介電層上的第一多晶硅層與在 半導(dǎo)體基板上的第 一介電層(其具有本發(fā)明所介紹的源極與漏極區(qū)域)。
帶狀光刻膠1407具有寬度1409與分隔距離(或分隔寬度)1410,寬度 1409與分隔距離1410較佳的為等于用于形成帶狀光刻膠1407的光刻工藝 的最小特征尺寸。
較佳地，第一層1403與第二層1405包括相對(duì)于彼此而言可選擇性地 處理(如選擇性蝕刻)的材質(zhì)。第一層1403可以是介電質(zhì)，并且在本實(shí)施例 中第一層包括氮化義圭。在本實(shí)施例中第二層1405包括多晶硅。
接著，請(qǐng)參閱圖15A與圖15B所示，在帶狀光刻膠1407的頂部與側(cè)壁 的表面上形成第三帶狀層1510,以得到分別在圖15A與圖15B所繪示的上 視與剖面結(jié)構(gòu)。在本實(shí)施例中，第三帶狀層1510包括聚合材質(zhì)。
第三帶狀層1510將會(huì)具有大于帶狀光刻膠1407的寬度。因此，該第三 帶狀層1510間的間隔1520將會(huì)小于帶狀光刻膠1407間的分隔距離1410。
接著，以第三帶狀層1510作為光罩，蝕刻第一層"03與第二層1405，以 形成延伸至基板1401內(nèi)一距離1625的第一溝道1600,并定義包括第二層 材質(zhì)的第二帶狀層1660與包括第一層材質(zhì)的第一帶狀層1650。而后，移除 第三帶狀層1510與帶狀光刻膠1407,以得到分別在圖UA與圖UB中所繪 示的上視與剖面結(jié)構(gòu)，可使用單一種蝕刻劑來(lái)蝕刻第一層1403與第二層 1405，或者是以兩步驟來(lái)進(jìn)行上述的蝕刻工藝，其中以第 一蝕刻劑蝕刻第二 層1405,并且以第二蝕刻劑蝕刻第一層1403。
第一溝道1600具有溝道寬度1610 ,其小于用于形成該帶狀光刻膠 1407的光刻工藝的最小特征尺寸。第一溝道1600的溝道寬度1610小于 60nm，例如可在15 nm與60nm之間。在本實(shí)施例中，第一溝道1600延伸 至基板1401內(nèi)一距離1625。或者是，此第一溝道1600可延伸至基板1401 的頂面。
接著，在圖16A與圖16B中所繪示的結(jié)構(gòu)上形成第四層l700，以填充 第一溝道1600，并且平坦化第四層1700以暴露第二帶狀層1660，以形成在 圖17A與圖17B所繪示的上視與剖面結(jié)構(gòu)。在本實(shí)施例中，第四層1700包 括一個(gè)或多個(gè)介電層。
接著，對(duì)上述結(jié)構(gòu)進(jìn)行蝕刻工藝，移除第二帶狀層1660,以定義開(kāi)口 1800，該開(kāi)口 1800暴露第一帶狀層1650，以得到圖18A與圖18B繪示的上視 與剖面結(jié)構(gòu)。在本實(shí)施例中，第二帶狀層1660包括多晶硅，故使用HN03與HF 的濕式蝕刻工藝移除之。
接著，在該第四層1700的頂部與經(jīng)暴露的側(cè)壁的表面上形成第五層 1900，以定義開(kāi)口 1910，該開(kāi)口 1910暴露第一帶狀層1650的一部分，以形成圖19A與圖19B所繪示的上視與剖面結(jié)構(gòu)。在本實(shí)施例中，第五層1900包 括聚合材質(zhì)。
接著，以第五層1900為光罩，蝕刻第一帶狀層1650，以形成延伸至基板1401 內(nèi)一距離2020的第二溝道2000,藉此定義線路對(duì)2G50a、 2050b、 2050c。而 后，移除第四層1700與第五層1900，以形成在圖20A與圖20B所繪示的上 視與剖面結(jié)構(gòu)。
第二溝道2000具有溝道寬度2010,且延伸至基板內(nèi)一段距離2020。在 其他實(shí)施例中，第二溝道2000延伸至基板1401的頂面。第二溝道2000的 溝道寬度2010小于60 ■，例如可在15nm與60nm之間。
如圖20A與圖20B中所示，藉由第一溝道1600分離相鄰線路對(duì) 2050a、 2050b、 2050c。亦可看出每對(duì)線路對(duì)2050a、 2050b、 2050c包括在其 末端彼此耦接的第一線路與第二線路，因而每對(duì)線路對(duì)2050a、 2050b、 2050c 均包圍第二溝道2000。
應(yīng)當(dāng)了解，溝道寬度2010將會(huì)小于已圖案化的帶狀光刻膠1407的分 隔寬度1410，因而第二溝道2000的該溝道寬度2010可以達(dá)到次級(jí)光刻寬 度。此外，第二溝道2000的溝道寬度2010與第一溝道1600的溝道寬度1610 不相同。另外，第二溝道2000延伸至基板的距離2020與第一溝道1600延 伸至基板1401的距離1625不相同。
在習(xí)知半導(dǎo)體光刻工藝中，要制造出具有小于13Onra光刻間距的線路是 困難的。本發(fā)明通過(guò)制造具有小間距與次級(jí)光刻寬度的線路對(duì)來(lái)形成高密 度元件，以解決習(xí)知的上述問(wèn)題。在本實(shí)施例中，線路對(duì)2050a、 2050b、 2050c 具有小于260 nm的間距2062，例如可小于140 nm。更特定而言，線路對(duì) 2050a、 2050b、 2050c的間距可小于70nm。
請(qǐng)?jiān)俅螀㈤唸D19A與圖19B所示，將第五層1900的厚度層(在第四層 1700的側(cè)壁上)為光罩，以圖案化線3各對(duì)2050a、 2050b、 2050c。因而，應(yīng)該 了解到，線路對(duì)2050a、 2050b、 2050c將會(huì)具有實(shí)質(zhì)上相同的寬度2060。在 圖20A與圖20B所繪示的結(jié)構(gòu)中，第一層的線路間距小于圖14B的帶狀光 刻月交1407的間距。
由上述的實(shí)施例可知，若多層結(jié)構(gòu)中具有合適的材質(zhì)，則可重復(fù)進(jìn)行 本發(fā)明所介紹的特征來(lái)縮小工藝。舉例來(lái)說(shuō)，在另一實(shí)施例中，可以是在 上述的第 一實(shí)施例中的特征縮小工藝進(jìn)行之前或之后再進(jìn)行的第二實(shí)施例 中的特征來(lái)縮小工藝。
盡管以上參照實(shí)施例與樣例詳細(xì)地揭露了本發(fā)明，應(yīng)該了解到，該等樣 例的意圖僅是用作說(shuō)明，而并不是對(duì)本發(fā)明的限制。應(yīng)當(dāng)考慮到，對(duì)本領(lǐng) 域熟知此項(xiàng)技藝的技術(shù)人員來(lái)說(shuō)，其各種改型及合并是容易產(chǎn)生的，而此等 改型及合并將會(huì)受限于本發(fā)明技術(shù)方案的精神及本發(fā)明申請(qǐng)專利的范圍。以上所述，僅是本發(fā)明的較佳實(shí)施例而已，并非對(duì)本發(fā)明作任何形式 上的限制，雖然本發(fā)明已以較佳實(shí)施例揭露如上，然而并非用以限定本發(fā) 明，任何熟悉本專業(yè)的技術(shù)人員，在不脫離本發(fā)明技術(shù)方案范圍內(nèi)，當(dāng)可利 用上述揭示的技術(shù)內(nèi)容作出些許更動(dòng)或修飾為等同變化的等效實(shí)施例，但 凡是未脫離本發(fā)明技術(shù)方案內(nèi)容，依據(jù)本發(fā)明的技術(shù)實(shí)質(zhì)對(duì)以上實(shí)施例所 作的任何簡(jiǎn)單修改、等同變化與修飾，均仍屬于本發(fā)明技術(shù)方案的范圍內(nèi)。
權(quán)利要求
1、一種集成電路，其特征在于其包括一基板；以及多對(duì)線路對(duì)，位于所述的基板上，以定義多個(gè)第一溝道與多個(gè)第二溝道，所述多個(gè)第一溝道延伸至所述基板一第一距離，所述多個(gè)第二溝道延伸至所述基板一第二距離，所述第一距離不等于所述第二距離，其中相鄰的線路對(duì)被所述多個(gè)第一溝道中相對(duì)應(yīng)的一第一溝道分離，以及每一對(duì)線路對(duì)包括一第一線路與一第二線路，所述第一線路與所述第二線路定義所述多個(gè)第二溝道中相對(duì)應(yīng)的一第二溝道。
2、 根據(jù)權(quán)利要求1所述的集成電路,其特征在于其中所述的多個(gè)第一 溝道具有與所述多個(gè)第二溝道不同的寬度。
3、 根據(jù)權(quán)利要求1所述的集成電路，其特征在于其中所述的多對(duì)線路 對(duì)的每對(duì)多對(duì)線路對(duì)中的所述第一線路與所述第二線路形成包圍相對(duì)應(yīng)的 所述第二溝道的 一封閉線路。
4、 根據(jù)權(quán)利要求1所述的集成電路，其特征在于其中所述的多對(duì)線路 對(duì)的每對(duì)所述多對(duì)線路對(duì)中的所述第一線路與所述第二線路具有次光刻寬度。
5、 根據(jù)權(quán)利要求1所述的集成電路，其特征在于其中所述的多對(duì)線路 對(duì)的每對(duì)所述多對(duì)線路對(duì)中的所述第 一線路與所述第二線路具有實(shí)質(zhì)上相 同的寬度。
6、 根據(jù)權(quán)利要求1所述的集成電路，其特征在于其中所述的多對(duì)線路 對(duì)中的多個(gè)所述第 一線路與多個(gè)所述第二線路在所述多對(duì)線路對(duì)中的寬度 變化小于20%。
7、 根據(jù)權(quán)利要求1所述的集成電路,其特征在于其中所述的多對(duì)線路 對(duì)中的所述第一線路與第二線路中的每一者皆具有小于60 nm的寬度。
8、 根據(jù)權(quán)利要求1所述的集成電路，其特征在于其中所述的多個(gè)第一 溝道與第二溝道中的每一者皆具有小于60 nm的寬度。
9、 一種集成電路，其特征在于其包括 一基板；以及多個(gè)封閉線路，位于所述基板上，以定義多個(gè)溝道，其中相鄰的封閉 線路被所述多個(gè)溝道中相對(duì)應(yīng)的 一 第 一 溝道分離，以及在所述多個(gè)封閉線 路中的每個(gè)封閉線路皆包圍在所述多個(gè)溝道中相對(duì)應(yīng)的一第二溝道。
10、 根據(jù)權(quán)利要求9所述的集成電路，其特征在于其中所述的多個(gè)封閉 線路的每個(gè)所述封閉線路具有次光刻寬度。
11、 根據(jù)權(quán)利要求9所述的集成電路，其特征在于其中所述的多個(gè)封閉線路的每個(gè)所述封閉線路具有實(shí)質(zhì)上相同的寬度。
12、 根據(jù)權(quán)利要求9所述的集成電路,其特征在于其中所述的多個(gè)封閉 線路中的每一封閉線路在多個(gè)封閉線路中的寬度變化小于2 0%。
13、 根據(jù)權(quán)利要求9所述的集成電路，其特征在于其中所述的多個(gè)封閉 線路的每個(gè)所述封閉線路具有小于60 nm的寬度。
14、 根據(jù)權(quán)利要求9所述的集成電路，其特征在于其中所述的多個(gè)封閉 線路的每個(gè)所述溝道具有小于60 nm的寬度。
15、 一種集成電路，其特征在于其包括 一基板；以及多對(duì)線路對(duì)，所述多對(duì)線路對(duì)之間具有小于260 nm的間距，并且位于 所述基板上，以定義多個(gè)第一溝道與多個(gè)第二溝道，其中相鄰線路對(duì)被所述 多個(gè)第一溝道中相對(duì)應(yīng)的一第一溝道分離，以及每對(duì)線路對(duì)包括一第一線 路與一第二線路，其中所述第一線路與所述第二線路定義所述多個(gè)第二溝道中相對(duì)應(yīng)的一第二溝道，每對(duì)線路對(duì)中的所述第一線;洛與所述第二線路 具有次光刻寬度。
16、 根據(jù)權(quán)利要求15所述的集成電路，其特征在于其中所述的多對(duì)線 路對(duì)具有小于14 0 nm的間距。
17、 根據(jù)權(quán)利要求15所述的集成電路,其特征在于其中所述的多對(duì)線 路對(duì)的每對(duì)線路對(duì)的所述第 一線路與所述第二線路形成包圍所述相應(yīng)第二 溝道的一封閉線路。
18、 根據(jù)權(quán)利要求15所述的集成電路，其特征在于其中所述的多對(duì)線 路對(duì)的每對(duì)多對(duì)線路對(duì)中的所述第一線路與所述第二線路具有實(shí)質(zhì)上相同 的寬度。
19、 根據(jù)權(quán)利要求15所述的集成電路，其特征在于其中所述的多對(duì)線 路對(duì)中的所述第一線路與所述第二線路在所述多個(gè)線路對(duì)中的寬度變化小 于20%。
全文摘要
本發(fā)明是有關(guān)于一種間距縮小的半導(dǎo)體元件，特別是關(guān)于一種間距縮小的集成電路。本發(fā)明所介紹的集成電路包括基板與位于基板上的多個(gè)線路。線路定義多個(gè)第一溝道與多個(gè)第二溝道。多個(gè)第一溝道延伸至基板一距離，此距離與多個(gè)第二溝道延伸至基板的距離不同。多個(gè)第一溝道中的一第一溝道分離相鄰的線路對(duì)，并且每對(duì)線路對(duì)均包括第一線路與第二線路，其可定義在多個(gè)第二溝道中的相應(yīng)第二溝道。
文檔編號(hào)H01L27/02GK101567372SQ200810161368
公開(kāi)日2009年10月28日 申請(qǐng)日期2008年9月23日 優(yōu)先權(quán)日2008年4月22日
發(fā)明者洪士平 申請(qǐng)人:旺宏電子股份有限公司