国产精品1024永久观看,大尺度欧美暖暖视频在线观看,亚洲宅男精品一区在线观看,欧美日韩一区二区三区视频,2021中文字幕在线观看

  • <option id="fbvk0"></option>
    1. <rt id="fbvk0"><tr id="fbvk0"></tr></rt>
      <center id="fbvk0"><optgroup id="fbvk0"></optgroup></center>
      <center id="fbvk0"></center>

      <li id="fbvk0"><abbr id="fbvk0"><dl id="fbvk0"></dl></abbr></li>

      半導(dǎo)體裝置、場(chǎng)效應(yīng)晶體管及其柵極的制造方法

      文檔序號(hào):6900991閱讀:199來(lái)源:國(guó)知局
      專利名稱:半導(dǎo)體裝置、場(chǎng)效應(yīng)晶體管及其柵極的制造方法
      技術(shù)領(lǐng)域
      本發(fā)明是有關(guān)于集成電路中的金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管(metal oxide semiconductor field effect transistor, MOSFET)的構(gòu)造及其制造方法,且 特別是有關(guān)于具有堆疊的金屬柵極的金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管及其制 造方法。
      背景技術(shù)
      根據(jù)當(dāng)前半導(dǎo)體產(chǎn)業(yè)的趨勢(shì),必須在單一集成電路中達(dá)成更小、更快及 更復(fù)雜的電路功能,在縮小半導(dǎo)體集成電路的裝置尺寸的同時(shí),更重要的課 題是在縮放電壓時(shí)保持高驅(qū)動(dòng)電流與保持較小的MOSFET尺寸。元件的驅(qū)動(dòng) 電流與柵極尺寸、柵極電容及載流子遷移率等參數(shù)有極大相關(guān)性。各種保持 金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管的高驅(qū)動(dòng)電流的技術(shù)創(chuàng)新中,常利用高介電 常數(shù)的柵極介電質(zhì)與金屬柵極來(lái)增加MOSFET的柵極電容。
      二氧化硅被廣泛的用在MOSFET的柵極介電層。然而,在先進(jìn)技術(shù)中, 由于裝置尺寸的縮小而導(dǎo)致柵極二氧化硅層極薄,如此一來(lái),柵極滲漏電流 會(huì)變成無(wú)法接受的大。就某種意義來(lái)說(shuō),可利用高介電常數(shù)柵極介電質(zhì)來(lái)取 代二氧化硅(介電常數(shù)=3.9)柵極介電質(zhì),高介電常數(shù)柵極介電質(zhì)提供較厚 的柵極介電層,可保持理想的較大柵極電容而有較大元件驅(qū)動(dòng)電流,因此電 流滲漏變少。也可利用金屬柵極來(lái)改善驅(qū)動(dòng)電流效能。與常見的多晶硅柵極 比較,使用金屬柵極更有助于減少多晶硅耗盡效應(yīng)(depletion effect)來(lái)增加元 件驅(qū)動(dòng)電流。
      在既有高介電常數(shù)金屬柵極的MOSFET的制造方法中,二氧化鉿(介電 常數(shù)=20)或二氧化鋯(介電常數(shù)=23)被用來(lái)當(dāng)柵極介電層的高介電常數(shù)材 料。典型為利用如原子層沉積(atomic layer deposition, ALD)的沉積工藝將 該類高介電常數(shù)材料沉積在對(duì)于氧化反應(yīng)敏感的基板上(如硅片或鍺)。實(shí) 際上,在沉積高介電常數(shù)材料前,通常也會(huì)在基板上形成界面氧化層。界面
      4氧化層有助于成核位置的形成,由于成核位置的形成可增強(qiáng)金屬前驅(qū)物吸附, 因而可改善高介電常數(shù)柵極介電層的品質(zhì)。柵極金屬層為利用如物理氣相沉
      積(physical vapor deposition, PVD)、化學(xué)氣相沉積(chemical vapor deposition, CVD)、原子氣相沉積(atomic vapor deposition, AVD)、原子層沉積(ALD) 或等離子體增強(qiáng)型原子層沉積(plasma-enhanced ALD,PEALD)的沉積工藝 形成的金屬層。接著,多晶硅覆蓋層沉積在金屬柵極層上,使高介電常數(shù)金 屬柵極的MOSFET的工藝可適用于現(xiàn)存的互補(bǔ)型金屬氧化物半導(dǎo)體晶體管
      (CMOS)工藝中。然后,使用光刻法與柵極堆疊的蝕刻工藝可形成柵極。 在此之后,可進(jìn)行現(xiàn)有的源極/漏極注入工藝,接著為一個(gè)或多個(gè)強(qiáng)熱循環(huán), 例如閃光退火、激光退火、用于一般半導(dǎo)體中段工藝(middle of the line, MOL) 和后段工藝(back end of the line, BEOL)中的快速熱退火(rapid thermal annealing, RTA)。
      然而,現(xiàn)存的高介電常數(shù)金屬柵極的MOSFET的工藝至少有以下的問(wèn) 題。首先,當(dāng)以PVD工藝(如等離子體濺射沉積)沉積金屬柵極,所采用的 離子撞擊可能對(duì)高介電常數(shù)柵極介電質(zhì)與界面層造成等離子體損傷,且因此 導(dǎo)致載流子遷移率降低。第二,當(dāng)以非PVD技術(shù)(如CVD、 AVD、 ALD與 PEALD)形成柵極金屬層,在沉積的膜內(nèi)易產(chǎn)生高含氧量。利用上述方式形 成的膜的密度較低,因而膜內(nèi)也可能吸收濕氣。所沉積的金屬膜內(nèi)含氧量以 及其中濕氣的存在,再加上必須在中段及后段工藝中進(jìn)行熱循環(huán),可能會(huì)導(dǎo) 致界面氧化層的增加,即所謂界面氧化層重新成長(zhǎng)的現(xiàn)象。這個(gè)問(wèn)題可能造 成明顯的MOSFET氧化層厚度(equivalent oxide thickness, EOT)增加、臨界 電壓改變以及其它負(fù)面影響。第三,形成柵極金屬層與沉積多晶硅覆蓋層的 工藝通常是由分開的工藝設(shè)備進(jìn)行。在等待進(jìn)行多晶硅覆蓋層的沉積時(shí),已 沉積的金屬膜可能被氧化且吸收濕氣。替換已存在的沉積工具可能會(huì)非常昂
      蟲 貝o

      發(fā)明內(nèi)容
      本發(fā)明所要解決的技術(shù)問(wèn)題在于提供一種半導(dǎo)體裝置、金屬氧化物半導(dǎo) 體場(chǎng)效應(yīng)晶體管(MOSFET)及其柵極的制造方法,以解決或防止上述或其它 問(wèn)題,且也可達(dá)到技術(shù)優(yōu)勢(shì)。MOSFET的柵極包含柵極金屬層,上述柵極金屬層形成在高介電常數(shù)柵極介電層上。利用低含氧量沉積工藝在不以帶電離 子撞擊晶片基板的情形下,形成上述金屬柵極。因此可形成含氧量低的金屬 柵極層并防止界面氧化層的重新成長(zhǎng)。形成柵極金屬層的工藝可避免對(duì)晶片 基板造成等離子體損傷。
      為了實(shí)現(xiàn)上述目的,本發(fā)明 -較佳實(shí)施例中提出一種MOSFET的制造方 法,包含形成高介電常數(shù)介電層在半導(dǎo)體基板上;形成第一金屬層在高介電 常數(shù)介電層上,其中第一金屬層具有低含氧量;以及形成第二金屬層在第一 金屬層上。
      為了實(shí)現(xiàn)上述目的,本發(fā)明另一較佳實(shí)施例中提出一種MOSFET的柵極 制造方法,包含形成界面氧化層在硅基板上;形成高介電常數(shù)柵極介電層在 界面氧化層上;形成柵極金屬層在高介電常數(shù)介電層上,其中金屬層具低含 氧量;以及形成柵極覆蓋層在柵極金屬層上。
      為了實(shí)現(xiàn)上述目的,本發(fā)明又一較佳實(shí)施例中提出一種半導(dǎo)體裝置的制 造方法,包含提供半導(dǎo)體基板;形成界面氧化層在基板上的第一區(qū)域與第二 區(qū)域;形成高介電常數(shù)介電層在第一與第二區(qū)域的界面氧化層上;以及形成 第一金屬層在第一與第二區(qū)域的高介電常數(shù)介電層上,其中第一金屬層具低
      本發(fā)明的半導(dǎo)體裝置、金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管(MOSFET)及其 柵極的制造方法,其可減少或降低等離子體造成的損傷與界面層的重新成長(zhǎng)。


      為使本發(fā)明的上述和其它目的、特征、優(yōu)點(diǎn)與實(shí)施例能更明顯易懂,所 附附圖的詳細(xì)說(shuō)明如下
      圖1至圖3以剖面圖示出了用以制造本發(fā)明實(shí)施例中具有高介電常數(shù)柵
      極介電層與金屬柵極的MOSFET的工藝步驟;
      圖4以折線圖示出了本發(fā)明實(shí)施例中具有金屬柵極的MOSFET與先前技 術(shù)中金屬柵極MOSFET 二者含氧量的比較;
      圖5至圖6以剖面圖示出了用以制造本發(fā)明實(shí)施例中具有高介電常數(shù)柵 極介電層與金屬柵極的MOSFET的工藝步驟;
      圖7示出了根據(jù)本發(fā)明實(shí)施例具有高介電常數(shù)柵極介電層與金屬柵電極的MOSFET的剖面圖。
      主要組件符號(hào)說(shuō)明
      10:晶片 102:界面氧化層 110A:第一柵極金屬層 120:多晶硅覆蓋層 145:源極/漏極
      170、 270: NMOS晶體管 200:線條
      100:基板
      104:高介電常數(shù)介電層 110B:第二柵極金屬層 135:墊片 150:金屬柵極
      180、 280: PMOS晶體1
      210:線條
      具體實(shí)施例方式
      本發(fā)明較佳實(shí)施例與其制造方法詳細(xì)討論揭露如下。然而,本發(fā)明提供 許多可應(yīng)用的發(fā)明概念,其可被實(shí)施至特定背景做廣泛改變。在此討論的特 定實(shí)施例只是說(shuō)明以特定的方法制造與使用本發(fā)明,并非用以限定本發(fā)明。
      此處參照具有高介電常數(shù)柵極介電層與堆疊金屬柵極的MOSFET的較 佳實(shí)施例及其制造方法來(lái)描述本發(fā)明,其可減少或降低等離子體造成的損傷 與界面層的重新成長(zhǎng)。然而,本發(fā)明的實(shí)施例也可應(yīng)用至其它晶體管結(jié)構(gòu)與 其制造方法。以工藝步驟的剖面圖示出了利用CMOS的工藝制造MOSFET 的較佳實(shí)施例。雖然每一圖中只示出了一個(gè)NMOS與一個(gè)PMOS,在單一半 導(dǎo)體工作元件上可同時(shí)形成多個(gè)晶體管。
      請(qǐng)參照?qǐng)Dl,其示出了晶片IO剖面圖的一部分。晶片10包含基板100, 通常為位于主體硅基板上的P型單晶硅外延層,但也可由砷化鎵(GaAs)、 磷砷化鎵(GaAsP)、磷化銦(InP)、砷化鋁鎵(GaAlAs)、砷化鎵銦(InGaP) 或其相似物形成。再者,在硅覆蓋絕緣層的晶片組態(tài)中,基板100可為形成 在絕緣層上的半導(dǎo)體層。
      在一較佳實(shí)施例中,產(chǎn)生MOSFET的第一步為形成分隔有源區(qū)的隔離 區(qū),之后在有源區(qū)上形成MOS晶體管??蛇M(jìn)行傳統(tǒng)的區(qū)域硅氧化法(local oxidation of silicon, LOCOS)工藝以生成熱場(chǎng)氧化物,上述熱場(chǎng)氧化物可分 隔金屬氧化物半導(dǎo)體晶體管的有源區(qū)。在先進(jìn)工藝技術(shù)中,欲使得不同類型晶體管間的間隔較緊密,可在基板100中形成以二氧化硅(Si02)填滿的淺
      溝槽隔離(shollow trench isolations, STIs),如圖所示。淺溝槽隔離可電性隔 離兩個(gè)有源區(qū)且防止金屬或傳導(dǎo)性多晶硅導(dǎo)線(polylines)在有源區(qū)外部產(chǎn) 生不必要的晶體管。
      在形成隔離區(qū)之后,摻雜基板100以供形成不同類型的MOSFET。欲產(chǎn) 生PMOS晶體管時(shí)可形成摻雜的N型阱區(qū),而欲產(chǎn)生NMOS晶體管時(shí)可形 成摻雜的P型阱區(qū)。在該過(guò)程中,可利用第一光刻與離子注入工藝循環(huán),形 成漸退式(retrograde) N型阱區(qū),其中摻雜物濃度在靠近基板100的表面下 方處最高。在N型阱區(qū)形成后,進(jìn)行第二光刻與離子注入工藝循環(huán),以便產(chǎn) 生漸退式P型阱區(qū)。產(chǎn)生兩種阱區(qū)的工藝通常歸類為成對(duì)阱區(qū)工藝?;蛘呤?, 也可能使用背景摻雜P型的基板100而僅需在基板上形成N型阱區(qū),同理, 也可利用N型材料來(lái)制備基板并在其上形成P型阱區(qū)。在較佳實(shí)施例中,上 述步驟至此已準(zhǔn)備了形成MOS晶體管的裸片。
      如圖2所示,在基板100上形成界面氧化層102。在一較佳實(shí)施例中, 透過(guò)化學(xué)清洗工藝形成界面氧化層102,其厚度約為4埃。將晶片10浸入稀 釋的氟化氫溶液中在柵極形成前清洗基板??衫蒙鲜龇椒ㄔ诨灞砻嫔仙?成原生氧化物(native oxide)而形成界面氧化層102。利用紫外光固化工藝 以密化(densify)剛形成的界面氧化層102,以便改善膜質(zhì)與降低界面氧化 層102厚度。再者,界面氧化層102也可利用如干式或濕式氧化工藝的熱氧 化工藝形成,干式或濕式氧化工藝通常用來(lái)形成MOS晶體管的柵極氧化層。 然而,如此形成的界面氧化層的厚度通常較上述以化學(xué)清洗工藝形成的界面 氧化層厚,在先進(jìn)技術(shù)中欲形成非常薄的界面氧化層時(shí),化學(xué)清洗工藝提供 了較理想的可控制性。
      同樣參照如圖2,高介電常數(shù)材料較佳是選自第IV-B族的金屬氧化物, 如二氧化鉿、二氧化鋯、二氧化鈦、氧化硅鉿、氧化鑭鉿、氧化鋯鉿。利用 物理氣相沉積工藝將上述高介電常數(shù)材料沉積在晶片10上,該一工藝包含物 理氣相金屬沉積及后續(xù)的含氧退火工藝。高介電常數(shù)材料也可透過(guò)原子層沉 積形式的金屬氧化物沉積形成,例如ALD、 PEALD、激化輔助型原子層沉 積(radical assisted atomic layer deposition, RAALD)及與其相似工藝。原子 層沉積工藝是在低溫時(shí)進(jìn)行連續(xù)的原子層沉積,以使得金屬氧化物與基板間可進(jìn)行反應(yīng)。在一較佳實(shí)施例中,利用ALD沉積法并重復(fù)下述反應(yīng)循環(huán),
      以在晶片IO上形成很薄的二氧化鉿高介電常數(shù)介電層104。上述反應(yīng)循環(huán)依
      序包含將鹵化金屬前驅(qū)物如四氯化鉿注入至反應(yīng)器中;第一次反應(yīng)器沖洗; 注入清水至反應(yīng)器中;以及第二次反應(yīng)器沖洗步驟。通??芍貜?fù)上述反應(yīng)循 環(huán),直到形成厚度大約20埃的二氧化鉿的高介電常數(shù)介電層104為止。在較 佳的情形中,可將高介電常數(shù)介電層104進(jìn)行沉積后退火步驟,以穩(wěn)定高介 電常數(shù)介電層104的熱動(dòng)力與降低高介電常數(shù)膜的缺陷。在其它較佳的實(shí)施 例中,也可利用如化學(xué)氣相沉積、金屬有機(jī)化學(xué)氣相沉積(metal-organic vapor deposition, MOCVD)、、滅射、7冗禾只、^7、子束夕卜延(molecular beam epitaxial deposition, MBE)與其它現(xiàn)有的適合技術(shù),包括上述技術(shù)的各種組合與變形, 以形成高介電常數(shù)介電層104。此外,除了上述第IV-B族的金屬氧化物之外, 也可利用其它高介電常數(shù)材料如四氮化三硅(介電常數(shù)=6.5-7.5)來(lái)形成高介 電常數(shù)介電層104。在較佳實(shí)施例中,將在接下來(lái)的工藝步驟中圖形化高介 電常數(shù)介電層104,以形成MOSFET的高介電常數(shù)柵極介電層。
      透過(guò)較佳實(shí)施例的描述,需注意上述用來(lái)在MOS晶體管上形成各種工 藝層的反應(yīng)器也可稱為為工藝反應(yīng)器、腔室或工藝室。
      繼續(xù)如圖3所示,在晶片10上沉積第一柵極金屬層110A,其包含傳導(dǎo) 性金屬材料,上述傳導(dǎo)性金屬材料是選自錳、鎢、鉑、氮化鈦、氮化鉭、碳 化鉭、氮化鎢、氮化錳、氮化鋁鈦、氮化鋁鉭、鈮、銥、鋨、釕、氧化鈮、 氧化銥、氧化鋨、氧化釕以及上述物質(zhì)與其堿性材料的任意組合包括混合物、 合金或多層結(jié)構(gòu),然而也可使用其它合適的金屬柵極材料。用來(lái)形成第一柵 極金屬層110A的沉積工藝最好為不會(huì)有帶電離子撞擊的低含氧量沉積工藝, 例如低含氧量CVD或AVD,然而也可使用其它合適的沉積工藝。AVD工藝 與加熱式ALD工藝通常包含在較高溫度下進(jìn)行連續(xù)的原子層沉積,且其優(yōu) 點(diǎn)在于可降低第一柵極金屬層110A中的氧氣含量,但是不涉及以帶電離子 撞擊晶片。在一較佳實(shí)施例中,在晶片10上進(jìn)行加熱式ALD工藝,通過(guò)重 復(fù)一反應(yīng)循環(huán)以形成氮化鈦第一柵極金屬層110A。上述反應(yīng)循環(huán)依序包含 將鹵化金屬前驅(qū)物如四氯化鈦?zhàn)⑷胫羺布练e設(shè)備(clustered deposition tool) 中的第一工藝反應(yīng)器;第一次反應(yīng)器沖洗;注入反應(yīng)氣體氨氣至第一工藝反 應(yīng)器;以及第二次反應(yīng)器沖洗步驟。通??芍貜?fù)上述反應(yīng)循環(huán),直到形成厚度大約50埃的氮化鈦第一柵極金屬層110A為止。在其它實(shí)施例中,利用低 氧AVD工藝來(lái)形成厚度大約50埃的氮化鉭第一柵極金屬層IIOA。上述反 應(yīng)包含將反應(yīng)氣體穩(wěn)定注入至叢集沉積設(shè)備中的第-一工藝反應(yīng)器,且接著加 入金屬有機(jī)前驅(qū)物至第一工藝反應(yīng)器。在每次接著注入金屬有機(jī)前驅(qū)物之間, 沖洗第一工藝裝置中的金屬有機(jī)前驅(qū)物。
      同樣如圖3所示,在第一柵極金屬層IIOA沉積后,在晶片10上沉積第 二柵極金屬層IIOB。用來(lái)形成第二柵極金屬層110B的材料可與形成第一柵 極金屬層110A的材料相同或不同。用以形成第二柵極金屬層110B的各種材 料包含錳、鎢、鉬、氮化鈦、氮化鉭、碳化鉭、氮化鎢、氮化錳、氮化鋁鈦、 氮化鋁鉭、鈮、銥、鋨、釕、氧化鈮、氧化銥、氧化鋨、氧化釕以及上述物 質(zhì)與其堿性材料的任意組合包括混合物、合金或多層結(jié)構(gòu),然而也可使用其 它合適的金屬柵極材料。在一較佳實(shí)施例中,用來(lái)形成第二柵極金屬層110B 的材料與用來(lái)形成第一柵極金屬層110A的材料相似。此外,用來(lái)形成第二 柵極金屬層110B的沉積工藝與用來(lái)形成第一柵極金屬層IIOA的沉積工藝相 似,且最好將其導(dǎo)入相同的叢集沉積設(shè)備中相同或不同的工藝反應(yīng)器。如此 可防止工藝中晶片在開放環(huán)境下在不同的沉積器具間轉(zhuǎn)移,而產(chǎn)生不理想的 效應(yīng),例如金屬層氧化與濕氣的吸收。然而,在其它實(shí)施例中,用來(lái)形成第 二柵極金屬層110B的材料可不同于用來(lái)形成第一柵極金屬層110A的材料, 且第二柵極金屬層110B可導(dǎo)入不同的叢集沉積設(shè)備中的工藝室以各種不同 的工藝形成。這些工藝包含ALD、 CVD、 PEALD、 RAALD、 PVD、濺射沉 積、MBE與其它合適的技術(shù),包含上述各式技術(shù)的變化或其變化組合。在一 較佳實(shí)施例中,利用PVD工藝在厚度大約50埃的氮化鈦第一柵極金屬層 110A上形成厚度大約50埃的氮化鈦第二柵極金屬層IIOB,其中上述第一柵 極金屬層IIOA為先前利用加熱式ALD工藝形成。第一柵極金屬層IIOA與 第二柵極金屬層110B也可利用共同叢集沉積設(shè)備中的工藝室形成。
      圖4A與圖4B分別示出了根據(jù)先前技術(shù)金屬柵極MOSFET利用沉積工 藝形成的柵極金屬層以及根據(jù)本發(fā)明一較佳實(shí)施例利用沉積工藝形成的第一 柵極金屬層110A 二者中的氧含量與其它原子元素含量。為了比較,在同一 塊硅基板氧化層上分別形成上述兩種氮化鈦薄層其厚度約50埃。利用通常用 來(lái)形成先前技術(shù)MOSFET金屬柵極的PEALD工藝來(lái)沉積第一種氮化鈦層;
      10以及利用根據(jù)本發(fā)明一較佳實(shí)施例的加熱式ALD工藝來(lái)沉積第二種氮化鈦
      層。分別以X射線光電子能譜(X-ray photoelectron spectroscopy, XPS)來(lái)測(cè)
      定上述兩種氮化鈦層的含氧量。繪制XPS強(qiáng)度曲線時(shí),首先會(huì)測(cè)得氮化鈦層 上表面的各式原子元素的百分比。記錄測(cè)得的原子百分比并繪圖。接著利用 濺射沉積蝕刻工藝將氮化鈦層剝?nèi)ヒ环浅1〉谋?,其厚度約為5埃。再次 利用XPS測(cè)量表面的原子百分比,且記錄結(jié)果并繪圖。重復(fù)上述XPS測(cè)量 程序,直到實(shí)質(zhì)上由氧化的二氧化硅層上移除氮化鈦層為止。可通過(guò)含氧量 突然且顯著的提升來(lái)左證氮化鈦層己實(shí)質(zhì)移除,該是由于下方二氧化硅層的 貢獻(xiàn)所致。
      圖4A說(shuō)明根據(jù)先前技術(shù)的沉積工藝形成的氮化鈦層中的含氧量(線條 200)與其它原子元素含量。圖4B說(shuō)明根據(jù)一較佳實(shí)施例中,形成第一柵極 金屬層110A的沉積工藝形成的氮化鈦層中的含氧量(線條210)與其它原子 元素含量。透過(guò)比較證實(shí)上述較佳實(shí)施例的第一柵極金屬層110A中的含氧 量明顯較低于(大約2%)先前技術(shù)中的氮化鈦層的含氧量(大約6%-8%)。
      繼續(xù)請(qǐng)參照?qǐng)D5,在沉積第二柵極金屬層110B之后,可進(jìn)行額外的沉積 工藝來(lái)形成多晶硅覆蓋層120。在較佳實(shí)施例中,將多晶硅覆蓋層120與第 一及第二柵極金屬層110A及110B—起圖形化,以形成具有堆疊結(jié)構(gòu)的柵極 的MOSFET??衫酶鞣N沉積工藝來(lái)形成多晶硅覆蓋層120。在一較佳實(shí)施 例中,禾!j用低壓CVD (low-pressure chemical vapor deposition, LPCVD)工藝 在約500 。C至約800 。C間沉積或生成多晶硅覆蓋層120。在LPCVD工藝室, 在總壓力約0.3-1.0托下以四氫化硅中當(dāng)作反應(yīng)氣體來(lái)生成多晶硅覆蓋層 120。所形成的多晶硅覆蓋層120厚度約600埃。在另一較佳實(shí)施例中,利用 常壓CVD (atmospheric- pressure chemical vapor deposition, APCVD)工藝在 約600 。C至約800 。C下來(lái)形成多硅覆蓋層120。若用以形成多硅沉積的工藝 設(shè)備與用以形成金屬柵極層的工藝設(shè)備不同,在晶片輸送過(guò)程中晶片會(huì)暴露 在大氣環(huán)境中,因此在進(jìn)行多晶硅覆蓋層沉積工藝前,必須先將晶片放置在 氧化物還原室或是雙組件除氣工藝室中進(jìn)行必要處理。
      如圖6所示,在較佳實(shí)施例中,MOSFET的工藝?yán)^續(xù)是利用例如已知的 光刻法與干式蝕刻工藝,將形成在基板100上的各種介電或?qū)щ妼訄D形化, 以及形成NMOS晶體管170與PMOS晶體管180中具堆疊結(jié)構(gòu)的金屬柵極150。每一金屬柵極150都有堆疊結(jié)構(gòu),由下至上依序包含界面氧化層102、 高介電常數(shù)介電層104、第一柵極金屬層110A、第二柵極金屬層IIOB與多 晶硅覆蓋層120。需要注意的是,圖6只是說(shuō)明在較佳實(shí)施例中MOSFET堆 疊的柵極結(jié)構(gòu),并沒(méi)有依照比例示出。在一較佳實(shí)施例中,高介電常數(shù)介電 層104的厚度大約20埃,柵極金屬層IIOA及110B的厚度合計(jì)大約100埃, 以及多晶硅覆蓋層的厚度大約600埃。在較佳實(shí)施例中,金屬柵極電極150 形成之后,可進(jìn)行既有的后段工藝以完成MOSFET的制造。后段工藝可包含 各種已知的工藝步驟,例如多晶硅覆蓋層120的摻雜步驟、墊片135的形成、 N型摻雜物與P型摻雜物的源極/漏極145注入及之后的高溫?zé)嵬嘶?、形成?屬硅化層在柵極150與源極/漏極145上表面等等。
      上述形成具有堆疊金屬層結(jié)構(gòu)的金屬柵極150的工藝具有許多優(yōu)點(diǎn),是 用來(lái)制造單層金屬柵極的MOSFET的先前技術(shù)工藝所欠缺的。例如,用來(lái)形 成第一柵極金屬層110的沉積工藝含氧量低且不含帶電離子,使得形成高介 電常數(shù)介電層104時(shí)的等離子體損傷極低或大幅地降低,這是因?yàn)椴簧婕耙?般PVD工藝所需的帶電離子撞擊。此外,上述形成具有堆疊金屬層結(jié)構(gòu)的金 屬柵極150的工藝解決了界面氧化層的重新成長(zhǎng)問(wèn)題,其理由如下。利用較 佳的沉積工藝所得的第一柵極金屬層IIOA具有低含氧量,因此在后續(xù)熱工 藝中如高溫活化退火,只有少量的氧會(huì)轉(zhuǎn)移至界面氧化層102。如此一來(lái), 可防止界面氧化層102的重新成長(zhǎng)。
      在另一較佳實(shí)施例中,用來(lái)形成多晶硅覆蓋層120的沉積工藝的工藝室 與形成第一柵極金屬層110A及第二柵極金屬層110B的工藝室位于相同的叢 集沉積設(shè)備中。同樣地,多晶硅覆蓋層120的沉積所用的沉積技術(shù)可和形成 第一柵極金屬層IIOA及第二柵極金屬層110B的沉積技術(shù)相同或不同。這些 沉積技術(shù)包含ALD、 CVD、 PEALD、 RAALD、 PVD、濺射沉積、MBE與其 它合適的技術(shù)。本實(shí)施例的優(yōu)點(diǎn)包括但不限于此,該方法不需如同先前技術(shù) 的半導(dǎo)體制造廠(fabrication facility, FAB)中將制備中的晶片由金屬沉積設(shè) 備轉(zhuǎn)移至多晶硅沉積設(shè)備。熟悉本發(fā)明所述技術(shù)領(lǐng)域的技術(shù)人員當(dāng)可理解, 在開放環(huán)境下轉(zhuǎn)移晶片可能會(huì)使得沉積的柵極金屬層氧化,且沉積的金屬層 也可能吸收空氣中的濕氣。這些非預(yù)期的作用可能明顯的增加沉積的金屬層 的含氧量,因此在之后如高溫活化退火的熱工藝中,造成金屬層氧化與界面氧化層102的重新成長(zhǎng)。再者,在進(jìn)行多晶硅覆蓋層120的沉積前需要長(zhǎng)時(shí)
      間等候的情形中,上述問(wèn)題更形嚴(yán)重,而該一現(xiàn)象在處理設(shè)備滿載的FAB中 更是屢見不鮮。在較嚴(yán)重的情形中,可能需要額外的工藝步驟以移除形成在 柵極金屬層上的金屬氧化層。
      圖7說(shuō)明本發(fā)明另一實(shí)施例的MOSFET。為了簡(jiǎn)化描述,圖7中的各種 元件其元件符號(hào)與圖6中的元件相似,且在圖6中描述過(guò)的元件不再詳述。 在該實(shí)施例中,NMOS晶體管270與PMOS晶體管280各具有晶體管裝置, 包含高介電常數(shù)柵極介電層104與金屬柵極層110。用來(lái)形成金屬柵極層110 的材料與第六圖的MOSFET中用來(lái)形成第一柵極金屬層110A的材料相似。 同樣地,金屬柵極層IIO的材料選自錳、鎢、鉑、氮化鈦、氮化鉭、碳化鉭、 氮化鎢、氮化錳、氮化鋁鈦、氮化鋁鉭、鈮、銥、鋨、釕、氧化鈮、氧化銥、 氧化鋨、氧化釕以及上述物質(zhì)與其堿性材料的任意組合包括混合物、合金或 多層結(jié)構(gòu),然而也可使用其它合適的金屬柵極材料。并且,NMOS晶體管270 與PMOS晶體管280透過(guò)互補(bǔ)型金屬氧化物半導(dǎo)體晶體管工藝形成,其相似 于前述用來(lái)形成MOSFET的工藝。然而,與圖6中的MOSFET不同之處在 于,在該實(shí)施例中的NMOS晶體管270與PMOS晶體管280各包含單一柵 極金屬層IIO。更佳的是,柵極金屬層IIO透過(guò)不會(huì)有帶電離子撞擊的低含 氧量沉積工藝形成,例如在圖6中用來(lái)形成第一柵極金屬層110A的加熱式 ALD或AVD工藝。熟悉本發(fā)明所述技術(shù)領(lǐng)域的技術(shù)人員當(dāng)可輕易體會(huì)本發(fā) 明的優(yōu)點(diǎn)。首先,柵極金屬層110可防止界面氧化層102重新成長(zhǎng),其理由 類似上文參照?qǐng)D6中MOSFET的柵極金屬層IIOA所述。其次,由于加熱式 ALD或AVD工藝中采用層層堆疊的方式,使得可精確地控制柵極金屬層110 的一致性。本實(shí)施例的優(yōu)點(diǎn)在對(duì)于柵極金屬層一致性的要求優(yōu)先于沉積速率 的情形中,更顯重要。在一實(shí)施例中,以低含氧量的AVD工藝形成厚度大 約IOO埃的氮化鉭柵極金屬層110。在另一實(shí)施例中,以低含氧量的加熱式 ALD工藝形成厚度大約100埃的氮化鈦柵極金屬層110。
      在一額外與/或替代性實(shí)施例中,用以沉積圖7的MOSFET的多晶硅覆 蓋層120的工藝室與用來(lái)形成柵極金屬層110的工藝室位于相同的叢集沉積 設(shè)備。同樣地,用以形成多晶硅覆蓋層120的沉積技術(shù)可與用以形成柵極金 屬層110的沉積技術(shù)相同或不同。這些沉積技術(shù)可包含ALD、 CVD、 PEALD、RAALD、 PVD、濺射沉積、MBE與其它合適的技術(shù)。在相同叢集沉積設(shè)備 中,以相同或不同的槽體形成柵極金屬層110與多晶硅覆蓋層120的優(yōu)點(diǎn)特 征為工藝中晶片在一真空環(huán)境中轉(zhuǎn)移,不再需要如圖5描述的額外金屬氧化 物還原室或雙組件除氣室。 一較佳實(shí)施例中,在第一工藝室中利用PECVD 工藝形成厚度大約600埃的多晶硅覆蓋層120在厚度大約100埃的氮化鉭柵 極金屬層110上,厚度大約100埃的氮化鉭柵極金屬層在相同叢集沉積設(shè)備 中的第二工藝室中利用低含氧量AVD形成。另一較佳實(shí)施例中,在第一工 藝室中利用PECVD工藝形成厚度大約600埃的多晶硅覆蓋層120在厚度大 約100埃的氮化鈦柵極金屬層110上,厚度大約100埃的氮化鉭柵極金屬層 在相同叢集沉積設(shè)備中的第二工藝室中利用低含氧量ALD形成。
      雖然本發(fā)明與其優(yōu)點(diǎn)己被詳細(xì)描述,在不脫離本發(fā)明的精神和范圍內(nèi),
      當(dāng)可作各種的更動(dòng)與潤(rùn)飾。例如,透過(guò)結(jié)合上述較佳實(shí)施例的各種特征可以 很快地預(yù)期另外的實(shí)施例。又例如,任何熟習(xí)用來(lái)形成本發(fā)明中較佳實(shí)施例 的材料、工藝步驟、工藝參數(shù)者,在不脫離本發(fā)明的精神和范圍內(nèi),當(dāng)可作 各種的更動(dòng)與潤(rùn)飾。
      此外,本發(fā)明描述的特定實(shí)施例的工藝、儀器、產(chǎn)品、物質(zhì)組合、裝置、 方法與步驟并非用來(lái)限定本發(fā)明。任何熟悉本領(lǐng)域的技術(shù)人員將可領(lǐng)會(huì)本發(fā) 明揭露的現(xiàn)存或之后發(fā)展的工藝、儀器、產(chǎn)品、物質(zhì)組合、裝置、方法或步 驟,利用根據(jù)本發(fā)明敘述的相同實(shí)施例,依序完成相同功能或依序達(dá)到相同 結(jié)果。因此本發(fā)明的保護(hù)范圍如工藝、儀器、產(chǎn)品、物質(zhì)組合、裝置、方法 或步驟,當(dāng)視所附的權(quán)利要求的保護(hù)范圍為準(zhǔn)。
      權(quán)利要求
      1、一種金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管的制造方法,其特征在于,該制造方法包含形成一高介電常數(shù)介電層在一半導(dǎo)體基板上;形成一第一金屬層在該高介電常數(shù)介電層上,該第一金屬層具低含氧量;以及形成一第二金屬層在該第一金屬層上。
      2、 根據(jù)權(quán)利要求1所述的制造方法,其特征在于,形成該第一金屬層的 步驟是利用非等離子體且低含氧量的一沉積方法進(jìn)行。
      3、 根據(jù)權(quán)利要求2所述的制造方法,其特征在于,該沉積方法包含一工 藝,該工藝是選自由原子氣相沉積工藝、加熱式原子層沉積工藝、化學(xué)氣相 沉積工藝及其任意組合所組成的群組。
      4、 根據(jù)權(quán)利要求1所述的制造方法,其特征在于,該第一金屬層及該第 二金屬層各包含一材料,該材料是選自由錳、鎢、鉑、氮化鈦、氮化鉭、碳 化鉭、氮化鎢、氮化錳、氮化鋁鈦、氮化鋁鉭、鈮、銥、鋨、釕、氧化鈮、 氧化銥、氧化鋨、氧化釕及上述任意組合所組成的群組。
      5、 根據(jù)權(quán)利要求1所述的制造方法,其特征在于,形成該第一金屬層及 形成該第二金屬層的步驟是在一相同叢集設(shè)備中的工藝室進(jìn)行。
      6、 根據(jù)權(quán)利要求1所述的制造方法,其特征在于,該高介電常數(shù)介電層 包含一材料,該材料是選自由二氧化鉿、二氧化鋯、二氧化鈦、氧化硅鉿、 氧化鑭鉿、氧化鋯鉿及其任意組合所組成的群組。
      7、 根據(jù)權(quán)利要求1所述的制造方法,其特征在于,還包含 形成一多晶硅覆蓋層在該第二金屬層上;以及圖形化該高介電常數(shù)介電層、該第一金屬層及該第二金屬層與該多晶硅 覆蓋層,以形成金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管的一柵極。
      8、 根據(jù)權(quán)利要求7所述的制造方法,其特征在于,形成高介電常數(shù)介電 層、該第二金屬層與該多晶硅覆蓋層的步驟每一個(gè)分別利用一工藝來(lái)進(jìn)行, 該工藝是選自由物理氣相沉積、化學(xué)氣相沉積、等離子體增強(qiáng)型化學(xué)氣相沉 積、原子層沉積、等離子體增強(qiáng)型原子層沉積、激化輔助型原子層沉積、濺射沉積、分子束外延及上述任意組合所組成的群組。
      9、 根據(jù)權(quán)利要求8所述的制造方法,其特征在于,形成該第二金屬層與 形成該多晶硅覆蓋層的步驟是在分開的沉積設(shè)備中進(jìn)行,且其中用以形成該 多晶硅覆蓋層的該沉積設(shè)備包含一金屬氧化物還原室或一雙組件除氣室。
      10、 -一種用以制備一金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管的一柵極的方法, 其特征在于,該方法包含形成一界面氧化層在一單晶硅基板上; 形成一高介電常數(shù)介電層在該界面氧化層上;形成一金屬柵極層在該高介電常數(shù)介電層上,該金屬層具有低含氧量;以及形成一柵極蓋層在該柵極金屬層上。
      11、 一種半導(dǎo)體裝置的制造方法,其特征在于,包含 提供一半導(dǎo)體基板;形成一界面氧化層在該基板上的一第一區(qū)域與一第二區(qū)域; 形成一高介電常數(shù)介電層在位于該第一區(qū)域與該第二區(qū)域的該界面氧化 層上;以及形成一第一金屬層在位于該第一區(qū)域及該第二區(qū)域的該高介電常數(shù)介電 層上,該第一金屬層具低含氧量。
      全文摘要
      本發(fā)明涉及一種半導(dǎo)體裝置、金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管及其柵極的制造方法。金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管的柵極包含柵極金屬層形成在高介電常數(shù)介電層之上。利用低含氧量沉積工藝在不以帶電離子撞擊晶片基板的情形下,形成上述金屬柵極。利用上述工藝形成的柵極金屬層具有低含氧量,并可避免界面氧化層重新成長(zhǎng)。上述形成柵極金屬層的工藝可避免對(duì)晶片基板造成等離子體損傷。
      文檔編號(hào)H01L21/28GK101582379SQ20081016765
      公開日2009年11月18日 申請(qǐng)日期2008年10月20日 優(yōu)先權(quán)日2008年5月12日
      發(fā)明者余佳霖, 余振華, 林正堂, 王湘儀, 邱永升 申請(qǐng)人:臺(tái)灣積體電路制造股份有限公司
      網(wǎng)友詢問(wèn)留言 已有0條留言
      • 還沒(méi)有人留言評(píng)論。精彩留言會(huì)獲得點(diǎn)贊!
      1