專利名稱：Self-assembled sidewall spacer的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種納米結(jié)構(gòu)，并具體涉及半導(dǎo)體結(jié)構(gòu)及其制造方法。更具體 地，本發(fā)明涉及一種包括至少一個(gè)圖案化區(qū)域的納米結(jié)構(gòu)及利用自組裝聚合物技術(shù) (self-assembled polymer technology)制造此結(jié)構(gòu)的方法，該至少一個(gè)圖案化區(qū)域包括 至少一種材料且具有包括由自組裝聚合物的聚合嵌段成分(polymeric block component) 構(gòu)成的側(cè)壁間隙壁的形貌邊緣(topographicedge)。
背景技術(shù)：
場(chǎng)效晶體管(FET)是當(dāng)今集成電路的基本結(jié)構(gòu)單元。這種晶體管可形成在常規(guī)的 塊狀襯底(諸如硅)或絕緣體上半導(dǎo)體(SOI)襯底中。目前，F(xiàn)ET是通過在柵極電介質(zhì)和襯底上沉積柵極電極來制造。一般而言，晶體管 制造工藝進(jìn)行光刻及蝕刻工藝以限定導(dǎo)電的(例如多晶硅)柵極結(jié)構(gòu)。隨后柵極結(jié)構(gòu)和 襯底典型地被熱氧化(但并非總是如此)，并且在此之后，通過注入形成源極/漏極延伸。 有時(shí)，使用源極/漏極延伸的間隙壁來執(zhí)行注入，以在柵極與注入結(jié)之間產(chǎn)生一定的距離。 在一些情況下，諸如在制造n-FET器件時(shí)，在沒有源極/漏極延伸的間隙壁的狀態(tài)下注入 n-FET器件的源極/漏極延伸。對(duì)于p-FET器件，典型地在存在源極/漏極延伸的間隙壁的 狀態(tài)下注入源極/漏極延伸。在注入源極/漏極延伸之后，典型地形成比源極/漏極延伸 的間隙壁更厚的間隙壁。隨后在存在厚間隙壁的狀態(tài)下進(jìn)行深源極/漏極注入。進(jìn)行高溫 退火以使結(jié)活化，其后通常使源極/漏極以及柵極的頂部硅化。硅化物的形成典型地需要 在含Si的襯底上沉積耐火金屬(refractory metal)并隨后進(jìn)行高溫?zé)嵬嘶鸸に囈援a(chǎn)生硅 化物材料。硅化工藝形成到深源極/漏極區(qū)域及柵極導(dǎo)體的低電阻率接觸。在上文中，較厚的間隙壁在柵極電極(即，多晶硅或任何其他導(dǎo)電材料)與用以確 定FET的半導(dǎo)體電特性的注入摻雜劑之間提供自對(duì)準(zhǔn)偏移(self-aligned offset)。為了制造比現(xiàn)行集成電路(IC)具有更高集成度的諸如存儲(chǔ)器、邏輯電路及其他 裝置的集成電路，必須找到進(jìn)一步縮小FET的尺寸的方式?？s小晶體管尺寸可實(shí)現(xiàn)性能與 緊湊度的提高，但這樣的縮小具有一些器件劣化效應(yīng)。通過降低晶體管線寬、減小柵極氧化 物厚度以及降低源極/漏極延伸電阻，可獲得高性能FET器件的新一代的改善。較小的晶 體管線寬使得源極與漏極之間的距離更小。這使得互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)電路的 開關(guān)速度變得更快。除了上文所述的之外，尺寸縮小的FET所使用的間隙壁也必須相應(yīng)縮小，以提供 緊湊的器件。然而，包括沉積電介質(zhì)材料(諸如硅的氧化物或硅的氮化物)及各向異性蝕 刻的形成間隙壁的傳統(tǒng)方法由于器件尺寸持續(xù)縮小而變得比較不實(shí)用。形成間隙壁時(shí)采用 的各向異性蝕刻步驟也不是所希望的，因?yàn)槠渫ǔ?huì)更改、移除和/或損壞FET區(qū)域內(nèi)的各 種材料。應(yīng)注意，上述問題不僅涉及FET器件。事實(shí)上，在包括間隙壁的任何納米結(jié)構(gòu)(間 隙壁抵接結(jié)構(gòu)內(nèi)的材料或材料堆疊的形貌邊緣)中，都存在上述與傳統(tǒng)的間隙壁形成和器件縮小相關(guān)的問題。由上可知，需要提供可以用在各種納米結(jié)構(gòu)中的、新的并改善的間隙壁，以保護(hù)結(jié) 構(gòu)內(nèi)存在的材料或材料堆疊的形貌邊緣。具體地，需要保護(hù)柵極堆疊結(jié)構(gòu)的邊緣的、新的并 改善的間隙壁。

發(fā)明內(nèi)容
本發(fā)明提供一種可用于各種納米結(jié)構(gòu)中的間隙壁，以保護(hù)結(jié)構(gòu)內(nèi)存在的材料或材 料堆疊的形貌邊緣。具體地，采用包括自組裝嵌段共聚物的聚合嵌段成分的間隙壁，以保護(hù) 材料或材料堆疊的形貌邊緣。本發(fā)明的間隙壁可以是在一些應(yīng)用中可移除的犧牲間隙壁， 或者可以是保留在結(jié)構(gòu)中的永久間隙壁。一般而言，本發(fā)明提供一種納米結(jié)構(gòu)，包括圖案化區(qū)域，包括至少一個(gè)材料層并 且具有至少一個(gè)形貌邊緣；和直接抵接形貌邊緣的間隙壁，該間隙壁包括自組裝嵌段共聚 物的聚合嵌段成分。 在本發(fā)明的一些實(shí)施例中，本發(fā)明所采用的自組裝嵌段共聚物選自由以下材料 組成的組聚苯乙烯-嵌段-聚甲基丙烯酸甲酯(PS-b-PMMA)、聚苯乙烯-嵌段-聚異 戊二烯(PS-b-PI)、聚苯乙烯-嵌段-聚丁二烯(PS-b-PBD)、聚苯乙烯-嵌段-聚乙烯 吡啶(PS-b-PVP)、聚苯乙烯-嵌段-聚環(huán)氧乙烷(PS-b-PEO)、聚苯乙烯-嵌段-聚乙烯 (PS-b-PE)、聚苯乙烯-嵌段-聚有機(jī)硅酸鹽(PS-b-POS)、聚苯乙烯-嵌段-聚二茂鐵基 二甲基硅烷(PS-b-PFS)、聚環(huán)氧乙烷-嵌段-聚異戊二烯(PEO-b-PI)、聚環(huán)氧乙烷-嵌 段-聚丁二烯(PEO-b-PBD)、聚環(huán)氧乙烷-嵌段-聚甲基丙烯酸甲酯(PEO-b-PMMA)、聚環(huán)氧 乙烷_嵌段-聚乙基乙烯(PE0-b-PEE)、聚丁二烯-嵌段-聚乙烯吡啶(PBD-b-PVP)、及聚 異戊二烯-嵌段-聚甲基丙烯酸甲酯(PI-b-PMMA)。在本發(fā)明的具體實(shí)施例中，提供一種納米結(jié)構(gòu)，包括半導(dǎo)體襯底；至少包括圖案 化柵極電極的圖案化材料堆疊，所述圖案化柵極電極具有形貌邊緣；以及直接抵接所述形 貌邊緣的間隙壁，所述間隙壁包括自組裝嵌段共聚物的聚合嵌段成分。除了上述半導(dǎo)體結(jié)構(gòu)之外，本發(fā)明還提供一種制造本發(fā)明的間隙壁的方法，其可 應(yīng)用于任何傳統(tǒng)的納米結(jié)構(gòu)工藝流程中。本發(fā)明的間隙壁采用自組裝嵌段共聚物技術(shù)形 成，因此其不會(huì)更改、損壞和/或移除存在于周圍區(qū)域中的任何材料。此外，本發(fā)明的方法 在制造間隙壁期間不利用任何各向異性蝕刻技術(shù)。一般而言，本發(fā)明的方法包括設(shè)置包括至少一個(gè)材料層并具有至少一個(gè)形貌邊 緣的圖案化區(qū)域；以及形成直接抵接所述形貌邊緣的間隙壁，所述間隙壁包括自組裝嵌段 共聚物的聚合嵌段成分。更具體地，形成間隙壁的工藝包括涂敷自組裝嵌段共聚物到包括至少一個(gè)材料 層的圖案化區(qū)域，退火以形成可移除聚合成分和不可移除聚合成分的有序陣列，以及移除 所述可移除聚合成分。在本發(fā)明的另一實(shí)施例中，該方法包括以下步驟在半導(dǎo)體襯底的表面上設(shè)置至 少包括圖案化柵極電極的圖案化材料堆疊，所述圖案化柵極電極具有形貌邊緣；以及形成 直接抵接所述形貌邊緣的間隙壁，所述間隙壁包括自組裝嵌段共聚物的聚合嵌段成分。


圖1A-1E是(通過橫截面視圖)描繪根據(jù)本發(fā)明的所使用的基本工藝步驟的圖
7J\ ο圖2A-2B是(通過橫截面視圖)描繪本發(fā)明的兩個(gè)附加實(shí)施例的圖示，在該附加 實(shí)施例中采用自組裝技術(shù)來設(shè)置與材料層或材料堆疊的形貌邊緣抵接的間隙壁。
具體實(shí)施例方式本發(fā)明提供一種保護(hù)納米結(jié)構(gòu)內(nèi)的材料或材料堆疊的形貌邊緣的間隙壁及其制 造方法，現(xiàn)將參考下面的論述及本申請(qǐng)的附圖對(duì)本發(fā)明進(jìn)行詳細(xì)的描述。請(qǐng)注意，本申請(qǐng)的 附圖僅處于解釋的目的而被提供，因此其并未按比例繪制。在下面的描述中，為了充分理解本發(fā)明，提出了許多具體細(xì)節(jié)，如具體的結(jié)構(gòu)、成 分、材料、尺寸、工藝步驟以及技術(shù)。然而，本領(lǐng)域的普通技術(shù)人員應(yīng)當(dāng)了解，本發(fā)明可在沒 有以上具體細(xì)節(jié)的情況下實(shí)施。在其他情況下，為了避免模糊本發(fā)明，對(duì)已知的結(jié)構(gòu)或工藝 步驟不做描述。應(yīng)當(dāng)理解，當(dāng)稱一個(gè)元件(如層、區(qū)域或襯底)位于另一元件“上”或“上面”時(shí)， 則該元件可以直接在另一元件的上面或者也可以存在插入的元件。相反，當(dāng)稱一個(gè)元件“直 接”位于另一元件上或上面時(shí)，則不存在插入元件。還應(yīng)當(dāng)理解，當(dāng)成稱一個(gè)元件“連接” 或“耦合”至另一元件時(shí)，則該元件可以直接連接或耦合至另一元件或者也可以存在插入元 件。相反，當(dāng)稱一個(gè)元件“直接連接”或“直接耦合”至另一元件時(shí)，則不存在插入元件。下面的論述代表本發(fā)明的最優(yōu)選實(shí)施例，其中本發(fā)明的間隙壁用于FET結(jié)構(gòu)中。 雖然結(jié)合FET結(jié)構(gòu)來示出并描述本發(fā)明的間隙壁，但本發(fā)明并不限于這里描述和說明的 FET應(yīng)用。事實(shí)上，本發(fā)明的間隙壁可用于任何納米結(jié)構(gòu)應(yīng)用中，其中至少一個(gè)材料層的 形貌邊緣被直接抵接的間隙壁保護(hù)。本發(fā)明的間隙壁的其他應(yīng)用包括但不限于保護(hù)電容 器結(jié)構(gòu)的形貌邊緣的間隙壁、保護(hù)雙極型晶體管結(jié)構(gòu)的形貌邊緣的間隙壁、保護(hù)電子熔絲 的形貌邊緣的間隙壁、保護(hù)MEMS裝置的形貌邊緣的間隙壁、保護(hù)電感器的形貌邊緣的間隙 壁、保護(hù)傳感器的形貌邊緣的間隙壁、以及保護(hù)光電器件的形貌邊緣的間隙壁。現(xiàn)參考圖1A-1E，其說明了在FET結(jié)構(gòu)內(nèi)實(shí)施的本發(fā)明的間隙壁。本發(fā)明的方法始 于首先提供圖IA所示的初始結(jié)構(gòu)，該初始結(jié)構(gòu)包括位于半導(dǎo)體襯底10的表面上的包括柵 極電介質(zhì)14及柵極電極16的材料堆疊12。圖IA所示的初始結(jié)構(gòu)的半導(dǎo)體襯底10包括任何半導(dǎo)體材料，其包括但不限于 Si、Ge、SiGe、SiC、SiGeC、GaAs、GaN、InAs、InP 以及所有其他的 III/V 或 II/VI 化合物半導(dǎo) 體。半導(dǎo)體襯底10也可以包括有機(jī)半導(dǎo)體或者諸如Si/SiGe、絕緣體上硅(SOI)、絕緣體上 硅鍺(SGOI)或絕緣體上鍺(GOI)層疊半導(dǎo)體。在本發(fā)明的一些實(shí)施例中，半導(dǎo)體襯底10 優(yōu)選由含Si的半導(dǎo)體材料(即，包括硅的半導(dǎo)體材料)構(gòu)成。半導(dǎo)體襯底10可以是摻雜的、未摻雜的或者在其中含有摻雜及未摻雜的區(qū)域。半 導(dǎo)體襯底10可以包括單一晶向，或者可以包括具有不同晶向的至少兩個(gè)共面的表面區(qū)域 (后面的襯底在本領(lǐng)域中稱為雜化襯底(hybridsubstrate))。當(dāng)采用雜化襯底時(shí)，nFET典 型地形成在(100)晶面上，而pFET典型地形成在(110)晶面上。雜化襯底可以利用諸如美 國專利申請(qǐng)公開第2004/0256700A1號(hào)、第2005/0093104A1號(hào)及第2005/0116290A1號(hào)中所
6描述的技術(shù)形成。半導(dǎo)體襯底10也可以包括第一摻雜(η型或ρ型)區(qū)域及第二摻雜(η型或P型) 區(qū)域。為清楚起見，在本申請(qǐng)的附圖中并未具體顯示摻雜區(qū)域。第一摻雜區(qū)域及第二摻雜區(qū) 域可以相同，或者它們可以具有不同的導(dǎo)電類型和/或摻雜濃度。這些摻雜區(qū)域稱為“阱” 并利用傳統(tǒng)的離子注入工藝形成。接著，在半導(dǎo)體襯底10中典型地形成至少一個(gè)隔離區(qū)域(未顯示)。隔離區(qū)域可 以是溝槽隔離區(qū)域或場(chǎng)氧化物隔離區(qū)域。利用本領(lǐng)域技術(shù)人員所熟知的傳統(tǒng)溝槽隔離工藝 形成溝槽隔離區(qū)域。例如，形成溝槽隔離區(qū)域時(shí)可以采用光刻、蝕刻、以及以溝槽電介質(zhì)填 充溝槽?？蛇x擇地，在溝槽填充之前，可以在溝槽中形成襯里；在溝槽填充后，可以進(jìn)行致密 化(densification)步驟，也可以在溝槽填充后接著進(jìn)行平坦化工藝。場(chǎng)氧化物可利用所 謂的硅的局部氧化工藝來形成。注意，至少一個(gè)隔離區(qū)域提供鄰近的柵極區(qū)域之間的隔離， 該種隔離典型地在鄰近的柵極具有相反的導(dǎo)電類型(即，nFET及pFET)時(shí)需要。鄰近的柵 極區(qū)域可以具有相同的導(dǎo)電類型(即，均為η型或P型)，或可替換地，它們可以具有不同導(dǎo) 電類型(即，一個(gè)為η型及另一個(gè)為ρ型)。在處理半導(dǎo)體襯底10之后，可選擇地在半導(dǎo)體襯底10的表面上形成界面層(未 顯示)。界面層利用本領(lǐng)域技術(shù)人員熟知的傳統(tǒng)生長技術(shù)(包括例如氧化或氮氧化)而形 成。當(dāng)襯底10是含Si的半導(dǎo)體時(shí)，界面層由氧化硅、氮氧化硅或氮化的氧化硅構(gòu)成。當(dāng)襯 底10不是含Si的半導(dǎo)體時(shí)，界面層可包括半導(dǎo)體氧化物、半導(dǎo)體氮氧化物或氮化的半導(dǎo)體 氧化物。界面層的厚度典型地從約0. 5至約1. 2nm,而從約0. 8至約Inm的厚度更為典型。 然而，在CMOS制造期間經(jīng)常需要的較高溫度處理之后，厚度可能不同。接下來，可在界面層(如果存在)的表面或半導(dǎo)體結(jié)構(gòu)10 (如果沒有界面層)的 表面上，利用沉積工藝形成柵極電介質(zhì)14，其中沉積工藝?yán)鐬榛瘜W(xué)氣相沉積(CVD)、等離 子體輔助CVD、物理氣相沉積(PVD)、金屬有機(jī)化學(xué)氣相沉積(MOCVD)、原子層沉積(ALD)、蒸 發(fā)、反應(yīng)濺射、化學(xué)溶液沉積以及其他相似的沉積工藝。在本發(fā)明的一些實(shí)施例中，柵極電 介質(zhì)14可通過例如熱氧化或熱氮化的熱生長工藝來形成。柵極介電層14也可利用上述工 藝的任意組合而形成。柵極電介質(zhì)14包括任何傳統(tǒng)的電介質(zhì)材料，傳統(tǒng)的電介質(zhì)材料包括氧化物、氮化 物、氮氧化物或包括多層上述材料的任意組合。一般地(但未必總是)，柵極電介質(zhì)14是硅 的氧化物、硅的氮化物或硅的氮氧化物。在其他實(shí)施例中，柵極電介質(zhì)14是高k柵極電介 質(zhì)。這里所用的術(shù)語“高k柵極電介質(zhì)”是指介電常數(shù)大于4.0(優(yōu)選大于7.0)的電介質(zhì) 材料。這種高k柵極電介質(zhì)材料的示例包括但不限于Ti02、A1203、ZrO2^HfO2, Ta2O5, La2O3> 諸如鈣鈦礦型氧化物的混合金屬氧化物、以及它們的組合和多層。上述金屬氧化物的硅酸 鹽及氮化物也可用作高k柵極電介質(zhì)材料。柵極電介質(zhì)14的物理厚度可以變化，但柵極電介質(zhì)14典型地具有從約0. 5至約 IOnm的厚度，而從約0. 5至約3nm的厚度更為典型。在形成柵極電介質(zhì)14之后，在柵極電介質(zhì)14頂上形成柵極電極16。具體地，利 用已知的沉積工藝，諸如物理氣相沉積、CVD或蒸發(fā)，在柵極電介質(zhì)14上形成導(dǎo)電材料的毯 式覆層(blanket layer)。用作柵極電極16的導(dǎo)電材料包括但不限于單晶、多晶或非晶 形式的含Si材料，諸如Si或SiGe合金層。導(dǎo)電材料也可以是導(dǎo)電金屬、導(dǎo)電金屬合金和
7/或?qū)щ娊饘俚?。這里也考慮上述導(dǎo)電材料的組合。優(yōu)選含Si材料作為柵極電極16， 而以多晶硅(PolySi)最為優(yōu)選。除了上述導(dǎo)電材料之外，本發(fā)明也考慮其中柵極電極16被完全硅化或者包括硅 化物及Si或SiGe的組合的堆疊的情況。硅化物采用本領(lǐng)域技術(shù)人員熟知的傳統(tǒng)硅化工藝 制成。完全硅化的柵極可采用傳統(tǒng)的取代柵極工藝來形成；其細(xì)節(jié)對(duì)于本發(fā)明的實(shí)施并不 關(guān)鍵。導(dǎo)電柵極材料的毯式覆層可以是摻雜的或未摻雜的。若為摻雜的，則在形成毯式 覆層時(shí)可采用原位摻雜沉積工藝。可替換地，摻雜的柵極電極可通過沉積、離子注入及退火 形成。離子注入及退火可在圖案化材料堆疊的后續(xù)蝕刻步驟之前或之后發(fā)生。柵極電極16 的摻雜將改變形成的柵極導(dǎo)體的功函數(shù)。nMOSFET的摻雜劑離子的說明性示例包括元素周 期表的VA族元素(形成pMOSFET時(shí)可使用IIIA族元素)。本發(fā)明此時(shí)沉積的柵極電極16的厚度(即，高度)可根據(jù)采用的沉積工藝而變 化。典型地，柵極電極16具有約20至約180nm的垂直厚度，而約40nm至約150nm的厚度 更為典型。在一些實(shí)施例中(未顯示)，在柵極電極16頂上形成電介質(zhì)硬掩模。當(dāng)存在電介 質(zhì)硬掩模時(shí)，電介質(zhì)硬掩模由氧化物、氮化物或氮氧化物構(gòu)成，硅的氧化物或硅的氮化物是 電介質(zhì)硬掩模的最優(yōu)選材料。電介質(zhì)硬掩模用以在FET制造的后續(xù)工藝步驟中保護(hù)柵極電 極。電介質(zhì)硬掩模通過傳統(tǒng)的沉積工藝(諸如化學(xué)氣相沉積、等離子體增強(qiáng)化學(xué)氣相沉積、 原子層沉積)形成?？商鎿Q地，電介質(zhì)硬掩模可通過諸如氧化的熱工藝形成。在形成圖IA中顯示的初始結(jié)構(gòu)之后，通過光刻及蝕刻，至少圖案化材料12中的柵 極電極16。圖IB說明在已進(jìn)行該圖案化步驟之后所形成的結(jié)構(gòu)。在所示實(shí)施例中，材料 堆疊12的柵極電極16及柵極電介質(zhì)14均通過本發(fā)明的該步驟而被圖案化。注意，雖然圖 示中顯示單個(gè)圖案化材料堆疊12'，但本發(fā)明并不僅限于此數(shù)目的圖案化柵極堆疊。典型 地，形成至少一個(gè)與圖IB顯示的圖案化材料堆疊12'相鄰的鄰近圖案化材料堆疊。光刻步驟包括涂敷光致抗蝕劑材料至材料堆疊的暴露上表面，將光致抗蝕劑材料 曝光于輻射圖案并利用傳統(tǒng)的抗蝕劑顯影劑來顯影已曝光的光致抗蝕劑。在將圖案轉(zhuǎn)印至 材料堆疊12的各層中的一層之后的任何時(shí)間，可從此結(jié)構(gòu)移除顯影的抗蝕劑。在初始圖案 被轉(zhuǎn)印之后，可采用傳統(tǒng)的剝離工藝(諸如灰化)移除圖案化的抗蝕劑。上述蝕刻步驟包括干法蝕刻工藝(即，反應(yīng)離子蝕刻、離子束蝕刻、等離子體蝕刻 和/或激光燒蝕)、化學(xué)濕法蝕刻工藝，或可采用干法和濕法蝕刻的組合。注意，雖然在制造圖IB所示的結(jié)構(gòu)時(shí)描述了以上處理步驟，但可利用傳統(tǒng)的柵極 取代工藝實(shí)現(xiàn)圖IB顯示的結(jié)構(gòu)。因此，本發(fā)明并不僅限于上面描述和說明的形成圖IB顯 示的結(jié)構(gòu)的方法。如圖IB所示，提供其中形成有圖案化材料堆疊12'的裸露形貌邊緣20的結(jié)構(gòu)。 注意，雖然圖案化材料堆疊12'表示為包括圖案化柵極電極及圖案化柵極電介質(zhì)二者，但 本發(fā)明在圖案化區(qū)域僅包括單個(gè)材料層的情況下或當(dāng)圖案化區(qū)域包括多于兩個(gè)的材料層 時(shí)同樣適用。在本發(fā)明的該階段，典型地，利用本領(lǐng)域技術(shù)人員熟知的離子注入工藝形成源極/ 漏極延伸區(qū)域21。典型地，在沒有側(cè)壁間隙壁的情況下進(jìn)行延伸注入，使得延伸區(qū)域21的
8內(nèi)邊緣與圖案化柵極電極的外邊緣(即，形貌邊緣20)對(duì)準(zhǔn)。在該離子注入步驟之后，可進(jìn) 行選擇性的退火工藝，以活化在離子注入工藝期間注入的摻雜劑。在本發(fā)明工藝中，也可以 稍后進(jìn)行退火；例如，在對(duì)源極/漏極擴(kuò)散區(qū)域的離子注入之后或在金屬半導(dǎo)體合金的形 成期間。如果前面沒有進(jìn)行，則可移除柵極電介質(zhì)14的未被圖案化柵極電極16覆蓋的暴 露部分。也可以在形成本發(fā)明的間隙壁之后，移除柵極電介質(zhì)14的暴露部位。將自組裝嵌段共聚物(self-assembled block copolymer)層涂敷到圖IB所示的 結(jié)構(gòu)，并接著退火以形成含有重復(fù)結(jié)構(gòu)單元的有序圖案。自組裝嵌段共聚物層的高度與柵 極電極16的厚度基本相同。因此，自組裝嵌段共聚物并不會(huì)延伸超出圖案化材料堆疊12' 的最上表面。至少圖案化柵極電極16的形貌邊緣20用作在需被圖案化的區(qū)域內(nèi)保持嵌段 共聚物的芯軸(mandrel)。有許多不同類型的嵌段共聚物可以用于實(shí)施本發(fā)明。只要嵌段共聚物包含兩個(gè)或 多個(gè)并不彼此不混溶的不同聚合嵌段成分，這樣兩個(gè)或多個(gè)的不同聚合嵌段成分能夠在納 米尺度上分成兩個(gè)或多個(gè)不同的相，以由此在適合的條件下形成隔離的納米尺寸的結(jié)構(gòu)單 元圖案。在本發(fā)明優(yōu)選但非必要的實(shí)施例中，嵌段共聚物基本上由彼此不混溶的第一聚合 嵌段成分A及第二聚合嵌段成分B組成。嵌段共聚物可以含有以任何方式排列的任何數(shù)量 的聚合嵌段成分A及B。嵌段共聚物可具有線型或支鏈結(jié)構(gòu)。優(yōu)選地，該嵌段聚合物是具有 A-B式的線性二嵌段(diblock)共聚物。此外，嵌段共聚物可具有以下式中的任意一個(gè)可用于形成本發(fā)明結(jié)構(gòu)單元的合適嵌段共聚物的具體示例可以包括但不限于聚 苯乙烯-嵌段-聚甲基丙烯酸甲酯(PS-b-PMMA)、聚苯乙烯-嵌段-聚異戊二烯(PS-b-PI)、 聚苯乙烯-嵌段-聚丁二烯(PS-b-PBD)、聚苯乙烯-嵌段-聚乙烯吡啶(PS-b-PVP)、聚苯 乙烯-嵌段-聚環(huán)氧乙烷(PS-b-PEO)、聚苯乙烯-嵌段-聚乙烯(PS-b-PE)、聚苯乙烯-嵌 段-聚有機(jī)硅酸鹽(PS-b-P0S)、聚苯乙烯-嵌段-聚二茂鐵基二甲基硅烷(PS-b-PFS)、聚 環(huán)氧乙烷-嵌段-聚異戊二烯(PE0-b-PI)、聚環(huán)氧乙烷-嵌段-聚丁二烯(PE0-b-PBD)、 聚環(huán)氧乙烷_嵌段-聚甲基丙烯酸甲酯(PE0-b-PMMA)、聚環(huán)氧乙烷-嵌段-聚乙基乙烯 (PE0-b-PEE)、聚丁二烯-嵌段-聚乙烯吡啶(PBD-b-PVP)、及聚異戊二烯-嵌段-聚甲基丙 烯酸甲酯(PI-b-PMMA)。第一聚合嵌段成分A和第二聚合嵌段成分B之間的分子量比決定嵌段共聚物形成 的具體結(jié)構(gòu)單元。例如，當(dāng)?shù)谝痪酆锨抖纬煞諥的分子量與第二聚合嵌段成分B的分子量 的比大于約80 20時(shí)，嵌段共聚物將在由第一聚合嵌段成分A組成的矩陣中形成由第二 聚合嵌段成分B組成的球的有序陣列。當(dāng)?shù)谝痪酆锨抖纬煞諥的分子量與第二聚合嵌段成 分B的分子量的比小于約80 20但大于約60 40時(shí)，嵌段共聚物將在由第一聚合嵌段成 分A組成的矩陣中形成由第二聚合嵌段成分B組成的圓柱的有序陣列。當(dāng)?shù)谝痪酆锨抖纬?分A的分子量與第二聚合嵌段成分B的分子量的比小于約60 40但大于約40 60時(shí)， 嵌段共聚物將形成由第一聚合嵌段成分A和第二聚合嵌段成分B組成的交替薄層。因此，可在本發(fā)明的嵌段共聚物中容易地調(diào)整第一聚合嵌段成分A與第二聚合嵌段成分B之間的 分子量比，以形成期望的結(jié)構(gòu)單元。在本發(fā)明的優(yōu)選實(shí)施例中，第一聚合嵌段成分A的分子量與第二聚合嵌段成分B 的分子量的比介于約80 20至約60 40，使得本發(fā)明的嵌段共聚物將在由第一聚合嵌段 成分A構(gòu)成的矩陣中形成由第二聚合嵌段成分B構(gòu)成的線的有序陣列。優(yōu)選地，成分A及B中的一個(gè)相對(duì)于另一個(gè)是選擇性可移除的，以由此實(shí)現(xiàn)由未移 除的成分構(gòu)成的隔離的并有序排列的結(jié)構(gòu)單元，或包含由移除成分留下的隔離的并有序排 列的空腔或溝槽的連續(xù)結(jié)構(gòu)層。在圖IC中，嵌段共聚物的不可移除的成分標(biāo)示為參考標(biāo)號(hào)22，而由嵌段共聚物的 可移除成分產(chǎn)生的溝槽標(biāo)示為參考標(biāo)號(hào)24。注意，雖然本實(shí)施例說明了線條/間隔圖案的 形成，但本發(fā)明并不限于此。由于本發(fā)明的方法中采用自組裝嵌段共聚物，所以每個(gè)重復(fù)單 元具有約小于50nm的寬度?？蓤D案化/形成的其他類型圖案包括例如球、圓柱、或薄層。在本發(fā)明的具體優(yōu)選實(shí)施例中，形成本發(fā)明的自組裝周期圖案所采用的嵌段共聚 是PS-b-PMMA，其中PS PMMA的分子量比從約80 20至約60 40。典型地，嵌段共聚物中不同聚合嵌段成分間的互斥力以項(xiàng)xN表示，其中χ是 inory-Huggins互作用參數(shù)，N是聚合度。xN越高，嵌段共聚物中不同嵌段間的互斥力越高， 從而不同嵌段間就越有可能發(fā)生相分離。當(dāng)xN> 10(以下稱為“強(qiáng)分離界限”)時(shí)，在嵌段 共聚物的不同嵌段間極有可能發(fā)生相分離。對(duì)于PS-b-PMMA雙嵌段共聚物，可大致由0. 028+3. 9/T計(jì)算X，其中T為絕對(duì)溫度。 因此，χ在473K ( 2000C )時(shí)為約0. 0362。當(dāng)PS-b-PMMA雙嵌段共聚物的分子量(Mn)約為 64Kg/mol且分子量比(PS PMMA)約為66 34時(shí)，聚合度N為約622. 9，因此xN在200°C 時(shí)為約22. 5。依此方式，通過調(diào)整一個(gè)或多個(gè)參數(shù)，諸如組成、總分子量、及退火溫度，即可容易 地控制本發(fā)明嵌段共聚物中不同聚合嵌段成分間的互斥力，以實(shí)現(xiàn)不同嵌段成分之間的期 望的相分離。相分離進(jìn)而導(dǎo)致包含重復(fù)結(jié)構(gòu)單元(即，球、線、圓柱、或薄層)的有序陣列的 自組裝周期圖案的形成，如上文所述。為了形成自組裝周期圖案，首先在合適的溶劑系統(tǒng)中溶解嵌段共聚物，以形成嵌 段共聚物溶液，然后將該嵌段共聚物溶液涂敷到表面上，以形成薄的嵌段共聚物層，然后 將此薄的嵌段共聚物層退火，從而實(shí)現(xiàn)嵌段共聚物中包含的不同聚合嵌段成分之間的相分罔。用于溶解嵌段共聚物并形成嵌段共聚物溶液的溶劑系統(tǒng)可包括任何適合溶劑，這 些溶劑包括(但不限于)甲苯、丙二醇單甲醚乙酸酯(PGMEA)、丙二醇單甲醚(PGME)、及丙 酮。嵌段共聚物溶液優(yōu)選包含濃度在溶液總重量的約0.1%至約2%的嵌段共聚物。更優(yōu) 選地，嵌段共聚物溶液包含濃度范圍在約0. 5wt%至約1. 5襯％的嵌段共聚物。在本發(fā)明的 具體優(yōu)選實(shí)施例中，嵌段共聚物溶液包括溶解于甲苯或PGMEA中的約0. 5wt%至約1. 5wt% 的 PS-b-PMMA?？刹捎萌魏魏线m的技術(shù)(包括但不限于旋轉(zhuǎn)成型、涂布、噴涂、墨涂、浸涂等)將嵌 段共聚物溶液涂敷到器件結(jié)構(gòu)的表面上。優(yōu)選地，將嵌段共聚物溶液旋轉(zhuǎn)成型到器件結(jié)構(gòu) 的表面上，以在其上形成薄的嵌段共聚物層。
10
在將薄的嵌段共聚物層涂敷到器件的表面上之后，將整個(gè)器件結(jié)構(gòu)退火，以實(shí)現(xiàn) 嵌段共聚物中包含的不同嵌段成分的微相分離，由此形成具有重復(fù)的結(jié)構(gòu)單元的周期圖案?？衫帽绢I(lǐng)域已知的各種方法來實(shí)現(xiàn)嵌段共聚物的退火，這些方法包括(但不限 于)熱退火(在真空中或在含有氮或氬的惰性環(huán)境中)、紫外退火、激光退火、溶劑蒸汽輔 助退火(在室溫或高于室溫)、及超臨界流體輔助退火，為了避免模糊本發(fā)明，這里不詳細(xì) 描述這些技術(shù)。在本發(fā)明的具體優(yōu)選實(shí)施例中，進(jìn)行熱退火步驟，以在高于嵌段共聚物的玻璃轉(zhuǎn) 化溫度(Tg)但低于嵌段共聚物的分解或降解溫度(Td)的升高的退火溫度下將嵌段共聚物 層退火。更優(yōu)選地，在約200°c-300°c的退火溫度下進(jìn)行熱退火步驟。熱退火可以持續(xù)為 小于約1小時(shí)至約100小時(shí)，而更典型地為約1小時(shí)至約15小時(shí)。在本發(fā)明的替代實(shí)施例中，利用紫外光(UV)處理使嵌段共聚物層退火。繼退火工藝之后，嵌段共聚物成分之一可以利用溶劑移除，該溶劑相對(duì)于嵌段共 聚物的另一個(gè)成分對(duì)該成分有選擇性。溶劑類型可以變化，并且例如可以選自極性及疏質(zhì) 子溶劑。在移除嵌段共聚物的可移除成分之后，直接抵接形貌邊緣20的保留的“不可移除 的”成分可用作間隙壁。在圖IC中，參考標(biāo)號(hào)22'代表本發(fā)明的間隙壁。由于本發(fā)明的工藝中采用了自組裝聚合物技術(shù)，所以每個(gè)間隙壁22'的從底部 (半導(dǎo)體襯底10的頂部)測(cè)量的寬度W小于50nm，而約10至約40nm的寬度更為典型。在本發(fā)明的該階段，可在每個(gè)包括間隙壁22'的圖案化材料堆疊12'的頂上形 成塊掩模(未顯示)，接著采用傳統(tǒng)的剝離工藝以從結(jié)構(gòu)中移除不可移除的嵌段共聚物成 分22，以提供例如圖ID所示的結(jié)構(gòu)。注意，塊掩模的使用適用于所闡述的實(shí)施例，而在其他 實(shí)施例中可以不需要塊掩模。接下來，進(jìn)行傳統(tǒng)的CMOS工藝步驟，以提供圖IE中所示的結(jié)構(gòu)。具體地，利用傳 統(tǒng)的離子注入工藝，在半導(dǎo)體襯底10的表面中形成源極/漏極擴(kuò)散區(qū)域26。在本發(fā)明工藝 的該階段可選擇地進(jìn)行暈注入(halo implant)。繼形成源極/漏極擴(kuò)散區(qū)域26之后，可采 用退火工藝以活化注入半導(dǎo)體襯底10中的摻雜劑。也可以延遲退火并在本發(fā)明工藝后續(xù) 的熱處理期間(如在金屬半導(dǎo)體合金形成期間)進(jìn)行退火。接下來，在源極/漏極擴(kuò)散區(qū)域26上形成金屬半導(dǎo)體合金層28。這里采用術(shù)語 “金屬半導(dǎo)體合金”表示由金屬與半導(dǎo)體材料的熱反應(yīng)形成的反應(yīng)產(chǎn)物。例如，術(shù)語“金屬 半導(dǎo)體合金”可用以描述金屬硅化物，其中金屬為Ti、W、Co、Ni、Pt、Pd、Er、Ir及其他稀土 (rare earth)或過渡金屬之一。金屬也可以是由上述金屬中的兩個(gè)或多個(gè)的組合構(gòu)成的合 金。典型地，金屬為Ti、W、Co及Ni中之一。術(shù)語“金屬半導(dǎo)體合金”也描述包括上述金屬 之一的金屬鍺化物。通過首先沉積與圖ID顯示的結(jié)構(gòu)頂部的半導(dǎo)體材料能夠發(fā)生熱反應(yīng)的金屬來形 成金屬半導(dǎo)體合金層28。金屬典型地為Ti、W、Co、Ni、Pt及Pd的其中之一，而以Ti、W、Co 及Ni的其中之一更為優(yōu)選。金屬可包括合金添加劑，諸如C、Al、Si、Sc、Ti、V、Cr、Mn、Fe、 Co、Ni、Cu、Ge、Y、Zr、Nb、Mo、Ru、Rh、Pd、In、Sn、La、Hf、Ta、W、Re、Ir、Pt、Ce、Pr、Nd、Sm、Eu、 Gd、Tb、Dy、Ho、Tm、Yb、Lu及其混合物。當(dāng)存在合金添加劑時(shí)，則合金添加劑的量至多為約
1150% (原子百分比)。金屬通過傳統(tǒng)的沉積工藝形成，這些傳統(tǒng)的沉積工藝?yán)绨ɑ瘜W(xué) 氣相沉積、等離子體增強(qiáng)化學(xué)氣相沉積、鍍敷、濺射、化學(xué)溶液沉積、原子層沉積、物理氣相 沉積等技術(shù)。合金添加劑可以與金屬同時(shí)形成，或者其可以在沉積金屬之后添加到金屬中， 或者其可以以分離的層共沉積在金屬的頂上。根據(jù)相對(duì)于形成在上邊界的硅化物的最終厚度及下邊界的期望電阻率的結(jié)深度， 沉積金屬的厚度可以變化。典型地，對(duì)于FET中的應(yīng)用，所沉積的金屬具有約5至約15nm 的厚度。形成金屬之后，可以在退火之前在金屬的頂上形成諸如TiN或TaN的可選擇的擴(kuò) 散阻擋。在足以使金屬與半導(dǎo)體反應(yīng)以形成金屬半導(dǎo)體合金層(即金屬硅化物或金屬鍺化 物)的條件下進(jìn)行退火?？梢赃M(jìn)行單步退火或者可以采用兩步退火工藝。在約300°C或更 高的溫度下進(jìn)行退火，而從約400°C至約700°C的溫度更為典型。在單步退火工藝之后或 在兩步退火的第一步退火之后，利用本領(lǐng)域技術(shù)人員熟知的傳統(tǒng)工藝移除可選擇的擴(kuò)散阻 擋。退火可在形成氣體、He、Ar、或N2中執(zhí)行。退火包括熔爐退火、快速熱退火、尖鋒脈沖 (spike)退火、微波退火或激光退火。典型地，退火為快速熱退火，其中退火時(shí)間通常少于約 1分鐘。在最終的退火步驟之后，從結(jié)構(gòu)中移除所有未反應(yīng)的金屬。注意，在柵極電極16由含Si導(dǎo)電材料(即，多晶硅或硅鍺)構(gòu)成時(shí)，金屬半導(dǎo)體 合金層28'也可形成在柵極電極16的上表面上。在電介質(zhì)硬掩模存在并在金屬半導(dǎo)體合 金層形成期間保留在結(jié)構(gòu)中的實(shí)施例中，在柵極電極16的頂上不形成這樣的金屬半導(dǎo)體
I=I ^te ο包括氧化物、氮化物、氮氧化物或其組合的電介質(zhì)襯里30典型地(但并非總是) 形成在該結(jié)構(gòu)上。電介質(zhì)襯里30可用以將應(yīng)力引入器件溝道；如本領(lǐng)域技術(shù)人員所熟知 的，器件溝道是在柵極導(dǎo)體之下的半導(dǎo)體襯底區(qū)域，并且器件溝道在一側(cè)上橫向受限于器 件的源極區(qū)域，而在另一側(cè)上橫向受限于器件的漏極區(qū)域。電介質(zhì)襯里30采用本領(lǐng)域技術(shù) 人員熟知的傳統(tǒng)沉積技術(shù)形成，并且電介質(zhì)襯里的厚度典型地從約20至約lOOnm。接下來，通過沉積(典型地通過化學(xué)氣相沉積、等離子體增強(qiáng)化學(xué)氣相沉積或旋 涂)形成互聯(lián)電介質(zhì)材料32，并利用光刻及蝕刻在互聯(lián)電介質(zhì)材料32中形成開口?；ヂ?lián)電介質(zhì)材料32包括介電常數(shù)相對(duì)于真空為約4. O以下的任何電介質(zhì)材料。 可用作互連電介質(zhì)材料32的合適的電介質(zhì)的一些示例包括但不限于=SiO2、硅倍半氧烷 (silsesquioxane)、包括Si、C、0及H原子的C摻雜的氧化物(即，有機(jī)硅酸鹽)、熱固性聚 亞芳基醚(polyarylene ether)、或它們的多層。本申請(qǐng)中使用的術(shù)語“聚亞芳基”表示通 過鍵、稠環(huán)(fused ring)、或惰性連接基團(tuán)(諸如氧、硫、砜、亞砜、羰基等)連接在一起的芳 基部分或惰性取代的芳基部分。開口典型地被襯以擴(kuò)散阻擋材料，諸如Ti、Ta、W、TaN、TiN或WN，并且其后用諸如 W、Al、Cu或AlCu合金的導(dǎo)電材料填充(例如，通過鍍敷)開口。延伸至源極/漏極擴(kuò)散 區(qū)域的開口稱為擴(kuò)散接觸，在圖中以參考標(biāo)號(hào)34標(biāo)示。典型地也形成柵極電極16的接觸 34'。如上所述，先前討論的是代表本發(fā)明的最優(yōu)選實(shí)施例，其中本發(fā)明的間隙壁用在 FET結(jié)構(gòu)中。雖然結(jié)合FET結(jié)構(gòu)顯示并說明了本發(fā)明的間隙壁，但本發(fā)明并不限于這里所描 述和說明的FET應(yīng)用。替代地，本發(fā)明的間隙壁可用于任何納米結(jié)構(gòu)應(yīng)用中，其中至少一個(gè)
12材料層的形貌邊緣被直接抵接的間隙壁保護(hù)。本發(fā)明的間隙壁的其他應(yīng)用包括例如上述的應(yīng)用。現(xiàn)參考圖2A-2B，其中顯示了本發(fā)明的其他結(jié)構(gòu)實(shí)施例。具體地，圖2A顯示了利用 光刻及蝕刻在材料層或材料堆疊(參考標(biāo)號(hào)50)中形成至少一個(gè)寬開口(具有大于1 3 的溝槽高度對(duì)溝槽寬度的縱橫比)并然后采用上述自組裝技術(shù)的實(shí)施例。在此圖中，嵌段 共聚物的不可移除的成分標(biāo)示為參考標(biāo)號(hào)22，并且抵接材料層或材料堆疊的形貌邊緣的間 隙壁(也由嵌段共聚物的不可移除的成分組成)標(biāo)示為22'。材料層或材料堆疊可包括半 導(dǎo)體材料、絕緣材料、導(dǎo)電材料或它們的任何多層組合。圖2B顯示通過光刻及蝕刻在材料 層或材料堆疊(參考標(biāo)號(hào)50)中形成至少一個(gè)窄開口(具有小于1 1的溝槽高度對(duì)溝槽 寬度的縱橫比)并然后采用上述自組裝技術(shù)的實(shí)施例。在此圖中，由嵌段共聚物的不可移 除的成分構(gòu)成的、抵接材料層或材料堆疊的形貌邊緣的間隙壁標(biāo)示為22'。材料層或材料 堆疊可包括半導(dǎo)體材料、絕緣材料、導(dǎo)電材料或它們的任何多層組合。雖然已經(jīng)參考其優(yōu)選實(shí)施例詳細(xì)顯示和說明本發(fā)明，但本領(lǐng)域技術(shù)人員應(yīng)理解可 在不脫離本發(fā)明的精神及范疇下，進(jìn)行上述及其他形式及細(xì)節(jié)上的改變。因此，本發(fā)明的目 的并不限于描述和說明的確切形式和細(xì)節(jié)，而應(yīng)落在所附權(quán)利要求的范圍內(nèi)。
1權(quán)利要求
一種半導(dǎo)體結(jié)構(gòu)，包括圖案化區(qū)域，包括至少一個(gè)材料層并且具有至少一個(gè)形貌邊緣；和直接抵接所述形貌邊緣的間隙壁，所述間隙壁包括自組裝嵌段共聚物的聚合嵌段成分。
2.如權(quán)利要求1所述的半導(dǎo)體結(jié)構(gòu)，其中所述自組裝嵌段共聚物包括聚苯乙烯_嵌 段-聚甲基丙烯酸甲酯(PS-b-PMMA)、聚苯乙烯-嵌段-聚異戊二烯(PS-b-PI)、聚苯乙 烯-嵌段-聚丁二烯(PS-b-PBD)、聚苯乙烯-嵌段-聚乙烯吡啶(PS-b-PVP)、聚苯乙烯-嵌 段-聚環(huán)氧乙烷(PS-b-PEO)、聚苯乙烯-嵌段-聚乙烯(PS-b-PE)、聚苯乙烯-嵌段-聚有機(jī) 硅酸鹽(PS-b-POS)、聚苯乙烯-嵌段-聚二茂鐵基二甲基硅烷(PS-b-PFS)、聚環(huán)氧乙烷-嵌 段-聚異戊二烯(PEO-b-PI)、聚環(huán)氧乙烷-嵌段-聚丁二烯(PEO-b-PBD)、聚環(huán)氧乙烷-嵌 段-聚甲基丙烯酸甲酯(PEO-b-PMMA)、聚環(huán)氧乙烷-嵌段-聚乙基乙烯(PEO-b-PEE)、 聚丁二烯-嵌段-聚乙烯吡啶(PBD-b-PVP)、或聚異戊二烯-嵌段-聚甲基丙烯酸甲酯 (PI-b-PMMA)。
3.如權(quán)利要求1或2所述的半導(dǎo)體結(jié)構(gòu)，其中所述間隙壁具有在其最底部測(cè)量的小于 50nm的寬度。
4.如權(quán)利要求3所述的半導(dǎo)體結(jié)構(gòu)，其中所述寬度從約10至約40nm。
5.如任意前述權(quán)利要求所述的半導(dǎo)體結(jié)構(gòu)，其中所述圖案化區(qū)域通過光刻限定。
6.如任意前述權(quán)利要求所述的半導(dǎo)體結(jié)構(gòu)，其中所述圖案化區(qū)域包括半導(dǎo)體材料、電 介質(zhì)材料、導(dǎo)電材料或它們的任何多層組合。
7.如任意前述權(quán)利要求所述的半導(dǎo)體結(jié)構(gòu)，其中所述圖案化區(qū)域包括場(chǎng)效晶體管的圖 案化柵極電極。
8.如任意前述權(quán)利要求所述的半導(dǎo)體結(jié)構(gòu)，其中所述圖案化柵極電極包括含Si導(dǎo)體、 導(dǎo)電金屬、導(dǎo)電金屬合金、金屬硅化物、金屬氮化物或它們的任何多層堆疊組合。
9.如任意前述權(quán)利要求所述的半導(dǎo)體結(jié)構(gòu)，其中所述圖案化區(qū)域還包括位于所述圖案 化柵極電極下方的柵極電介質(zhì)。
10.如權(quán)利要求9所述的半導(dǎo)體結(jié)構(gòu)，其中所述柵極電介質(zhì)是具有大于4.0的介電常數(shù) 的電介質(zhì)材料。
11.一種根據(jù)任意前述權(quán)利要求的半導(dǎo)體結(jié)構(gòu)，包括半導(dǎo)體襯底和所述圖案化區(qū)域， 所述圖案化區(qū)域包括至少具有圖案化柵極電極的圖案化材料堆疊，所述圖案化柵極電極具 有形貌邊緣。
12.如權(quán)利要求11所述的半導(dǎo)體結(jié)構(gòu)，還包括位于所述圖案化材料堆疊的足印的金屬 半導(dǎo)體合金層，所述金屬半導(dǎo)體合金層具有與所述間隙壁的外邊緣對(duì)準(zhǔn)的邊緣。
13.如權(quán)利要求11或12所述的半導(dǎo)體結(jié)構(gòu)，還包括在所述半導(dǎo)體襯底和所述圖案化材 料堆疊頂上的電介質(zhì)襯里。
14.如權(quán)利要求11、12或13所述的半導(dǎo)體結(jié)構(gòu)，還包括互聯(lián)電介質(zhì)材料，所述互聯(lián)電介 質(zhì)材料具有形成在其中的且位于所述半導(dǎo)體襯底和所述圖案化材料堆疊頂上的導(dǎo)電接觸。
15.-種制造半導(dǎo)體結(jié)構(gòu)的方法，包括設(shè)置圖案化區(qū)域，包括至少一個(gè)材料層并且具有至少一個(gè)形貌邊緣；以及形成直接抵接所述形貌邊緣的間隙壁，所述間隙壁包括自組裝嵌段共聚物的聚合嵌段成分。
16.如權(quán)利要求15所述的方法，其中設(shè)置所述圖案化區(qū)域包括光刻圖案化工藝。
17.如權(quán)利要求15或16所述的方法，其中所述自組裝嵌段共聚物選自由以下材料 組成的組聚苯乙烯-嵌段-聚甲基丙烯酸甲酯(PS-b-PMMA)、聚苯乙烯-嵌段-聚異 戊二烯(PS-b-PI)、聚苯乙烯-嵌段-聚丁二烯(PS-b-PBD)、聚苯乙烯-嵌段-聚乙烯 吡啶(PS-b-PVP)、聚苯乙烯-嵌段-聚環(huán)氧乙烷(PS-b-PEO)、聚苯乙烯-嵌段-聚乙烯 (PS-b-PE)、聚苯乙烯-嵌段-聚有機(jī)硅酸鹽(PS-b-POS)、聚苯乙烯-嵌段-聚二茂鐵基 二甲基硅烷(PS-b-PFS)、聚環(huán)氧乙烷-嵌段-聚異戊二烯(PEO-b-PI)、聚環(huán)氧乙烷-嵌 段-聚丁二烯(PEO-b-PBD)、聚環(huán)氧乙烷-嵌段-聚甲基丙烯酸甲酯(PEO-b-PMMA)、聚環(huán)氧 乙烷_嵌段-聚乙基乙烯(PEO-b-PEE)、聚丁二烯-嵌段-聚乙烯吡啶(PBD-b-PVP)、及聚 異戊二烯_嵌段-聚甲基丙烯酸甲酯(PI-b-PMMA)。
18.如權(quán)利要求15、16或17所述的方法，其中形成所述間隙壁包括在鄰接所述圖案 化區(qū)域的區(qū)域中涂敷自組裝嵌段共聚物，退火以形成可移除聚合成分和不可移除聚合成分 的有序陣列，以及移除所述可移除聚合成分。
19.如權(quán)利要求18所述的方法，其中所述涂敷包括旋轉(zhuǎn)成型、涂布、噴涂、墨涂或浸涂。
20.如權(quán)利要求19所述的方法，其中所述涂敷是旋轉(zhuǎn)成型嵌段共聚物溶液。
21.如權(quán)利要求18所述的方法，其中所述退火包括熱退火、紫外退火、激光退火、溶劑 氣相輔助退火或超臨界流體輔助退火。
22.如權(quán)利要求21所述的方法，其中所述退火是在約200°C至約300°C的溫度下進(jìn)行的 熱退火。
23.如權(quán)利要求18至22所述的方法，其中所述間隙壁具有在其最底部測(cè)量的小于 50nm的寬度。
24.如權(quán)利要求23所述的方法，其中所述寬度為約10至約40nm。
25.一種根據(jù)前述任意權(quán)利要求所述的方法，其中所述圖案化區(qū)域包括在半導(dǎo)體襯底 表面上的至少具有圖案化柵極電極的圖案化材料堆疊，所述圖案化柵極電極具有形貌邊緣。
全文摘要
文檔編號(hào)H01L21/266GK101952947SQ20088011086
公開日2011年1月19日 申請(qǐng)日期2008年10月1日 優(yōu)先權(quán)日2007年10月9日
發(fā)明者Doris Bruce, Radens Carl John 申請(qǐng)人:Ibm