專利名稱：用納米晶材料作為庫侖島的納米電子器件及其制作方法
技術(shù)領(lǐng)域：
本發(fā)明屬于微電子技術(shù)領(lǐng)域，涉及納米電子器件及納米加工技術(shù)，特別是一種用 納米晶材料作為庫侖島的納米電子器件及其制作方法。
背景技術(shù)：
以互補(bǔ)性金屬_氧化物_半導(dǎo)體(CMOS)器件為主流技術(shù)的集成電路一直遵循著 摩爾定律迅速發(fā)展，在2004年集成電路已進(jìn)入90納米技術(shù)節(jié)點(diǎn)。隨著特征尺寸進(jìn)入到納 米級(jí)，傳統(tǒng)的CMOS技術(shù)面臨著越來越嚴(yán)重的挑戰(zhàn)，因此，基于新原理的納米電子器件成為 研究的熱點(diǎn)。單電子晶體管是一種典型的納米電子器件，具有尺寸小、速度快、功耗低、可大規(guī) 模集成等優(yōu)點(diǎn)，而且具有十分廣闊的應(yīng)用前景，如可用來制作單電子存儲(chǔ)器、單電子邏輯電 路、電流標(biāo)準(zhǔn)、電阻標(biāo)準(zhǔn)、溫度標(biāo)準(zhǔn)、超靈敏靜電計(jì)、微波或紅外探測(cè)器等。因此，單電子晶體 管已經(jīng)成為未來替代MOS晶體管的重要侯選器件之一。一般情況下，單電子晶體管由一個(gè)庫侖島結(jié)構(gòu)構(gòu)成。如圖1所示，圖1為庫侖島結(jié) 構(gòu)的示意圖。庫侖島結(jié)構(gòu)包括源101、漏102、庫侖島103、隧道結(jié)104和隧道結(jié)105，還可以 進(jìn)一步包括側(cè)柵106和側(cè)柵107，其核心部分是庫侖島103、隧道結(jié)104和隧道結(jié)105。庫 侖島103由極微小金屬或半導(dǎo)體量子點(diǎn)顆粒構(gòu)成，它在某一方向上分別通過兩側(cè)的隧道結(jié) 104和105與源101、漏102相連接。源101和漏102位于庫侖島103的兩側(cè)。隧道結(jié)104 和105—般由絕緣層、異質(zhì)結(jié)勢(shì)壘、以及由界而態(tài)或外加電壓等引起的勢(shì)場(chǎng)構(gòu)成。柵起到調(diào) 節(jié)島的電化學(xué)勢(shì)從而控制島中的電子數(shù)的作用。源101、漏102、側(cè)柵106和107 —般由金 屬或摻雜半導(dǎo)體構(gòu)成，與外部連接。單電子晶體管要正常工作必須滿足庫侖島的充電能大于熱能的條件，即e2/2C > >kBT，其中kB為玻爾茲曼常數(shù)，因此必須通過降低島的電容C來提高單電子晶體管的工作 溫度T，這樣就必須通過盡量縮小隧道結(jié)面積特別是庫侖島尺寸來實(shí)現(xiàn)。因此，如何獲得小 尺寸的庫侖島結(jié)構(gòu)是制作高溫甚至常溫單電子器件的關(guān)鍵。目前，在制作單電子晶體管的庫侖島結(jié)構(gòu)時(shí)大多采用電子束光刻和刻蝕直接加工 或進(jìn)一步利用氧化方法獲得和減小庫侖島的尺寸，但用這種方法制備的器件的工作溫度不 高，而且一般都存在制作工藝復(fù)雜、制作成本高等缺點(diǎn)。

發(fā)明內(nèi)容
(一)要解決的技術(shù)問題針對(duì)上述現(xiàn)有技術(shù)存在的不足，本發(fā)明的一個(gè)目的在于提供一種用納米晶材料作 為庫侖島的納米電子器件，以簡(jiǎn)化器件結(jié)構(gòu)，提高可靠性及與傳統(tǒng)CMOS工藝的兼容性。本發(fā)明的另一個(gè)目的在于提供一種用納米晶材料作為庫侖島的納米電子器件的 制作方法，以簡(jiǎn)化制作工藝、降低制作成本和提高制作效率。(二)技術(shù)方案
為達(dá)到上述目的的一個(gè)方面，本發(fā)明提供了一種用納米晶材料作為庫侖島的納米電子器件，該納米電子器件由源、漏、柵、庫侖島、柵介質(zhì)構(gòu)成，利用襯底上的一對(duì)納米電極 作為源和漏電極，利用納米電極之間的納米晶作為庫侖島，利用納米電極上生長(zhǎng)的絕緣介 質(zhì)作為柵介質(zhì)，利用絕緣介質(zhì)上生長(zhǎng)的電極作為柵電極。上述方案中，所述襯底為平整、潔凈的絕緣襯底，包括Si02、Si3N4, A1203、MgO、CaO 和聚酰亞胺中的一種，或者為平整、潔凈的本征半導(dǎo)體襯底，包括Si、Ge、GaAs, GaN, GaSb, GaP, AlAs, InAs, InP、InSb、SiC、ZnO、ZnS、CdS、CdTe 和金剛石中的一種。上述方案中，所述納米電極的間距為5納米至100納米，納米電極的厚度為20納 米至50納米，納米電極的材料為Al、Pt、Au、Ag、W、Ti、Cr和ITO中的一種。上述方案中，所述納米晶的材料為Si、Ni、Cu、Al、Pt、Au、Ag、W、Ti、Cr和WTi中的 一種，納米晶的直徑為2至20納米。上述方案中，所述生長(zhǎng)的絕緣介質(zhì)為Si02、Si3N4、Hf02、HfA10和HfSiON中的一種， 厚度為5至20納米。上述方案中，所述柵電極材料為多晶硅、TaN和IrO2中的一種，柵電極的厚度為20 至100納米。為達(dá)到上述目的的另一個(gè)方面，本發(fā)明提供了一種用納米晶材料作為庫侖島的納 米電子器件的制作方法，該方法包括在絕緣襯底上制備金屬納米電極；在金屬納米電極之間生長(zhǎng)一層納米薄膜，然后退火形成納米晶材料；在庫侖島上生長(zhǎng)絕緣介質(zhì)作為柵介質(zhì)，在絕緣介質(zhì)上生長(zhǎng)柵電極。上述方案中，所述在絕緣襯底上制備金屬納米電極的步驟中，是采用電子束光刻、 金屬淀積和剝離工藝實(shí)現(xiàn)的。上述方案中，所述在金屬納米電極之間生長(zhǎng)一層納米薄膜的步驟中，是在納米電 極之間利用濺射、蒸發(fā)、原子層沉積方法中的一種生長(zhǎng)一層厚度為1納米至3納米的Si、Ni、 Cu、Al、Pt、Au、Ag、W、Ti、Cr、WTi 薄膜中的一種。上述方案中，所述退火形成納米晶材料，是在氮?dú)庵性?00°C至1300°C溫度下退 火10秒至30秒形成納米晶材料。(三)有益效果從上述技術(shù)方案可以看出，本發(fā)明具有以下有益效果1、利用本發(fā)明，通過一對(duì)納米電極作為源和漏電極，利用生長(zhǎng)的納米晶作為庫侖 島，從而使器件結(jié)構(gòu)簡(jiǎn)單、與傳統(tǒng)CMOS工藝兼容性好。2、利用本發(fā)明提供的制作用納米晶材料作為庫侖島的納米電子器件的方法，大大 簡(jiǎn)化了制作工藝，降低了制作成本，提高了制作效率，非常有利于本發(fā)明的廣泛推廣和應(yīng)用。3、本發(fā)明采用的電子束光刻技術(shù)是一種有效的納米加工手段，具有納米級(jí)的分辨 率，特別是在原子序數(shù)相對(duì)較小的襯底上，分辨率更高。本發(fā)明利用電子束光刻技術(shù)制備出 的納米電極的間距具有納米尺度，最小可達(dá)到5納米，非常適合于制作納米電子器件。4、本發(fā)明采用生長(zhǎng)的納米晶顆粒作為庫侖島，直徑很小，最小可以達(dá)到2納米，從 而提高了納米電子器件的工作溫度。


圖1是現(xiàn)有技術(shù)中庫侖島的結(jié)構(gòu)示意圖；圖2是本發(fā)明提供的用納米晶材料作為庫侖島的納米電子器件的制作方法流程 圖；圖3至圖11是依照本發(fā)明實(shí)施例制作用納米晶材料作為庫侖島的納米電子器件 的工藝流程圖。
具體實(shí)施例方式為使本發(fā)明的目的、技術(shù)方案和優(yōu)點(diǎn)更加清楚明白，以下結(jié)合具體實(shí)施例，并參照附圖，對(duì)本發(fā)明進(jìn)一步詳細(xì)說明。如圖2所示，圖2是本發(fā)明提供的用納米晶材料作為庫侖島的納米電子器件的制 作方法流程圖，該方法包括步驟201 采用電子束光刻、金屬淀積和剝離工藝在絕緣襯底上制備金屬納米電 極；步驟202 在納米電極之間利用濺射、蒸發(fā)、原子層沉積方法中的一種生長(zhǎng)一層厚 度為1納米至3納米的Si、Ni、Cu、Al、Pt、Au、Ag、W、Ti、Cr、WTi薄膜中的一種，然后在氮?dú)?中在600°C至1300°C溫度下退火10秒至30秒形成納米晶材料；步驟203 在庫侖島上生長(zhǎng)絕緣介質(zhì)作為柵介質(zhì)，在絕緣介質(zhì)上生長(zhǎng)柵電極。圖3至圖11示出了依照本發(fā)明實(shí)施例制作用納米晶材料作為庫侖島的納米電子 器件的工藝流程圖。需要說明的是，本發(fā)明提供優(yōu)選實(shí)施例，但不應(yīng)該被認(rèn)為僅限于再次闡 述的實(shí)施例。在圖中，為了清楚放大了層和區(qū)域的厚度，但作為示意圖不應(yīng)該被認(rèn)為嚴(yán)格反 應(yīng)了幾何尺寸的比例關(guān)系。如圖3所示，在表面平整、潔凈的絕緣襯底1上用勻膠機(jī)涂敷一層厚度為100納米 至500納米的高分辨正性電子抗蝕劑2，如PMMA、ZEP520、KRS、UV-III、P (SI-CMS)等。然后 對(duì)上述涂敷好的電子抗蝕劑2采用烘箱或熱板進(jìn)行一定時(shí)間和一定溫度的前烘。如圖4所示，對(duì)正性抗蝕劑2的區(qū)域3和區(qū)域4進(jìn)行電子束直寫曝光，區(qū)域5、6不 曝光。區(qū)域3和區(qū)域4的間隔即未曝光的區(qū)域5的寬度為5至100納米。電子束曝光的加 速電壓為50或IOOKeV,電子束流小于或等于500pA。采用KRS、UV-III這兩種化學(xué)放大抗 蝕劑時(shí)還需在曝光后在顯影前采取后烘步驟。如圖5所示，對(duì)曝光過的正性抗蝕劑進(jìn)行顯影和定影，去除曝光區(qū)域的電子抗蝕 齊U，形成用于淀積電極材料薄膜的抗蝕劑掩模9、10。顯影后得到凹槽圖形7、8。如圖6所示，采用蒸發(fā)或?yàn)R射方法沉積Al、Pt、Au、Ag、W、Ti、Cr、ITO等導(dǎo)電的電 極材料薄膜11、12、13，電極薄膜11、12、13的厚度低于電子抗蝕劑掩模9、10的厚度，電極薄 膜不連續(xù)，一部分(13)沉積于電子抗蝕劑掩模9、10之上，另一部分(11、12)沉積于絕緣介 質(zhì)1之上，形成所需的納米電極11、12。如圖7所示，采用丙酮浸泡、超聲剝離抗蝕劑掩模9、10及其上方的金屬電極薄膜 13，完成在絕緣介質(zhì)1上的間隔僅為5納米至100納米的納米電極11、12的制備。圖8為 納米電極11、12的頂視圖，電極尖端的寬度為5納米至100納米。
如圖9所示，利用濺射、蒸發(fā)、原子層沉積等方法生長(zhǎng)一層厚度為1納米至3納米 的Si、Ni、Cu、Al、Pt、Au、Ag、W、Ti、Cr、WTi薄膜，并對(duì)上述生長(zhǎng)的薄膜在氮?dú)庵性?00°C至 1300°C溫度下退火10秒至30秒形成納米晶材料14，其中位于納米電極11、12之間的納米 晶顆粒15用作庫侖島。如圖10所示，利用化學(xué)氣相沉積、濺射、原子層沉積等方法在庫侖島15之上生長(zhǎng) SiO2, Si3N4, HfO2, HfAlO, HfSiON等絕緣柵介質(zhì)16，柵介質(zhì)的厚度為5納米至20納米。
如圖11所示，利用化學(xué)氣相沉積、濺射、原子層沉積等方法在絕緣柵介質(zhì)16之上 生長(zhǎng)多晶硅、TaN、IrO2等柵電極17，柵電極17的厚度為20納米至100納米。下面以使用ZEP520正性電子抗蝕劑、蒸發(fā)Cr/Au雙層金屬電極薄膜為例，再次結(jié) 合圖3至圖11進(jìn)一步說明本發(fā)明的詳細(xì)工藝方法和步驟，其中如圖3所示，在二氧化硅絕緣襯底1上用勻膠機(jī)涂敷單層ZEP520正性電子抗蝕劑 2，涂敷轉(zhuǎn)速為2000rpm，涂敷時(shí)間為60秒，抗蝕劑厚度為485納米。然后用烘箱在180°C下 前烘20分鐘。如圖4所示，對(duì)ZEP520抗蝕劑2的區(qū)域3和區(qū)域4進(jìn)行電子束直寫曝光，區(qū)域5、 6不曝光。區(qū)域3和區(qū)域4的寬度為350納米，區(qū)域3和區(qū)域4的間隔即未曝光的區(qū)域5的 寬度為50納米。電子束曝光可采用JE0LJBX-6300FS電子束光刻系統(tǒng)，加速電壓為lOOKeV， 電子束流為500pA，曝光劑量為170 μ C/cm2。如圖5所示，用乙酸戊酯顯影液顯影2分鐘，立即用甲基異丁基酮(MIBK)定影液 定影15秒，形成電極材料薄膜淀積的抗蝕劑掩模9、10。顯影、定影后得到凹槽圖形7、8。如圖6所示，蒸發(fā)50納米厚的Cr/Au金屬電極材料薄膜11、12、13，其中Au層較 厚，主要利用其良好的導(dǎo)電性；Cr層較薄，起增強(qiáng)Au與SiO2介質(zhì)的粘附性的作用。Cr/Au總 厚度低于ZEP520抗蝕劑掩模9、10的厚度，Cr/Au薄膜不連續(xù)，一部分Cr/Au薄膜(13)沉 積于ZEP520抗蝕劑掩模9、10之上，另一部分沉積于SiO2襯底1之上，形成所需的Cr/Au納 米電極11、12。如圖7所示，采用丙酮浸泡、超聲剝離ZEP520抗蝕劑掩模9、10及其之上的Cr/Au 金屬電極薄膜13，完成在絕緣介質(zhì)1上的Cr/Au納米電極11、12的制備。圖8為Cr/Au納 米電極11、12的頂視圖，電極尖端的寬度小于100納米，納米電極的間隔小于100納米。如圖9所示，利用電子束蒸發(fā)方法沉積一層厚度為2納米的Au薄膜，并對(duì)生長(zhǎng)的 Au薄膜在氮?dú)庵性?00°C溫度下退火10秒，在SiO2絕緣襯底1表面上形成Au納米晶材料 14，其中位于納米電極11、12之間的Au納米晶顆粒15用作庫侖島。如圖10所示，利用原子層沉積方法在庫侖島15之上生長(zhǎng)一層HfSiON絕緣柵介質(zhì) 16，柵介質(zhì)16的厚度為10納米。如圖11所示，利用濺射方法在柵介質(zhì)16之上生長(zhǎng)TaN柵電極17，柵電極17的厚 度為60納米。以上所述的具體實(shí)施例，對(duì)本發(fā)明的目的、技術(shù)方案和有益效果進(jìn)行了進(jìn)一步詳 細(xì)說明，所應(yīng)理解的是，以上所述僅為本發(fā)明的具體實(shí)施例而已，并不用于限制本發(fā)明，凡 在本發(fā)明的精神和原則之內(nèi)，所做的任何修改、等同替換、改進(jìn)等，均應(yīng)包含在本發(fā)明的保 護(hù)范圍之內(nèi)。
權(quán)利要求
一種用納米晶材料作為庫侖島的納米電子器件，其特征在于，該納米電子器件由源、漏、柵、庫侖島、柵介質(zhì)構(gòu)成，利用襯底上的一對(duì)納米電極作為源和漏電極，利用納米電極之間的納米晶作為庫侖島，利用納米電極上生長(zhǎng)的絕緣介質(zhì)作為柵介質(zhì)，利用絕緣介質(zhì)上生長(zhǎng)的電極作為柵電極。
2.根據(jù)權(quán)利要求1所述的用納米晶材料作為庫侖島的納米電子器件，其特征在于，所 述襯底為平整、潔凈的絕緣襯底，包括3102、5@4、々1203、1%0、010、聚酰亞胺中的一種，或者 為平整、潔凈的本征半導(dǎo)體襯底,包括Si、Ge、GaAs、GaN、GaSb、GaP、AlAs、InAs, InP, InSb、 SiC、ZnO, ZnS, CdS, CdTe、金剛石中的一種。
3.根據(jù)權(quán)利要求1所述的用納米晶材料作為庫侖島的納米電子器件，其特征在于，所 述納米電極的間距為5納米至100納米，納米電極的厚度為20納米至50納米，納米電極的 材料為 Al、Pt、Au、Ag、W、Ti、Cr 和 ITO 中的一種。
4.根據(jù)權(quán)利要求1所述的用納米晶材料作為庫侖島的納米電子器件，其特征在于，所 述納米晶的材料為Si、Ni、Cu、Al、Pt、Au、Ag、W、Ti、Cr和WTi中的一種，納米晶的直徑為2 至20納米。
5.根據(jù)權(quán)利要求1所述的用納米晶材料作為庫侖島的納米電子器件，其特征在于，所 述生長(zhǎng)的絕緣介質(zhì)為Si02、Si3N4、Hf02、HfA10和HfSiON中的一種，厚度為5至20納米。
6.根據(jù)權(quán)利要求1所述的用納米晶材料作為庫侖島的納米電子器件，其特征在于，所 述柵電極材料為多晶硅、TaN和IrO2中的一種，柵電極的厚度為20至100納米。
7.一種用納米晶材料作為庫侖島的納米電子器件的制作方法，其特征在于，該方法包括在絕緣襯底上制備金屬納米電極；在金屬納米電極之間生長(zhǎng)一層納米薄膜，然后退火形成納米晶材料；在庫侖島上生長(zhǎng)絕緣介質(zhì)作為柵介質(zhì)，在絕緣介質(zhì)上生長(zhǎng)柵電極。
8.根據(jù)權(quán)利要求7所述的用納米晶材料作為庫侖島的納米電子器件的制作方法，其特 征在于，所述在絕緣襯底上制備金屬納米電極的步驟中，是采用電子束光刻、金屬淀積和剝 離工藝實(shí)現(xiàn)的。
9.根據(jù)權(quán)利要求7所述的用納米晶材料作為庫侖島的納米電子器件的制作方法，其特 征在于，所述在金屬納米電極之間生長(zhǎng)一層納米薄膜的步驟中，是在納米電極之間利用濺 射、蒸發(fā)、原子層沉積方法中的一種生長(zhǎng)一層厚度為1納米至3納米的Si、Ni、Cu、Al、Pt、 Au、Ag、W、Ti、Cr、WTi 薄膜中的一種。
10.根據(jù)權(quán)利要求7所述的用納米晶材料作為庫侖島的納米電子器件的制作方法，其 特征在于，所述退火形成納米晶材料，是在氮?dú)庵性?00°C至1300°C溫度下退火10秒至30 秒形成納米晶材料。
全文摘要
本發(fā)明公開了一種用納米晶材料作為庫侖島的納米電子器件及其制作方法。在襯底上制作一對(duì)納米電極，在一對(duì)納米電極之間生長(zhǎng)納米晶材料，納米電極作為器件的源和漏，納米晶作為庫侖島，庫侖島上生長(zhǎng)的絕緣介質(zhì)作為柵介質(zhì)，絕緣介質(zhì)上的電極作為柵電極。該納米電子器件及其制作方法具有簡(jiǎn)單、穩(wěn)定可靠、工藝步驟少、與傳統(tǒng)CMOS工藝兼容的優(yōu)點(diǎn)。
文檔編號(hào)H01L21/336GK101800242SQ200910077678
公開日2010年8月11日 申請(qǐng)日期2009年2月11日 優(yōu)先權(quán)日2009年2月11日
發(fā)明者劉明, 李維龍, 賈銳, 龍世兵 申請(qǐng)人:中國科學(xué)院微電子研究所