国产精品1024永久观看,大尺度欧美暖暖视频在线观看,亚洲宅男精品一区在线观看,欧美日韩一区二区三区视频,2021中文字幕在线观看

  • <option id="fbvk0"></option>
    1. <rt id="fbvk0"><tr id="fbvk0"></tr></rt>
      <center id="fbvk0"><optgroup id="fbvk0"></optgroup></center>
      <center id="fbvk0"></center>

      <li id="fbvk0"><abbr id="fbvk0"><dl id="fbvk0"></dl></abbr></li>

      場效應(yīng)晶體管側(cè)墻的應(yīng)力測試方法

      文檔序號(hào):6930968閱讀:403來源:國知局
      專利名稱:場效應(yīng)晶體管側(cè)墻的應(yīng)力測試方法
      技術(shù)領(lǐng)域
      本發(fā)明是關(guān)于場效應(yīng)晶體管(MOSFET—Metal Oxide Silicon Field EffectTransistor,簡稱MOSFET)技術(shù),尤其涉及一種測試場效應(yīng)晶體管側(cè)墻應(yīng)力的方法。
      背景技術(shù)
      微電子技術(shù)幾十年來在應(yīng)用需求的推動(dòng)下取得了飛速的發(fā)展。集成電路技術(shù)發(fā)展到今天,器件的工作頻率和集成度都已經(jīng)得到了極大的提高。然而,隨著電路系統(tǒng)規(guī)模的不斷擴(kuò)大,系統(tǒng)對(duì)器件和電路的性能要求也越來越高,傳統(tǒng)材料與結(jié)構(gòu)器件在溝道遷移率方面有很大的局限性。傳統(tǒng)體硅材料器件的速度無法得到突破,原因是硅材料自身遷移率低大大影響了集成電路電路速度。應(yīng)變硅工藝通過拉伸n溝道晶體管中的硅原子和壓縮p溝道晶體管中的硅原子來提高性能。這種技術(shù)無需復(fù)雜和高成本的新制造方法,用普通的設(shè)備和材料可將它迅速地整合到大批量生產(chǎn)當(dāng)中。
      在應(yīng)變硅技術(shù)方面,目前已經(jīng)可以通過氮化硅側(cè)墻技術(shù)引入應(yīng)力,可使晶體管性能提高。飛爾卡思半導(dǎo)體公司2006年12月成功申請(qǐng)到利用氮化硅作側(cè)墻的專禾U (Grudowski, Paul A. (2006) Transistor sidewall spacer stress modulation.United States, Patent 7132704. Assigned to Freescale Semiconductor,Inc., Austin, Tex. US 2006-11-07)。但是由于側(cè)墻屬于納米量級(jí)結(jié)構(gòu),應(yīng)力很難直接測得, 一般只有模擬結(jié)果。在大規(guī)模晶體管加工中,只有在晶體管完全加工形成后,通過測試晶體管電學(xué)性能,才能反映出氮化硅側(cè)墻的質(zhì)量。而且由于在芯片溝道中側(cè)墻引入應(yīng)力會(huì)造成其閾值電壓的改變。即不同尺寸的側(cè)墻結(jié)構(gòu)會(huì)在芯片溝道中引入不同的應(yīng)力。因此,在不了解側(cè)墻力學(xué)特性時(shí),引入側(cè)墻工藝會(huì)使芯片各處晶體管閾值電壓不同,給設(shè)計(jì)帶來很多麻煩。

      發(fā)明內(nèi)容
      本發(fā)明的目的在于,提供一種實(shí)現(xiàn)測試晶體管側(cè)墻應(yīng)力的方法。本發(fā)明的技術(shù)方案是-一種場效應(yīng)晶體管側(cè)墻應(yīng)力的測試方法,其步驟包括-
      1) 在襯底上制備臺(tái)階,形成柵結(jié)構(gòu);
      2) 在柵結(jié)構(gòu)上制備氮化硅或氧化硅,各向異性刻蝕形成側(cè)墻結(jié)構(gòu);
      3) 定義釋放區(qū)域,釋放側(cè)墻,形成納米梁結(jié)構(gòu);
      4) 利用納米梁結(jié)構(gòu)的材料楊氏模量、材料波松比和厚度,通過測得納米梁的彎曲曲率半徑、彎曲前的長度和彎曲后的長度,分別得到釋放前納米梁中軸應(yīng)力和納米梁釋放前沿厚度方向的應(yīng)力梯度,從而得到側(cè)墻的應(yīng)力。
      上述方法中的步驟3)包括首先在柵結(jié)構(gòu)和側(cè)墻結(jié)構(gòu)上覆蓋一層多晶硅薄膜,然后,在所述柵結(jié)構(gòu)的一端,刻蝕多晶硅,以多晶硅為掩模,腐蝕掉暴露出的氮化硅側(cè)墻,將側(cè)墻的端頭露出,形成納米梁結(jié)構(gòu)的活動(dòng)端。
      進(jìn)一步,光刻露出要釋放的納米梁區(qū)域,利用各向同性反應(yīng)離子刻蝕釋放區(qū)域內(nèi)覆蓋的多晶硅和柵結(jié)構(gòu)多晶硅、刻蝕柵結(jié)構(gòu)下的氧化硅、再用各向同性反應(yīng)離子刻蝕去除部分襯底,使側(cè)墻釋放。
      上述方法中的步驟4)中,通過拍電鏡照片測得該納米梁的彎曲曲率半徑、
      彎曲前的長度和彎曲后的長度。
      本發(fā)明有以下幾個(gè)方面的優(yōu)點(diǎn)
      本發(fā)明通過形成并釋放納米梁結(jié)構(gòu),利用電鏡照片提取需要的參數(shù),用公式計(jì)算得到釋放前納米梁存在的應(yīng)力。由于本發(fā)明僅利用標(biāo)準(zhǔn)的微電子設(shè)備和工藝,具有很高的可實(shí)現(xiàn)性,解決了納米寬度梁的應(yīng)力測試方法。
      本發(fā)明解決了應(yīng)變硅器件研究中側(cè)墻應(yīng)力無法測到的問題。有利于總結(jié)不同
      結(jié)構(gòu)設(shè)計(jì)和工藝條件下,側(cè)墻的力學(xué)性質(zhì)對(duì)器件性能的影響。解決了應(yīng)變硅晶體
      管在大規(guī)模加工中及時(shí)檢測側(cè)墻質(zhì)量的問題。
      且,本發(fā)明還可用于集成電路淺槽隔離(STI)應(yīng)力測試。從而形成設(shè)計(jì)準(zhǔn)則,
      提高集成電路設(shè)計(jì)能力。


      下面結(jié)合附圖對(duì)本發(fā)明進(jìn)一步詳細(xì)地說明圖1為本發(fā)明FET柵結(jié)構(gòu)基礎(chǔ)上制備氮化硅側(cè)墻示意其中,圖l(a)為圖l(b)的A-A剖面圖;
      圖2所示通過光刻和刻蝕或腐蝕氮化硅做側(cè)墻的端頭;
      4其中,圖2(a)為圖2(b)的B-B剖面圖3所示光刻定義出納米梁釋放區(qū),各向同性刻蝕掉多晶硅柵結(jié)構(gòu)和側(cè)墻 下部分的襯底多晶硅,釋放納米梁結(jié)構(gòu);
      其中,圖3(a)為圖3(b)的C-C剖面圖4為本發(fā)明實(shí)施例中50nm寬度的氮化硅材料納米梁電鏡照片。
      具體實(shí)施例方式
      下面參照本發(fā)明的附圖,更詳細(xì)的描述出本發(fā)明的最佳實(shí)施例。 一、以氮化硅側(cè)墻為例說明本發(fā)明晶體管側(cè)墻應(yīng)力的測試方法,其具體測
      試步驟如下
      1、 形成柵結(jié)構(gòu)。
      利用低壓化學(xué)氣象淀積(LPCVD)在襯底硅上生長二氧化硅20nm和多晶硅 480nm,然后利用光刻定義柵區(qū),利用各項(xiàng)異性反應(yīng)離子刻蝕(RIE)刻蝕非柵區(qū) 域多晶硅480nm和二氧化硅20nm,在襯底硅片上形成500nm臺(tái)階結(jié)構(gòu)。
      2、 形成側(cè)墻。
      利用低壓化學(xué)氣象淀積(LPCVD)50nm氮化硅和各項(xiàng)異性反應(yīng)離子刻蝕(RIE) 50nm氮化硅,在柵結(jié)構(gòu)側(cè)壁處形成寬度方向?yàn)?0nm的氮化硅側(cè)墻,側(cè)墻結(jié)構(gòu)如 圖1所示。
      3、 生長多晶硅覆蓋側(cè)墻。
      在巳形成氮化硅側(cè)墻的硅片表面上,利用低壓化學(xué)氣象淀積(LPCVD)生長 500nm的多晶硅薄膜覆蓋側(cè)墻,生長的多晶硅具有保形覆蓋性,即側(cè)墻氮化硅材 料就被多晶硅材料完全包裹,可以在隨后的釋放中形成完全固支結(jié)構(gòu)。
      4、 露出側(cè)墻端頭。
      通過光刻在柵結(jié)構(gòu)上開一個(gè)光刻膠窗口,利用各項(xiàng)同性反應(yīng)離子刻蝕(RIE) 柵結(jié)構(gòu)上覆蓋的多晶硅500nm;然后以多晶硅作為掩模,用170攝氏度磷酸腐蝕 氮化硅,為形成梁結(jié)構(gòu)作準(zhǔn)備。此次腐蝕后可在硅表面形成明顯的腐蝕痕跡,此 腐蝕痕跡顯示釋放前納米梁活動(dòng)端的位置。露出側(cè)墻的結(jié)構(gòu)如圖2所示。
      5、 釋放,形成納米梁結(jié)構(gòu)。
      光刻形成納米梁區(qū)域的窗口,刻蝕覆蓋在側(cè)墻外的多晶硅薄膜,露出部分側(cè) 墻結(jié)構(gòu)。利用各向同性反應(yīng)離子刻蝕(RIE)多晶硅500nm,然后利用各向異性反應(yīng)離子刻蝕(RIE)去除二氧化硅20nm,然后再利用各向同性反應(yīng)離子刻蝕(RIE) 腐蝕硅襯底lum。由于各向同性反應(yīng)離子刻蝕(RIE)可以在各個(gè)方向刻蝕硅, 而不刻蝕側(cè)墻材料,此次刻蝕后可在硅表面形成明顯的刻蝕痕跡,此刻蝕痕跡顯 示納米梁固定端的位置,同時(shí)氮化硅側(cè)墻被釋放成為懸空氮化硅懸臂梁。如圖3 所示。
      6、釋放納米梁后拍電鏡照片。
      要求電鏡傾斜角度(tilt angle)為O度。如圖4所示,電鏡照片顯示懸臂梁 釋放后彎曲。
      需要測出的參量為懸臂梁彎曲后的長度丄。,形成的兩次腐蝕痕跡(步驟2
      和步驟3)之間的距離厶和懸臂梁彎曲的曲率半徑R。其中懸臂梁彎曲后的長度丄。
      可以用測量電鏡照片中已彎曲梁的長度得到,即從已彎曲懸臂梁固定根部到懸臂
      梁活動(dòng)端部的長度Z。。形成的兩次腐蝕痕跡之間的距離A可以用測量電鏡照片
      中懸臂梁根部到第一次腐蝕痕跡的長度得到。懸臂梁彎曲的曲率半徑R??梢栽?已彎曲懸臂梁上任取三點(diǎn)組成三角形來測量。已彎曲懸臂梁上任取三點(diǎn)組成三角 形的外接圓半徑即為R。
      7、計(jì)算得到釋放前納米梁中存在的應(yīng)力。
      由電鏡照片測量可以得到參量丄。,A和R。查表可以得到納米梁材料楊氏
      模量E和納米梁材料波松比v。由工藝設(shè)計(jì)參數(shù)可以得到納米梁厚度t。(在應(yīng)變 硅側(cè)墻試驗(yàn)中t為臺(tái)階高度,在淺槽隔離中t為刻蝕槽深度)
      盡管梁釋放腐蝕的時(shí)候有橫向鉆蝕現(xiàn)象,造成懸臂梁長度不等于版圖設(shè)計(jì)長 度。但是由于梁的長度由兩次腐蝕決定,所以兩次腐蝕痕跡之間的距離i^等于梁
      釋放前的長度,由力學(xué)公式可得
      這里^。為納米梁釋放前中軸的應(yīng)力,^為納米梁釋放前沿厚度方向的應(yīng)力
      6梯度。
      通過在以上公式中代入Z。, Zj, R, E, v, t求解,可以得到o"。和q的值。 懸臂梁釋放前存在的總應(yīng)力為
      cr = crn_~(-〃2《z《〃2) (,/2)
      其中z為坐標(biāo)軸。(z的原點(diǎn)在納米梁厚度中線上,z的方向沿梁表面法線
      方向)。o"為釋放前納米梁中的總應(yīng)力。
      通過代入cr。和o"t,可以求出cr。
      上述晶體管側(cè)墻的應(yīng)力等于釋放前納米懸臂梁存在的總應(yīng)力ct 。
      以上通過詳細(xì)實(shí)施例描述了本發(fā)明所提供的場效應(yīng)晶體管側(cè)墻應(yīng)力的測試 方法,本領(lǐng)域的技術(shù)人員應(yīng)當(dāng)理解,在不脫離本發(fā)明實(shí)質(zhì)的范圍內(nèi),可以對(duì)本發(fā) 明做一定的變形或修改;其制備方法也不限于實(shí)施例中所公開的內(nèi)容。
      權(quán)利要求
      1、一種場效應(yīng)晶體管側(cè)墻應(yīng)力的測試方法,其步驟包括1)在襯底上制備臺(tái)階,形成柵結(jié)構(gòu);2)在柵結(jié)構(gòu)上制備氮化硅或氧化硅,各向異性刻蝕,形成側(cè)墻結(jié)構(gòu);3)定義釋放區(qū)域,釋放側(cè)墻,形成納米梁結(jié)構(gòu);4)利用納米梁結(jié)構(gòu)的材料楊氏模量、材料波松比和厚度,通過測得納米梁的彎曲曲率半徑、彎曲前的長度和彎曲后的長度,分別得到釋放前納米梁中軸應(yīng)力和納米梁釋放前沿厚度方向的應(yīng)力梯度,從而得到側(cè)墻的應(yīng)力。
      2、 如權(quán)利要求1所述的方法,其特征在于,所述步驟3)包括首先在柵結(jié)構(gòu)和側(cè)墻結(jié)構(gòu)上覆蓋一層多晶硅薄膜,然后,在所述柵結(jié)構(gòu)的一端,刻蝕多晶硅,以多晶硅為掩模,腐蝕掉暴露出的氮化硅側(cè)墻,將側(cè)墻的端頭露出,形成納米梁結(jié)構(gòu)的活動(dòng)端。
      3、 如權(quán)利要求2所述的方法,其特征在于,進(jìn)一步包括,光刻露出要釋放的納米梁區(qū)域,利用各向同性反應(yīng)離子刻蝕釋放區(qū)域內(nèi)覆蓋的多晶硅和柵結(jié)構(gòu)的多晶硅、刻蝕柵結(jié)構(gòu)下的氧化硅、再用各向同性反應(yīng)離子刻蝕去除部分襯底,使側(cè)墻釋放。
      4、 如權(quán)利要求l、 2或3所述的方法,其特征在于,所述柵結(jié)構(gòu)包括一柵氧化層和一多晶硅柵層o
      5、 如權(quán)利要求l、 2或3所述的方法,其特征在于,在所述步驟4)中,通過拍電鏡照片測得該納米梁的彎曲曲率半徑、彎曲前的長度和彎曲后的長度。
      全文摘要
      本發(fā)明提供了一種場效應(yīng)晶體管側(cè)墻應(yīng)力的測試方法,屬于場效應(yīng)晶體管制備技術(shù)領(lǐng)域。該方法包括在襯底上制備臺(tái)階,形成柵結(jié)構(gòu);在柵結(jié)構(gòu)上制備氮化硅或氧化硅,各向異性刻蝕形成側(cè)墻結(jié)構(gòu);定義釋放區(qū)域,釋放側(cè)墻,形成納米梁結(jié)構(gòu);利用納米梁結(jié)構(gòu)的材料楊氏模量、材料波松比和厚度,通過測得納米梁的彎曲曲率半徑、彎曲前的長度和彎曲后的長度,分別得到釋放前納米梁中軸應(yīng)力和納米梁釋放前沿厚度方向的應(yīng)力梯度,從而得到側(cè)墻的應(yīng)力。本發(fā)明解決了應(yīng)變硅器件研究中側(cè)墻結(jié)構(gòu)應(yīng)力無法測到的問題,有利于提高集成電路設(shè)計(jì)能力。
      文檔編號(hào)H01L29/66GK101540292SQ20091008151
      公開日2009年9月23日 申請(qǐng)日期2009年4月10日 優(yōu)先權(quán)日2009年4月10日
      發(fā)明者張大成, 婷 李, 靜 李, 穎 王, 田大宇, 葵 羅, 陳會(huì)軍 申請(qǐng)人:北京大學(xué)
      網(wǎng)友詢問留言 已有0條留言
      • 還沒有人留言評(píng)論。精彩留言會(huì)獲得點(diǎn)贊!
      1