專利名稱：場(chǎng)效應(yīng)晶體管制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體制造領(lǐng)域，尤其涉及一種具有非對(duì)稱柵介質(zhì)層的場(chǎng)效應(yīng)晶體管的制造方法。
背景技術(shù)：
金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管(MOSFET)作為現(xiàn)代集成電路制造的基礎(chǔ)元 件，應(yīng)用環(huán)境日益復(fù)雜，需要在各種電壓條件下進(jìn)行工作，比如在存儲(chǔ)器外圍電路中， 場(chǎng)效應(yīng)晶體管的漏極經(jīng)常需要承受較高的電壓，漏極一般先采用低劑量、高能量的離子 摻雜以形成低摻雜擴(kuò)散區(qū)(LDD)，該擴(kuò)散區(qū)與柵極的底部存在較大范圍的交疊，由于表 面注入濃度較低，因而非常容易引起柵致漏端漏電流(Gate Induced Drain Leakage，簡(jiǎn)稱 GIDL)。所述GIDL漏電流存在于漏端與襯底之間，將導(dǎo)致器件功耗上升，進(jìn)一步影響器 件的工作壽命。GIDL漏電流的大小與柵介質(zhì)層的厚度成反比關(guān)系，即漏極附近的柵介質(zhì)層厚度 越大，GIDL漏電流越小，但是如果將整個(gè)MOSFET的柵介質(zhì)層加厚，柵電極對(duì)溝道的控 制能力變差，提高器件的閾值電壓，影響器件的性能。因此現(xiàn)有一種非對(duì)稱柵介質(zhì)層的 場(chǎng)效應(yīng)晶體管，結(jié)構(gòu)如圖1所示，場(chǎng)效應(yīng)晶體管包括硅襯底100、柵介質(zhì)層101、柵電極 102以及位于柵介質(zhì)層101兩側(cè)的漏極201、源極202;其中柵介質(zhì)層101為非對(duì)稱結(jié)構(gòu)， 靠近漏極201的一側(cè)較厚。上述場(chǎng)效應(yīng)晶體管中，柵介質(zhì)層101僅靠近漏極201 —側(cè)的 部分較厚，因此整體上并不會(huì)改變器件的電性能，但有效降低了 GIDL漏電流的大小。參見專利號(hào)為200610116558.1的中國(guó)專利，提供了一種非對(duì)稱柵介質(zhì)層結(jié)構(gòu) 的制造方法，具體包括在硅基底的表面依次形成柵介質(zhì)層以及柵介質(zhì)層表面的硬掩膜 層；然后刻蝕部分硬掩膜層，露出柵介質(zhì)層需要加厚的部分的表面；所述柵介質(zhì)層為氧 化硅，硬掩膜層為氮化硅；在露出的柵介質(zhì)層表面繼續(xù)熱氧化工藝進(jìn)一步加厚，而其他 區(qū)域由于有氮化硅硬掩膜層的阻擋，不會(huì)再形成新的氧化硅；去除硬掩膜層，露出非均 勻柵介質(zhì)層；進(jìn)行標(biāo)準(zhǔn)化生長(zhǎng)氧化硅工藝，直至柵介質(zhì)層厚度滿足需要。現(xiàn)有的非對(duì)稱柵介質(zhì)層場(chǎng)效應(yīng)晶體管制造方法中，需要采取多次形成掩膜、進(jìn) 行刻蝕的步驟，且柵介質(zhì)層先后進(jìn)行兩次熱氧化生長(zhǎng)，制程較為復(fù)雜，且去除柵介質(zhì)層 表面的氮化硅硬掩膜時(shí)，由于柵極質(zhì)層的厚度差而存在臺(tái)階狀部分，硬掩膜容易存在殘 留，進(jìn)一步影響器件性能。

發(fā)明內(nèi)容
本發(fā)明解決的問題是提供一種場(chǎng)效應(yīng)晶體管制造方法，所述場(chǎng)效應(yīng)晶體管具有 非對(duì)稱柵介質(zhì)層結(jié)構(gòu)，能夠有效降低GIDL漏電流，且制造工藝簡(jiǎn)單，易于實(shí)現(xiàn)。本發(fā)明提供的一種場(chǎng)效應(yīng)晶體管制造方法，其特征在于，包括提供半導(dǎo)體襯底；在半導(dǎo)體襯底上形成覆蓋部分表面的掩膜層；
對(duì)半導(dǎo)體襯底進(jìn)行氮注入；去除所述掩膜層，在半導(dǎo)體襯底上通過高溫?zé)嵫趸ㄐ纬煞菍?duì)稱的柵介質(zhì)層；在非對(duì)稱柵介質(zhì)層表面形成柵電極；刻蝕部分柵電極以及柵介質(zhì)層，形成柵極；在柵極兩側(cè)半導(dǎo)體襯底內(nèi)形成源極以及漏極。作為可選方案，在所述柵極中，柵介質(zhì)層包括較厚的第一部分以及較薄的第二 部分，所述漏極靠近柵介質(zhì)層的第一部分，而源極靠近柵介質(zhì)層的第二部分。作為可選方案，所述柵介質(zhì)層材質(zhì)為氧化硅，第一部分的厚度為20 600埃， 第二部分的厚度為15 200埃。作為可選方案，在所述柵極中，柵介質(zhì)層的寬度為90nm 10um，其中第一部 分的寬度為IOnm 5um。作為可選方案，所述氮注入具體為將氮?dú)怆x子化，對(duì)半導(dǎo)體襯底進(jìn)行離子注 入。本發(fā)明通過對(duì)半導(dǎo)體襯底部分區(qū)域進(jìn)行氮注入，使得在半導(dǎo)體襯底表面的高溫 熱氧化工藝時(shí)，不同區(qū)域存在氧化硅生長(zhǎng)速度的差異，從而形成非對(duì)稱的柵介質(zhì)層。與 現(xiàn)有技術(shù)相比，形成非對(duì)稱柵介質(zhì)層的過程僅需一次熱氧化生長(zhǎng)，并且減少使用掩膜、 光刻的步驟，大幅簡(jiǎn)化工藝流程。


通過附圖中所示的本發(fā)明的優(yōu)選實(shí)施例的更具體說明，本發(fā)明的上述及其他目 的、特征和優(yōu)勢(shì)將更加清晰。附圖中與現(xiàn)有技術(shù)相同的部件使用了相同的附圖標(biāo)記。附 圖并未按比例繪制，重點(diǎn)在于示出本發(fā)明的主旨。在附圖中為清楚起見，放大了層和區(qū) 域的尺寸。圖1是現(xiàn)有的具有非對(duì)稱柵介質(zhì)層的場(chǎng)效應(yīng)晶體管結(jié)構(gòu)示意圖；圖2是本發(fā)明所述場(chǎng)效應(yīng)晶體管的制造方法流程圖；圖3至圖11是本發(fā)明所述場(chǎng)效應(yīng)晶體管的制造工藝示意圖。
具體實(shí)施例方式在非對(duì)稱柵介質(zhì)層的形成過程中，現(xiàn)有技術(shù)僅采用硬掩膜在不同區(qū)域形成厚度 不同的柵介質(zhì)層的方法較為復(fù)雜，尤其為了滿足柵介質(zhì)層的厚度需求，需要至少兩次的 熱氧化生長(zhǎng)工藝，本發(fā)明通過對(duì)半導(dǎo)體襯底部分區(qū)域進(jìn)行氮注入，使得在半導(dǎo)體襯底表 面的高溫?zé)嵫趸に嚂r(shí)，不同區(qū)域存在氧化硅生長(zhǎng)速度的差異，并根據(jù)所述生長(zhǎng)速度調(diào) 節(jié)高溫?zé)嵫趸臅r(shí)間，從而只需要通過一次熱氧化生長(zhǎng)工藝，即可形成所需的非對(duì)稱柵 介質(zhì)層。如圖2所示，為本發(fā)明所述場(chǎng)效應(yīng)晶體管的制造方法流程圖。具體步驟包括Si、提供半導(dǎo)體襯底，在半導(dǎo)體襯底上形成掩膜層，并刻蝕掩膜層，露出部分 半導(dǎo)體襯底的表面。所述掩膜層可以是氮化硅材質(zhì)的硬掩膜，也可是光刻膠等較軟的掩膜。S2、對(duì)半導(dǎo)體襯底進(jìn)行氮注入。
所述氮注入可以使用氮?dú)鉃榈床㈦x子化，經(jīng)過離子注入工藝，將氮元素注入 半導(dǎo)體襯底中。其中僅有露出的半導(dǎo)體襯底的表面會(huì)受到氮注入，而被掩膜層遮擋的部 分并不會(huì)受到氮注入。具體的氮注入工藝參數(shù)根據(jù)需要選擇，注入深度越深，注入濃度 越大，將使得后續(xù)高溫?zé)嵫趸に囍?，形成氧化硅的速度越慢。S3、去除所述掩膜層，在半導(dǎo)體襯底上通過高溫?zé)嵫趸ㄐ纬煞菍?duì)稱的柵介質(zhì) 層；其中，半導(dǎo)體襯底上被注入了氮元素的部分區(qū)域較其余區(qū)域的生長(zhǎng)速率更慢， 而速度差可以通過改變S2步驟中的氮注入工藝參數(shù)進(jìn)行調(diào)整。根據(jù)具體的速度差值選擇 相應(yīng)的高溫?zé)嵫趸瘯r(shí)間，形成所需厚度的非對(duì)稱柵介質(zhì)層。S4、在非對(duì)稱柵介質(zhì)層表面形成柵電極；S5、刻蝕部分柵電極以及柵介質(zhì)層，形成柵極；其中柵介質(zhì)層包括較厚的第一部分以及較薄的第二部分。通過調(diào)整刻蝕時(shí)掩膜 的位置，能夠決定柵極中柵介質(zhì)層整體寬度以及柵介質(zhì)層的第一部分的寬度，所述第一 部分的寬度越寬，形成場(chǎng)效應(yīng)晶體管后能更有效的抑制GIDL漏電流，但是也將影響器件 的整體電性能，所以應(yīng)當(dāng)根據(jù)具體需要進(jìn)行選擇。S6、在柵極兩側(cè)的半導(dǎo)體襯底內(nèi)形成源極以及漏極。在柵極兩側(cè)的半導(dǎo)體襯底內(nèi)進(jìn)行等離子摻雜形成有源區(qū)，其中靠近柵介質(zhì)層第 一部分的一側(cè)作為漏極，而靠近柵介質(zhì)層第二部分的一側(cè)作為源極。下面結(jié)合具體實(shí)施例，對(duì)本發(fā)明所述場(chǎng)效應(yīng)晶體管制造方法做進(jìn)一步描述。如 圖3至圖11所示，為本發(fā)明所述的場(chǎng)效應(yīng)晶體管制造工藝示意圖。如圖3所示，提供半導(dǎo)體襯底100，所述半導(dǎo)體襯底100可以為硅襯底，導(dǎo)電類 型可以為P型，也可以為N型。本實(shí)施例中，所述半導(dǎo)體襯底100為P型硅襯底。如圖4所示，在所述半導(dǎo)體襯底100上形成掩膜層300，并刻蝕掩膜層300，露 出部分半導(dǎo)體襯底100表面。所述掩膜層300材質(zhì)可以為氮化硅也可以為光刻膠，本實(shí)施例中，所述掩膜層 300的材質(zhì)為氮化硅，采用化學(xué)氣相沉積CVD形成，厚度約為1000 2000埃；所述刻 蝕掩膜層300后露出的半導(dǎo)體襯底100區(qū)域用于后續(xù)工藝中進(jìn)行氮注入。如圖5所示，對(duì)半導(dǎo)體襯底100進(jìn)行氮注入。其中僅有露出的部分半導(dǎo)體襯底100表面會(huì)受到氮注入，而被掩膜層300遮擋的 部分并不會(huì)受到氮注入。進(jìn)行氮注入時(shí)，注入深度越深，注入濃度越大，將使得后續(xù)高 溫?zé)嵫趸に囍?，形成氧化硅的速度越慢。而注入深度又取決于離子注入的能量，因此 離子能量、注入濃度可以根據(jù)具體需要進(jìn)行選擇。本實(shí)施例中，所述氮注入具體為將氮?dú)怆x子化，對(duì)半導(dǎo)體襯底進(jìn)行離子注 入。所述離子注入的工藝參數(shù)為離子能量2 6Kev，注入濃度1E15 5E15每平方厘 米。如圖6所示，去除掩膜層300，在半導(dǎo)體襯底100上通過高溫?zé)嵫趸ㄐ纬煞菍?duì) 稱的柵介質(zhì)層101。其中，由于部分半導(dǎo)體襯底100上被注入了 氮元素，因此不同區(qū)域上熱氧化生 長(zhǎng)形成氧化硅的速率也不相同。速度差由上述氮注入步驟中的工藝參數(shù)所決定，而絕對(duì)速度由高溫?zé)嵫趸瘯r(shí)的工藝參數(shù)決定，根據(jù)具體的速度差值選擇相應(yīng)的高溫?zé)嵫趸瘯r(shí) 間，形成所需厚度的非對(duì)稱柵介質(zhì)層101。本實(shí)施例中，所述高溫?zé)嵫趸墓に噮?shù)為，加熱至600 1500攝氏度，保溫 15 30分鐘，經(jīng)過氮注入處理的半導(dǎo)體襯底區(qū)域進(jìn)行熱氧化生長(zhǎng)氧化硅的速度約為未受 到氮注入處理的區(qū)域1/3，形成的柵介質(zhì)層101中，較厚部分的厚度約為20 600埃，較 薄部分的厚度為15 200埃。如圖7所示，在非對(duì)稱的柵介質(zhì)層101表面形成柵電極102。本實(shí)施例中，所述柵電極102的材質(zhì)為多晶硅，可以通過化學(xué)氣相沉積CVD形 成，厚度約為150 3000埃。如圖8所示，刻蝕部分柵介質(zhì)層101以及柵電極102，形成柵極10.柵介質(zhì)層101包括較厚的第一部分以及較薄的第二部分，通過調(diào)整刻蝕時(shí)掩膜 的位置，能夠調(diào)節(jié)柵極10中柵介質(zhì)層101的整體寬度以及柵介質(zhì)層101的第一部分的寬度。本實(shí)施例中，所述柵極10的柵介質(zhì)層101寬度為90nm 10um，其中第一部分 的寬度為IOnm 5um。如圖9所示，在柵極10兩側(cè)的半導(dǎo)體襯底100內(nèi)形成輕摻雜注入?yún)^(qū)(LDD) 200。其中，所述輕摻雜注入?yún)^(qū)200的摻雜類型與半導(dǎo)體襯底100相反，本實(shí)施例中， 所述輕摻雜注入?yún)^(qū)200的摻雜類型為N型，形成的具體工藝包括在柵極10兩側(cè)先進(jìn)行 硼、氮等離子注入形成輕摻雜區(qū)，然后進(jìn)行退火使得離子擴(kuò)散，形成與柵介質(zhì)層101底 部有交疊的輕摻雜注入?yún)^(qū)200。需要說明的是，形成輕摻雜注入?yún)^(qū)200所使用的離子注入，其注入深度遠(yuǎn)大于 前述步驟中的氮注入，氮注入可視為僅存于半導(dǎo)體襯底100的表面部分，因此可以忽略 所述氮注入對(duì)輕摻雜注入?yún)^(qū)200的影響。如圖10所示，在柵極10兩側(cè)形成側(cè)壁103。所述側(cè)壁103材質(zhì)可以為氮化硅，通過在柵極10以及半導(dǎo)體襯底100表面沉積 覆蓋氮化硅層，然后進(jìn)行刻蝕形成。如圖11所示，在柵極10兩側(cè)的半導(dǎo)體襯底100內(nèi)形成源極202以及漏極201。以N型摻雜的輕摻雜注入?yún)^(qū)200為基礎(chǔ)，對(duì)柵極10兩側(cè)的P型半導(dǎo)體襯底100 進(jìn)行高濃度的硼、氮等離子注入，進(jìn)一步深摻雜，形成N型有源區(qū)，其中靠近柵介質(zhì)層 101第一部分的一側(cè)作為漏極201，而靠近柵介質(zhì)層101第二部分的一側(cè)作為源極202。上述實(shí)施例，以形成具有非對(duì)稱柵介質(zhì)層的NMOS晶體管為例，如需要形成 PMOS晶體管，可以采用類似的工藝流程，僅需改變摻雜類型即可。另外，所提及的尺 寸以及參數(shù)范圍為90nm工藝中根據(jù)實(shí)際的器件尺寸而選擇的優(yōu)選范圍；進(jìn)一步的，在 65nm或者45nm工藝中，隨著MOSFET的按比例縮小，上述實(shí)施例中所述尺寸以及參數(shù) 選擇，還可以隨之調(diào)整，本領(lǐng)域技術(shù)人員能夠根據(jù)本發(fā)明所公開的方法，選擇相應(yīng)的參 數(shù)進(jìn)行生產(chǎn)制造，應(yīng)當(dāng)視為未脫離本發(fā)明的保護(hù)范圍，特此說明。本發(fā)明雖然以較佳實(shí)施例公開如上，但其并不是用來限定權(quán)利要求，任何本領(lǐng) 域技術(shù)人員在不脫離本發(fā)明的精神和范圍內(nèi)，都可以做出可能的變動(dòng)和修改，因此本發(fā) 明的保護(hù)范圍應(yīng)當(dāng)以本發(fā)明權(quán)利要求所界定的范圍為準(zhǔn)。
權(quán)利要求
1.一種場(chǎng)效應(yīng)晶體管制造方法，其特征在于，包括提供半導(dǎo)體襯底；在半導(dǎo)體襯底上形成覆蓋部分表面的掩膜層；對(duì)半導(dǎo)體襯底進(jìn)行氮注入；去除所述掩膜層，在半導(dǎo)體襯底上通過高溫?zé)嵫趸ㄐ纬煞菍?duì)稱的柵介質(zhì)層；在非對(duì)稱柵介質(zhì)層表面形成柵電極；刻蝕部分柵電極以及柵介質(zhì)層，形成柵極；在柵極兩側(cè)的半導(dǎo)體襯底內(nèi)形成源極以及漏極。
2.如權(quán)利要求1所述的場(chǎng)效應(yīng)晶體管制造方法，其特征在于，在所述柵極中，柵介質(zhì) 層包括較厚的第一部分以及較薄的第二部分。
3.如權(quán)利要求2所述的場(chǎng)效應(yīng)晶體管制造方法，其特征在于，所述漏極靠近柵介質(zhì)層 的第一部分，而源極靠近較薄的第二部分。
4.如權(quán)利要求2所述的場(chǎng)效應(yīng)晶體管制造方法，其特征在于，所述柵介質(zhì)層材質(zhì)為氧 化硅。
5.如權(quán)利要求3所述的場(chǎng)效應(yīng)晶體管制造方法，其特征在于，所述第一部分的厚度為 20 600埃，第二部分的厚度為15 200埃。
6.如權(quán)利要求5所述的場(chǎng)效應(yīng)晶體管制造方法，其特征在于，在所述柵極中，柵介質(zhì) 層的寬度為90nm 10um，其中第一部分的寬度為IOnm 5um。
7.如權(quán)利要求1所述的場(chǎng)效應(yīng)晶體管制造方法，其特征在于，所述氮注入具體為 將氮?dú)怆x子化，對(duì)半導(dǎo)體襯底進(jìn)行離子注入。
全文摘要
一種具有非對(duì)稱柵介質(zhì)層的場(chǎng)效應(yīng)晶體管的制造方法，包括提供半導(dǎo)體襯底；在半導(dǎo)體襯底上形成覆蓋部分表面的掩膜層；對(duì)半導(dǎo)體襯底進(jìn)行氮注入；去除所述掩膜層，在半導(dǎo)體襯底上通過高溫?zé)嵫趸ㄐ纬煞菍?duì)稱的柵介質(zhì)層；在非對(duì)稱柵介質(zhì)層表面形成柵電極；刻蝕部分柵電極以及柵介質(zhì)層，形成柵極；在柵極兩側(cè)的半導(dǎo)體襯底內(nèi)形成源極以及漏極。本發(fā)明通過氮注入使得半導(dǎo)體襯底表面不同區(qū)域在高溫?zé)嵫趸瘯r(shí)，氧化硅生長(zhǎng)速度不同，從而形成非對(duì)稱的柵介質(zhì)層。與現(xiàn)有技術(shù)相比，形成非對(duì)稱柵介質(zhì)層的過程僅需一次熱氧化生長(zhǎng)，并且減少使用掩膜、光刻的步驟，大幅簡(jiǎn)化工藝流程。
文檔編號(hào)H01L21/28GK102013399SQ20091019561
公開日2011年4月13日 申請(qǐng)日期2009年9月7日 優(yōu)先權(quán)日2009年9月7日
發(fā)明者孔蔚然, 董耀旗 申請(qǐng)人:上海宏力半導(dǎo)體制造有限公司