專利名稱：制造半導(dǎo)體器件的方法以及半導(dǎo)體器件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種制造半導(dǎo)體器件的方法，包括提供具有多個有源區(qū)和覆蓋有源 區(qū)的介電層的基板；以及在介電層上形成層疊層，包括在介電層上沉積具有第一厚度的第 一金屬層以及在第一金屬層上沉積具有第二厚度的第二金屬層。本發(fā)明還涉及提供根據(jù)所述方法來制造的電子器件。
背景技術(shù)：
半導(dǎo)體制造在半導(dǎo)體特征尺寸的縮減方面的發(fā)展是顯著的。為了成功地實現(xiàn)縮減 半導(dǎo)體的技術(shù)，需要解決與縮減有關(guān)的一些技術(shù)問題。例如，半導(dǎo)體特征尺寸的小型化包括 減小電介質(zhì)柵極材料的尺寸，已知這會引起晶體管泄漏電流的增大。該問題導(dǎo)致引入了所 謂的高k電介質(zhì)材料作為柵極電介質(zhì)，所述柵極電介質(zhì)是介電常數(shù)顯著大約Si02的材料。 在一些情況下，高k電介質(zhì)材料已經(jīng)定義為介電常數(shù)至少為10的材料。與高k材料的引入有關(guān)的問題是在n型晶體管的情況下在硅的價帶附近以及在 P型晶體管的情況下在硅的導(dǎo)帶附近，多晶硅(Poly-Si)柵極電極不再理想地適于實現(xiàn)柵 極電極的功函，這能夠?qū)е戮w管閾值電壓(Vth)的不期望的提高。這使得引入了基于金屬 的柵極電極，這是因為與多晶硅相比，金屬、金屬氮化物、金屬硅化物以及其他合適的基于 金屬的材料具有更高的電導(dǎo)率。在本發(fā)明的上下文中，金屬一詞表示金屬以及合適的金屬 衍生物，如金屬氮化物、金屬硅化物、金屬碳化物等等。金屬必須是熱穩(wěn)定的，即，能夠承受 在半導(dǎo)體器件的制造期間不斷提高的溫度。單個半導(dǎo)體器件可以包括具有不同Vth的晶體管，如，CMOS器件中的p型和n型晶 體管。理論上可以在不同晶體管的柵極電極中使用不同金屬來實現(xiàn)這種晶體管所需的不同 功函材料，然而由于相關(guān)制造工藝的復(fù)雜性，這種方法不可行。備選方法是在不同類型晶體 管的柵極電介質(zhì)上沉積相同的金屬層，并選擇性地修改金屬層的功函以將金屬的功函調(diào)節(jié) 到下層晶體管的Vth。US2001/0015463A1描述了起始段落中提到的類型的方法，其中，沉積大約lOOnm
厚的鈦層作為第一金屬層。在該層中局部地注入氮離子以改變功函。沉積大約200nm厚的 鎢層作為第二金屬層。[]在鎢層上，形成氮化硅的蝕刻掩模，然后在疊加的鎢和氮化鈦層的封裝中蝕刻 柵極電極。在鎢用作柵極電極的金屬的情況下，如果當(dāng)引入氮時鈦層完全轉(zhuǎn)化成氮化鈦層， 則得到這種情況下功函的最大改變。這需要注入非常大量的氮；在厚度為lOOnm的鈦層中， 必須注入每平方厘米5. 1017以上的氮原子。實際上，這需要昂貴且非常耗時的工藝步驟。 實際上，使用較薄的層從而將該鈦層完全轉(zhuǎn)化成氮化鈦層需要較少的氮是不可能的，因為 在離子注入期間下層?xùn)艠O電介質(zhì)會被破壞。W02004/070833A1 中處理了該問題，W02004/070833A1 描述了一種制造具有M0S 晶
體管的半導(dǎo)體器件的方法。在該方法中，為有源硅區(qū)提供柵極介電層。沉積第一金屬層，其中，在有源區(qū)的一部分的位置處局部地引入氮。然后在第一金屬層上沉積第二金屬層，此后 在金屬層中蝕刻柵極電極。由于氮被引入到第一金屬層中，所以在第一金屬層上沉積氮可 滲透的輔助的第三金屬層。因此，可以將第一金屬層局部地氮化而沒有破壞下層?xùn)艠O電介 質(zhì)的風(fēng)險。然而，該工藝需要沉積(以及可選地去除)附加的層，這提高了總成本和制造工 藝的復(fù)雜度。

發(fā)明內(nèi)容
本發(fā)明希望提供一種制造半導(dǎo)體器件的方法，其中，可以以較低成本的方式來操 縱柵極電極的功函。本發(fā)明還希望提供一種半導(dǎo)體器件，該半導(dǎo)體器件包括基于金屬的柵極電極，所 述柵極電極具有被適當(dāng)調(diào)節(jié)的功函。根據(jù)本發(fā)明的第一方面，提供了一種制造半導(dǎo)體器件的方法，包括提供襯底，襯 底包括多個有源區(qū)和覆蓋有源區(qū)的介電層；以及在介電層上形成層的疊層，包括在介電 層上沉積具有第一厚度的第一金屬層；在第一金屬層上沉積具有第二厚度的第二金屬層， 第二厚度比第一厚度大；將摻雜劑引入第二金屬層中；將器件暴露于升高的溫度，以使至 少一些摻雜劑從第二金屬層遷移超過第一金屬層與第二金屬層之間的界面；以及將疊層圖 案化成多個柵極電極。本發(fā)明使用熱處理工藝來使引入第二金屬層中的摻雜劑分布遷移超過第一金屬 層與第二金屬層之間的界面。這使得無需用于將摻雜劑引入柵極電極的附加層。向第二金 屬層引入摻雜劑確保了由于摻雜劑的引入而對介電層造成破壞的風(fēng)險降低?？梢砸匀魏魏?適的方式來實現(xiàn)摻雜劑的引入，如，注入、暴露于氣體環(huán)境，這可以包含等離子增強(qiáng)等。還可以在沉積第二金屬層之前將摻雜劑引入第二金屬層中，例如，摻雜劑在沉積 之前作為金屬的本征部分存在于金屬中。這具有進(jìn)一步減少所需的制造步驟的數(shù)量的優(yōu) 點o第一層優(yōu)選地比第二金屬層具有更高的摻雜劑溶解度，以促進(jìn)摻雜劑從第二金屬 層向第一金屬層的遷移。第一金屬層優(yōu)選地具有小于lOnm的厚度，以便于在第一金屬層與 介電層之間的界面附近在第一金屬層中積累遷移的摻雜劑。優(yōu)選地，該方法還包括在第二金屬層上沉積多晶硅層，其中，升高溫度的步驟還包 括將第二金屬層硅化。具體地，金屬硅化物適于用作功函材料，尤其在電介質(zhì)材料是高k電 介質(zhì)材料時。在這一點上強(qiáng)調(diào)的是，可以在硅化步驟之前或之后執(zhí)行疊層的圖案化。器件可以經(jīng)受進(jìn)一步升高的溫度，該溫度可以高于或低于第一次升高的溫度。這 種兩步工藝可以用于使至少一些摻雜劑遷移超過界面從而進(jìn)入第一金屬層。半導(dǎo)體器件的多個有源區(qū)可以包括第一導(dǎo)電類型的有源區(qū)和第二導(dǎo)電類型的有 源區(qū)。在這種情況下，將摻雜劑引入第二金屬層中包括選擇性地將第一摻雜劑引入第二金 屬的位于第一導(dǎo)電類型的有源區(qū)上的區(qū)域中；以及選擇性地將第二摻雜劑引入第二金屬的 位于第二導(dǎo)電類型的有源區(qū)上的區(qū)域中，以適當(dāng)?shù)卣{(diào)節(jié)相應(yīng)金屬柵極電極的功函。根據(jù)本發(fā)明的另一方面，提供了一種半導(dǎo)體器件，該半導(dǎo)體器件包括襯底，包括 多個有源區(qū)；介電層，覆蓋有源區(qū)；以及多個柵極電極，每個柵極電極位于所述有源區(qū)之一 上，每個柵極電極包括層的疊層，所述層的疊層中的層包括第一金屬層，具有第一厚度，沉
5積在介電層上；第二金屬層，具有第二厚度，沉積在第一金屬層上，第二厚度比第一厚度大； 以及摻雜劑分布，位于第二金屬層與第一金屬層之間的界面區(qū)域附近，在第一金屬層和第 二金屬層共享所述摻雜劑分布。這樣的器件是根據(jù)本發(fā)明的方法來制造的，并且得益于制 造方法的前述優(yōu)點，如，降低了成本以及提高了柵極電介質(zhì)的可集成性。


參考附圖通過非限制性示例更詳細(xì)地描述本發(fā)明，其中圖la-f示意性地示出了根據(jù)本發(fā)明的方法的實施例中的中間階段；以及圖2a_f示意性地示出了根據(jù)本發(fā)明的方法的另一實施例中的中間階段。
具體實施例方式應(yīng)當(dāng)理解附圖僅是示意性的并且未按比例繪制。還應(yīng)當(dāng)理解在所有附圖中使用相 同的附圖標(biāo)記來表示相同或類似的部件?，F(xiàn)在將僅以非限制性示例的方式針對CMOS制造工藝來說明本發(fā)明的方法和半導(dǎo) 體器件。應(yīng)理解，本發(fā)明不限于CMOS器件；本發(fā)明的教義還可以應(yīng)用于其他類型的半導(dǎo)體 器件，如，雙極器件、BiCMOS器件、存儲器件等等。圖la示出了本發(fā)明的半導(dǎo)體器件制造方法的第一中間階段。圖1所示的中間階 段可以使用常規(guī)制造步驟來形成。襯底100具有n阱110和p阱120?？梢允褂萌魏魏线m 的技術(shù)在襯底100上形成n阱110和p阱120。襯底100或至少由n阱110和p阱120形 成的有源部分被介電層130覆蓋。介電層可以是標(biāo)準(zhǔn)Si02/Si0N材料或其他高k材料。在 本發(fā)明的上下文中，高k材料是介電常數(shù)至少為10的材料。在介電層130上沉積薄金屬層140。優(yōu)選地，如隨后將更詳細(xì)說明的，厚度可以小 于lOnm，以允許功函修改物質(zhì)(species)(摻雜劑)擴(kuò)散和/或滲透到該層中。金屬層可以 是過渡金屬或鑭系金屬或者其氮化物或碳化物中的任何一種。在薄金屬層140上沉積典型地比第一金屬層140厚的另外的金屬層150。為了實 現(xiàn)功函修改物質(zhì)向薄金屬層140中的最高效擴(kuò)散，所述另外的金屬層優(yōu)選地是以下的任何 過渡金屬摻雜劑在這種過渡金屬中的溶解度比該摻雜劑在薄金屬層140的金屬層中的溶 解度更低。薄金屬層140的金屬還可以被選擇為起到金屬硅化物與介電層130之間的阻擋 的作用。在這種情況下，所述另外的金屬層150的金屬必須能夠形成熱穩(wěn)定的硅化物。合 適金屬的非限制性示例包括用于薄金屬層140的Ta、TaC、TaN和TiN及其混合物，以及用 于另外的金屬層150的Mo、W和Ru。接下來，在n阱110 (圖lb)和p阱120(圖lc)上的另外的金屬層150的區(qū)域中注 入摻雜劑。為此，可以使用掩模10和10’和注入20和20’來在另外的金屬層150中形成 摻雜劑分布152和154。然而，可以以任何合適的方式來引入摻雜劑。此外，可以在沉積另 外的金屬層之前將摻雜劑添加到另外的金屬層中，盡管這需要兩步工藝來沉積金屬層150， 以確保在n阱110和p阱120上存在不同的摻雜劑。在將形成nMOSFET的PWELL區(qū)域上 的金屬層150中使用諸如As和Te或甚至Se、Sb、P、Tb或Yb等的摻雜劑154，而在將形成 pMOSFET的NWELL區(qū)域中使用諸如Al、Er、In和F等摻雜劑152。從例如圖lc可以看出，在 注入之后，摻雜劑分布152和154位于或靠近另外的金屬層150的表面。
在下一步驟中，典型地在另外的金屬層150上沉積多晶硅層160，該步驟之后典型 地是柵極圖案化步驟(圖le)，在柵極圖案化步驟中形成柵極電極170，在柵極圖案化步驟 之后可以是暈和隔離物形成(未示出)。在圖1所示的本發(fā)明的實施例中，器件順序地經(jīng)受升高的溫度，S卩，經(jīng)受適當(dāng)?shù)臒?預(yù)算，以使另外的金屬層150硅化。圖If示出了這一點，在圖If中，另外的金屬層150轉(zhuǎn) 化成金屬硅化物層150’。器件暴露于熱預(yù)算的副作用是摻雜劑分布152和154從另外的金 屬層150與多晶硅層160之間的界面向另外的金屬層150與薄金屬層140之間的界面遷移 或擴(kuò)散。摻雜劑物質(zhì)在薄金屬層140的金屬中的溶解度比在另外的金屬層150的金屬中的 溶解度更高有助于這一點。優(yōu)選地，摻雜劑分布152和154遷移超過另外的金屬層150與薄金屬層140之間 的界面，使得摻雜分布位于與薄金屬層140和介電層130之間的界面非常接近的地方，在那 里摻雜劑對其晶體管的Vth調(diào)節(jié)具有最顯著的作用。換言之，摻雜劑分布的主要部分將會從 另外的金屬層150向第一金屬層140遷移。如果圖If所示的硅化步驟沒有使摻雜劑分布152和154擴(kuò)散到足夠接近薄金屬 層140與介電層130之間的界面，則可以將半導(dǎo)體器件暴露于另外的熱預(yù)算，以完成這些分 布向它們在疊層中的優(yōu)選位置的擴(kuò)散。在這一點上，應(yīng)當(dāng)強(qiáng)調(diào)的是本發(fā)明的方法與其中在直接覆蓋柵極介電層的金屬層 中直接注入摻雜劑的方法相比具有實質(zhì)性的優(yōu)點。因為與通過注入而引入的摻雜劑分布的 位置相比，可以更精確地控制通過擴(kuò)散而引入薄金屬層140中的摻雜劑分布152和154的 位置，所以可以更有效地避免由于摻雜物質(zhì)不期望地遷移超過薄金屬層140與介電層130 之間的界面而導(dǎo)致對介電層130的破壞。圖2示出了本發(fā)明的備選實施例。與圖1相比，圖2e所示的另外的金屬層150的 硅化步驟是在圖2f所示的柵極圖案化步驟之前執(zhí)行的。圖2a_d所示的步驟與圖la-d所 示的步驟相同。應(yīng)理解，上述實施例示出而非限制本發(fā)明，在不脫離權(quán)利要求的范圍的前提下，本 領(lǐng)域技術(shù)人員將能夠設(shè)計出多種備選實施例。在權(quán)利要求中，括號中的任何參考標(biāo)記不應(yīng) 構(gòu)成對權(quán)利要求的限制。詞語“包括”不排除權(quán)利要求中所列元件或步驟以外的其他元件 或步驟的存在。位于元件之前的詞語“一個”不排除多個這種元件的存在。重要的是，在互 不相同的從屬權(quán)利要求中闡述的特定措施并不表示不能有利地使用這些措施的組合。
權(quán)利要求
一種制造半導(dǎo)體器件的方法，包括提供襯底(100)，襯底(100)包括多個有源區(qū)(110，120)和覆蓋有源區(qū)(110，120)的介電層(130)；以及在介電層上形成層(140，150，160)的疊層，包括在介電層(130)上沉積具有第一厚度的第一金屬層(140)；在第一金屬層(140)上沉積具有第二厚度的第二金屬層(150)，第二厚度大于第一厚度；將摻雜劑(152，154)引入第二金屬層(150)中；將器件暴露于升高的溫度，以使至少一些摻雜劑(152，154)從第二金屬層(150)遷移超過第一金屬層(140)與第二金屬層(150)之間的界面；以及將疊層圖案化成多個柵極電極(170)。
2.根據(jù)權(quán)利要求1所述的方法，其中，與第二金屬層(150)相比，第一金屬層(140)具 有更高的摻雜劑(152，154)溶解度。
3.根據(jù)權(quán)利要求1或2所述的方法，其中，將摻雜劑(152，154)引入第二金屬層(150) 的步驟是在第一金屬層(140)上沉積第二金屬層(150)之前執(zhí)行的。
4.根據(jù)權(quán)利要求1至3中任一項權(quán)利要求所述的方法，還包括在第二金屬層(150)上 沉積多晶硅層(160)，其中，升高溫度的步驟還包括將第二金屬層硅化。
5.根據(jù)權(quán)利要求1所述的方法，還包括將器件暴露于進(jìn)一步升高的溫度，以使至少一 些摻雜劑(152，154)遷移超過所述界面。
6.根據(jù)前述任一項權(quán)利要求所述的方法，其中，第一厚度小于lOnm。
7.根據(jù)前述任一項權(quán)利要求所述的方法，其中，所述多個有源區(qū)包括第一導(dǎo)電類型的 有源區(qū)(110)和第二導(dǎo)電類型的有源區(qū)(120)，以及，將摻雜劑(152，154)引入第二金屬層 (150)中包括選擇性地將第一摻雜劑(152)引入第二金屬(150)的位于第一導(dǎo)電類型的有源區(qū) (110)上的區(qū)域中；以及選擇性地將第二摻雜劑(154)引入第二金屬(150)的位于第二導(dǎo)電類型的有源區(qū) (120)上的區(qū)域中。
8.根據(jù)權(quán)利要求7所述的方法，其中，第一摻雜劑(152)是從包含As和Te的組中選擇 的，第二摻雜劑(154)是從包含Al、In和F的組中選擇的。
9.一種半導(dǎo)體器件，包括襯底(100)，包括多個有源區(qū)(110，120)；介電層(130)，覆蓋有源區(qū)(110,120)；以及多個柵極電極(170)，每個柵極電極位于所述有源區(qū)(110，120)之一上，每個柵極電極 (170)包括層的疊層，所述層的疊層中的層包括第一金屬層(140)，具有第一厚度，沉積在介電層(130)上；第二金屬層(150)，具有第二厚度，沉積在第一金屬層(140)上，第二厚度比第一厚度 大；以及摻雜劑分布(152，154)，位于第二金屬層(150)與第一金屬層(140)之間的界面區(qū)域附 近，所述摻雜劑分布(152，154)被第一金屬層(140)和第二金屬層(150)共享。
10.根據(jù)權(quán)利要求9所述的半導(dǎo)體器件，其中，每個柵極電極(170)還包括在第二金屬 層(150)上的多晶硅層(160)，所述第二金屬層包括金屬硅化物(150’)。
11.根據(jù)權(quán)利要求9或10所述的半導(dǎo)體器件，其中，與第二金屬層(150)相比，第一金 屬層(140)具有更高的摻雜劑溶解度。
12.根據(jù)權(quán)利要求9至11中任一項權(quán)利要求所述的半導(dǎo)體器件，其中，第一厚度小于 10nmo
13.根據(jù)權(quán)利要求9至12中任一項權(quán)利要求所述的半導(dǎo)體器件，其中，所述多個有源 區(qū)包括第一導(dǎo)電類型的有源區(qū)(110)和第二導(dǎo)電類型的有源區(qū)(120)，所述多個柵極電極 (170)包括第一柵極電極(170)，位于第一導(dǎo)電類型的有源區(qū)(110)上，所述第一柵極電極包括第 一摻雜劑類型的摻雜劑分布(152)；以及第二柵極電極(170)，位于第二導(dǎo)電類型的有源區(qū)(120)上，所述第二柵極電極包括第 二摻雜劑類型的摻雜劑分布(154)。
14.根據(jù)權(quán)利要求13所述的半導(dǎo)體器件，其中，第一摻雜劑類型是從由As和Te組成的 組中選擇的，第二摻雜劑類型是從由Al、In和F組成的組中選擇的。
全文摘要
本發(fā)明公開了一種制造半導(dǎo)體器件的方法，所述半導(dǎo)體器件具有合適功函材料的柵極電極。所述方法包括提供襯底(100)，襯底(100)包括多個有源區(qū)(110，120)和覆蓋有源區(qū)(110，120)的介電層(130)；以及在介電層上形成層的疊層(140，150，160)。形成層的疊層包括在介電層(130)上沉積具有第一厚度(例如，小于10nm)的第一金屬層(140)；在第一金屬層(140)上沉積具有第二厚度的第二金屬層(150)，第二厚度大于第一厚度；將摻雜劑(152，154)引入第二金屬層(150)中；將器件暴露于升高的溫度，以使至少一些摻雜劑(152，154)從第二金屬層(150)遷移超過第一金屬層(140)與第二金屬層(150)之間的界面；以及將疊層圖案化成多個柵極電極(170)。這樣，形成的柵極電極在介電層(130)附近具有摻雜劑分布，使得柵極電極的功函最優(yōu)化，而柵極電介質(zhì)不會由于摻雜劑滲透而劣化。
文檔編號H01L21/28GK101981688SQ200980111511
公開日2011年2月23日 申請日期2009年3月30日 優(yōu)先權(quán)日2008年4月2日
發(fā)明者芮古納斯塞恩·辛葛拉馬拉, 雅各布·C·虎克, 馬庫斯·J·H·范達(dá)綸 申請人:Nxp股份有限公司;校際微電子中心