專利名稱：改善的晶圓級芯片尺寸封裝的制作方法
改善的晶圓級芯片尺寸封裝
背景技術(shù)：
用于封裝半導(dǎo)體管芯的技術(shù)進展正在被市場對更小、成本更低且具有越來越多功能的電子器件的需求所驅(qū)動。芯片尺寸封裝(CSP)包括若干不同的封裝技術(shù)，其中被封裝管芯的尺寸僅稍大于管芯自身的尺寸(例如，面積比不超過1.2 1)。在CSP的一個范例中，可以向其上形成有焊球(或凸起)的封裝(例如球柵陣列封裝)上安裝管芯，使得管芯利用引線鍵合電連接到封裝，并可以利用BGA技術(shù)或倒裝芯片鍵合將組裝的封裝安裝到印刷電路板(PCB)上。在晶圓級芯片尺寸封裝(WLCSP)(也稱為晶圓水平的封裝)中，在將晶圓切割成管芯個體之前，在半導(dǎo)體晶圓上直接形成焊球(或凸起)。這樣獲得了非常緊湊的封裝管芯并且實現(xiàn)了封裝管芯的晶圓尺寸測試，這可能在成本和效率方面有益。

發(fā)明內(nèi)容
提供這一發(fā)明內(nèi)容以簡化形式介紹精選的概念，在下文的具體實施方式
中會進一步描述。該發(fā)明內(nèi)容并非要標識所主張主題的關(guān)鍵特征或基本特征，也不是要用作確定所主張主題范圍時的輔助。描述了一種改善的晶圓級芯片尺寸封裝技術(shù)，其不使用包封通孔(encapsulated via)在重定向?qū)雍桶雽?dǎo)體管芯上的焊盤環(huán)之內(nèi)的焊盤之間進行連接。在實施例中，形成第一電介質(zhì)層，使其終結(jié)于每個管芯上管芯的焊盤環(huán)之內(nèi)。然后在導(dǎo)電層中形成跡線，其接觸焊盤之一并且設(shè)置于開口邊緣上方到達第一電介質(zhì)層的表面上?？梢允褂眠@些跡線來形成焊盤和焊球之間的電連接。第一方面提供了一種封裝半導(dǎo)體器件，包括半導(dǎo)體管芯，所述半導(dǎo)體管芯包括繞所述管芯的有源面的周邊布置的多個焊盤；形成于所述有源面上的第一電介質(zhì)層，其中所述第一電介質(zhì)層終結(jié)于所述管芯有源面的周邊周圍的多個焊盤之內(nèi)；形成于導(dǎo)電層中的多條跡線，其中每條跡線連接到所述多個焊盤之一并且包括形成于所述第一電介質(zhì)層上的上部；布置成包封所述有源面的第二電介質(zhì)層；以及多個焊料元件，每個所述焊料元件電連接到跡線的上部。每條跡線可以形成于所述第一電介質(zhì)層的終結(jié)上。每條跡線可以直接連接到所述多個焊盤之一。所述第二電介質(zhì)層可以終結(jié)于所述管芯有源面的周邊之外。所述器件可以是晶圓級芯片尺寸封裝器件。第二方面提供了一種制造封裝半導(dǎo)體器件的方法，包括在包括半導(dǎo)體管芯陣列的半導(dǎo)體晶圓的有源面上形成第一電介質(zhì)層，其中每個半導(dǎo)體管芯包括多個設(shè)置于所述管芯的有源面的周邊周圍的焊盤，所述第一電介質(zhì)層終結(jié)于每個管芯上所述管芯的有源面的周邊附近的多個焊盤之內(nèi)；在所述有源面上的導(dǎo)電層和所述第一電介質(zhì)層中形成多條跡線，其中管芯上的每條跡線包括形成于所述多個焊盤之一上的下部和形成于所述第一電介質(zhì)層上的上部；在每個半導(dǎo)體管芯上形成第二電介質(zhì)層；形成多個焊料元件，每個所述焊
3料元件電連接到跡線的上部；以及將所述半導(dǎo)體晶圓切割成多個封裝半導(dǎo)體器件。每條跡線可以包括形成于所述第一電介質(zhì)層的終結(jié)上的中部。每條跡線可以包括所述下部和所述中部之間的另一部分，所述另一部分形成于所述管芯的有源表面上。在半導(dǎo)體晶圓的有源面上形成第一電介質(zhì)層可以包括在半導(dǎo)體晶圓的有源面上沉積第一電介質(zhì)層；以及選擇性蝕刻所述第一電介質(zhì)層以在每個管芯上所述管芯的有源面的周邊附近的多個焊盤之內(nèi)終結(jié)所述第一電介質(zhì)層。所述器件可以是晶圓級芯片尺寸封裝器件。第三方面提供了一種基本如參考附圖中的圖3-4和6-7的任一幅所述的封裝半導(dǎo)體器件。第四方面提供了一種基本如參考附圖中的圖5所述的制造封裝半導(dǎo)體器件的方法。對于技術(shù)人員而言顯然可以酌情組合優(yōu)選特征，并且可以將優(yōu)選特征與本發(fā)明任意方面組合。


將參考以下附圖以舉例方式描述本發(fā)明的實施例，附圖中圖1和2示出了通過使用已知技術(shù)制造的WLCSP器件的截面和平面圖；圖3示出了通過改善的WLCSP范例的截面；圖4示出了改善的WLCSP的另一范例的平面圖；圖5示出了使用改善的WLCSP工藝制造封裝半導(dǎo)體管芯的范例方法的流程圖；以及圖6和7示出了經(jīng)構(gòu)圖的電介質(zhì)層的范例。在所有附圖中使用通用的附圖標記以表示類似特征，應(yīng)意識到，這些圖中示出的層和布局僅僅是舉例，并且未按比例繪制。
具體實施例方式下文僅通過舉例描述本發(fā)明的實施例。這些范例代表申請人當前所知的將本發(fā)明投入實踐的最好方式，但它們未必是可以實現(xiàn)它的僅有方式。說明書闡述了范例的功能以及構(gòu)造和操作范例的步驟序列。不過，可以由不同范例實現(xiàn)相同或等價的功能和序列。圖1和2中示出了晶圓級芯片尺寸封裝已知方法的范例。圖1示出了通過WLCSP 的截面，WLCSP包括半導(dǎo)體管芯101，通過向管芯的有源面上增加若干層材料102對管芯進行進一步處理。應(yīng)意識到，為了清楚起見，未示出半導(dǎo)體管芯101之內(nèi)的所有層。為了提供管芯上的焊盤103和焊球104之間的電連接，使用兩個聚合物層106、107較低層中的包封通孔105。圖2是對應(yīng)的平面圖，示出了焊盤103、通過下方聚合物層106的通孔105以及將焊盤103連接到焊球104的跡線108。圖2還示出了上方聚合物層107中的通孔109，其提供了跡線108和焊球104之間的電連接。還示出了兩個聚合物層106、107在管芯邊緣處的終結(jié)116、117。在這種已知的WLCSP中，管芯上焊盤103的間距由可以可靠制造的包封通孔105的最小尺寸來限制。在范例中，聚合物層中蝕刻的孔的最小直徑尺寸為30 μ m，這需要聚合物層上方的金屬層108中最小直徑尺寸為61 μ m的金屬區(qū)域(稱為俘獲焊盤)。如果金屬區(qū)域之間的最小間距為19 μ m，這將最小焊盤間距設(shè)置為80μπι。下文所述的實施例不限于解決了已知晶圓級芯片尺寸封裝和封裝技術(shù)的任何或全部缺點的實施方式。圖3示出了通過改善的WLCSP范例的截面，其未使用包封通孔。改善的WLCSP包括已經(jīng)經(jīng)過額外處理(在晶圓級上)以向管芯有源面上增加若干額外層302的半導(dǎo)體管芯 301。通過向半導(dǎo)體晶圓，通常為硅晶圓的一個面上沉積材料來制造半導(dǎo)體管芯301。晶圓， 因此每個管芯，都具有有源面和無源面，有源面是已經(jīng)形成了金屬跡線和其它電路的面，無源面是襯底自身。額外層302可以包括一個或多個電介質(zhì)層(例如電介質(zhì)層303，304)、一個或多個金屬層(例如，凸塊金屬306和焊料，例如焊球307下方的再分配層305)。應(yīng)意識到，為了更加清楚，并未示出半導(dǎo)體管芯的所有層。此外，其它范例可以包括圖3中未示出的額外WLCSP層。如圖3所示，下方電介質(zhì)層303終結(jié)(如箭頭308所示)于遠離管芯邊緣處并且在管芯的焊盤環(huán)之內(nèi)。這里使用術(shù)語“焊盤環(huán)”表示管芯的周邊焊盤，可能形成環(huán)繞管芯周邊的環(huán)，或者可能僅沿管芯周邊一部分有焊盤。當在整個周邊都沒有焊盤時，下方電介質(zhì)層可以終結(jié)于管芯周邊上的焊盤之內(nèi)，但在沒有焊盤的周邊區(qū)域中，下方電介質(zhì)層可以延伸得更靠近管芯的邊緣，在某些范例中，可以延伸超過管芯的邊緣?？梢允褂萌魏芜m當?shù)姆椒?，例如通過沉積、構(gòu)圖和蝕刻實現(xiàn)下方電介質(zhì)層303的終結(jié)。在電介質(zhì)層303的邊緣上方沉積再分配層305以提供管芯301上的焊盤309和焊球307之間的電連接。上方電介質(zhì)層 304終結(jié)于管芯邊緣或超過管芯邊緣，以便包封管芯并且防止?jié)駳馇秩?。在圖4中還示出了下方電介質(zhì)層303的終結(jié)308，圖4是改善的WLCSP的另一范例的平面圖。為了清楚起見，圖4中僅示出了幾層。圖4中的范例示出了管芯上的三個焊盤309以及形成于再分配層305中的三條跡線401?？梢允褂萌魏芜m用技術(shù)形成這些跡線 (例如，沉積后蝕刻，或使用剝離工藝，其中在對晶圓上的抗蝕劑層構(gòu)圖之后進行沉積)。下方電介質(zhì)層303終結(jié)308于管芯的焊盤環(huán)之內(nèi)(其中圖示的焊盤309是焊盤環(huán)的子集)，并且還示出了上方電介質(zhì)層304的終結(jié)310。在范例中，兩個電介質(zhì)終結(jié)的位置間的分開距離可以約為200 μ m或更大。在路由層305中的跡線401和焊盤309之間沒有包封通孔，而是跡線設(shè)置于下方電介質(zhì)層303邊緣上方并且設(shè)置到焊盤309自身上。應(yīng)意識到，圖4中所示的布置僅僅是舉例。其它范例可以具有不同的幾何結(jié)構(gòu)，例如跡線和焊盤可以寬度基本相同，焊盤可以是圓形的而不是矩形的等等。使用上文所述以及圖3和4中所示的技術(shù)，半導(dǎo)體管芯上焊盤的最小允許間距得到減小。使用如以上范例中詳述的同樣工藝約束條件，新的最小焊盤間距由金屬區(qū)域之間的最小間距(例如19 μ m)和半導(dǎo)體管芯制造工藝(為了制造焊盤309)和WLCSP工藝(為了制造跡線401)可以實現(xiàn)的最小跡線寬度(例如25μπι)來設(shè)定。在本范例中，最小間距減小到44 μ m，盡管除了 WLCSP之外可能有其它約束，WLCSP限制了實際使用的最小間距(例如，用于引線鍵合焊盤的最小間距當前為55μπι)，可以使用超過最小值的間距。消除由于 WLCSP工藝給焊盤間距帶來的約束使得能夠設(shè)計出適于引線鍵合和/或WLCSP而無需增大管芯尺寸的管芯。根據(jù)具體實施方式
，減小管芯上焊盤的最小允許間距可以減小管芯的總體尺寸，這也可以降低管芯的制造成本(例如，在每個晶圓的成本固定的情況下)。此外，或取而代之，減小最小允許焊盤間距可以實現(xiàn)沿管芯邊緣有更多焊盤(即，更多I/O)。上述(圖3和4所示)技術(shù)還可以改善封裝管芯的成品率，因為終結(jié)于管芯間劃線通道中或附近的電介質(zhì)層數(shù)目減少了。在范例中，通過在管芯區(qū)域之內(nèi)終結(jié)下方電介質(zhì)層，可以離劃線通道的中心更遠地終結(jié)上方電介質(zhì)。晶圓切割刀片的路徑和上方電介質(zhì)層邊緣之間這一更大的分離減小了電介質(zhì)層可能受到切割過程損傷的可能性并且因此提高了 mxsp工藝的成品率。圖5示出了使用改善的WXSP工藝來制造封裝半導(dǎo)體管芯的方法。該工藝涉及在包括半導(dǎo)體管芯陣列的半導(dǎo)體晶圓上形成第一電介質(zhì)層(方框501)，其中第一電介質(zhì)層包括每個管芯的焊盤環(huán)周圍的開口(也稱為孔徑或孔)，其上沒有第一電介質(zhì)，使得第一電介質(zhì)層終結(jié)于焊盤環(huán)之內(nèi)的每個管芯上。這些開口比焊盤環(huán)的單個焊盤大，每個開口包封焊盤環(huán)的超過一個焊盤。在范例實施方式中，可以通過如下方式形成第一電介質(zhì)層在晶圓上方沉積完整的層(方框510)，隨后例如通過用光刻對該層構(gòu)圖或蝕刻掉預(yù)定義區(qū)域中的層，選擇性去除焊盤環(huán)周圍的區(qū)域(方框511)。在另一范例實施方式中，可以使用在電介質(zhì)層中界定開口的印刷工藝(例如使用絲網(wǎng)印刷)形成第一電介質(zhì)層。形成經(jīng)構(gòu)圖的第一電介質(zhì)層之后(在方框501中)，沉積或以其它方式形成再分配層(方框50 。分配層包括設(shè)置于第一電介質(zhì)層的邊緣上方并且設(shè)置到焊盤環(huán)之內(nèi)的焊盤上的跡線，這些跡線同樣可以通過先沉積后蝕刻或通過備選工藝來形成。接下來可以形成額外的層，例如第二電介質(zhì)層(方框50 ，繼之以下方凸塊金屬化層(UBM)和焊料(方框 504)。完成晶圓級處理之后，例如使用晶圓劃片機將晶圓分成個體的封裝管芯(方框505)。在范例實施方式中，可以與改變第一電介質(zhì)層的設(shè)計帶來的改善一起使用標準的 WXSP工藝和標準的WXSP材料，使其終結(jié)于焊盤環(huán)之內(nèi)。在其它范例中，也可以修改mxsp 工藝和/或材料。應(yīng)意識到，圖5中所示的方法可以包括額外的步驟(例如額外的再分配層和聚合物層)和/或備選步驟?？梢允褂萌魏芜m當?shù)陌雽?dǎo)體處理技術(shù)來形成任何層，并且可以將任何適當?shù)牟牧嫌糜诿總€層。在范例中，電介質(zhì)層可以是苯并環(huán)丁烯(BCB)、聚苯并惡唑 (PBO)、聚酰亞胺(PI)或另一種聚合物。應(yīng)意識到，圖3和4中對PBO的任何提及都僅僅是舉例，可以為任一電介質(zhì)層使用其它材料，例如BCB、PI、其它聚合物或其它電介質(zhì)。圖6示出了經(jīng)構(gòu)圖的電介質(zhì)層601的一個范例，其包括焊盤環(huán)周圍的開口，使其不覆蓋半導(dǎo)體管芯的焊盤環(huán)周圍的區(qū)域，并且電介質(zhì)層終結(jié)于每個管芯上的焊盤環(huán)之內(nèi)。在圖6中，電介質(zhì)層601被圖示為帶陰影，個體管芯的邊緣由虛線602表示，示出了焊盤環(huán)603 在管芯之一上的位置。圖7中示出了另外兩個范例701、702，存在電介質(zhì)層的區(qū)域被示為帶陰影，開口無陰影。在第一范例701中，第一電介質(zhì)層終結(jié)于焊盤環(huán)之內(nèi)，在焊盤環(huán)區(qū)域中存在沒有電介質(zhì)層的區(qū)域703。在本范例中，在焊盤環(huán)和管芯邊緣之間還有電介質(zhì)層的另一區(qū)域704。如兩個范例放大圖711、712中所示，這另一區(qū)域的電介質(zhì)層704使得能夠在焊盤環(huán)和管芯邊緣之間路由再分配層中的跡線(例如跡線705)，在某些范例(例如跡線706) 中，跡線可以連接若干焊盤，然后繼續(xù)進入管芯上。盡管可以在電介質(zhì)層下方設(shè)置這樣的跡線(例如，在鋁焊盤(AP)層中)，但在一些應(yīng)用中，這可能不可行(例如，因為其會導(dǎo)致電短路或因為該層用于另一目的，例如接地層)，或可能有問題(例如，由于間隔密集層中跡線間的串擾)。在第二范例702中，焊盤環(huán)之內(nèi)焊盤組周圍的區(qū)域707沒有電介質(zhì)層。與第一范例的方式類似，在一些范例中(例如，如第三范例放大圖713中所示)可以在焊盤環(huán)和管芯之間設(shè)置跡線(例如跡線708)?？梢越Y(jié)合用于減小管芯焊盤環(huán)中的焊盤間距的其它技術(shù)使用上文參考圖3-7所述的技術(shù)。這些其它技術(shù)的范例包括使用半導(dǎo)體管芯上的焊盤層(例如AP層)進行額外的路由，例如將焊盤環(huán)之內(nèi)的焊盤連接到以更大間距布置的其它焊盤(例如，為了利用間距比周邊焊盤環(huán)更寬的內(nèi)外環(huán)中的焊盤生成雙焊盤環(huán))，或使用額外的重定向?qū)雍碗娊橘|(zhì)層以實現(xiàn)重定向?qū)又械穆酚?。本領(lǐng)域技術(shù)人員將會明了，可以擴展或改變這里給出的任何范圍或裝置的值而不丟失所尋求的效果。應(yīng)理解的是，上述益處和優(yōu)點可能涉及一個實施例，或可能涉及幾個實施例。實施例不限于解決任何或全部所述問題的實施例或具有任何或全部所述益處和優(yōu)點的實施例。對“一”項目的任何提及都是指一個或多個那些項目。這里使用術(shù)語“包括”表示包括所述的方法框或元件，不過這樣的框或元件不包括排他性列表，方法或設(shè)備可以包含額外的塊或元件?？梢砸匀魏芜m當次序，或者在適當?shù)那闆r下同時執(zhí)行這里所述的方法步驟。此外， 可以從任何方法中刪除個體框而不脫離這里所述主題的精神和范圍。可以將上述任意范例的各方面與所述其它范例的各方面組合以形成其它范例而不損失所尋求的效果。應(yīng)理解的是，優(yōu)選實施例的以上描述僅僅是通過舉例給出的，可以由本領(lǐng)域的技術(shù)人員做出各種修改。盡管上文以某種程度的特定性或參考一個或多個單個實施例描述了各實施例，本領(lǐng)域的技術(shù)人員可以對公開的實施例做出很多變更而不脫離本發(fā)明的精神或范圍。
權(quán)利要求
1.一種封裝半導(dǎo)體器件，包括半導(dǎo)體管芯(301)，所述半導(dǎo)體管芯(301)包括繞所述管芯的有源面的周邊布置的多個焊盤(309，603)；形成于所述有源面上的第一電介質(zhì)層(303，601)，其中所述第一電介質(zhì)層終結(jié)于所述管芯的有源面的周邊周圍的多個焊盤之內(nèi)；形成于導(dǎo)電層中的多條跡線(305，401)，其中每條跡線連接到所述多個焊盤之一并且包括形成于所述第一電介質(zhì)層上的上部；布置成包封所述有源面的第二電介質(zhì)層(304)；以及多個焊料元件(307)，每個所述焊料元件電連接到跡線的上部。
2.根據(jù)權(quán)利要求1所述的封裝半導(dǎo)體器件，其中每條跡線形成于所述第一電介質(zhì)層的終結(jié)(308)上。
3.根據(jù)前述權(quán)利要求中任一項所述的封裝半導(dǎo)體器件，其中每條跡線直接連接到所述多個焊盤之一。
4.根據(jù)前述權(quán)利要求中任一項所述的封裝半導(dǎo)體器件，其中所述第二電介質(zhì)層終結(jié) (310)于所述管芯的有源面的周邊之外。
5.根據(jù)前述權(quán)利要求中任一項所述的封裝半導(dǎo)體器件，其中所述器件是晶圓級芯片尺寸封裝器件。
6.一種制造封裝半導(dǎo)體器件的方法，包括在半導(dǎo)體晶圓的有源面上形成第一電介質(zhì)層，所述半導(dǎo)體晶圓包括半導(dǎo)體管芯陣列， 其中每個半導(dǎo)體管芯包括多個布置于所述管芯的有源面的周邊周圍的焊盤，所述第一電介質(zhì)層終結(jié)于每個管芯上所述管芯的有源面的周邊周圍的多個焊盤之內(nèi)(501)；在所述有源面上的導(dǎo)電層和所述第一電介質(zhì)層中形成多條跡線，其中管芯上的每條跡線包括形成于所述多個焊盤之一上的下部和形成于所述第一電介質(zhì)層上的上部(502)；在每個半導(dǎo)體管芯上形成第二電介質(zhì)層(503)；形成多個焊料元件，每個所述焊料元件電連接到跡線的上部(504)；以及將所述半導(dǎo)體晶圓切割成多個封裝半導(dǎo)體器件(505)。
7.根據(jù)權(quán)利要求6所述的方法，其中每條跡線包括形成于所述第一電介質(zhì)層的終結(jié)上的中部。
8.根據(jù)權(quán)利要求7所述的方法，其中每條跡線包括所述下部和所述中部之間的另一部分，所述另一部分形成于所述管芯的有源表面上。
9.根據(jù)權(quán)利要求6-8中任一項所述的方法，其中在半導(dǎo)體晶圓的有源面上形成第一電介質(zhì)層包括在半導(dǎo)體晶圓的有源面上沉積第一電介質(zhì)層(510)；以及選擇性蝕刻所述第一電介質(zhì)層，以在每個管芯上所述管芯的有源面的周邊周圍的多個焊盤之內(nèi)終結(jié)所述第一電介質(zhì)層(511)。
10.根據(jù)權(quán)利要求6-9中任一項所述的方法，其中所述器件是晶圓級芯片尺寸封裝器件。
11.基本如參考附圖中的圖3-4和6-7中的任一幅所述的封裝半導(dǎo)體器件。
12.基本如參考附圖中的圖5所述的制造封裝半導(dǎo)體器件的方法。
全文摘要
描述了一種改善的晶圓級芯片尺寸封裝技術(shù)，其不使用包封通孔在重定向?qū)雍桶雽?dǎo)體管芯上的焊盤環(huán)之內(nèi)的焊盤之間進行連接。在實施例中，形成第一電介質(zhì)層，使其終結(jié)于每個管芯上的管芯焊盤環(huán)之內(nèi)。然后在導(dǎo)電層中形成跡線，其接觸焊盤之一并且設(shè)置于開口邊緣上方到達第一電介質(zhì)層的表面上?？梢允褂眠@些跡線來形成焊盤和焊球之間的電連接。
文檔編號H01L23/31GK102217061SQ200980142314
公開日2011年10月12日 申請日期2009年9月14日 優(yōu)先權(quán)日2008年10月22日
發(fā)明者A·霍蘭 申請人:劍橋硅無線電通信有限公司