專利名稱：雙層box背柵極絕緣體上硅晶片的低成本制造技術
方法
技術領域：
本發(fā)明大體上涉及半導體器件制造技術，并且更具體地涉及雙層隱埋氧化物 (BOX)背柵極(DBBG)絕緣體上硅(SOI)晶片的低成本制造。
背景技術：
在SOI技術中，在絕緣層(例如，二氧化硅)之上形成薄硅層，該絕緣層又是在體襯底上形成的。這種絕緣層通常稱為隱埋氧化物(BOX)層，或簡言之BOX。對于單層BOX SOI晶片，由淺溝槽隔離(STI)將薄硅層分成多個有源區(qū)，該STI橫切BOX層以提供有源區(qū)的完全隔離。例如，通過將N型和/或P型摻雜劑材料離子注入到薄硅層中來形成場效晶體管(FET)的源極和漏極，同時使用柵極圖案來自界定(self-define)源極與漏極之間的溝道區(qū)域。在形成源極和漏極之前，例如，通過在薄硅層的頂部表面上沉積柵極介電質(zhì)和導體，接著通過光刻圖案化和蝕刻技術來在溝道區(qū)域之上形成柵極。也可以在單層BOX SOI 晶片的有源區(qū)之下形成背柵極，該背柵極使用BOX層作為背柵極介電質(zhì)，并且該背柵極可以由P+或N+注入來界定。具有背柵極的晶體管通常使用相對較薄的硅和BOX層，以使能具有響應于背柵極的閾值電壓的全耗盡器件操作。以薄SOI技術構造的具有背柵極的這種 FET具有顯著的優(yōu)勢，諸如例如，降低的短溝道效應、較小的由體摻雜波動引起的閾值變化性、以及使用背柵極電壓來調(diào)整閾值的能力。在形成具有雙柵極電極(在晶體管溝道區(qū)域之上和之下形成)的晶體管器件中， 除了單層BOX SOI襯底以外，也可以使用雙層BOX襯底。在器件溝道之下形成的導電柵極材料(也稱為背柵極)通過第一 BOX與SOI有源層隔開，并且通過第二 BOX與襯底隔開。通常，為了制造其中具有上部BOX和下部BOX的這種雙層BOX晶片，使用至少一個預成型SOI晶片作為開始襯底。然而，預成型SOI晶片的成本通常是器件品質(zhì)體硅晶片成本的若干倍。因此，購買SOI晶片作為開始襯底將使制造雙層BOX SOI晶片的成本增加。因此，期望能夠以相對于傳統(tǒng)方法較低的成本來制造諸如雙層BOX背柵極(DBBG)SOI晶片之類的襯底。

發(fā)明內(nèi)容
在示例性實施方式中，一種形成用于集成電路器件的半導體晶片結構的方法，包括形成第一襯底部分，其具有第一體襯底，在第一體襯底上形成的第一絕緣層，在第一絕緣層上形成的導電層，以及在導電層上形成的第二絕緣層；形成第二襯底部分，其具有第二體襯底，在第二體襯底上形成的犧牲層，在犧牲層上形成的半導體層，以及在半導體層上形成的第三絕緣層；將第一襯底部分鍵合到第二襯底部分以在第二絕緣層和第三絕緣層之間界定鍵合界面；在第二體襯底或犧牲層內(nèi)的位置處將所產(chǎn)生的鍵合結構分離，并且移除第二體襯底；以及移除犧牲層的任何剩余部分，以界定雙層隱埋絕緣體背柵極絕緣體上半導體結構；其中第一絕緣層構成下部絕緣層，鍵合的第二絕緣層和第三絕緣層共同構成上部絕緣層，半導體層構成絕緣體上半導體層，導電層構成背柵極層，并且第一體襯底構成雙層隱埋絕緣體背柵極絕緣體上半導體結構的體襯底。在另一實施方式中，一種形成用于集成電路器件的雙層隱埋絕緣體背柵極絕緣體上半導體晶片結構的方法，包括形成第一襯底部分，其具有第一體襯底，在第一體襯底上形成的第一絕緣層，在第一絕緣層上形成的導電層，以及在導電層上形成的第二絕緣層；形成第二襯底部分，其具有第二體襯底，在第二體襯底上形成的犧牲層，在犧牲層上形成的半導體層，以及在半導體層上形成的第三絕緣層；注入氫物質(zhì)穿過第三絕緣層和半導體層，并且在犧牲層內(nèi)或超出犧牲層停止；將第一襯底部分鍵合到第二襯底部分以在第二絕緣層和第三絕緣層之間界定鍵合界面；進行退火過程以建立與氫物質(zhì)的位置對應的連接空隙前緣；沿著空隙前緣分離鍵合結構；以及移除半導體層上的第二體襯底和犧牲層的任何剩余部分，以界定雙層隱埋絕緣體背柵極絕緣體上半導體晶片結構，其中第一絕緣層構成下部絕緣層，鍵合的第二絕緣層和第三絕緣層共同構成上部絕緣層，半導體層構成絕緣體上半導體層，導電層構成背柵極層，并且第一體襯底構成雙層隱埋絕緣體背柵極絕緣體上半導體晶片結構的體襯底。在另一實施方式中，一種形成用于集成電路器件的雙層隱埋氧化物(BOX)背柵極 (DBBG)絕緣體上硅(SOI)晶片結構的方法，包括形成第一襯底部分，其具有第一體硅襯底，在第一體硅襯底上熱生長或沉積的第一氧化物層，在第一氧化物層上形成的導電背柵極層，以及在背柵極層上熱生長或沉積的第二氧化物層；形成第二襯底部分，其具有第二體硅襯底，在第二體硅襯底上外延地生長的鍺硅(SiGe)層，在SiGe層上外延地生長的硅層， 以及在硅層上熱生長或沉積的第三氧化物層；注入氫物質(zhì)穿過第三氧化物層和硅層，并且在SiGe鍺硅層內(nèi)或超出SiGe層停止；將第一襯底部分鍵合到第二襯底部分以在第二氧化物層和第三氧化物層之間界定鍵合界面；進行第一退火過程以增強第二氧化物層和第三氧化物層之間的氧化物到氧化物鍵合；在高于第一退火過程的溫度下進行第二退火過程以建立與氫物質(zhì)的位置對應的連接空隙前緣；沿著空隙前緣分離鍵合結構；以及將硅層上的第二體硅襯底和SiGe層的任何剩余部分移除，以界定DBBG SOI晶片結構；其中第一氧化物層構成下部BOX，鍵合的第二氧化物層和第三氧化物層一起構成上部BOX，硅層構成絕緣體上硅(SOI)層，第一體襯底構成DBBG SOI晶片結構的體襯底，并且背柵極層設置在上部BOX 和下部BOX之間。在又一實施方式中，一種用于集成電路器件的半導體晶片結構，包括體襯底；下部絕緣層，形成在體襯底上；導電層，形成在下部絕緣層上；上部絕緣層，形成在導電層上， 上部絕緣層由成對的分離的絕緣層形成，在這對絕緣層之間具有鍵合界面；以及半導體層， 形成在上部絕緣層上。在又一實施方式中，一種用于集成電路器件的雙層隱埋氧化物(BOX)背柵極 (DBBG)絕緣體上硅(SOI)晶片結構，包括體硅襯底；下部隱埋氧化物(BOX)層，形成在體硅襯底上；導電的背柵極層，形成在下部BOX層上；上部BOX層，形成在背柵極層上，上部 BOX層由成對的分離的氧化物層形成，該成對的分離的氧化物層之間具有鍵合界面；以及 SOI層，形成在上部BOX層上。


參照示意性附圖，其中在若干附圖中相似地標記相似元件
圖1到圖7是示出根據(jù)本發(fā)明的實施方式的、用于形成雙層隱埋氧化物(BOX)背柵極(DBBG)絕緣體上硅(SOI)晶片結構的方法的不同的橫切面圖，其中具體地圖1圖示了用于DBBG SOI結構的第一襯底部分的形成；圖2圖示了用于DBBG SOI結構的第二襯底部分的形成；圖3圖示了第二襯底部分到第一襯底部分的鍵合；圖4圖示了用于在鍵合結構的鍺硅(SiGe)層中形成斷裂前緣(fracture front) 的退火過程；圖5圖示了在SiGe層處分離之后移除鍵合結構的頂部部分；圖6圖示了在晶片分離之后鍵合結構的剩余底部部分和剩余SiGe鍺硅層；以及圖7圖示了在移除剩余鍺硅層和最終鍵合退火過程之后的完整的DBBG SOI晶片結構。實施方式在此公開了一種通過排除使用較為昂貴的預成型SOI晶片作為開始襯底而制造低成本的DBBG SOI晶片的方法。簡言之，實施方式利用分離的、經(jīng)部分處理的體硅晶片(在一個位置處鍵合并且然后在另一位置分離)來形成雙層BOX結構，并且在襯底制造中對于高度均勻的化學機械拋光(CMP)具有最低需求。圖1圖示了第一襯底部分100的形成，其中第一體硅襯底102具有熱生長或沉積在其上的氧化物層104(例如，厚度為100納米至200納米(nm))。接著，背柵極材料(例如，非晶硅、摻雜或未摻雜多晶硅、金屬、金屬硅化物、金屬氮化物等)的導電層106以大約 20納米至100納米的厚度沉積在氧化物層104上。如圖1中進一步示出，相對薄(例如，大約5納米至20納米)的氧化物層108然后熱生長或沉積在背柵極層106上。例如，氧化物層108可以大約600°C至800°C的溫度進行熱生長或沉積。接著參照圖2，示出第二襯底部分200的形成，其中第二體硅襯底202具有沉積在其上的犧牲鍺硅(SiGe)層204(例如，厚度為5納米至1000納米)，示例性的Ge濃度大約為10 %至35 %。接著SiGe的是外延生長硅薄層206 (例如，大約5納米至50納米)，該薄層最終將作為雙層BOX結構的SOI層?？梢栽谂cSiGe層相同的處理步驟中形成硅層206 (例如，通過在SiGe層的形成完成之后切斷Ge氣體源)。如圖2中進一步示出，然后相對薄(例如，大約5納米至20納米)的氧化物層208熱生長或沉積在硅層206上。關于圖1中氧化物層108的沉積，圖2中的氧化物層208也可以以大約600°C至800°C的溫度進行熱生長或沉積。然后進行氫注入步驟(由圖2中的箭頭標識)以便根據(jù)美國專利5，374，564中描述的公知的Smart-Cut 工藝，在鍺硅(SiGe)層204內(nèi)或者超過鍺硅層204插入氫物質(zhì)層。 為了防止對硅(SOI)層206的損傷，氫物質(zhì)注入條件應當使物質(zhì)在鍺硅層204內(nèi)或超出鍺硅層204的適當位置處停止或達到峰值，例如圖2中的注入?yún)^(qū)域210所標識的。圖3示出了第二襯底部分200到第一襯底部分100的鍵合，其中第一襯底部分100 的薄氧化物層108通過氧化物到氧化物鍵合而被鍵合到第二襯底部分200的薄氧化物層 208。這樣鍵合的層108與層208組合以界定雙層BOX襯底的上部BOX層。進行第一退火過程(例如，在大約300°C)以增強層108與層208間的鍵合界面。接著如圖4所示，該結構經(jīng)歷第二退火過程(在比第一退火過程高的溫度下，例如，大約400°C )，以促使氫物質(zhì)在鍺硅層204內(nèi)形成氫化物區(qū)域的連接空隙(void)前緣402。然后如圖5所示，結構沿著前緣斷裂。然后移除包括體襯底202和部分鍺硅層204的頂部部分，留下如圖6所示的結構， 其中在晶片分離之后，剩余了部分鍺硅層204。再次地，將會理解，在圖2中的注入步驟中， 在基本上超出鍺硅層204并且進入體硅襯底202內(nèi)界定注入?yún)^(qū)域210的情況下，那么將在體硅襯底202內(nèi)描繪圖5中沿著前緣的分離，并且部分體硅襯底202會留在圖6所示結構的頂部。接著，例如通過拋光或通過關于硅的選擇性濕法蝕刻(例如，四甲基氫氧化銨 (TMAH)蝕刻)移除第二硅襯底202的任何剩余部分，并且使用關于鍺硅的選擇性蝕刻(例如熱Huang A型溶液(NH4OH:H2O2:H2O))移除剩余的鍺硅層204。最后，然后進行另一退火過程(在比第二退火過程高的溫度下，例如，大約為800°C至1000°C )，以進一步增強氧化物到氧化物鍵合。如圖7所示，這產(chǎn)生雙層BOX背柵極結構700，該結構具有體襯底102、襯底102之上的下部BOX層104、下部BOX層104之上的導電背柵極層106、背柵極層106之上的上部BOX層702 (其中具有氧化物鍵合界面)，以及上部BOX層702之上的SOI層206。 此外，DBBG結構700以這樣的方式形成，該方式中并未預先使用昂貴的SOI開始襯底，并且其中很好地控制剩余SOI層206和上部BOX層702的厚度。盡管已關于優(yōu)選實施方式對本發(fā)明進行了描述，但是本領域技術人員將會理解可以做出各種改變以及可以用各種等價物代替這里的元件，而不脫離本發(fā)明范圍。另外，可以進行各種修改來使特定情形或者材料適應本發(fā)明的教導，而不脫離本發(fā)明本質(zhì)范圍。因此， 本發(fā)明不限于為實現(xiàn)這個發(fā)明考慮的作為最佳模式公開的特定實施方式，而本發(fā)明將包括落入附隨權利要求書范圍的所有實施方式。
權利要求
1.一種形成用于集成電路器件的半導體晶片結構的方法，所述方法包括形成第一襯底部分，其具有第一體襯底，在所述第一體襯底上形成的第一絕緣層，在所述第一絕緣層上形成的導電層，以及在所述導電層上形成的第二絕緣層；形成第二襯底部分，其具有第二體襯底，在所述第二體襯底上形成的犧牲層，在所述犧牲層上形成的半導體層，以及在所述半導體層上形成的第三絕緣層；將所述第一襯底部分鍵合到所述第二襯底部分以在所述第二絕緣層與所述第三絕緣層之間界定鍵合界面；在所述第二體襯底或者所述犧牲層內(nèi)的位置處分離所產(chǎn)生的鍵合結構，并且移除所述第二體襯底；以及移除所述犧牲層的任何剩余部分，以便界定雙層隱埋絕緣體背柵極絕緣體上半導體結構，其中所述第一絕緣層構成下部絕緣層，鍵合的所述第二絕緣層和所述第三絕緣層一起構成上部絕緣層，所述半導體層構成絕緣體上半導體層，所述導電層構成背柵極層，并且所述第一體襯底構成所述雙層隱埋絕緣體背柵極絕緣體上半導體結構的體襯底。
2.根據(jù)權利要求1所述的方法，其中所述犧牲層包括鍺硅(SiGe)，所述第一絕緣層、所述第二絕緣層及所述第三絕緣層包括基于硅的氧化物層，并且所述半導體層和所述第一體襯底與所述第二體襯底包括硅(Si)。
3.根據(jù)權利要求1所述的方法，其中所述導電層包括以下項中的一項或者或多項非晶硅、未摻雜多晶硅、摻雜多晶硅、金屬、金屬硅化物以及金屬氮化物。
4.根據(jù)權利要求1所述的方法，進一步包括進行退火過程以增強所述第二絕緣層與所述第三絕緣層之間的鍵合。
5.一種形成用于集成電路器件的雙層隱埋絕緣體背柵極絕緣體上半導體晶片結構的方法，所述方法包括形成第一襯底部分，其具有第一體襯底，在所述第一體襯底上形成的第一絕緣層，在所述第一絕緣層上形成的導電層，以及在所述導電層上形成的第二絕緣層；形成第二襯底部分，其具有第二體襯底，在所述第二體襯底上形成的犧牲層，在所述犧牲層上形成的半導體層，以及在所述半導體層上形成的第三絕緣層；注入氫物質(zhì)穿過所述第三絕緣層以及所述半導體層，并且所述氫物質(zhì)在所述犧牲層內(nèi)或超出所述犧牲層停止；將所述第一襯底部分鍵合到所述第二襯底部分以在所述第二絕緣層及所述第三絕緣層之間界定鍵合界面；進行退火過程以建立與所述氫物質(zhì)的位置對應的連接空隙前緣； 沿著所述空隙前緣分離所述鍵合結構；以及移除所述半導體層上的所述第二體襯底和所述犧牲層的任何剩余部分，以界定雙層隱埋絕緣體背柵極絕緣體上半導體晶片結構，其中所述第一絕緣層構成下部絕緣層，所述鍵合的第二絕緣層和第三絕緣層一起構成上部絕緣層，所述半導體層構成絕緣體上半導體層，所述導電層構成背柵極層，并且所述第一體襯底構成所述雙層隱埋絕緣體背柵極絕緣體上半導體晶片結構的體襯底。
6.根據(jù)權利要求5所述的方法，其中所述犧牲層包括鍺硅(SiGe)，所述第一絕緣層、所述第二絕緣層以及所述第三絕緣層包括基于硅的氧化物層，并且所述半導體層以及所述第一體襯底和所述第二體襯底包括硅(Si)。
7.根據(jù)權利要求5所述的方法，其中所述導電層包括以下項中的一項或者多項非晶硅、未摻雜多晶硅、摻雜多晶硅、金屬、金屬硅化物以及金屬氮化物。
8.根據(jù)權利要求5所述的方法，進一步包括進行另一退火過程以增強所述第二絕緣層與所述第三絕緣層之間的鍵合。
9.一種形成用于集成電路器件的雙層隱埋氧化物(BOX)背柵極(DBBG)絕緣體上硅 (SOI)晶片結構的方法，所述方法包括形成第一襯底部分，其具有第一體硅襯底，在所述第一體硅襯底上熱生長或沉積的第一氧化物層，在所述第一氧化物層上形成的導電背柵極層，以及在所述背柵極層上熱生長或沉積的第二氧化物層；形成第二襯底部分，其具有第二體硅襯底，在所述第二體硅襯底上外延地生長的鍺硅 (SiGe)層，在所述鍺硅層上外延地生長的硅層，以及在所述硅層上熱生長或沉積的第三氧化物層；注入氫物質(zhì)穿過所述第三氧化物層以及所述硅層，并且所述氫物質(zhì)在所述SiGe層內(nèi)或超出所述SiGe層停止；將所述第一襯底部分鍵合到所述第二襯底部分以在所述第二氧化物層與第三氧化物層之間界定鍵合界面；進行第一退火過程以增強所述第二氧化物層與所述第三氧化物層之間的氧化物到氧化物鍵合；在高于第一退火過程的溫度下進行第二退火過程，以建立與所述氫物質(zhì)的位置對應的連接空隙前緣；沿著所述空隙前緣分離所述鍵合結構；以及移除所述硅層上的所述第二體硅襯底和所述SiGe層的任何剩余部分，以界定所述 DBBG SOI晶片結構，其中所述第一氧化物層構成下部BOX，所述鍵合的第二氧化物層和第三氧化物層一起構成上部BOX，所述硅層構成絕緣體上硅(SOI)層，所述第一體襯底構成所述 DBBG SOI晶片結構的體襯底，并且所述背柵極層設置在所述上部BOX與所述下部BOX之間。
10.根據(jù)權利要求9所述的方法，進一步包括在高于所述第二退火過程的溫度下進行第三退火過程，以進一步增強所述第二氧化物層與第三氧化物層之間的所述氧化物到氧化物鍵合。
11.根據(jù)權利要求9所述的方法，其中移除所述硅層上的所述SiGe層的所述剩余部分包括施加熱Huang A型清潔溶液(NH4OH :H202: H2O)。
12.根據(jù)權利要求9所述的方法，進一步包括通過施加關于硅選擇性的四甲基氫氧化銨(TMAH)蝕刻，來移除所述第二硅襯底的任何剩余部分，并且其中移除所述硅層上的所述 SiGe層的所述剩余部分包括施加熱Huang A型清潔溶液(NH4OH H2O2 H2O)。
13.根據(jù)權利要求9所述的方法，其中所述SiGe層具有大約為10%至35%的鍺濃度。
14.根據(jù)權利要求9所述的方法，其中所述導電背柵極層包括以下項中的一項或者多項非晶硅、未摻雜多晶硅、摻雜多晶硅、金屬、金屬硅化物以及金屬氮化物。
15.根據(jù)權利要求9所述的方法，其中所述第一氧化物層的厚度為大約100納米至大約200納米(nm)所述背柵極層的厚度為大約20納米至大約100納米； 所述第二氧化物層的厚度為大約5納米至大約20納米； 所述SiGe層的厚度為大約5納米至大約1000納米；以及所述第三氧化物層的厚度為大約5納米至大約20納米。
16.一種用于集成電路器件的半導體晶片結構，包括 體襯底；下部絕緣層，形成在所述體襯底上； 導電層，形成在所述下部絕緣層上；上部絕緣層，形成在所述導電層上，所述上部絕緣層由成對的分離的絕緣層形成，所述成對的分離的絕緣層之間具有鍵合界面；以及半導體層，形成在所述上部絕緣層上。
17.根據(jù)權利要求16所述的結構，其中所述下部絕緣層的厚度為大約100納米至大約200納米(nm)； 所述導電層的厚度為大約20納米至大約100納米；所述成對的分離的絕緣層各自的厚度為大約5納米至大約20納米，對應所述上部絕緣層的總厚度為大約10納米至大約40納米；以及所述半導體層的厚度為大約5納米至大約50納米。
18.一種用于集成電路器件的雙層隱埋氧化物(BOX)背柵極(DBBG)絕緣體上硅(SOI) 晶片結構，包括體硅襯底；下部隱埋氧化物(BOX)層，形成在所述體硅襯底上； 導電的背柵極層，形成在所述下部BOX層上；上部BOX層，形成在所述背柵極層上，所述上部BOX層由成對的分離的氧化物層形成， 所述成對的分離的氧化物層之間具有鍵合界面；以及 SOI層，形成在所述上部BOX層上。
19.根據(jù)權利要求18所述的結構，其中所述下部BOX層的厚度為大約100納米至大約200納米(nm)； 所述背柵極層的厚度為大約20納米至大約100納米；所述成對的分離的氧化物層各自的厚度為大約5納米至大約20納米，對應所述上部 BOX層的總厚度為大約10納米至大約40納米；以及所述SOI層的厚度為大約5納米至大約50納米。
全文摘要
一種用于集成電路器件的半導體晶片結構，包括體襯底；下部絕緣層，形成在體襯底上；導電層，形成在下部絕緣層上；上部絕緣層，形成在導電層上，上部絕緣層從成對的分離的絕緣層形成，在這成對的分離的絕緣層之間具有鍵合界面；以及半導體層，形成在上部絕緣層上。
文檔編號H01L27/00GK102272926SQ200980153493
公開日2011年12月7日 申請日期2009年12月8日 優(yōu)先權日2009年1月12日
發(fā)明者D·K·薩達納, J·A·奧特, J·O·丘, L·希, R·H·德納德 申請人:國際商業(yè)機器公司