專利名稱：動態(tài)隨機存儲器及其制作方法
技術領域：
本發(fā)明涉及集成電路制造領域，特別是涉及一種動態(tài)隨機存儲器及其制作方法。
背景技術：
動態(tài)隨機存儲器(Dynamic Random Access Memory, DRAM)是現(xiàn)在最重要的記憶 存儲元件之一，由于其功能高卻制造成本低廉，被廣泛應用于電腦、通訊等領域。所述動態(tài) 隨機存儲器的存儲單元(memory cell)主要是由一個存儲電容串聯(lián)一個金屬氧化物半導體 晶體管構成。其中，存儲電容是作為存儲數(shù)據(jù)的存儲源，晶體管是用來控制對所述存儲電容 中數(shù)據(jù)的存取。具體的說，動態(tài)隨機存儲器的字線(word line)電連接至晶體管的柵極，所 述動態(tài)隨機存儲器是由所述字線控制所述晶體管的開關，并利用晶體管的源極電連接至位 線(bitline)，以形成電流傳輸通路，然后，再經由晶體管的漏極電連接至所述存儲電容的 存儲極板(storage node)，以達到數(shù)據(jù)存儲或輸出的目的。在目前常用的動態(tài)隨機存儲器制造工藝中，存儲電容通常被設計成溝槽式電容 (trench capacitor)或堆疊式電容(stacked capacitor)。其中，堆疊式電容是堆疊于半 導體襯底表面上，溝槽式電容是深埋入半導體襯底中。具體請參考圖1，其為現(xiàn)有的具有堆疊式電容的動態(tài)隨機存儲器的示意圖，具有堆 疊式電容的動態(tài)隨機存儲器100包括半導體襯底110、晶體管120、堆疊式電容130、第一介 質層140、第二介質層150、電容插塞160以及位線插塞170，其中，晶體管120包括位于半 導體襯底110上的柵極121以及位于柵極121兩側的半導體襯底110中的源極122和漏極 123，第一介質層140位于半導體襯底110上且覆蓋柵極121，第二介質層150位于第一介質 層140上且位于堆疊式電容130的兩側，所述堆疊式電容130包括上極板131、下極板132 以及位于上極板131和下極板132之間的堆疊式電容介電層133，所述電容插塞160位于 第一介質層140中且與下極板132以及漏極123電連接，所述位線插塞170貫穿第一介質 層140和第二介質層150且與源極122電連接，位線插塞170與位線電連接。關于具有堆 疊式電容的動態(tài)隨機存儲器更多的信息，還可參見申請?zhí)枮?006101382M. 4的中國專利。請繼續(xù)參考圖2，其為現(xiàn)有的具有溝槽式電容的動態(tài)隨機存儲器的示意圖，動態(tài)隨 機存儲器200包括半導體襯底210、晶體管220、溝槽式電容230、介質層MO以及插塞250， 其中，晶體管220包括柵極221、源極222和漏極223，介質層240位于半導體襯底210上且 覆蓋柵極221，半導體襯底210中形成有溝槽211，溝槽式電容230包括第一極板231、第二 極板232以及溝槽式電容介電層233，第一極板231位于溝槽211底部的半導體襯底210 中，第二極板232填充在溝槽211內部，溝槽式電容介電層233位于第一極板231與第二極 板232之間，插塞250位于介質層MO中且與源極222電連接。關于具有溝槽式電容的動 態(tài)隨機存儲器的更多信息，還可參見申請?zhí)枮?00610077721. 8的中國專利。對于具有堆疊式電容的動態(tài)隨機存儲器而言，為了增大存儲電容的電容量，需要 占用芯片表面的面積，這將嚴重妨礙集成度的提高，而導致生產的經濟效益下降。因此，業(yè) 界發(fā)展出具有溝槽式電容的動態(tài)隨機存儲器，然而，這需要溝槽的寬度很窄且深度要盡可能的深，以節(jié)省芯片的表面積，從而使其填充后可以提供足夠大的存儲電容，但是受光刻和 刻蝕工藝的限制，具有溝槽式電容的動態(tài)隨機存儲器仍無法滿足越來越高的電容量需求。

發(fā)明內容
本發(fā)明的目的在于提供一種動態(tài)隨機存儲器及其制作方法，以有效提高存儲單元 的電容量，且不會增加芯片的使用面積。為解決上述技術問題，本發(fā)明提供一種動態(tài)隨機存儲器，所述動態(tài)隨機存儲器包 括位于半導體襯底內的溝槽；依次位于所述半導體襯底上的第一介質層和第二介質層； 晶體管，設置在第一介質層中，其包括位于所述半導體襯底上的柵極以及位于所述柵極兩 側的半導體襯底中的源極和漏極；溝槽式電容，其包括位于所述溝槽底部的半導體襯底中 的第一極板、位于所述溝槽內壁的溝槽式電容介電層以及填充所述溝槽的第二極板，所述 第一極板包圍所述溝槽的底部以及部分外側壁；堆疊式電容，設置在第二介質層中，其包括 嵌于第二介質層內的第三極板、包圍第三極板的堆疊式電容介電層以及包圍堆疊式電容介 電層的第四極板；其中，所述溝槽式電容和所述堆疊式電容與所述漏極電連接，所述第一極 板與所述第四極板電連接，所述第二極板與所述第三極板電連接。可選的，所述動態(tài)隨機存儲器還包括貫穿所述第一介質層并與第二極板、第三極 板以及漏極電連接的電容插塞；貫穿所述第一介質層并與所述源極電連接的第一位線插 塞；以及貫穿所述第二介質層并與所述第一位線插塞電連接的第二位線插塞?？蛇x的，所述電容插塞的材質為金屬或摻雜的多晶硅，所述第一位線插塞和所述 第二位線插塞的材質為金屬或摻雜的多晶硅。可選的，所述第一介質層的材質為氮化硅、氧化硅、硼磷硅玻璃或磷硅玻璃中的一 種或其組合，所述第二介質層的材質為氮化硅、氧化硅、硼磷硅玻璃或磷硅玻璃中的一種或 其組合?？蛇x的，所述第一極板為N型摻雜區(qū)，所述第二極板的材質為金屬或摻雜的多晶 硅，所述溝槽式電容介電層的材質是氮化硅、氧化硅或氮氧化硅中的一種或其組合?？蛇x的，所述第三極板的材質為金屬或摻雜的多晶硅，所述第四極板的材質為金 屬或摻雜的多晶硅，所述堆疊式電容介電層的材質是氮化硅、氧化硅或氮氧化硅中的一種 或其組合。相應的，本發(fā)明還提供一種動態(tài)隨機存儲器制作方法，包括提供形成有溝槽的半 導體襯底；在所述溝槽底部的半導體襯底中形成第一極板，并在所述溝槽內部形成第二極 板，以形成溝槽式電容；在所述半導體襯底上形成柵極，并在所述柵極兩側的半導體襯底中 形成源極和漏極，以形成晶體管；在所述柵極一側的半導體襯底上形成第三極板，并在所述 第三極板上形成第四極板，以形成堆疊式電容，其中，所述溝槽式電容和堆疊式電容與所述 漏極電連接，所述第一極板與第四極板電連接，所述第二極板與第三極板電連接。可選的，在所述柵極一側的半導體襯底上形成第三極板之前，所述動態(tài)隨機存儲 器制作方法還包括在所述半導體襯底上形成覆蓋所述柵極的第一介質層；形成貫穿所述 第一介質層并與所述第二極板、所述第三極板以及所述漏極電連接的電容插塞；形成貫穿 所述第一介質層并與所述源極電連接的第一位線插塞；在所述第一介質層上形成第二介質 層；形成貫穿所述第二介質層并與所述第一位線插塞電連接的第二位線插塞。
可選的，在所述溝槽內部形成第二極板之前，所述動態(tài)隨機存儲器制作方法還包 括在所述溝槽內部形成溝槽式電容介電層?？蛇x的，在所述第三極板上形成第四極板之前，所述動態(tài)隨機存儲器制作方法還 包括在所述第三極板上形成堆疊式電容介電層。與現(xiàn)有技術相比，本發(fā)明提供的動態(tài)隨機存儲器具有以下優(yōu)點本發(fā)明的動態(tài)隨機存儲器包括溝槽式電容以及堆疊式電容，所述溝槽式電容和所 述堆疊式電容均與晶體管的漏極電連接，所述溝槽式電容的第一極板與所述堆疊式電容的 第四極板電連接，所述溝槽式電容的第二極板與所述堆疊式電容的第三極板電連接，也就 是說，所述溝槽式電容和堆疊式電容呈并聯(lián)連接，本發(fā)明可有效提高動態(tài)隨機存儲器的電 容量，且不會增加芯片的使用面積，提高了工藝集成度。


圖1為現(xiàn)有的具有堆疊式電容的動態(tài)隨機存儲器的剖面示意圖；圖2為現(xiàn)有的具有溝槽式電容的動態(tài)隨機存儲器的剖面示意圖；圖3為本發(fā)明實施例所提供的動態(tài)隨機存儲器的剖面示意圖；圖4為本發(fā)明實施例所提供的動態(tài)隨機存儲器制作方法的流程圖；圖5A 51為本發(fā)明實施例所提供的動態(tài)隨機存儲器制作方法的各步驟相應結構 的剖面示意圖；圖6為本發(fā)明實施例所提供的動態(tài)隨機存儲器的電路示意圖。
具體實施例方式在下列段落中參照附圖以舉例方式更具體地描述本發(fā)明。根據(jù)下面說明和權利要 求書，本發(fā)明的優(yōu)點和特征將更清楚。需說明的是，附圖均采用非常簡化的形式且均使用非 精準的比例，僅用以方便、明晰地輔助說明本發(fā)明實施例的目的。本發(fā)明的核心思想在于，提供一種包括溝槽式電容和堆疊式電容的動態(tài)隨機存儲 器及其制作方法，所述溝槽式電容和所述堆疊式電容均與晶體管的漏極電連接，所述溝槽 式電容的第一極板與所述堆疊式電容的第四極板電連接，所述溝槽式電容的第二極板與所 述堆疊式電容的第三極板電連接，也就是說，所述溝槽式電容和堆疊式電容呈并聯(lián)連接，本 發(fā)明可有效提高動態(tài)隨機存儲器的電容量，且不會增加芯片的使用面積，提高了工藝集成 度。請參考圖3，其為本發(fā)明實施例所提供的動態(tài)隨機存儲器的剖面示意圖，如圖3所 示，動態(tài)隨機存儲器300包括形成有溝槽311的半導體襯底310、晶體管320、溝槽式電容 330、堆疊式電容340、第一介質層350以及第二介質層360。所述晶體管320設置在第一介質層350中，所述晶體管320包括位于半導體襯底 310上的柵極321以及位于柵極321兩側的半導體襯底310中的源極322和漏極323，所述 晶體管320的漏極323與溝槽式電容330以及堆疊式電容340電連接，動態(tài)隨機存儲器300 的字線電連接至晶體管320的柵極321。所述溝槽式電容330包括第一極板331、第二極板332以及溝槽式電容介電層 333，其中，第一極板331位于溝槽311底部的半導體襯底310中，且所述第一極板331包圍所述溝槽311的底部以及部分外側壁，所述溝槽式電容介電層333位于所述溝槽311內壁， 所述第二極板332填充在溝槽311內部并覆蓋所述溝槽式電容介電層333。所述堆疊式電容340設置在第二介質層360中，所述堆疊式電容340包括第三極 板341、第四極板342以及堆疊式電容介電層343，所述第三極板341嵌設于第二介質層360 中，所述堆疊式電容介電層343包圍所述第三極板341，所述第四極板342包圍所述堆疊式 電容介電層；343。其中，溝槽式電容330和堆疊式電容340均與晶體管320的漏極323電連接，第一 極板331與第四極板342電連接，第二極板332與第三極板341電連接，換言之，溝槽式電 容330與堆疊式電容340呈并聯(lián)連接，可提高動態(tài)隨機存儲器300的電容量，且不會增加芯 片的使用面積，提高了工藝集成度。在本發(fā)明的一個具體實施例中，第一介質層350位于半導體襯底310上且覆蓋柵 極321，第二介質層360位于第一介質層350上且位于堆疊式電容340的兩側。第一介質層 350的材質為氮化硅、氧化硅、硼磷硅玻璃或磷硅玻璃中的一種或其組合，同樣，第二介質層 360的材質也可以為氮化硅、氧化硅、硼磷硅玻璃或磷硅玻璃中的一種或其組合。在本發(fā)明的一個具體實施例中，動態(tài)隨機存儲器300包括兩層介質層，然而應當 認識到，在本發(fā)明的其它實施例中，動態(tài)隨機存儲器300也可以包括三層或更多層的介質 層。在本發(fā)明的一個具體實施例中，動態(tài)隨機存儲器300還包括電容插塞370、第一 位線插塞381以及第二位線插塞382。所述電容插塞370位于第一介質層350中且分別與 第二極板332、第三極板341以及漏極323電連接，由于電容插塞370的存在，溝槽式電容 330與堆疊式電容340均與晶體管320的漏極323電連接。其中，電容插塞370的材質為金 屬或摻雜的多晶硅。較佳的，電容插塞370的材質為鎢。所述第一位線插塞381貫穿第一介質層350并與源極322電連接，所述第二位線 插塞382貫穿第二介質層360并與第一位線插塞381電連接，且所述第二位線插塞382與 動態(tài)隨機存儲器300的位線電連接。其中，第一位線插塞381和第二位線插塞382共同組 成位線插塞380，第一位線插塞381和第二位線插塞382的材質為金屬或摻雜的多晶硅。在本發(fā)明的一個具體實施例中，第一極板331為N型摻雜區(qū)，第二極板332的材質 為金屬或摻雜的多晶硅，溝槽式電容介電層333的材質為氮化硅、氧化硅或氮氧化硅中的 一種或其組合。在本發(fā)明的一個具體實施例中，第三極板341的材質為金屬或摻雜的多晶硅，同 樣，第四極板342的材質也可為金屬或摻雜的多晶硅，所述堆疊式電容介電層343的材質為 氮化硅、氧化硅或氮氧化硅中的一種或其組合，當然，堆疊式電容介電層343的材質也可以 為其它具有高介電常數(shù)的材料，例如，氧化鉭、氧化鉿等。在本發(fā)明的一個具體實施例中，堆疊式電容340的第三極板341是如圖3所示的 冠狀結構，然而應當認識到，堆疊式電容340的第三極板341還可以是其它形狀，例如，第三 極板341還可以是柱狀或鰭狀。在本發(fā)明的一個具體實施例中，溝槽式電容330的第二極板332與堆疊式電容340 的第三極板341均與電容插塞370電連接，因此，可使得溝槽式電容330的第二極板332與 堆疊式電容340的第三極板341電連接。另外，可在半導體襯底310中形成一埋入式N型阱區(qū)(未圖示)，所述埋入式N型阱區(qū)與溝槽式電容330的第一極板331電連接，再形成貫 穿第一介質層350和第二介質層360的導電層(未圖示)，所述導電層與所述埋入式N型 阱區(qū)以及堆疊式電容340的第四極板342電連接，因此，可使得溝槽式電容330的第一極板 331與堆疊式電容340的第四極板342電連接。當然，所述溝槽式電容330的第一極板331 與堆疊式電容340的第四極板342也可以其它方式電連接。相應的，本發(fā)明還提供一種動態(tài)隨機存儲器的制作方法，具體請參考圖4，其為 本發(fā)明實施例所提供的動態(tài)隨機存儲器制作方法的流程圖，結合該圖，該方法包括以下步 驟步驟S41，提供形成有溝槽的半導體襯底；步驟S42，在所述溝槽底部的半導體襯底中形成第一極板，并在所述溝槽內部形成 第二極板，以形成溝槽式電容；步驟S43，在所述半導體襯底上形成柵極，并在所述柵極兩側的半導體襯底中形成 源極和漏極，以形成晶體管；步驟S44，在所述柵極一側的半導體襯底上形成第三極板，并在所述第三極板上形 成第四極板，以形成堆疊式電容，其中，所述溝槽式電容和所述堆疊式電容與所述漏極電連 接，所述第一極板與所述第四極板電連接，所述第二極板與所述第三極板電連接。下面將結合剖面示意圖對本發(fā)明的動態(tài)隨機存儲器制作方法進行更詳細的描述， 其中表示了本發(fā)明的優(yōu)選實施例，應該理解本領域技術人員可以修改在此描述的本發(fā)明， 而仍然實現(xiàn)本發(fā)明的有利效果。因此，下列描述應當被理解為對于本領域技術人員的廣泛 知道，而并不作為對本發(fā)明的限制。請參考圖5A，首先，提供形成有溝槽311的半導體襯底310，所述溝槽311可通過 傳統(tǒng)的光刻和刻蝕等工藝形成。請參考圖5B，接著，在溝槽311底部的半導體襯底310中形成第一極板331，所述 第一極板331包圍所述溝槽311的底部以及部分外側壁。較佳的，所述第一極板331為N 型摻雜區(qū)(也稱為N型埋層)，所述第一極板331可通過離子注入或擴散工藝形成。請參考圖5C，在溝槽311內部形成溝槽式電容介電層333，以溝槽式電容介電層 333的材質為氧化硅為例，所述溝槽式電容介電層333可利用熱氧化的方式形成在溝槽311 內壁上，當然，還可以利用氮化方法來提高溝槽式電容介電層333的介電常數(shù)。請參考圖5D，在溝槽311內部形成第二極板332，所述第二極板332填充在溝槽 311內部并覆蓋所述溝槽式電容介電層333。以所述第二極板332的材質為摻雜的多晶硅 為例，第二極板332可通過以下步驟形成首先，可利用化學氣相沉積的方式，在半導體襯 底310上和溝槽311內沉積摻雜的多晶硅；接著，可利用化學機械研磨的方式去除半導體襯 底310上的多晶硅，而僅保留溝槽311內的摻雜多晶硅，以作為溝槽式電容330的第二極板 332，進而形成溝槽式電容330。其中，溝槽式電容330包括第一極板331、第二極板332以 及位于第一極板331和第二極板332之間的溝槽式電容介電層333。請參考圖5E，在半導體襯底310上形成柵極321，并在柵極321兩側的半導體襯底 310中形成源極322和漏極323，以形成晶體管320，晶體管320的漏極323與溝槽式電容 330的第二極板332電連接。其中，晶體管320可利用傳統(tǒng)的工藝形成，在此不再贅述，但是 本領域技術人員仍是知曉的。
當然，在形成溝槽式電容330之后且在形成晶體管320之前，所述動態(tài)隨機存儲器 制作方法還可包括在半導體襯底310中形成淺溝槽隔離結構的步驟，以隔離晶體管320， 所述淺溝槽隔離結構可利用傳統(tǒng)的工藝形成，在此不再贅述。請參考圖5F，首先，在具有溝槽式電容330和晶體管320的半導體襯底310上形成 第一介質層350，接著，形成貫穿第一介質層350的電容插塞370，并形成與源極322電連接 的第一位線插塞381，接下來，在第一介質層350上形成第二介質層360，并形成貫穿第二介 質層360的第二位線插塞382。其中，第二位線插塞382與第一位線插塞381電連接，第二位線插塞382與第一位 線插塞381共同組成位線插塞380，第一介質層350覆蓋柵極321，電容插塞370與第二極 板332以及漏極323電連接。在本發(fā)明的一個具體實施例中，是在形成堆疊式電容340之前，形成第二位線插 塞382，當然，第二位線插塞382也可在形成堆疊式電容340之后形成。在本發(fā)明的一個具體實施例中，是在形成第一位線插塞381后，再形成第二位線 插塞382，然而應當認識到，在本發(fā)明其它實施例中，也可以不形成第二位線插塞382，而直 接在第一位線插塞381上形成位線，然后再形成第二介質層360以及堆疊式電容340。請參考圖5G，在第二介質層360中形成堆疊式電容的溝槽361，所述溝槽361的底 部同電容插塞370連接。請參考圖5H，在柵極321 —側的半導體襯底310上形成第三極板341，所述第三極 板341嵌設于第二介質層360中且位于所述溝槽361的內壁。詳細的，第三極板341可通 過以下步驟形成首先，在第二介質層360上和溝槽361內沉積金屬或摻雜的多晶硅，接著， 去除第二介質層360上方的金屬或摻雜的多晶硅，而僅保留溝槽361內的金屬或摻雜的多 晶硅，以作為堆疊式電容340的第三極板341。其中，第三極板341位于電容插塞370的上 方并與電容插塞370電連接。請參考圖51，在第三極板341上形成堆疊式電容介電層343，所述堆疊式電容介電 層343包圍所述第三極板341。以堆疊式電容介電層343的材質為氧化硅為例，其可利用熱 氧化的方式形成在第三極板341上，當然，還可以利用氮化方法來提供堆疊式電容介電層 343的介電常數(shù)。請繼續(xù)參考圖3，最后，在堆疊式電容介電層343上形成第四極板342，所述第四 極板342包圍所述堆疊式電容介電層343。以所述第四極板342的材質為摻雜的多晶硅為 例，第四極板342可通過以下步驟形成首先在第二介質層360上以及溝槽361內沉積摻雜 的多晶硅，接著，可利用化學機械研磨的方式去除第二介質層360上的多晶硅，僅保留溝槽 361內的摻雜的多晶硅作為第四極板342，進而形成堆疊式電容340。 另外，可在半導體襯底310中形成一埋入式N型阱區(qū)，所述埋入式N型阱區(qū)與溝槽 式電容330的第一極板331電連接，接著再形成貫穿第一介質層350和第二介質層360的 導電層，所述導電層與所述埋入式N型阱區(qū)以及堆疊式電容340的第四極板342電連接，因 此，可使得溝槽式電容330的第一極板331與堆疊式電容340的第四極板342電連接。
請繼續(xù)參考圖6，其為本發(fā)明實施例所提供的動態(tài)隨機存儲器的電路示意圖，該電 路示意圖是依據(jù)圖3所示的動態(tài)隨機存儲器300繪制的，如圖3和圖6所示，晶體管320的 柵極321與字線電連接，晶體管320的源極322與位線電連接，晶體管320的漏極則與溝槽式電容330以及堆疊式電容340電連接。詳細的，溝槽式電容330的第二極板332與堆疊式電容340的第三極板341電連 接，溝槽式電容330的第一極板331與堆疊式電容340的第四極板342電連接。也就是說， 溝槽式電容330與堆疊式電容340呈并聯(lián)連接，因此，可有效提高動態(tài)隨機存儲器300的電 容量，且不會增加芯片的使用面積，提高了工藝集成度。顯然，本領域的技術人員可以對本發(fā)明進行各種改動和變型而不脫離本發(fā)明的精 神和范圍。這樣，倘若本發(fā)明的這些修改和變型屬于本發(fā)明權利要求及其等同技術的范圍 之內，則本發(fā)明也意圖包含這些改動和變型在內。
權利要求
1.一種動態(tài)隨機存儲器，包括位于半導體襯底內的溝槽；依次位于所述半導體襯底上的第一介質層和第二介質層；晶體管，設置在第一介質層中，其包括位于所述半導體襯底上的柵極以及位于所述柵 極兩側的半導體襯底中的源極和漏極；溝槽式電容，其包括位于所述溝槽底部的半導體襯底中的第一極板、位于所述溝槽內 壁的溝槽式電容介電層以及填充所述溝槽的第二極板，所述第一極板包圍所述溝槽的底部 以及部分外側壁；堆疊式電容，設置在第二介質層中，其包括嵌于第二介質層內的第三極板、包圍第三極 板的堆疊式電容介電層以及包圍堆疊式電容介電層的第四極板；其中，所述溝槽式電容和所述堆疊式電容與所述漏極電連接，所述第一極板與所述第 四極板電連接，所述第二極板與所述第三極板電連接。
2.如權利要求1所述的動態(tài)隨機存儲器，其特征在于，還包括貫穿所述第一介質層并與第二極板、第三極板以及漏極電連接的電容插塞；貫穿所述第一介質層并與所述源極電連接的第一位線插塞；以及貫穿所述第二介質層并與所述第一位線插塞電連接的第二位線插塞。
3.如權利要求2所述的動態(tài)隨機存儲器，其特征在于，所述電容插塞的材質為金屬或 摻雜的多晶硅。
4.如權利要求2所述的動態(tài)隨機存儲器，其特征在于，所述第一位線插塞和所述第二 位線插塞的材質為金屬或摻雜的多晶硅。
5.如權利要求1所述的動態(tài)隨機存儲器，其特征在于，所述第一介質層的材質為氮化 硅、氧化硅、硼磷硅玻璃或磷硅玻璃中的一種或其組合。
6.如權利要求1所述的動態(tài)隨機存儲器，其特征在于，所述第二介質層的材質為氮化 硅、氧化硅、硼磷硅玻璃或磷硅玻璃中的一種或其組合。
7.如權利要求1所述的動態(tài)隨機存儲器，其特征在于，所述第一極板為N型摻雜區(qū)。
8.如權利要求1所述的動態(tài)隨機存儲器，其特征在于，所述第二極板的材質為金屬或 摻雜的多晶硅。
9.如權利要求1所述的動態(tài)隨機存儲器，其特征在于，所述溝槽式電容介電層的材質 是氮化硅、氧化硅或氮氧化硅中的一種或其組合。
10.如權利要求1所述的動態(tài)隨機存儲器，其特征在于，所述第三極板的材質為金屬或 摻雜的多晶硅。
11.如權利要求1所述的動態(tài)隨機存儲器，其特征在于，所述第四極板的材質為金屬或 摻雜的多晶硅。
12.如權利要求1所述的動態(tài)隨機存儲器，其特征在于，所述堆疊式電容介電層的材質 是氮化硅、氧化硅或氮氧化硅中的一種或其組合。
13.一種動態(tài)隨機存儲器制作方法，包括提供形成有溝槽的半導體襯底；在所述溝槽底部的半導體襯底中形成第一極板，并在所述溝槽內部形成第二極板，以 形成溝槽式電容；在所述半導體襯底上形成柵極，并在所述柵極兩側的半導體襯底中形成源極和漏極， 以形成晶體管；在所述柵極一側的半導體襯底上形成第三極板，并在所述第三極板上形成第四極板， 以形成堆疊式電容，其中，所述溝槽式電容和堆疊式電容與所述漏極電連接，所述第一極板 與第四極板電連接，所述第二極板與第三極板電連接。
14.如權利要求13所述的動態(tài)隨機存儲器制作方法，其特征在于，在所述柵極一側的 半導體襯底上形成第三極板之前，還包括在所述半導體襯底上形成覆蓋所述柵極的第一介質層；形成貫穿所述第一介質層并與所述第二極板、所述第三極板以及所述漏極電連接的電容插塞；形成貫穿所述第一介質層并與所述源極電連接的第一位線插塞； 在所述第一介質層上形成第二介質層；形成貫穿所述第二介質層并與所述第一位線插塞電連接的第二位線插塞。
15.如權利要求13或14所述的動態(tài)隨機存儲器制作方法，其特征在于，在所述溝槽內 部形成第二極板之前，還包括在所述溝槽內部形成溝槽式電容介電層。
16.如權利要求15所述的動態(tài)隨機存儲器制作方法，其特征在于，在所述第三極板上 形成第四極板之前，還包括在所述第三極板上形成堆疊式電容介電層。
全文摘要
本發(fā)明揭示了一種動態(tài)隨機存儲器及其制作方法，該動態(tài)隨機存儲器包括位于半導體襯底內的溝槽；晶體管，設置在第一介質層中，其包括位于半導體襯底上的柵極以及位于柵極兩側的半導體襯底中的源極和漏極；溝槽式電容，其包括位于溝槽底部的半導體襯底中的第一極板、位于溝槽內壁的溝槽式電容介電層以及填充溝槽的第二極板；堆疊式電容，設置在第二介質層中，其包括嵌于第二介質層內的第三極板、包圍第三極板的堆疊式電容介電層以及包圍堆疊式電容介電層的第四極板；其中，溝槽式電容和堆疊式電容與漏極電連接，第一極板與第四極板電連接，第二極板與第三極板電連接。本發(fā)明可提高動態(tài)隨機存儲器的電容量，且不會增加芯片的使用面積。
文檔編號H01L21/8242GK102130126SQ20101002299
公開日2011年7月20日 申請日期2010年1月19日 優(yōu)先權日2010年1月19日
發(fā)明者常建光, 徐偉中 申請人:中芯國際集成電路制造(上海)有限公司