專利名稱：碳化硅半導(dǎo)體裝置的制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及碳化硅半導(dǎo)體裝置的制造方法，特別涉及碳化硅半導(dǎo)體裝置的終端結(jié) 構(gòu)的制造方法。
背景技術(shù)：
作為襯底材料使用了碳化硅(SiC)的半導(dǎo)體裝置(碳化硅半導(dǎo)體裝置)與使用了 作為現(xiàn)有襯底材料的硅(Si)的半導(dǎo)體裝置(硅半導(dǎo)體裝置)相比，已知是耐電壓特性和溫 度特性優(yōu)越的半導(dǎo)體裝置，并且提出了各種各樣的碳化硅半導(dǎo)體裝置，但實現(xiàn)可經(jīng)受實用 的碳化硅半導(dǎo)體裝置仍然存在許多需要解決的問題。作為這些問題中的一個，例如存在由 于集中于SBD (Schottky Barrier Diode，肖特基勢壘二極管)的肖特基電極的端部、pn 二 極管(PN Diode)或MOSFET (Metal OxideSemicon ductor Field Effect Transistor,金屬 氧化物半導(dǎo)體場效應(yīng)晶體管)的pn結(jié)的端部的電場，從而半導(dǎo)體裝置的耐電壓特性顯著下 降的問題。作為緩和這樣的在肖特基電極的端部和pn結(jié)的端部產(chǎn)生的電場的結(jié)構(gòu)，已知被 稱為JTE(Junction Termination Extension，結(jié)終端擴展)的終端結(jié)構(gòu)。該JTE是從肖特基電極的端部或pn結(jié)的端部朝向周圍區(qū)域設(shè)置的、階梯狀地降低 雜質(zhì)濃度的P型區(qū)域(以后，稱為JTE區(qū)域)。換句話說，該JTE區(qū)域以雜質(zhì)濃度從肖特基 電極的端部或pn結(jié)的端部朝向周圍區(qū)域階梯狀地降低的方式，由雜質(zhì)濃度不同的多個ρ型 區(qū)域構(gòu)成。像這樣，通過設(shè)置從肖特基電極的端部或Pn結(jié)的端部朝向周圍區(qū)域階梯狀地降 低雜質(zhì)濃度的P型區(qū)域，擴大雜質(zhì)濃度的范圍，從而得到具有所希望的耐電壓特性的JTE區(qū) 域。(例如，參照專利文獻1、專利文獻2)專利文獻1 日本專利申請?zhí)亻_2006-165225號公報專利文獻2 日本專利申請?zhí)乇?000-516767號公報本發(fā)明要解決的課題如上所述，為了得到具有所希望的耐電壓特性的JTE區(qū)域，需要以雜質(zhì)濃度從肖 特基電極或pn結(jié)的端部朝向周圍區(qū)域階梯狀地降低的方式，設(shè)置雜質(zhì)濃度不同的多個ρ型 區(qū)域，但為了形成這樣的多個P型區(qū)域，需要形成的P型區(qū)域的數(shù)量的工序。例如，形成一 個P型區(qū)域，至少需要掩膜形成、離子注入、掩膜除去這3個工序。而且，需要形成的ρ型區(qū) 域的數(shù)量的這3個工序。

發(fā)明內(nèi)容
本發(fā)明正是為了解決上述問題而完成的，其目的在于提供一種碳化硅半導(dǎo)體裝置 的制造方法，該方法不太增加制造工序數(shù)，就能夠容易地制造可以得到所希望的耐電壓特 性的雜質(zhì)濃度范圍大的JTE區(qū)域。用于解決課題的方法本發(fā)明的碳化硅半導(dǎo)體裝置的制造方法的特征在于，包含在第一導(dǎo)電型的碳化
5硅晶片的表面內(nèi)，離子注入在活性化退火處理中不擴散而在上述碳化硅晶片內(nèi)成為第二導(dǎo) 電型的第一雜質(zhì)、和在活性化退火處理中擴散而在上述碳化硅晶片內(nèi)成為第二導(dǎo)電型的第 二雜質(zhì)，形成具有規(guī)定間隔的第二導(dǎo)電型的第一區(qū)域的工序；通過活性化退火處理使在上 述第一區(qū)域中包含的上述第二雜質(zhì)向周圍擴散，在上述碳化硅晶片的表面內(nèi)從上述第一區(qū) 域起形成JTE區(qū)域的工序；在上述退火處理前的相當于包含上述第一區(qū)域的一部分的上述 第一區(qū)域之間的上述碳化硅晶片的表面上形成第一電極的工序；在上述碳化硅晶片的背面 上形成第二電極的工序。發(fā)明的效果根據(jù)本發(fā)明，能夠得到如下碳化硅半導(dǎo)體裝置的制造方法，S卩，在第一導(dǎo)電型的碳 化硅晶片的表面內(nèi)，在離子注入在活性化退火處理中不擴散而在上述碳化硅晶片內(nèi)成為第 二導(dǎo)電型的第一雜質(zhì)、和在活性化退火處理中擴散而在上述碳化硅晶片內(nèi)成為第二導(dǎo)電型 的第二雜質(zhì)之后，通過活性化退火處理使第一區(qū)域中包含的第二雜質(zhì)向周圍擴散，在碳化 硅晶片的表面內(nèi)形成JTE區(qū)域，因此能夠幾乎不使制造工序數(shù)增加，就可以制造具有所希 望的耐電壓特性的雜質(zhì)濃度范圍大的JTE區(qū)域。


圖1是表示作為本發(fā)明的實施方式1的碳化硅半導(dǎo)體裝置的SBD的剖面圖。圖2是表示作為本發(fā)明的實施方式1的碳化硅半導(dǎo)體裝置的SBD的制造工序的一 部分的說明圖。圖3是表示作為本發(fā)明的實施方式1的碳化硅半導(dǎo)體裝置的SBD的制造工序的一 部分的說明圖。圖4是表示作為本發(fā)明的實施方式1的碳化硅半導(dǎo)體裝置的SBD的制造工序的一 部分的說明圖。圖5是表示作為本發(fā)明的實施方式1的碳化硅半導(dǎo)體裝置的SBD的制造工序的一 部分的說明圖。圖6是表示本發(fā)明的實施方式1的活性化退火處理后的JTE區(qū)域的ρ型雜質(zhì)濃度 分布的說明圖。圖7是表示作為本發(fā)明的實施方式2的碳化硅半導(dǎo)體裝置的SBD的剖面圖。圖8是表示作為本發(fā)明的實施方式2的碳化硅半導(dǎo)體裝置的SBD的制造工序的一 部分的說明圖。圖9是表示本發(fā)明的實施方式2的活性化退火處理后的JTE區(qū)域的ρ型雜質(zhì)濃度 分布的說明圖。圖10是表示作為本發(fā)明的實施方式3的碳化硅半導(dǎo)體裝置的SBD的剖面圖。圖11是表示本發(fā)明的實施方式3的活性化退火處理后的JTE區(qū)域的ρ型雜質(zhì)濃 度分布的說明圖。圖12是表示作為本發(fā)明的實施方式4的碳化硅半導(dǎo)體裝置的pn 二極管的剖面 圖。圖13是表示作為本發(fā)明的實施方式4的碳化硅半導(dǎo)體裝置的pn 二極管的制造工 序的一部分的說明圖。
圖14是表示作為本發(fā)明的實施方式4的碳化硅半導(dǎo)體裝置的pn 二極管的制造工 序的一部分的說明圖。圖15是表示作為本發(fā)明的實施方式4的碳化硅半導(dǎo)體裝置的pn 二極管的制造工 序的一部分的說明圖。圖16是表示作為本發(fā)明的實施方式4的碳化硅半導(dǎo)體裝置的pn 二極管的制造工 序的一部分的說明圖。圖17是表示作為本發(fā)明的實施方式4的碳化硅半導(dǎo)體裝置的pn 二極管的制造工 序的一部分的說明圖。圖18是表示作為本發(fā)明的實施方式4的碳化硅半導(dǎo)體裝置的pn 二極管的制造工 序的一部分的說明圖。圖19是表示本發(fā)明的實施方式4的活性化退火處理后的JTE區(qū)域的ρ型雜質(zhì)濃 度分布的說明圖。圖20是表示作為本發(fā)明的實施方式5的碳化硅半導(dǎo)體裝置的pn 二極管的剖面 圖。圖21是表示作為本發(fā)明的實施方式5的碳化硅半導(dǎo)體裝置的pn 二極管一部分的 部分剖面圖。圖22是表示作為本發(fā)明的實施方式5的碳化硅半導(dǎo)體裝置的pn 二極管一部分的 部分剖面圖。圖23是表示作為本發(fā)明的實施方式6的碳化硅半導(dǎo)體裝置的pn 二極管的剖面 圖。圖24是表示作為本發(fā)明的實施方式6的碳化硅半導(dǎo)體裝置的pn 二極管的制造工 序的一部分的說明圖。圖25是表示本發(fā)明的實施方式6的活性化退火處理后的JTE區(qū)域的ρ型雜質(zhì)濃 度分布的說明圖。圖26是表示作為本發(fā)明的實施方式7的碳化硅半導(dǎo)體裝置的pn 二極管的剖面 圖。圖27是表示作為本發(fā)明的實施方式8的碳化硅半導(dǎo)體裝置的MOSFET的剖面圖。圖28是表示作為本發(fā)明的實施方式8的碳化硅半導(dǎo)體裝置的MOSFET的制造工序 的一部分的說明圖。圖29是表示作為本發(fā)明的實施方式8的碳化硅半導(dǎo)體裝置的MOSFET的制造工序 的一部分的說明圖。圖30是表示作為本發(fā)明的實施方式8的碳化硅半導(dǎo)體裝置的MOSFET的制造工序 的一部分的說明圖。圖31是表示作為本發(fā)明的實施方式8的碳化硅半導(dǎo)體裝置的MOSFET的制造工序 的一部分的說明圖。圖32是表示作為本發(fā)明的實施方式8的碳化硅半導(dǎo)體裝置的MOSFET的制造工序 的一部分的說明圖。圖33是表示作為本發(fā)明的實施方式8的碳化硅半導(dǎo)體裝置的MOSFET的制造工序 的一部分的說明圖。
圖34是表示作為本發(fā)明的實施方式8的碳化硅半導(dǎo)體裝置的MOSFET的制造工序 的一部分的說明圖。圖35是表示作為本發(fā)明的實施方式8的碳化硅半導(dǎo)體裝置的MOSFET的制造工序 的一部分的說明圖。圖36是表示作為本發(fā)明的實施方式8的碳化硅半導(dǎo)體裝置的MOSFET的制造工序 的一部分的說明圖。圖37是表示本發(fā)明的實施方式8的活性化退火處理后的JTE區(qū)域的ρ型雜質(zhì)濃 度分布的說明圖。圖38是表示作為本發(fā)明的實施方式9的碳化硅半導(dǎo)體裝置的MOSFET的剖面圖。圖39是表示作為本發(fā)明的實施方式9的碳化硅半導(dǎo)體裝置的MOSFET的制造工序 的一部分的說明圖。圖40是表示本發(fā)明的實施方式9的活性化退火處理后的JTE區(qū)域的度分布的說明圖。
附圖標記說明
1n+型(第一導(dǎo)電型)的半導(dǎo)體襯底
2n_型(第一導(dǎo)電型)的碳化硅層
3P型(第二導(dǎo)電型)的JTE區(qū)域
3a第一 JTE區(qū)域
3b第二 JTE區(qū)域
3c第三JTE區(qū)域
4陽極電極(第--電極)
5陰極電極(第二二電極)
7第一區(qū)域
X單元區(qū)域
Y周圍區(qū)域
具體實施例方式<實施方式1>作為本發(fā)明的實施方式1的碳化硅半導(dǎo)體裝置，以SBD為例進行說明。圖1是表 示本發(fā)明的實施方式1的SBD的結(jié)構(gòu)的剖面圖。圖1表示SBD的單側(cè)的結(jié)構(gòu)，實際上是在 中心軸P成為對稱結(jié)構(gòu)。圖2到圖5是表示本發(fā)明的實施方式1的SBD的制造工序的說明 圖。此外圖6是表示本發(fā)明的實施方式1的活性化退火處理后的JTE區(qū)域的ρ型雜質(zhì)濃度 分布的說明圖。在圖1中，在η+型(第一導(dǎo)電型)的碳化硅襯底1的表面上設(shè)置η_型(第一導(dǎo)電 型)的碳化硅層2，在該碳化硅層2的表面內(nèi)具有規(guī)定的間隔設(shè)置有ρ型(第二導(dǎo)電型)的 JTE區(qū)域3。在該JTE區(qū)域3中，從雜質(zhì)濃度分布的特征來看，分為從第一 JTE區(qū)域3a到第 三JTE區(qū)域3c的3個區(qū)域。此外，在碳化硅層2的表面上，在第一 JTE區(qū)域3a的一部分、第 三JTE區(qū)域3c和第三JTE區(qū)域3c之間的碳化硅層2的表面露出部設(shè)置有陽極電極4(第 一電極)，在碳化硅襯底1的背面上設(shè)置有陰極電極5 (第二電極)。再有，陽極電極4正下
8的范圍X是作為二極管進行工作的單元區(qū)域，該單元區(qū)域X的外側(cè)的范圍Y是形成對在陽 極電極4端部產(chǎn)生的電場進行緩和的JTE區(qū)域3的周圍區(qū)域。再有，JTE區(qū)域3中，對在陽 極電極4端部產(chǎn)生的電場的緩和做出貢獻的是第一 JTE區(qū)域3a和第二 JTE區(qū)域3b。接著，參照圖2至圖6對本發(fā)明的實施方式1的SBD的制造工序進行說明。首先，在η+型的碳化硅襯底1的表面上，通過外延結(jié)晶生長法形成η—型的碳化硅 層2。以半導(dǎo)體襯底1和碳化硅層2構(gòu)成碳化硅晶片。(參照圖2)接著在碳化硅層2的表面內(nèi)，將抗蝕劑6作為掩膜，離子注入作為ρ型雜質(zhì)的鋁 (Al)和硼(B)(在圖3中以箭頭A表示。)，有選擇地形成具有規(guī)定間隔的第一區(qū)域7。在 離子注入后，除去抗蝕劑6。(參照圖3)接著以高溫對碳化硅晶片進行活性化退火處理(例如、在氬(Ar)氣氛中1500°C， 30分)。由此，注入離子以電方式被活性化，并且通過離子注入產(chǎn)生的結(jié)晶缺陷恢復(fù)。(參 照圖4)此外，在活性化退火處理時，注入到第一區(qū)域7的硼擴散到第一區(qū)域7周圍的碳化 硅層2內(nèi)，由此，在碳化硅層2的表面內(nèi)形成由第一 JTE區(qū)域3a、第二 JTE區(qū)域3b和第三 JTE區(qū)域3c構(gòu)成的JTE區(qū)域3。該活性化退火處理時的硼的擴散方向是碳化硅晶片的面內(nèi) 方向(圖4中表示為S。)大，深度方向(圖4中表示為D。)小。這是基于碳化硅晶片的 結(jié)晶構(gòu)造，具體地，這是由于碳化硅晶片具有(0001)面，所以(0001)面內(nèi)方向的擴散大， (0001)面的垂直方向的擴散小。再有，通過該活性化退火處理而擴散的是硼，鋁的擴散小到 可以忽視的程度。(參照圖4)接著，在碳化硅層2的表面上通過濺射等的物理氣相生長法(PVD =Physical Vapor exposition，物理氣相沉積)形成金屬膜之后，除去不要的部分，形成成為肖特基電 極的陽極電極4(第一電極)。陽極電極4在單元區(qū)域X的碳化硅層2的表面上形成。具體 地，以覆蓋第一區(qū)域7的一部分和第一區(qū)域7之間的碳化硅層2的表面露出部的方式形成 (配置)陽極電極4。由此，在退火處理后，陽極電極4在第一 JTE區(qū)域3a的一部分、第三 JTE區(qū)域3c和第三JTE區(qū)域3c之間的碳化硅層2的表面露出部形成。在這里，作為陽極電 極4的材料，能夠舉出可以得到所希望的肖特基結(jié)的特性的例如鈦(Ti)或鎳(Ni)。(參照 圖5)最后，在碳化硅襯底1的背面上，通過濺射等的物理氣相生長法(PVD =Physical Vapor exposition，物理氣相沉積)形成陰極電極5 (第二電極)。由此，圖1所示的SBD的 主要部分完成。接著，參照圖6對JTE區(qū)域3的ρ型雜質(zhì)濃度分布進行說明。圖6表示構(gòu)成JTE區(qū)域3的第一 JTE區(qū)域3a、第二 JTE區(qū)域3b和第三JTE區(qū)域3c 的P型雜質(zhì)濃度分布。第一 JTE區(qū)域3a(圖中I部分)在包含陽極電極4的端部下的周圍 區(qū)域Y形成，是P型雜質(zhì)濃度大致固定的區(qū)域，在活性化退火處理后，也具有離子注入當初 的P型雜質(zhì)濃度。第二 JTE區(qū)域3b在第一 JTE區(qū)域3a的外側(cè)形成。第二 JTE區(qū)域3b (圖 中II、III部分)是ρ型雜質(zhì)濃度從陽極電極4的端部朝向周圍區(qū)域Y的外側(cè)，連續(xù)地下降 的區(qū)域。此外，第二 JTE區(qū)域3b的ρ型雜質(zhì)濃度在從第一 JTE區(qū)域3a的ρ型雜質(zhì)濃度起到 反轉(zhuǎn)為η型為止連續(xù)地下降。第三JTE區(qū)域3c在作為第一 JTE區(qū)域3a的另一方側(cè)的內(nèi)側(cè) 形成。第三JTE區(qū)域3c是ρ型雜質(zhì)濃度從陽極電極4的端部朝向單元區(qū)域X的內(nèi)側(cè)，從第一 JTE區(qū)域3a的ρ型雜質(zhì)濃度起連續(xù)地下降的區(qū)域。第二 JTE區(qū)域3b的濃度梯度，如針 對制造工序說明過的那樣，是通過離子注入而形成的第一區(qū)域7的結(jié)附近(圖中II部分) 的硼通過活性化退火處理，向硼濃度低的碳化硅層2側(cè)(圖中III部分)擴散而形成的。在該第一 JTE區(qū)域3a、第二 JTE區(qū)域3b和第三JTE區(qū)域3c中，第三JTE區(qū)域3c 由于被陽極電極4覆蓋，所以不對在陽極電極4的端部產(chǎn)生的電場的緩和做出貢獻。由此， 對在陽極電極4的端部產(chǎn)生的電場的緩和做出貢獻的JTE區(qū)域3，成為在包含陽極電極4的 端部下的區(qū)域的周圍區(qū)域Y形成的第一 JTE區(qū)域3a和第二 JTE區(qū)域3b。此外，在離子注入時注入的硼和鋁的量以及比率以如下方式設(shè)定，S卩，在活性化退 火處理后，形成由第一 JTE區(qū)域3a和第二 JTE區(qū)域3b構(gòu)成的JTE區(qū)域3的ρ型雜質(zhì)濃度， 從陽極電極4的端部朝向周圍區(qū)域Y的外側(cè)，從高濃度向低濃度下降的濃度梯度。例如，作為離子注入后的第一區(qū)域7的ρ型雜質(zhì)濃度，在將鋁和硼均作為10、將活 性化退火處理中的向周圍的硼的擴散比率作為40%、即圖中II部分的硼的40%向III部 分擴散的情況下，可知在活性化退火處理后，第一 JTE區(qū)域3a(圖中I部分)的ρ型雜質(zhì)濃 度為20 = (10+10)，第二 JTE區(qū)域3b的II部分和III部分的ρ型雜質(zhì)濃度的平均值分別 成為16 ( = 10+6)和4 ( = 0+4)，可知形成JTE區(qū)域3的ρ型雜質(zhì)濃度從陽極電極4的端部 朝向周圍區(qū)域Y的外側(cè)下降的濃度梯度。此外，通過硼的擴散而形成的第二 JTE區(qū)域3b的寬度是從2 μ m到4 μ m。我們通 過模擬確認了該寬度對電場緩和具有效果。在本發(fā)明的實施方式1中，在碳化硅層2的表面內(nèi)，在離子注入作為ρ型雜質(zhì)的鋁 和硼而形成第一區(qū)域7之后，通過活性化退火處理使第一區(qū)域7中含有的硼向碳化硅層2 的面內(nèi)方向擴散，由此在包含陽極電極4的端部下的區(qū)域的周圍區(qū)域Y，形成具有ρ型雜質(zhì) 濃度從陽極電極4的端部朝向周圍區(qū)域Y的外側(cè)，從高濃度向低濃度降低的濃度梯度的JTE 區(qū)域3。由此，JTE區(qū)域3成為雜質(zhì)濃度階梯狀地降低的多個ρ型區(qū)域，因此能夠具有所希 望的耐電壓特性。此外，能夠通過通常的離子注入后的活性化退火處理形成大的P型雜質(zhì) 濃度范圍的JTE區(qū)域3。因此，不需要像現(xiàn)有技術(shù)那樣，為了得到由朝向周圍區(qū)域使ρ型雜 質(zhì)濃度階梯狀地降低的多個P型區(qū)域構(gòu)成的JTE區(qū)域而需要許多制造工序。該制造工序的 減少導(dǎo)致制造成本的降低，由此能夠降低碳化硅半導(dǎo)體裝置的成本。<實施方式2>在實施方式1中，表示了在通過離子注入形成第一區(qū)域7之后進行活性化退火處 理，形成具有大的P型雜質(zhì)濃度范圍的JTE區(qū)域3的情況，但通過離子注入形成的區(qū)域是2 個或其以上也可。以下，以通過離子注入形成的區(qū)域是2個的情況為例進行說明。圖7是表示本發(fā)明的實施方式2的SBD的結(jié)構(gòu)的剖面圖。圖7表示SBD的單側(cè)的 結(jié)構(gòu)，實際上是在中心軸P成為對稱結(jié)構(gòu)。圖8是表示本發(fā)明的實施方式2的SBD的制造 工序的說明圖，說明與實施方式1的SBD的制造工序不同的工序。此外圖9是表示本發(fā)明 的實施方式2的活性化退火處理后的JTE區(qū)域的ρ型雜質(zhì)濃度分布的說明圖。在圖7中，與實施方式1的圖1中表示的部分是相同附圖標記的部分，表示同一或 相當?shù)牟糠?，在這里省略說明。與實施方式1不同的結(jié)構(gòu)是在碳化硅層2的表面內(nèi)，代替ρ 型(第二導(dǎo)電型)的JTE區(qū)域3，設(shè)置有ρ型(第二導(dǎo)電型)的JTE區(qū)域8。該JTE區(qū)域8 從P型雜質(zhì)濃度分布的特征來看，分為從第一 JTE區(qū)域8a到第五JTE區(qū)域Se的5個區(qū)域。再有，與實施方式1同樣地，陽極電極4正下的范圍X是作為二極管進行工作的單元區(qū)域， 該單元區(qū)域X的外側(cè)的范圍Y是形成對在陽極電極4端部產(chǎn)生的電場進行緩和的JTE區(qū)域 8的周圍區(qū)域。再有，JTE區(qū)域8中，對在陽極電極4端部產(chǎn)生的電場的緩和做出貢獻的是 第一 JTE區(qū)域8a到第四JTE區(qū)域8d。接著，對本發(fā)明的實施方式2的SBD的制造工序進行說明。在這里，針對與在實施 方式1說明了的SBD的制造工序不同的工序進行說明。圖8表示與在實施方式1說明了的SBD的制造工序不同的SBD的制造工序。圖8 表示的制造工序設(shè)置在實施方式1的制造工序中說明了的形成第一區(qū)域7的工序之后。具 體地，在碳化硅層2的表面內(nèi)，將抗蝕劑9作為掩膜，離子注入作為ρ型雜質(zhì)的鋁(Al)和硼 (B)(在圖8中以箭頭B表示。)，以相接于第一區(qū)域7的外側(cè)的方式形成ρ—型的第二區(qū)域 10。再有，第二區(qū)域10的ρ型雜質(zhì)濃度比第一區(qū)域7的ρ型雜質(zhì)濃度低。在離子注入后， 除去抗蝕劑9。再有，在圖8中，與在實施方式1中表示的部分是相同附圖標記的部分，表示 同一或相當?shù)牟糠?，在這里省略說明。在第二區(qū)域10形成后，在實施方式1的制造工序中表示的活性化退火處理以后的 工序成為參考。但是，在該實施方式2中，在活性化退火處理時，如圖9所示，通過注入到第 一區(qū)域7和第二區(qū)域10的硼擴散到碳化硅層2內(nèi)，從而在碳化硅層2的表面內(nèi)，形成由第 一 JTE區(qū)域8a到第五JTE區(qū)域Se構(gòu)成的JTE區(qū)域8。再有，活性化退火處理時的硼的擴散 方向是碳化硅晶片的面內(nèi)方向大、深度方向小，這與實施方式1中說明的相同。接著，參照圖9對JTE區(qū)域8的ρ型雜質(zhì)濃度分布進行說明。圖9表示構(gòu)成JTE區(qū)域8的第一 JTE區(qū)域8a、第二 JTE區(qū)域8b、第三JTE區(qū)域8c、 第四JTE區(qū)域8d、以及第五JTE區(qū)域8e的ρ型雜質(zhì)濃度分布。第一 JTE區(qū)域8a (圖中i部 分)在包含陽極電極4的端部下的區(qū)域的周圍區(qū)域Y中形成，是ρ型雜質(zhì)濃度大致固定的 區(qū)域，在活性化退火處理后，也具有離子注入當初的P型雜質(zhì)濃度。第三JTE區(qū)域8c (圖中 iv部分)在第一 JTE區(qū)域8a的外側(cè)，隔著第二 JTE區(qū)域8b形成，是ρ型雜質(zhì)濃度大致固定 的區(qū)域，在活性化退火處理后，也具有離子注入當初的P型雜質(zhì)濃度。此外第三JTE區(qū)域8c 的P型雜質(zhì)濃度比第一 JTE區(qū)域8a的ρ型雜質(zhì)濃度低。第二 JTE區(qū)域8b在第一 JTE區(qū)域 8a和第三JTE區(qū)域8c之間形成。第二 JTE區(qū)域8b是ρ型雜質(zhì)濃度從陽極電極4的端部朝 向周圍區(qū)域Y的外側(cè)，連續(xù)地下降的區(qū)域。此外，第二 JTE區(qū)域8b的ρ型雜質(zhì)濃度從第一 JTE區(qū)域8a的ρ型雜質(zhì)濃度起連續(xù)地下降到第三JTE區(qū)域8c的ρ型雜質(zhì)濃度。第四JTE 區(qū)域8d在第三JTE區(qū)域8c的外側(cè)形成，是ρ型雜質(zhì)濃度從陽極電極4的端部朝向周圍區(qū) 域Y的外側(cè)，連續(xù)地下降的區(qū)域。此外，第四JTE區(qū)域8d的ρ型雜質(zhì)濃度在從第三JTE區(qū) 域8c的ρ型雜質(zhì)濃度起至反轉(zhuǎn)為η型為止連續(xù)地下降。第五JTE區(qū)域Se在作為第一 JTE 區(qū)域8a的另一方側(cè)的內(nèi)側(cè)形成。第五JTE區(qū)域Se是ρ型雜質(zhì)濃度從陽極電極4的端部朝 向單元區(qū)域X的內(nèi)側(cè)，從第一 JTE區(qū)域8a的ρ型雜質(zhì)濃度起連續(xù)地下降的區(qū)域。第二 JTE 區(qū)域8b的濃度梯度，是通過離子注入而形成的第一區(qū)域7的邊界(界面)附近(圖中ii 部分)的硼通過活性化退火處理，向通過離子注入而形成的硼濃度低的第二區(qū)域10側(cè)(圖 中iii部分)擴散而形成。此外，第四JTE區(qū)域8d的濃度梯度，是通過離子注入而形成的 第二區(qū)域10的結(jié)附近(圖中ν部分)的硼通過活性化退火處理，向硼濃度低的碳化硅層2 側(cè)(圖中vi部分)擴散而形成。
11
在該第一 JTE區(qū)域8a到第五JTE區(qū)域Se中，由于第五JTE區(qū)域Se被源極電極4 覆蓋，所以不對在陽極電極4的端部產(chǎn)生的電場的緩和做出貢獻。因此對在陽極電極4的 端部產(chǎn)生的電場的緩和做出貢獻的JTE區(qū)域8，成為從在包含陽極電極4的端部下的周圍區(qū) 域Y形成的第一 JTE區(qū)域8a到第四JTE區(qū)域8d。此外，在離子注入時注入的硼和鋁的量以及比率以如下方式設(shè)定，S卩，在活性化退 火處理后，形成由第一 JTE區(qū)域8a到第四JTE區(qū)域8d構(gòu)成的JTE區(qū)域8的ρ型雜質(zhì)濃度， 從陽極電極4的端部朝向周圍區(qū)域Y的外側(cè)，從高濃度向低濃度下降的濃度梯度。例如，在作為離子注入后的第一區(qū)域7的ρ型雜質(zhì)濃度將鋁和硼均作為10、作為離 子注入后的第二區(qū)域10的P型雜質(zhì)濃度將鋁和硼均作為5、將活性化退火處理中的向周圍 的硼的擴散比率與實施方式1同樣地作為40%的情況下，在活性化退火處理后，第一 JTE區(qū) 域8a(圖中i部分)的ρ型雜質(zhì)濃度為20 ( = 10+10)，第二 JTE區(qū)域8b的ii部分和iii 部分的P型雜質(zhì)濃度作為平均值分別為18 ( = 10+(10-2))和12 ( = 5+ (5+2))，第三JTE區(qū) 域8c (圖iv部分)的ρ型雜質(zhì)濃度為10 ( = 5+5)，第四JTE區(qū)域8d的ν部分和vi部分的 P型雜質(zhì)濃度作為平均值分別為8 ( = 5+3)和2 ( = 0+2)，可知形成JTE區(qū)域8的ρ型雜質(zhì) 濃度從陽極電極4的端部朝向周圍區(qū)域Y的外側(cè)下降的濃度梯度。此外，通過硼的擴散而形成的第二 JTE區(qū)域8b和第四JTE區(qū)域8d的寬度分別是 從2 μ m到4 μ m。該寬度與實施方式1表示的2 μ m到4 μ m同樣地，可以說對電場緩和具有 充分的效果。在本發(fā)明的實施方式2中，在碳化硅層2的表面內(nèi)，離子注入作為ρ型雜質(zhì)的鋁和 硼，形成具有規(guī)定間隔的第一區(qū)域7，在該第一區(qū)域7的外側(cè)離子注入作為ρ型雜質(zhì)的鋁和 硼，形成比第一區(qū)域7具有低ρ型雜質(zhì)濃度的第二區(qū)域10之后，通過活性化退火處理使第 一區(qū)域7和第二區(qū)域10中含有的硼向碳化硅層2的面內(nèi)方向擴散，從而在包含陽極電極4 的端部下的區(qū)域的周圍區(qū)域Y，形成具有P型雜質(zhì)濃度從陽極電極4的端部朝向周圍區(qū)域Y 的外側(cè)，從高濃度下降到低濃度的濃度梯度的JTE區(qū)域8。由此，JTE區(qū)域8成為雜質(zhì)濃度 階梯狀地降低的多個P型區(qū)域，因此能夠具有所希望的耐電壓特性。此外，能夠通過通常的 離子注入后的活性化退火處理形成大的P型雜質(zhì)濃度范圍的JTE區(qū)域8。因此，不需要像 現(xiàn)有技術(shù)那樣，為了得到朝向周圍區(qū)域使P型雜質(zhì)濃度階梯狀地降低的多個P型區(qū)域構(gòu)成 的JTE區(qū)域而需要許多制造工序。該制造工序的減少導(dǎo)致制造成本的降低，由此能夠降低 碳化硅半導(dǎo)體裝置的成本。再有，在該實施方式2中，以形成2個離子注入?yún)^(qū)域，通過活性化退火處理形成JTE 區(qū)域為例進行了說明，但形成2個以上的離子注入?yún)^(qū)域，通過活性化退火處理形成JTE區(qū)域 也可。參考該實施方式2，通過在形成朝向周圍區(qū)域的外側(cè)使ρ型雜質(zhì)濃度階梯狀地降低的 多個離子注入?yún)^(qū)域之后，進行活性化退火處理，從而能夠在包含陽極電極4的端部下的周 圍區(qū)域Y，形成具有P型雜質(zhì)濃度從陽極電極4的端部朝向周圍區(qū)域，從高濃度降低到低濃 度的濃度梯度的JTE區(qū)域。該JTE區(qū)域成為雜質(zhì)濃度階梯狀地降低的多個ρ型區(qū)域，是雜 質(zhì)濃度范圍大的P型區(qū)域，因此能夠具有所希望的耐電壓特性。<實施方式3>在實施方式2中，對作為ρ型雜質(zhì)的硼和鋁進行離子注入，形成第一區(qū)域7，因此 通過活性化退火處理在作為第一 JTE區(qū)域8a的另一方側(cè)的內(nèi)側(cè)，形成了作為JTE區(qū)域8所不需要的第五JTE區(qū)域Se。該第五JTE區(qū)域Se減小陽極電極4的有效面積(肖特基結(jié)面 積)，因此通電時的損失增加。在該實施方式3中，為了阻止該第五JTE區(qū)域Se的形成，僅以鋁的離子注入形成 實施方式2中表示的第一區(qū)域7。其它與實施方式2表示的制造方法相同。由此，由于在活 性化退火處理時向第一區(qū)域7的周圍的硼的擴散消失，所以不形成第五JTE區(qū)域Se和第二 JTE區(qū)域8b。圖10是表示本發(fā)明的實施方式3的SBD的結(jié)構(gòu)的剖面圖，與在實施方式2中表示 的圖7的差異在于，沒有第二 JTE區(qū)域8b和在第一 JTE區(qū)域8a的內(nèi)側(cè)的單元區(qū)域X形成 的第五JTE區(qū)域Se，其它的方面相同。由此，圖10中賦予與圖7相同的符號，省略詳細的說 明。再有，圖10表示SBD的單側(cè)的結(jié)構(gòu)，實際上是在中心軸P成為對稱結(jié)構(gòu)。此外，圖11 是表示本發(fā)明的實施方式3的活性化退火處理后的JTE區(qū)域8的ρ型雜質(zhì)濃度分布的說明 圖，與在實施方式2中表示的圖9的差異在于，沒有第五JTE區(qū)域Se和第二 JTE區(qū)域8b，其 它的方面相同。再有，關(guān)于制造方法，可以參考在實施方式2中說明了的制造工序，因此在 這里省略說明。在本實施方式3中，與實施方式2同樣地，在包含陽極電極4的端部下的區(qū)域的周 圍區(qū)域Y，形成具有P型雜質(zhì)濃度從陽極電極4的端部朝向周圍區(qū)域Y的外側(cè)，從高濃度下 降到低濃度的濃度梯度的JTE區(qū)域8，因此即使第二 JTE區(qū)域8b消失，JTE區(qū)域8也成為 雜質(zhì)濃度階梯狀地降低的多個P型區(qū)域，能夠具有所希望的耐電壓特性。此外與實施方式 2同樣地，與現(xiàn)有技術(shù)相比不需要很多的制造工序。進而，在實施方式3中在第一 JTE區(qū)域 8a的內(nèi)側(cè)的單元區(qū)域X不形成第五JTE區(qū)域8e，因此陽極電極4的有效面積不會變小，能 夠防止通電時的損失的增加?！磳嵤┓绞?>在實施方式1到3中，作為碳化硅半導(dǎo)體裝置針對在SBD形成的JTE區(qū)域進行了 說明，在這里說明的JTE區(qū)域的制造方法也能夠應(yīng)用到其他的碳化硅半導(dǎo)體裝置。在本實 施方式4中，作為碳化硅半導(dǎo)體裝置以pn 二極管為例進行說明。圖12是表示本發(fā)明的實施方式4的pn 二極管的結(jié)構(gòu)的剖面圖。圖12表示pn 二 極管的單側(cè)的結(jié)構(gòu)，實際上是在中心軸P成為對稱結(jié)構(gòu)。圖13到圖18是表示作為本發(fā)明 的實施方式4的pn 二極管的制造工序的說明圖。此外圖19是表示作為本發(fā)明的實施方式 4的活性化退火處理后的JTE區(qū)域的ρ型雜質(zhì)濃度分布的說明圖。在圖12中，在η+型(第一導(dǎo)電型)的碳化硅襯底15的表面上設(shè)置有η_型(第一 導(dǎo)電型)的碳化硅層16。此外，在碳化硅層16的表面內(nèi)設(shè)置有ρ型(第二導(dǎo)電型)的阱區(qū) 域17，在該阱區(qū)域17的表面內(nèi)設(shè)置有ρ+型(第二導(dǎo)電型)的接觸區(qū)域18。此外在碳化硅 層16的表面內(nèi)，在阱區(qū)域17的外側(cè)設(shè)置有JTE區(qū)域19。該JTE區(qū)域19從雜質(zhì)濃度分布的 特征來看，分為從第一 JTE區(qū)域19a到第三JTE區(qū)域19c的3個區(qū)域。進而在接觸區(qū)域18 的表面上設(shè)置有陽極電極(第一電極)20，在碳化硅襯底15的背面上設(shè)置有陰極電極(第 二電極)21。再有，形成有阱區(qū)域17的范圍X是作為二極管進行工作的單元區(qū)域，該單元區(qū) 域X的外側(cè)的范圍Y是形成對在pn結(jié)的端部產(chǎn)生的電場進行緩和的JTE區(qū)域19的周圍區(qū) 域。接著，參照圖13至圖18對本發(fā)明的實施方式4的pn 二極管的制造工序進行說明。
首先，在η+型的碳化硅襯底15的表面上，通過外延結(jié)晶生長法形成η_型的碳化硅 層16。以半導(dǎo)體襯底15和碳化硅層16構(gòu)成碳化硅晶片。(參照圖13)接著在碳化硅層16的表面內(nèi)，將抗蝕劑22作為掩膜，離子注入作為ρ型雜質(zhì)的鋁 (Al)和硼(B)(在圖14中以箭頭A表示。)，有選擇地形成ρ型的第一區(qū)域23。在離子注 入后，除去抗蝕劑22。(參照圖14)接著在第一區(qū)域23的表面內(nèi)，將抗蝕劑24作為掩膜，離子注入作為ρ型雜質(zhì)的鋁 (Al)(在圖15中以箭頭B表示。)，有選擇地形成ρ+型的接觸區(qū)域18。在離子注入后，除 去抗蝕劑24。該接觸區(qū)域18是為了降低作為在對阱區(qū)域17和陽極電極(第一電極)20進 行電連接時的電阻的接觸電阻而形成的。(參照圖15)接著在碳化硅層16的表面內(nèi)，將抗蝕劑25作為掩膜，離子注入作為ρ型雜質(zhì)的鋁 (Al)和硼(B)(在圖16中以箭頭C表示。)，以相接于第一區(qū)域23的外側(cè)的方式有選擇地 形成Ρ_型的第二區(qū)域26。再有，第二區(qū)域26的ρ型雜質(zhì)濃度比第一區(qū)域23的ρ型雜質(zhì)濃 度低。在離子注入后，除去抗蝕劑25。(參照圖16)接著以高溫對碳化硅晶片進行活性化退火處理(例如、在氬(Ar)氣氛中1500°C， 30分)。由此，注入離子以電方式被活性化，并且通過離子注入產(chǎn)生的結(jié)晶缺陷恢復(fù)。(參 照圖17)此外，在活性化退火處理時，注入到第一區(qū)域23和第二區(qū)域26的硼擴散到碳化硅 層16內(nèi)，由此，在碳化硅層16的表面內(nèi)形成阱區(qū)域17和在阱區(qū)域17的外側(cè)由第一 JTE區(qū) 域19a、第二 JTE區(qū)域19b和第三JTE區(qū)域19c構(gòu)成的JTE區(qū)域19。再有，活性化退火處理 時的硼的擴散方向是碳化硅晶片的面內(nèi)方向大、深度方向小，這與實施方式1中說明的相 同。接著，在碳化硅層16的表面上通過濺射等的物理氣相生長法(PVD=Physical Vapor exposition，物理氣相沉積)形成金屬膜之后，除去不要的部分形成陽極電極20 (第 一電極)。陽極電極20在單元區(qū)域X的接觸區(qū)域18的表面上形成。在這里作為成為陽極 電極20的材料，例如能夠舉出鋁(Al)或鎳(Ni)。(參照圖18)最后，在碳化硅襯底15的背面上，通過濺射等的物理氣相生長法形成陰極電極 21 (第二電極)。由此，圖12所示的pn 二極管的主要部分完成。接著，參照圖19對JTE區(qū)域19的ρ型雜質(zhì)濃度分布進行說明。圖19表示構(gòu)成JTE區(qū)域19的第一 JTE區(qū)域19a、第二 JTE區(qū)域19b和第三JTE區(qū) 域19c的ρ型雜質(zhì)濃度分布。第一 JTE區(qū)域19a(圖中I部分和II部分)在阱區(qū)域17的 外側(cè)形成。第一 JTE區(qū)域19a是ρ型雜質(zhì)濃度從阱區(qū)域17的端部朝向周圍區(qū)域Y的外側(cè) 連續(xù)地下降的區(qū)域。此外，第一 JTE區(qū)域19a的ρ型雜質(zhì)濃度從阱區(qū)域17的ρ型雜質(zhì)濃度 起連續(xù)地下降到第二 JTE區(qū)域19b的ρ型雜質(zhì)濃度。第二 JTE區(qū)域19b (圖中III部分) 在第一 JTE區(qū)域19a的外側(cè)形成，是ρ型雜質(zhì)濃度大致固定的區(qū)域，在退火處理后也具有離 子注入當初的P型雜質(zhì)濃度。第三JTE區(qū)域19c (圖中IV和V部分)在第二 JTE區(qū)域19b 的外側(cè)形成。第三JTE區(qū)域19c是ρ型雜質(zhì)濃度從第二 JTE區(qū)域19b的端部朝向周圍區(qū)域 Y的外側(cè)連續(xù)地下降的區(qū)域。即，第三JTE區(qū)域19c的ρ型雜質(zhì)濃度在從第二 JTE區(qū)域19b 的P型雜質(zhì)濃度起至反轉(zhuǎn)為η型為止連續(xù)地下降。第一 JTE區(qū)域19b的濃度梯度，是通過離 子注入而形成的第一區(qū)域23的邊界(界面)附近(圖中I部分)的硼通過活性化退火處
14理，向通過離子注入而形成的硼濃度低的第二區(qū)域26側(cè)(圖中II部分)擴散而形成。此 外，第三JTE區(qū)域19c的濃度梯度，是通過離子注入而形成的第二區(qū)域26的結(jié)附近(圖中 IV部分)的硼通過活性化退火處理，向硼濃度低的碳化硅層2側(cè)(圖中V部分)擴散而形 成。此外，在離子注入時注入的硼和鋁的量和比率以如下方式設(shè)定，S卩，在活性化退火 處理后，形成由第一 JTE區(qū)域19a到第三JTE區(qū)域19c構(gòu)成的JTE區(qū)域19的ρ型雜質(zhì)濃度， 從阱區(qū)域17的端部朝向周圍區(qū)域Y的外側(cè)，從高濃度向低濃度下降的濃度梯度。此外，通過硼的擴散而形成的第一 JTE區(qū)域19a和第三JTE區(qū)域19c的寬度分別 是從2 μ m到4 μ m。該寬度與實施方式1表示的從2 μ m到4 μ m同樣地，可以說對電場緩和 具有充分的效果。在本發(fā)明的實施方式4的碳化硅半導(dǎo)體裝置的制造方法中，在碳化硅層16的表面 內(nèi)，離子注入作為P型雜質(zhì)的鋁和硼，形成第一區(qū)域23，在該第一區(qū)域23的外側(cè)離子注入作 為P型雜質(zhì)的鋁和硼，形成比第一區(qū)域23具有低ρ型雜質(zhì)濃度的第二區(qū)域26之后，通過活 性化退火處理使第一區(qū)域23和第二區(qū)域26中含有的硼向碳化硅層16的面內(nèi)方向擴散，從 而形成阱區(qū)域17、和在該阱區(qū)域17的外側(cè)具有ρ型雜質(zhì)濃度從阱區(qū)域17的端部朝向周圍 區(qū)域Y的外側(cè)，從高濃度下降到低濃度的濃度梯度的JTE區(qū)域19。由此，JTE區(qū)域19成為 雜質(zhì)濃度階梯狀地降低的多個P型區(qū)域，能夠具有所希望的耐電壓特性。此外，能夠通過通 常的離子注入后的活性化退火處理形成大的P型雜質(zhì)濃度范圍的JTE區(qū)域19。因此，不像 現(xiàn)有技術(shù)那樣，為了得到朝向周圍區(qū)域使P型雜質(zhì)濃度階梯狀地降低的多個P型區(qū)域構(gòu)成 的JTE區(qū)域而需要許多制造工序。該制造工序的減少導(dǎo)致制造成本的降低，由此能夠降低 碳化硅半導(dǎo)體裝置的成本。〈實施方式5>在實施方式4中，對作為ρ型雜質(zhì)的硼和鋁進行離子注入，形成第一區(qū)域23，通過 活性化退火處理形成阱區(qū)域17，但在該實施方式5中，僅以鋁的離子注入形成第一區(qū)域23， 通過活性化退火處理形成阱區(qū)域17。其它與實施方式4表示的制造方法相同。圖20是表示本發(fā)明的實施方式5的pn 二極管的結(jié)構(gòu)的剖面圖，該結(jié)構(gòu)除了與實 施方式4所示的圖12在沒有第一 JTE區(qū)域19a的方面之外，基本相同。由此，圖20中賦予 與圖12相同的符號，省略詳細的說明。再有，圖20表示pn 二極管的單側(cè)的結(jié)構(gòu)，實際上是 在中心軸P成為對稱結(jié)構(gòu)。再有，關(guān)于具體的制造方法，可以參考在實施方式4中說明了的 制造工序，因此在這里省略說明。在本實施方式5中，與實施方式4同樣地，因為形成具有ρ型雜質(zhì)濃度從阱區(qū)域 17的端部朝向周圍區(qū)域Y，從高濃度下降到低濃度的濃度梯度的JTE區(qū)域19，因此即使沒 有第一 JTE區(qū)域19a，JTE區(qū)域19也成為雜質(zhì)濃度階梯狀地降低的多個ρ型區(qū)域，因此能夠 具有所希望的耐電壓特性。此外與實施方式4同樣地，與現(xiàn)有技術(shù)相比不需要很多的制造 工序。進而，由于硼沒有被注入阱區(qū)域17，所以能夠防止阱區(qū)域的高電阻化或深雜質(zhì)能級 (impurity level)導(dǎo)致的元件特性的惡化。此外，在本實施方式5中，通過使第二區(qū)域26的注入深度與第一區(qū)域23的注入深 度相等，或比第一區(qū)域23的注入深度深，則在活性化退火處理時，第二區(qū)域26中包含的硼 向碳化硅晶片的深度方向少許擴散，由此如圖21和圖22所示，以覆蓋阱區(qū)域17的外側(cè)下端部(圖21、圖22中以S表示。)的方式，形成第四JTE區(qū)域19d。該第四JTE區(qū)域19d具 有對阱區(qū)域17的外側(cè)下端部S的電場進行緩和的效果?！磳嵤┓绞?>在實施方式4中，針對在通過離子注入形成第一區(qū)域23和第二區(qū)域26之后進行 活性化退火處理，形成具有大的P型雜質(zhì)濃度范圍的JTE區(qū)域19的情況進行了表示，但通 過離子注入形成的區(qū)域是3個或其以上也可。以下，針對通過離子注入形成的區(qū)域是3個 的情況進行說明。圖23是表示本發(fā)明的實施方式6的pn 二極管的結(jié)構(gòu)的剖面圖。圖24是表示本 發(fā)明的實施方式6的pn 二極管的制造工序的說明圖，說明與實施方式4的pn 二極管的制 造工序不同的工序。此外圖25是表示作為本發(fā)明的實施方式6的活性化退火處理后的JTE 區(qū)域的P型雜質(zhì)濃度分布的說明圖。再有，圖23表示pn 二極管的單側(cè)的結(jié)構(gòu)，實際上是在 中心軸P成為對稱結(jié)構(gòu)。在圖23中，與實施方式4的圖12中表示的部分是相同附圖標記的部分，表示相同 或相當?shù)牟糠?，在這里省略說明。與實施方式4不同的結(jié)構(gòu)是在碳化硅層16的表面內(nèi)，代 替P—型(第二導(dǎo)電型)的JTE區(qū)域19，設(shè)置有p—型(第二導(dǎo)電型)的JTE區(qū)域27。該JTE 區(qū)域27從ρ型雜質(zhì)濃度分布的特征來看，分為從第一 JTE區(qū)域27a到第五JTE區(qū)域27e的 5個區(qū)域。再有，與實施方式4同樣地，形成有阱區(qū)域17的范圍X是作為二極管進行工作 的單元區(qū)域，該單元區(qū)域X的外側(cè)的范圍Y是形成對在pn結(jié)的端部產(chǎn)生的電場進行緩和的 JTE區(qū)域27的周圍區(qū)域。接著，對本發(fā)明的實施方式6的pn 二極管的制造工序進行說明。在這里，針對與 在實施方式4說明了的pn 二極管的制造工序不同的工序進行說明。圖24表示與在實施方式4說明了的pn 二極管的制造工序不同的pn 二極管的制 造工序。圖24表示的制造工序設(shè)置在實施方式4的制造工序中說明了的形成第二區(qū)域26 的工序之后。具體地，在碳化硅層16的表面內(nèi)，將抗蝕劑28作為掩膜，離子注入作為ρ型 雜質(zhì)的鋁(Al)和硼(B)(在圖24中以箭頭D表示。)，以相接于第二區(qū)域26的外側(cè)的方式 形成P—型的第三區(qū)域29。再有，第三區(qū)域29的ρ型雜質(zhì)濃度比第二區(qū)域26的ρ型雜質(zhì)濃 度低。在離子注入后，除去抗蝕劑28。再有，在圖24中，與實施方式4中表示的部分是相同 附圖標記的部分，表示相同或相當?shù)牟糠?，在這里省略說明。在第三區(qū)域29形成后，參考在實施方式4的制造工序中表示的活性化退火處理以 后的工序。但是，在該實施方式6中，在活性化退火處理時，如圖23所示，通過注入到第一 區(qū)域23、第二區(qū)域26和第三區(qū)域29的硼擴散到碳化硅層16內(nèi)，從而在碳化硅層16的表面 內(nèi)，形成由第一 JTE區(qū)域27a到第五JTE區(qū)域27e構(gòu)成的JTE區(qū)域27。此外，第一 JTE區(qū)域 27a的區(qū)域成為阱區(qū)域17。接著，參照圖25對JTE區(qū)域27的ρ型雜質(zhì)濃度分布進行說明。圖25表示構(gòu)成JTE區(qū)域27的第一 JTE區(qū)域27a、第二 JTE區(qū)域27b、第三JTE區(qū)域 27c、第四JTE區(qū)域27d、以及第五JTE區(qū)域27e的ρ型雜質(zhì)濃度分布。第一 JTE區(qū)域27a (圖 中i部分和ii部分)在阱區(qū)域17的外側(cè)的周圍區(qū)域Y形成。第一 JTE區(qū)域27a是ρ型雜 質(zhì)濃度從阱區(qū)域17的端部朝向周圍區(qū)域Y的外側(cè)連續(xù)地下降的區(qū)域。此外，第一 JTE區(qū)域 27a的ρ型雜質(zhì)濃度從阱區(qū)域17的ρ型雜質(zhì)濃度起連續(xù)地下降到第二 JTE區(qū)域27b的ρ型雜質(zhì)濃度。第二 JTE區(qū)域27b (圖中iii部分)在第一 JTE區(qū)域27a的外側(cè)形成，是ρ型雜 質(zhì)濃度大致固定的區(qū)域，在活性化退火處理后，也具有離子注入當初的P型雜質(zhì)濃度。第三 JTE區(qū)域27c (圖中iv部分和ν部分)在第二 JTE區(qū)域27b的外側(cè)的周圍區(qū)域Y形成。第 三JTE區(qū)域27c是ρ型雜質(zhì)濃度從第二 JTE區(qū)域27b的端部朝向周圍區(qū)域Y的外側(cè)連續(xù)地 下降的區(qū)域。即，第三JTE區(qū)域27c的ρ型雜質(zhì)濃度從第二 JTE區(qū)域27b的ρ型雜質(zhì)濃度 起連續(xù)地下降到第四JTE區(qū)域27d的ρ型雜質(zhì)濃度。第四JTE區(qū)域27d(圖中vi部分)在 第三JTE區(qū)域27c的外側(cè)形成，是ρ型雜質(zhì)濃度大致固定的區(qū)域，在活性化退火處理后，也 具有離子注入當初的P型雜質(zhì)濃度。第五JTE區(qū)域27e (圖中vii部分和viii部分)在第 四JTE區(qū)域27d的外側(cè)的周圍區(qū)域Y形成。第五JTE區(qū)域27e是從第四JTE區(qū)域27d的端 部朝向周圍區(qū)域Y的外側(cè)，在從第四JTE區(qū)域27d的ρ型雜質(zhì)濃度起至反轉(zhuǎn)為η型之前連 續(xù)地下降的區(qū)域。第一 JTE區(qū)域27a的濃度梯度，是通過離子注入而形成的第一區(qū)域23的 邊界(界面)附近(圖中i部分)的硼通過活性化退火處理，向通過離子注入而形成的硼 濃度低的第二區(qū)域26側(cè)(圖中ii部分)擴散而形成。此外，第三JTE區(qū)域27c的濃度梯 度，是通過離子注入而形成的第二區(qū)域26的邊界(界面)附近(圖中iv部分)的硼通過 活性化退火處理，向硼濃度低的第三區(qū)域29側(cè)(圖中ν部分)擴散而形成。此外，第五JTE 區(qū)域27e的濃度梯度，是通過離子注入而形成的第三區(qū)域29的結(jié)附近(圖中vii部分)的 硼通過活性化退火處理，向硼濃度低的碳化硅層2側(cè)(圖中viii部分)擴散而形成。此外，在離子注入時注入的硼和鋁的量和比率以如下方式設(shè)定，S卩，在活性化退火 處理后，由第一 JTE區(qū)域27a到第五JTE區(qū)域27e構(gòu)成的JTE區(qū)域27的ρ型雜質(zhì)濃度，從 阱區(qū)域17的端部朝向周圍區(qū)域Y的外側(cè)形成從高濃度向低濃度下降的濃度梯度。此外，通過硼的擴散而形成的第一 JTE區(qū)域27a、第三JTE區(qū)域27c和第五JTE區(qū) 域27e的寬度分別是從2 μ m到4 μ m。該寬度與實施方式1表示的2 μ m到4 μ m同樣地，可 以說對電場緩和具有充分的效果。在本發(fā)明的實施方式6的碳化硅半導(dǎo)體裝置的制造方法中，在碳化硅層16的表面 內(nèi)，離子注入作為P型雜質(zhì)的鋁和硼，形成第一區(qū)域23，在該第一區(qū)域23的外側(cè)離子注入作 為P型雜質(zhì)的鋁和硼，形成比第一區(qū)域23具有低ρ型雜質(zhì)濃度的第二區(qū)域26，進而在該第 二區(qū)域26的外側(cè)離子注入作為ρ型雜質(zhì)的鋁和硼，形成比第二區(qū)域26具有低ρ型雜質(zhì)濃 度的第三區(qū)域29之后，通過活性化退火處理使第一區(qū)域23、第二區(qū)域26和第三區(qū)域29中 含有的硼向碳化硅層16的面內(nèi)方向擴散，從而形成阱區(qū)域17、和在該阱區(qū)域17的外側(cè)具有 P型雜質(zhì)濃度從阱區(qū)域17的端部朝向周圍區(qū)域Y的外側(cè)，從高濃度下降到低濃度的濃度梯 度的JTE區(qū)域27。由此，JTE區(qū)域27成為雜質(zhì)濃度階梯狀地降低的多個ρ型區(qū)域，因此能 夠具有所希望的耐電壓特性。此外，能夠通過通常的離子注入后的活性化退火處理形成大 的P型雜質(zhì)濃度范圍的JTE區(qū)域27。因此，不像現(xiàn)有技術(shù)那樣，為了得到朝向周圍區(qū)域使ρ 型雜質(zhì)濃度階梯狀地降低的多個P型區(qū)域構(gòu)成的JTE區(qū)域而需要許多制造工序。該制造工 序的減少導(dǎo)致制造成本的降低，由此能夠降低碳化硅半導(dǎo)體裝置的成本。再有，在該實施方式6中，以形成3個離子注入?yún)^(qū)域，通過活性化退火處理形成JTE 區(qū)域為例進行了說明，但形成3個以上的離子注入?yún)^(qū)域，通過活性化退火處理形成JTE區(qū)域 也可。參考該實施方式6，通過在形成使ρ型雜質(zhì)濃度朝向周圍區(qū)域的外側(cè)階梯狀地降低 的多個離子注入?yún)^(qū)域之后，進行活性化退火處理，從而能夠形成具有P型雜質(zhì)濃度從阱區(qū)
17域17的端部朝向周圍區(qū)域Y從高濃度降低到低濃度的濃度梯度的JTE區(qū)域。該JTE區(qū)域 成為雜質(zhì)濃度階梯狀地降低的多個P型區(qū)域，是雜質(zhì)濃度范圍大的P型區(qū)域，因此能夠具有 所希望的耐電壓特性?！磳嵤┓绞?>在實施方式6中，對作為ρ型雜質(zhì)的硼和鋁進行離子注入，形成第一區(qū)域23，通過 活性化退火處理形成阱區(qū)域17，但與實施方式5同樣，僅以鋁的離子注入形成第一區(qū)域23， 通過活性化退火處理形成阱區(qū)域17也可。其它與實施方式6表示的制造方法相同。圖26是表示本發(fā)明的實施方式7的pn 二極管的結(jié)構(gòu)的剖面圖，該結(jié)構(gòu)除了與實 施方式6所示的圖23在沒有第一 JTE區(qū)域27a的方面之外基本相同。由此，圖26中賦予 與圖23相同的符號，省略詳細的說明。再有，圖26表示pn 二極管的單側(cè)的結(jié)構(gòu)，實際上是 在中心軸P成為對稱結(jié)構(gòu)。再有，關(guān)于具體的制造方法，可以參考在實施方式6中說明了的 制造工序，因此在這里省略說明。在本實施方式7中，與實施方式6同樣地，因為形成具有ρ型雜質(zhì)濃度從阱區(qū)域17 的端部朝向周圍區(qū)域Y，從高濃度下降到低濃度的濃度梯度的JTE區(qū)域27，因此即使沒有第 一 JTE區(qū)域27a，JTE區(qū)域27也成為雜質(zhì)濃度階梯狀地降低的多個ρ型區(qū)域，因此能夠具有 所希望的耐電壓特性。此外與實施方式6同樣地，與現(xiàn)有技術(shù)相比不需要很多的制造工序。 進而，由于硼沒有被注入阱區(qū)域17，所以能夠防止阱區(qū)域的高電阻化或深雜質(zhì)能級導(dǎo)致的 元件特性的惡化。此外，雖然沒有圖示，但在本實施方式7中，通過使第二區(qū)域26的注入深度與第一 區(qū)域23的注入深度相等，或比第一區(qū)域23的注入深度深，則在活性化退火處理時，第二區(qū) 域26中包含的硼向作為碳化硅晶片的垂直方向的深度方向少許擴散，由此，以覆蓋阱區(qū)域 17的外側(cè)下端部的方式形成ρ型區(qū)域。該ρ型區(qū)域具有對阱區(qū)域17的外側(cè)下端部的電場 進行緩和的效果?！磳嵤┓绞?>在實施方式1到3中，作為碳化硅半導(dǎo)體裝置以SBD為例，或在實施方式4到7中， 作為碳化硅半導(dǎo)體裝置以Pn 二極管為例，主要針對JTE區(qū)域進行了說明。在本實施方式8 中，作為碳化硅半導(dǎo)體裝置以MOSFET為例進行說明。圖27是表示本發(fā)明的實施方式8的MOSFET的結(jié)構(gòu)的剖面圖。圖27表示MOSFET 的單側(cè)的結(jié)構(gòu)，實際上是在中心軸P成為對稱結(jié)構(gòu)。圖28到圖36是表示本發(fā)明的實施方 式8的MOSFET的制造工序的說明圖。此外圖37是表示本發(fā)明的實施方式8的活性化退火 處理后的JTE區(qū)域的ρ型雜質(zhì)濃度分布的說明圖。在圖27中，在η+型(第一導(dǎo)電型)的碳化硅襯底41的表面上設(shè)置有rT型(第一 導(dǎo)電型)的碳化硅層42。此外在碳化硅層42的表面內(nèi)，ρ型(第二導(dǎo)電型)的阱區(qū)域43 具有規(guī)定間隔而設(shè)置，此外在阱區(qū)域43的表面內(nèi)，設(shè)置有η型(第一導(dǎo)電型)的源極區(qū)域 44、在源極區(qū)域44的外側(cè)設(shè)置有ρ+型(第二導(dǎo)電型)的接觸區(qū)域45。進而在碳化硅層42 的表面內(nèi)，在阱區(qū)域43的外側(cè)設(shè)置有JTE區(qū)域46。該JTE區(qū)域46從雜質(zhì)濃度分布的特征 來看，分為第一 JTE區(qū)域46a和第二 JTE區(qū)域46b的2個區(qū)域。此外在碳化硅層42的表面 上，至少以覆蓋被源極區(qū)域44和阱區(qū)域43之間的碳化硅層42的表面露出部夾著的阱區(qū)域 43(稱為溝道區(qū)域。)的方式，隔著柵極氧化膜49設(shè)置柵極電極50，此外設(shè)置有電連接于
18源極區(qū)域44和接觸區(qū)域45的源極電極(第一電極)52。進而在碳化硅層42的表面上，以 覆蓋柵極電極50的方式設(shè)置有層間絕緣膜51，此外從阱區(qū)域43的外緣部到周圍區(qū)域Y隔 著氧化膜47設(shè)置有絕緣膜48。此外在碳化硅襯底41的背面上設(shè)置有漏極電極(第二電 極)53。再有，形成有阱區(qū)域43的范圍X是作為MOSFET進行工作的單元區(qū)域，該單元區(qū)域 X的外側(cè)的范圍Y是形成對在pn結(jié)的端部產(chǎn)生的電場進行緩和的JTE區(qū)域46的周圍區(qū)域。接著，參照圖28至圖37對本發(fā)明的實施方式8的MOSFET的制造工序進行說明。首先，在η+型的碳化硅襯底41的表面上，通過外延結(jié)晶生長法形成rT型的碳化硅 層42。以半導(dǎo)體襯底41和碳化硅層42構(gòu)成碳化硅晶片。(參照圖28)接著在碳化硅層42的表面內(nèi)，將抗蝕劑54作為掩膜，離子注入作為ρ型雜質(zhì)的鋁 (Al)和硼(B)(在圖29中以箭頭A表示。)，具有規(guī)定的間隔有選擇地形成ρ型的第一區(qū)域 55。在離子注入后，除去抗蝕劑54 (參照圖29)。接著在碳化硅層42的表面內(nèi)，將抗蝕劑56作為掩膜，離子注入作為ρ型雜質(zhì)的鋁 (Al)和硼(B)(在圖30中以箭頭B表示。)，在第一區(qū)域55的外側(cè)有選擇地形成ρ_型的第 二區(qū)域57。再有，第二區(qū)域57的ρ型雜質(zhì)濃度比第一區(qū)域55的ρ型雜質(zhì)濃度低。在離子 注入后，除去抗蝕劑56。(參照圖30)接著在第一區(qū)域55的表面內(nèi)，將抗蝕劑58作為掩膜，離子注入作為η型雜質(zhì)的磷 (P)或氮(N)(在圖31中以箭頭C表示。)，有選擇地形成η型的源極區(qū)域44。在離子注入 后，除去抗蝕劑58。(參照圖31)接著在第一區(qū)域55的表面內(nèi)，將抗蝕劑59作為掩膜，離子注入作為P型雜質(zhì)的鋁 (Al)(在圖32中以箭頭D表示。)，在源極區(qū)域44的外側(cè)有選擇地形成P+型的接觸區(qū)域 45。在離子注入后，除去抗蝕劑59。該接觸區(qū)域45是為了降低作為在對阱區(qū)域43和源極 電極(第一電極)52進行電連接時的電阻的接觸電阻而形成的。(參照圖32)接著以高溫對碳化硅晶片進行活性化退火處理(例如、在氬(Ar)氣氛中1500°C， 30分)。由此，注入離子以電方式被活性化，并且通過離子注入產(chǎn)生的結(jié)晶缺陷恢復(fù)。(參 照圖33)此外，在活性化退火時，注入到第二區(qū)域57的硼擴散到碳化硅層42內(nèi)，由此，在碳 化硅層42的表面內(nèi)形成阱區(qū)域43和在阱區(qū)域43的外側(cè)由第一 JTE區(qū)域46a、第二 JTE區(qū) 域46b構(gòu)成的JTE區(qū)域46。再有，活性化退火處理時的硼的擴散方向是碳化硅晶片的面內(nèi) 方向大、深度方向小，這與實施方式1中說明的相同。接著，通過熱氧化法在碳化硅層42的表面上形成由二氧化硅(SiO2)構(gòu)成的氧化 膜60。(參照圖34)接著，通過化學(xué)氣相生長法，在氧化膜60的表面上形成多晶硅膜，將抗蝕劑作為 掩膜，通過使用濕法或等離子體的蝕刻法除去不要部分，形成柵極電極50。該柵極電極50 以至少覆蓋被源極區(qū)域44和碳化硅層42的表面露出部夾著的阱區(qū)域43、即溝道區(qū)域的方 式形成。(參照圖34)接著，通過使用了 TEOSCTetraethoxysilane，四乙氧基甲硅烷)氣體的 CVD (Chemical Vapor D印osition，化學(xué)氣相沉積)等的化學(xué)氣相生長法，在柵極電極50和 氧化膜60的表面上，形成由二氧化硅(SiO2)構(gòu)成的絕緣膜61。(參照圖34)接著，將抗蝕劑作為掩膜，通過使用了濕法或等離子體的蝕刻法，以接觸區(qū)域45和源極區(qū)域44的一部分露出的方式，除去絕緣膜61和氧化膜60。之后除去抗蝕劑。由此， 形成氧化膜47、柵極氧化膜49、絕緣膜48和層間絕緣膜51。(參照圖35)接著，在露出的接觸區(qū)域45和源極區(qū)域44的一部分、以及絕緣膜48和層間絕緣 膜51的表面上，通過濺射等的物理氣相生長法(PVD=Physical Vaper exposition，物理 氣相沉積)，形成由鋁(Al)或鎳(Ni)等的金屬材料構(gòu)成的金屬膜之后，將抗蝕劑作為掩 膜，除去不要部分，在接觸區(qū)域45和源極區(qū)域44的一部分的表面上形成源極電極(第一電 極)52。之后，除去抗蝕劑。(參照圖36)最后，在碳化硅襯底41的背面上，通過濺射等的物理氣相生長法形成漏極電極 53 (第二電極)。由此，圖27所示的MOSFET的主要部分完成。接著，參照圖37對JTE區(qū)域46的ρ型雜質(zhì)濃度分布進行說明。圖37表示構(gòu)成JTE區(qū)域46的第一 JTE區(qū)域46a和第二 JTE區(qū)域46b的ρ型雜質(zhì) 濃度分布。第一 JTE區(qū)域46a(圖中I部分)在阱區(qū)域43的外側(cè)形成。第一 JTE區(qū)域46b 是P型雜質(zhì)濃度從阱區(qū)域43的端部朝向周圍區(qū)域Y的外側(cè)大致固定的區(qū)域，在活性化退火 處理后，也具有大致離子注入當初的P型雜質(zhì)濃度。第二 JTE區(qū)域46b (圖中II和III部 分)在第一 JTE區(qū)域46a的外側(cè)形成。第二 JTE區(qū)域46b是ρ型雜質(zhì)濃度從第一 JTE區(qū)域 46a的端部朝向周圍區(qū)域Y的外側(cè)連續(xù)地下降的區(qū)域。即，第二 JTE區(qū)域46b的ρ型雜質(zhì) 濃度在從第一 JTE區(qū)域46a的ρ型雜質(zhì)濃度到反轉(zhuǎn)為η型為止連續(xù)地下降。第二 JTE區(qū)域 46b的濃度梯度，如針對制造工序說明過的那樣，是通過離子注入而形成的第二區(qū)域57的 結(jié)附近(圖中II部分)的硼通過活性化退火處理，向硼濃度低的碳化硅層2側(cè)(圖中III 部分)擴散而形成。此外，在離子注入時注入的硼和鋁的量和比率以如下方式設(shè)定，S卩，在活性化退火 處理后，形成由第一 JTE區(qū)域46a到第二 JTE區(qū)域46e構(gòu)成的JTE區(qū)域46的ρ型雜質(zhì)濃度， 從阱區(qū)域43的端部朝向周圍區(qū)域Y的外側(cè)，從高濃度向低濃度下降的濃度梯度。此外，通過硼的擴散而形成的第二 JTE區(qū)域46b的寬度是從2 μ m到4μπι。該寬度 與實施方式1表示的2 μ m到4 μ m同樣地，可以說對電場緩和具有充分的效果。在本發(fā)明的實施方式8的碳化硅半導(dǎo)體裝置的制造方法中，在碳化硅層42的表面 內(nèi)，離子注入作為P型雜質(zhì)的鋁和硼，具有規(guī)定的間隔而形成第一區(qū)域55，在該第一區(qū)域55 的外側(cè)離子注入作為P型雜質(zhì)的鋁和硼，形成比第一區(qū)域55具有低ρ型雜質(zhì)濃度的第二區(qū) 域57之后，通過活性化退火處理使第二區(qū)域57中含有的硼向碳化硅層42的面內(nèi)方向擴 散，從而形成阱區(qū)域43、和具有ρ型雜質(zhì)濃度從阱區(qū)域43的端部朝向周圍區(qū)域Y，從高濃度 下降到低濃度的濃度梯度的JTE區(qū)域46。由此，JTE區(qū)域46成為雜質(zhì)濃度階梯狀地降低的 多個ρ型區(qū)域，能夠具有所希望的耐電壓特性。此外，能夠通過通常的離子注入后的活性化 退火處理形成大的P型雜質(zhì)濃度范圍的JTE區(qū)域46。因此，不像現(xiàn)有技術(shù)那樣，為了得到朝 向周圍區(qū)域使P型雜質(zhì)濃度階梯狀地降低的多個P型區(qū)域構(gòu)成的JTE區(qū)域而需要許多制造 工序。該制造工序的減少導(dǎo)致制造成本的降低，由此能夠降低碳化硅半導(dǎo)體裝置的成本?！磳嵤┓绞?>在實施方式8中，針對在通過離子注入形成第一區(qū)域55和第二區(qū)域57之后進行 活性化退火處理，形成具有大的P型雜質(zhì)濃度范圍的JTE區(qū)域46的情況進行了表示，但通 過離子注入形成的區(qū)域是3個或其以上也可。以下，針對通過離子注入形成的區(qū)域是3個的情況進行說明。圖38是表示本發(fā)明的實施方式9的MOSFET的結(jié)構(gòu)的剖面圖。圖39是表示本發(fā) 明的實施方式9的MOSFET的制造工序的說明圖，說明與實施方式8的MOSFET的制造工序 不同的工序。此外圖40是表示作為本發(fā)明的實施方式9的活性化退火處理后的JTE區(qū)域 的P型雜質(zhì)濃度分布的說明圖。再有，圖38表示MOSFET的單側(cè)的結(jié)構(gòu)，實際上是在中心軸 P成為對稱結(jié)構(gòu)。在圖38中，與實施方式8的圖27中表示的部分是相同附圖標記的部分，表示相 同或相當?shù)牟糠?，在這里省略說明。與實施方式8不同的結(jié)構(gòu)是在碳化硅層42的表面內(nèi)， 代替P—型(第二導(dǎo)電型)的JTE區(qū)域46，設(shè)置有p—型(第二導(dǎo)電型)的JTE區(qū)域62。該 JTE區(qū)域62從ρ型雜質(zhì)濃度分布的特征來看，能夠分為從第一 JTE區(qū)域62a到第四JTE區(qū) 域62d的4個區(qū)域。再有，與實施方式8同樣地，形成有阱區(qū)域43的范圍X是作為MOSFET 進行工作的單元區(qū)域，該單元區(qū)域X的外側(cè)的范圍Y是形成對在pn結(jié)的端部產(chǎn)生的電場進 行緩和的JTE區(qū)域的周圍區(qū)域。接著，對本發(fā)明的實施方式9的MOSFET的制造工序進行說明。在這里，針對與在 實施方式8說明了的MOSFET的制造工序不同的工序進行說明。圖39表示與在實施方式8說明了的MOSFET的制造工序不同的MOSFET的制造工 序。圖39表示的制造工序設(shè)置在實施方式8的制造工序中說明了的形成第二區(qū)域57的工 序之后。具體地，在碳化硅層42的表面內(nèi)，將抗蝕劑63作為掩膜，離子注入作為ρ型雜質(zhì) 的鋁(Al)和硼(B)(在圖39中以箭頭A表示。)，在第二區(qū)域57的外側(cè)形成ρ—型的第三 區(qū)域64。再有，第三區(qū)域64的ρ型雜質(zhì)濃度比第二區(qū)域57的ρ型雜質(zhì)濃度低。在離子注 入后，除去抗蝕劑63。再有，在圖39中，與實施方式8表示的部分是相同附圖標記的部分， 表示相同或相當?shù)牟糠?，在這里省略說明。在第三區(qū)域64形成后，參考在實施方式8的制造工序中表示的活性化退火處理以 后的工序。但是，在該實施方式9中，在活性化退火處理時，如圖38所示，通過注入到第二 區(qū)域57和第三區(qū)域64的硼擴散到碳化硅層42內(nèi)，從而在碳化硅層42的表面內(nèi)，形成由第 一 JTE區(qū)域62a到第四JTE區(qū)域62d構(gòu)成的JTE區(qū)域62。此外，單元區(qū)域X中的第一 JTE 區(qū)域62a的內(nèi)側(cè)的區(qū)域成為阱區(qū)域43。接著，參照圖40對JTE區(qū)域62的ρ型雜質(zhì)濃度分布進行說明。圖40表示構(gòu)成JTE區(qū)域62的第一 JTE區(qū)域62a、第二 JTE區(qū)域62b和第三JTE 區(qū)域62c和第四JTE區(qū)域62d的ρ型雜質(zhì)濃度分布。第一 JTE區(qū)域62a(圖中i部分)在 阱區(qū)域43的外側(cè)的周圍區(qū)域Y形成。第一 JTE區(qū)域62a是ρ型雜質(zhì)濃度從阱區(qū)域43的端 部朝向周圍區(qū)域Y的外側(cè)大致固定的區(qū)域，在活性化退火處理后，也具有大致離子注入當 初的P型雜質(zhì)濃度。第二 JTE區(qū)域62b (圖中ii和iii部分)在第一 JTE區(qū)域62a的外側(cè) 的周圍區(qū)域Y形成。第二 JTE區(qū)域62b是ρ型雜質(zhì)濃度從第一 JTE區(qū)域62a的端部朝向周 圍區(qū)域Y的外側(cè)連續(xù)地降低的區(qū)域。即，第二 JTE區(qū)域62b的ρ型雜質(zhì)濃度從第一 JTE區(qū) 域62a的ρ型雜質(zhì)濃度起連續(xù)地降低到第三JTE區(qū)域62c的ρ型雜質(zhì)濃度。第三JTE區(qū)域 62c (圖中iv部分)在第二 JTE區(qū)域62b的外側(cè)形成，是ρ型雜質(zhì)濃度大致固定的區(qū)域，在 活性化退火處理后，也大致具有離子注入當初的P型雜質(zhì)濃度。第四JTE區(qū)域62b (圖中ν 和vi部分)在第三JTE區(qū)域62a的外側(cè)的周圍區(qū)域Y形成。在第四JTE區(qū)域62d中，從第三JTE區(qū)域62c的端部朝向周圍區(qū)域Y的外側(cè)，在從第三JTE區(qū)域64c的ρ型雜質(zhì)濃度到 反轉(zhuǎn)為η型為止連續(xù)地下降。第二 JTE區(qū)域62b的濃度梯度，是通過離子注入而形成的第 二區(qū)域57的邊界(界面)附近(圖中ii部分)的硼通過活性化退火處理，向硼濃度低的 第三區(qū)域64側(cè)(圖中iii部分)擴散而形成。此外，第四JTE區(qū)域62d的濃度梯度，是通 過離子注入而形成的第三區(qū)域64的結(jié)附近(圖中ν部分)的硼通過活性化退火處理，向硼 濃度低的碳化硅層2側(cè)(圖中vi部分)擴散而形成。此外，在離子注入時注入的硼和鋁的量和比率以如下方式設(shè)定，S卩，在活性化退火 處理后，形成由第一 JTE區(qū)域62a到第四JTE區(qū)域62d構(gòu)成的JTE區(qū)域62的ρ型雜質(zhì)濃度， 從阱區(qū)域43的端部朝向周圍區(qū)域Y的外側(cè)，從高濃度向低濃度下降的濃度梯度。此外，通過硼的擴散而形成的第二 JTE區(qū)域62b和第四JTE區(qū)域62d的寬度是從 2 μ m到4 μ m。該寬度與實施方式1表示的2 μ m到4 μ m同樣地，可以說對電場緩和具有充 分的效果。在本發(fā)明的實施方式9的碳化硅半導(dǎo)體裝置的制造方法中，在碳化硅層42的表面 內(nèi)，離子注入作為P型雜質(zhì)的鋁，具有規(guī)定間隔而形成第一區(qū)域55，在該第一區(qū)域55的外側(cè) 離子注入作為P型雜質(zhì)的鋁和硼，形成比第一區(qū)域55具有低ρ型雜質(zhì)濃度的第二區(qū)域57， 進而在該第二區(qū)域57的外側(cè)離子注入作為ρ型雜質(zhì)的鋁和硼，形成比第二區(qū)域57具有低 P型雜質(zhì)濃度的第三區(qū)域64之后，通過活性化退火處理使第二區(qū)域57和第三區(qū)域64中含 有的硼向碳化硅層42的面內(nèi)方向擴散，從而形成阱區(qū)域43、和具有ρ型雜質(zhì)濃度從阱區(qū)域 43的端部朝向周圍區(qū)域Y，從高濃度下降到低濃度的濃度梯度的JTE區(qū)域62。由此，JTE區(qū) 域62成為雜質(zhì)濃度階梯狀地降低的多個ρ型區(qū)域，因此能夠具有所希望的耐電壓特性。此 外，能夠通過通常的離子注入后的活性化退火處理形成大的P型雜質(zhì)濃度范圍的JTE區(qū)域 62。因此，不像現(xiàn)有技術(shù)那樣，為了得到朝向周圍區(qū)域使ρ型雜質(zhì)濃度階梯狀地降低的多個 P型區(qū)域構(gòu)成的JTE區(qū)域而需要許多制造工序。該制造工序的減少導(dǎo)致制造成本的降低，由 此能夠降低碳化硅半導(dǎo)體裝置的成本。再有，在該實施方式9中，以形成3個離子注入?yún)^(qū)域，通過活性化退火處理形成JTE 區(qū)域為例進行了說明，但形成3個以上的離子注入?yún)^(qū)域，通過活性化退火處理形成JTE區(qū)域 也可。參考該實施方式9，通過在形成使ρ型雜質(zhì)濃度朝向周圍區(qū)域的外側(cè)階梯狀地降低 的多個離子注入?yún)^(qū)域之后，進行活性化退火處理，從而能夠形成具有P型雜質(zhì)濃度從阱區(qū) 域43的端部朝向周圍區(qū)域Y從高濃度降低到低濃度的濃度梯度的JTE區(qū)域。該JTE區(qū)域 成為雜質(zhì)濃度階梯狀地降低的多個P型區(qū)域，是雜質(zhì)濃度范圍大的P型區(qū)域，因此能夠具有 所希望的耐電壓特性。此外，在本發(fā)明的實施方式8和9的碳化硅半導(dǎo)體裝置的制造方法中，僅通過鋁的 離子注入形成第一區(qū)域55，因此在通過活性化退火處理形成阱區(qū)域43的工序中，通過硼的 擴散不能夠使阱區(qū)域43的間隔、具體地是阱區(qū)域43間的碳化硅層42的寬度(圖27、圖38 中以Z表示。)變窄。由此，能夠防止溝道長度變長導(dǎo)致的溝道電阻的增大、或阱區(qū)域43的 間隔變窄導(dǎo)致的JFET (Junction Field Effect Transistor，結(jié)型場效應(yīng)晶體管)電阻的增 大。 此外，雖然沒有圖示，但在本實施方式8和9中，通過使第二區(qū)域57的注入深度與 第一區(qū)域55的注入深度相等，或比第一區(qū)域55的注入深度深，則在活性化退火處理時，第二區(qū)域57中包含的硼向碳化硅晶片的深度方向少許擴散，由此，以覆蓋阱區(qū)域43的外側(cè)下 端部的方式形成P型區(qū)域。該P型區(qū)域具有對阱區(qū)域43的外側(cè)下端部的電場進行緩和的 效果，這可以參考圖21和圖22。 此外在各實施方式中，說明了在活性化退火時，作為幾乎不在碳化硅層2內(nèi)擴散 的P型雜質(zhì)(第一雜質(zhì))使用鋁(η型雜質(zhì)(第三雜質(zhì))時使用氮和磷)，作為在活性化退 火時作為在碳化硅層2內(nèi)擴散的ρ型雜質(zhì)(第二雜質(zhì))使用硼，但只要是與在這里示出的 雜質(zhì)具有同等的特性、具體是在活性化退火處理時在碳化硅層2內(nèi)具有同等的擴散特性的 雜質(zhì)的話就能夠使用，使用這些雜質(zhì)當然也包含在本發(fā)明的范圍內(nèi)。
2權(quán)利要求
一種碳化硅半導(dǎo)體裝置的制造方法，其中，具備在第一導(dǎo)電型的碳化硅晶片的表面內(nèi)，對在活性化退火處理中不擴散而在所述碳化硅晶片內(nèi)成為第二導(dǎo)電型的第一雜質(zhì)、和在活性化退火處理中擴散而在所述碳化硅晶片內(nèi)成為第二導(dǎo)電型的第二雜質(zhì)進行離子注入，形成具有規(guī)定間隔的第二導(dǎo)電型的第一區(qū)域的工序；通過活性化退火處理使在所述第一區(qū)域中包含的所述第二雜質(zhì)向周圍擴散，在所述碳化硅晶片的表面內(nèi)從所述第一區(qū)域形成JTE區(qū)域的工序；在相當于包含所述第一區(qū)域的一部分的所述第一區(qū)域之間的所述碳化硅晶片的表面上形成第一電極的工序；以及在所述碳化硅晶片的背面上形成第二電極的工序。
2.根據(jù)權(quán)利要求1所述的碳化硅半導(dǎo)體裝置的制造方法，其中， 所述第一雜質(zhì)是鋁，所述第二雜質(zhì)是硼。
3.一種碳化硅半導(dǎo)體裝置的制造方法，其中，具備在第一導(dǎo)電型的碳化硅晶片的表面內(nèi)，對在活性化退火處理中不擴散而在所述碳化硅 晶片內(nèi)成為第二導(dǎo)電型的第一雜質(zhì)進行離子注入，形成具有規(guī)定間隔的第二導(dǎo)電型的第一 區(qū)域的工序；在所述碳化硅晶片的表面內(nèi)的所述第一區(qū)域的外側(cè)，對所述第一雜質(zhì)和在活性化退火 處理中擴散而在所述碳化硅晶片內(nèi)成為第二導(dǎo)電型的第二雜質(zhì)進行離子注入，形成至少一 個第二導(dǎo)電型的區(qū)域的工序，其中，所述第二導(dǎo)電型的區(qū)域的第二導(dǎo)電型的雜質(zhì)濃度從所 述第一區(qū)域的所述雜質(zhì)濃度起階梯狀地降低；通過活性化退火處理使在所述區(qū)域中包含的所述第二雜質(zhì)向周圍擴散，從所述第一區(qū) 域和所述區(qū)域形成JTE區(qū)域的工序；在相當于包含所述第一區(qū)域的一部分的所述第一區(qū)域之間的所述碳化硅晶片的表面 上形成第一電極的工序；以及在所述碳化硅晶片的背面上形成第二電極的工序。
4.根據(jù)權(quán)利要求3所述的碳化硅半導(dǎo)體裝置的制造方法，其中， 所述第一雜質(zhì)是鋁，所述第二雜質(zhì)是硼。
5.根據(jù)權(quán)利要求3所述的碳化硅半導(dǎo)體裝置的制造方法，其中，在所述第一區(qū)域進一步離子注入所述第二雜質(zhì)，在所述退火處理時使所述第一區(qū)域中 包含的所述第二雜質(zhì)向周圍擴散。
6.根據(jù)權(quán)利要求5所述的碳化硅半導(dǎo)體裝置的制造方法，其中， 所述第一雜質(zhì)是鋁，所述第二雜質(zhì)是硼。
7.一種碳化硅半導(dǎo)體裝置的制造方法，其中，具備在第一導(dǎo)電型的碳化硅晶片的表面內(nèi)，對在活性化退火處理中不擴散而在所述碳化硅 晶片內(nèi)成為第二導(dǎo)電型的第一雜質(zhì)進行離子注入，形成第二導(dǎo)電型的第一區(qū)域的工序；在所述碳化硅晶片的表面內(nèi)的所述第一區(qū)域的外側(cè)，對所述第一雜質(zhì)和在活性化退火 處理中擴散而在所述碳化硅晶片內(nèi)成為第二導(dǎo)電型的第二雜質(zhì)進行離子注入，形成至少一 個第二導(dǎo)電型的區(qū)域的工序，其中，所述第二導(dǎo)電型的區(qū)域的第二導(dǎo)電型的雜質(zhì)濃度從所 述第一區(qū)域的所述雜質(zhì)濃度起階梯狀地降低；通過活性化退火處理使在所述區(qū)域中包含的所述第二雜質(zhì)向周圍擴散，在所述碳化硅 晶片的表面內(nèi)，形成由所述第一區(qū)域和所述區(qū)域構(gòu)成的阱區(qū)域、和在所述阱區(qū)域的外側(cè)的 JTE區(qū)域的工序；在所述阱區(qū)域的表面上形成第一電極的工序；以及 在所述碳化硅晶片的背面上形成第二電極的工序。
8.根據(jù)權(quán)利要求7所述的碳化硅半導(dǎo)體裝置的制造方法，其中， 所述第一雜質(zhì)是鋁，所述第二雜質(zhì)是硼。
9.根據(jù)權(quán)利要求7所述的碳化硅半導(dǎo)體裝置的制造方法，其中，在所述第一區(qū)域進一步離子注入所述第二雜質(zhì)，在所述退火處理時使所述第一區(qū)域中 包含的所述第二雜質(zhì)向周圍擴散。
10.根據(jù)權(quán)利要求9所述的碳化硅半導(dǎo)體裝置的制造方法，其中， 所述第一雜質(zhì)是鋁，所述第二雜質(zhì)是硼。
11.根據(jù)權(quán)利要求7所述的碳化硅半導(dǎo)體裝置的制造方法，其中， 所述區(qū)域的深度形成為所述第一區(qū)域的深度以上。
12.根據(jù)權(quán)利要求11所述的碳化硅半導(dǎo)體裝置的制造方法，其中， 所述第一雜質(zhì)是鋁，所述第二雜質(zhì)是硼。
13.一種碳化硅半導(dǎo)體裝置的制造方法，其中，具備在第一導(dǎo)電型的碳化硅晶片的表面內(nèi)，對在活性化退火處理中不擴散而在所述碳化硅 晶片內(nèi)成為第二導(dǎo)電型的第一雜質(zhì)進行離子注入，形成具有規(guī)定間隔的第二導(dǎo)電型的第一 區(qū)域的工序；在所述碳化硅晶片的表面內(nèi)的所述第一區(qū)域的外側(cè)，對所述第一雜質(zhì)和在活性化退火 處理中擴散而在所述碳化硅晶片內(nèi)成為第二導(dǎo)電型的第二雜質(zhì)進行離子注入，形成至少一 個第二導(dǎo)電型的區(qū)域的工序，其中，所述第二導(dǎo)電型的區(qū)域的第二導(dǎo)電型的雜質(zhì)濃度從所 述第一區(qū)域的所述雜質(zhì)濃度起階梯狀地降低；在所述第一區(qū)域的表面內(nèi)，對在活性化退火處理中不擴散而在所述碳化硅晶片內(nèi)成為 第一導(dǎo)電型的第三雜質(zhì)進行離子注入，形成第一導(dǎo)電型的源極區(qū)域的工序；通過活性化退火處理使在所述區(qū)域中包含的所述第二雜質(zhì)向周圍擴散，在所述碳化硅 晶片的表面內(nèi)，從所述第一區(qū)域和所述區(qū)域形成包含所述源極區(qū)域的阱區(qū)域、和在所述阱 區(qū)域的外側(cè)的JTE區(qū)域的工序；在所述碳化硅晶片的表面上，以覆蓋所述阱區(qū)域具有的溝道區(qū)域的方式隔著柵極氧化 膜形成柵極電極的工序；在所述碳化硅晶片的表面上，形成與所述源極區(qū)域和所述阱區(qū)域電連接的第一電極的 工序；以及在所述碳化硅晶片的背面上形成第二電極的工序。
14.根據(jù)權(quán)利要求13所述的碳化硅半導(dǎo)體裝置的制造方法，其中， 所述第一雜質(zhì)是鋁，所述第二雜質(zhì)是硼。
15.根據(jù)權(quán)利要求14所述的碳化硅半導(dǎo)體裝置的制造方法，其中， 所述第三雜質(zhì)是氮或磷。
16.根據(jù)權(quán)利要求13所述的碳化硅半導(dǎo)體裝置的制造方法，其中，所述區(qū)域的深度形成為所述第一區(qū)域的深度以上。
17.根據(jù)權(quán)利要求16所述的碳化硅半導(dǎo)體裝置的制造方法，其中， 所述第一雜質(zhì)是鋁，所述第二雜質(zhì)是硼。
18.根據(jù)權(quán)利要求17所述的碳化硅半導(dǎo)體裝置的制造方法，其中， 所述第三雜質(zhì)是氮或磷。
全文摘要
本發(fā)明涉及碳化硅半導(dǎo)體裝置的制造方法，其不太使制造工序數(shù)增加，就能容易地制造可以得到所希望的耐電壓特性的雜質(zhì)濃度范圍大的JTE區(qū)域。該方法包含在第一導(dǎo)電型的碳化硅晶片的表面內(nèi)，對作為第一雜質(zhì)的鋁和作為第二雜質(zhì)的硼進行離子注入，形成具有規(guī)定間隔的第二導(dǎo)電型的第一區(qū)域的工序；通過活性化退火處理使在第一區(qū)域中包含的作為第二雜質(zhì)的硼向周圍擴散，在碳化硅晶片的表面內(nèi)從第一區(qū)域形成JTE區(qū)域的工序；在相當于包含第一區(qū)域的一部分的第一區(qū)域之間的碳化硅晶片的表面上形成第一電極的工序；以及在碳化硅晶片的背面上形成第二電極的工序。
文檔編號H01L21/336GK101887854SQ20101012629
公開日2010年11月17日 申請日期2010年2月24日 優(yōu)先權(quán)日2009年5月14日
發(fā)明者樽井陽一郎 申請人:三菱電機株式會社