專利名稱：Tcp型半導體器件的制作方法
技術領域：
本發(fā)明涉及一種半導體器件及其測試方法。特別地，本發(fā)明涉及一種TCP (帶載封裝)型半導體器件及其測試方法。
背景技術：
公知一種用于測試半導體器件的探針卡。該探針卡具有與測試對象的測試端子接 觸的大量探針。通過使探針的各個端部達到相應的測試端子、通過探針卡將測試信號從測 試器提供到測試對象以及從測試對象取回輸出信號來進行測試。同時，需要正確地使每個 探針與相應的測試端子一對一地接觸，以便不造成短路故障等。另一方面，由于近來半導體器件的小型化和端子數(shù)目的增加，所以相鄰測試端子 之間的節(jié)距變窄。因此，探針卡也需要跟隨測試端子節(jié)距的變窄。例如，可以考慮使探針 卡的相鄰探針的端部之間的節(jié)距變窄，以跟隨測試端子節(jié)距的變窄。然而，因為必須確保 相鄰探針之間的電絕緣，所以存在對探針端部之間的節(jié)距變窄的限制。因此，提出將探針 端部的位置分布在多行上。由于該構造，所以可以在確保探針之間電絕緣的同時，使探針 端部之間的實際節(jié)距變窄，這使得能夠跟隨測試端子節(jié)距的變窄。例如在日本專利公布 JP-H08-94668A、日本專利公布JP-H08-222299A和日本實用新型公布JP-H04-5643A中公開 了具有這樣的探針模式的探針卡。此外，公知一種TCP (帶載封裝)型半導體器件。在TCP的情況下，在諸如TAB (帶 式自動鍵合)帶的基膜上安裝半導體芯片。TCP型半導體器件還包括所謂的C0F(覆晶薄 膜)。圖1是示意性示出在日本專利公布JP-2004-356339中公開的TCP型半導體器件 的平面圖。在圖1中，在基膜(載帶)110上安裝半導體芯片120。此外，在基膜110上形成 多個引線130和多個接觸焊盤140。多個引線130分別電連接在半導體芯片120與多個接 觸焊盤140之間。更具體地，如圖1所示，阻焊劑SR被形成為部分地覆蓋每個引線130。阻焊劑SR 是涂覆在引線130上的樹脂，并且不僅對引線130起到電隔離的作用，而且對引線130上由 于外力所引起的諸如腐蝕應力和物理應力的化學應力的起到緩和作用。在未形成阻焊劑SR 的區(qū)域中的引線130用作可電連接至外部的端子，并且該區(qū)域為端子區(qū)。半導體芯片120 安裝在未形成阻焊劑SR的中央端子區(qū)上，然后其被樹脂密封。另一方面，未形成阻焊劑SR 的外部端子區(qū)為外端子區(qū)，并且電連接至接觸焊盤140。接觸焊盤140為在測試半導體芯片120時使用的測試端子，并且放置在基膜110 上的預定區(qū)域(焊盤放置區(qū)RP)內(nèi)。即，在測試半導體芯片120時，探針卡的探針與焊盤放 置區(qū)RP內(nèi)的接觸焊盤140接觸。然后，通過接觸焊盤140和引線130向半導體芯片120提 供測試信號并且從半導體芯片120取回輸出信號。應指出的是，在此使用的探針卡也具有 探針端部的位置分布在多行上的探針模式。對應于該探針模式，如圖1所示，也將接觸焊盤 140分布在多行上。
在圖1中，基膜110的寬度方向和延伸方向分別是χ方向和y方向。沿y方向重 復地形成圖1所示的結構。在測試之后逐個地分開半導體芯片120時，沿由圖1中的虛線 所指示的切割線CL切割基膜110和多個引線130。同時，焊盤放置區(qū)RP中的接觸焊盤140 保留在基膜110上。本申請的發(fā)明人已認識到以下要點。近年來，半導體芯片的端子的數(shù)目越來越多， 并因此在測試時向半導體芯片提供的測試信號和從半導體芯片取回的輸出信號的數(shù)目也 越來越多。這意味著圖1所示的TCP型半導體器件的接觸焊盤140數(shù)目增加。接觸焊盤 140數(shù)目的增加導致焊盤放置區(qū)RP擴大，從而增加基膜110的寬度和長度。結果，制造TCP 型半導體器件的成本增加。因此，需要能夠降低制造TCP型半導體器件成本的技術。

發(fā)明內(nèi)容
在本發(fā)明的一個實施例中，提供一種TCP型半導體器件。該TCP型半導體器件具 有基膜；半導體芯片，其安裝在基膜上；以及多個引線，其形成在基膜上并且電連接至半 導體芯片。多個引線中的每個引線在每個引線的兩端以外的位置處具有測試焊盤部。在本發(fā)明的另一實施例中，提供一種TCP型半導體器件。該TCP型半導體器件具 有基膜和多個半導體器件?；ぞ哂卸鄠€器件區(qū)，該多個器件區(qū)中的每個器件區(qū)由切割線 圍繞。沿切割線切割基膜。在多個器件區(qū)內(nèi)分別放置多個半導體器件。該多個半導體器件 中的每個半導體器件具有半導體芯片，其安裝在基膜上；以及多個引線，其形成在基膜上 并且電連接至半導體芯片。多個引線中的每個引線在每個引線的兩端以外的位置處具有測 試焊盤部。根據(jù)本發(fā)明，能降低制造TCP型半導體器件的成本。


本發(fā)明的以上及其它的目的、優(yōu)點和特征將通過以下結合附圖的某些優(yōu)選實施例 的說明而變得更加明顯，其中圖1是示意性示出典型的TCP型半導體器件的平面圖；圖2是示意性示出根據(jù)本發(fā)明實施例的TCP型半導體器件的平面圖；圖3是示出根據(jù)本實施例的作為一個單元的TCP型半導體器件的平面圖；圖4是示出根據(jù)本實施例的引線的測試焊盤部的平面圖；圖5是示出根據(jù)本實施例的多個引線的相應測試焊盤部的布置的一個示例的平 面圖；圖6是示出根據(jù)本實施例的多個引線的相應測試焊盤部的布置的另一示例的平 面圖；圖7是示出根據(jù)本實施例的測試焊盤部的變形示例的平面圖；圖8是示出根據(jù)本實施例的測試焊盤部的另一變形示例的平面圖；以及圖9是示出根據(jù)本實施例的測試焊盤部的又一變形示例的平面圖。
具體實施例方式現(xiàn)在將參考說明性實施例來描述本發(fā)明。本領域的技術人員將認識到的是，利用本發(fā)明的教導能夠?qū)崿F(xiàn)許多可替選的實施例，并且本發(fā)明不局限于為了解釋性目的而示出 的實施例。以下將參考附圖來描述根據(jù)本發(fā)明實施例的半導體器件及其測試方法。圖2示意性地示出根據(jù)本實施例的TCP型半導體器件的構造。在TCP型半導體器 件中，使用諸如TAB帶的基膜(載帶)10。如圖2所示，基膜10的寬度方向和延伸方向分別 是χ方向和Y方向。在基膜10上安裝多個半導體器件1。更具體地，基膜10具有沿y方向串聯(lián)放置 的多個器件區(qū)RD。器件區(qū)RD中的每個器件區(qū)是在基膜10上由切割線CL圍繞的區(qū)域。多 個半導體器件1分別放置在多個器件區(qū)RD內(nèi)。即，在基膜10上，沿著y方向重復地放置半 導體器件1。在逐個地分開半導體器件時，沿切割線CL切割基膜10。在本實施例中應指出 的是，在基膜10上不提供如圖1所示的焊盤放置區(qū)RP。如圖2所示，僅重復地出現(xiàn)器件區(qū) RD。圖3示出作為一個單元的TCP型半導體器件。如圖3所示，一個半導體器件1具 有在基膜10上安裝的半導體芯片20以及在基膜10上形成的多個引線30。多個引線30電 連接至半導體芯片20。更具體地，引線30中的每個引線具有芯片連接部31，其包括引線 30的一端(第一端部31a)；以及外部端子部32，其包括引線30的另一端(第二端部32a)。 在引線30之中的芯片連接部31連接至半導體芯片20。另一方面，外部端子部32位于芯片 連接部31的相對側(cè)。
此外，如圖3所示，阻焊劑SR被形成為部分地覆蓋每個引線30。阻焊劑SR是涂覆 在引線30上的樹脂，并且不僅對引線30起到電隔離的作用，而且對引線30由于外力所引 起的諸如腐蝕應力和物理應力的化學應力起到緩和的作用。在未形成阻焊劑SR的區(qū)域中 的引線30用作可電連接至外部的端子，即上述芯片連接部31和外部端子部32。半導體芯 片20安裝在未形成阻焊劑SR的中央?yún)^(qū)上，然后其被樹脂密封。另一方面，外部端子部32 被露出，并且用作用于與另一器件連接的外連接端子。例如，在半導體芯片20是用于驅(qū)動 液晶顯示面板的IC的情況下，外部端子部32連接至液晶顯示面板的電極。結果，使液晶顯 示面板與驅(qū)動該液晶顯示面板的半導體芯片20彼此電連接。應指出的是，該連接工藝通常 稱為OLB (外引線鍵合)。在本實施例中，在基膜10上不提供如圖1所示的焊盤放置區(qū)RP。即，不提供如圖 1所示的專用于測試的接觸焊盤140，并因而從基膜10除去了焊盤放置區(qū)RP。如圖3所示， 每個引線30的外部端子部32 (第二端部32a)不連接至測試專用接觸焊盤，并且用作引線 30的終端。所有引線30被形成在切割線CL之內(nèi)，并且不從切割線CL向外伸出。根據(jù)本實施例，在測試半導體芯片20時，不使用特定的接觸焊盤與探針卡接觸。 而是，將器件區(qū)RD內(nèi)的引線30的一部分用于與探針卡接觸。用于與探針卡接觸的部分以 下被稱為“測試焊盤部33”。即，除了上述芯片連接部31和外部端子部32之外，每個引線 30具有測試焊盤部33。更具體地，如圖3所示，每個引線30的測試焊盤部33設置在除了 引線30的兩端(第一端部31a和第二端部32a)以外的位置處。換句話說，每個引線30的 測試焊盤33位于引線30的芯片連接部31與外部端子部32之間。測試焊盤部33被形成 為比外部端子部32更靠近半導體芯片20，并因此明顯位于切割線CL內(nèi)。如圖3所示，在基膜10上由切割線CL圍繞的器件區(qū)RD被劃分成三個區(qū)RE、RT和RC。第一區(qū)是形成有引線30的外端子區(qū)32的“外端子區(qū)RE”。第二區(qū)是形成有引線30的測試焊盤部33的“測試焊盤區(qū)RT”。第三區(qū)是放置有半導體芯片20的“芯片區(qū)RC”。測試 焊盤區(qū)RT被夾在外端子區(qū)RE與芯片區(qū)RC之間。即，外端子區(qū)RE位于器件區(qū)RD的最外面， 測試焊盤區(qū)RT位于外端子區(qū)RE的內(nèi)側(cè)，而芯片區(qū)RC位于更進一步的內(nèi)側(cè)。因為外部端子部32用于與另一器件連接，所以需要它們被露出。因此，整個外端 子區(qū)RE不被阻焊劑SR覆蓋。如圖3所示，在外端子區(qū)RE的兩個相對側(cè)之中，在半導體芯片 20側(cè)上的一側(cè)對應于形成有阻焊劑SR的區(qū)域的一側(cè)，而相對側(cè)對應于切割線CL的一側(cè)。因為測試焊盤部33用于與探針卡連接，所以至少需要測試焊盤部33被露出。因 此，在測試焊盤區(qū)RT中，至少形成測試焊盤部33的區(qū)域不被阻焊劑SR覆蓋。例如，測試焊 盤區(qū)RT基本上被阻焊劑SR覆蓋，并且在測試焊盤部33上分別形成有阻焊劑SR的開口。芯片區(qū)RC中的引線30基本上由阻焊劑SR和用于密封半導體芯片20的樹脂來覆 蓋，因而不被露出。圖4更詳細地示出根據(jù)本實施例的引線30的測試焊盤部33。如上所述，測試焊 盤部33位于相同引線30的芯片連接部31與外部端子部32之間。此外，在測試焊盤區(qū)RT 中，在測試焊盤部33上形成阻焊劑SR的開口 40。結果，測試焊盤部33被露出，這使得能 夠與探針卡的相應探針接觸。此外，在測試時，防止一個探針的針尖同時與兩個相鄰的引線 30接觸。換句話說，在測試時防止引線30之間發(fā)生短路故障。在此，引線30的寬度方向被限定為與引線30的延伸方向正交的方向。例如在圖 4中，引線30的延伸方向為y方向，而引線30的寬度方向為與延伸方向正交的χ方向。在 該情況下，如圖4所示，測試焊盤部33被形成為比其它部分寬。換句話說，測試焊盤部33 的寬度WB大于同一引線30的其它部分的最小寬度WA。這使得在測試時，探針的尖端(針 尖)較容易與測試焊盤部33接觸。圖5示出測試焊盤區(qū)RT中的多個引線30和多個引線30的測試焊盤部33的布置 的示例。作為示例，示出引線30-11至30-13以及30-21至30-23。引線30_i j (i為1和2 中的任何一個；j為1至3中的任何一個)具有測試焊盤部33-ij。在測試焊盤區(qū)RT中，多 個引線30彼此平行，并且每個引線30的延伸方向為y方向。在該情況下，優(yōu)選的是，如圖 5所示，在y方向上的位置在相鄰引線30的相應測試焊盤部33之間不同。例如，在相鄰的 引線30-11與30-12的相應測試焊盤部33-11與33-12之間不同之處在于，在y方向上的 位置。此外，例如，在相鄰的引線30-13與30-21的相應測試焊盤部33-13與33-21之間不 同之處在于，在y方向上的位置。采用圖5所示的布置，在連接至相鄰引線的各個測試焊盤部33的探針之間不造成 短路的情況下，能夠彼此更緊密地放置相鄰的引線30。即，能夠?qū)⑾噜徱€30之間的節(jié)距 設計得更小。具體地，優(yōu)選的是，如圖5所示，相鄰引線30的各個測試焊盤部33被形成為 在y方向上彼此部分地重疊。在該情況下，以非常有效率的方式布置測試焊盤部33，使得相 鄰引線30之間的節(jié)距更小，并且減小引線30的布置所需的基膜10的面積。近年來，這在 半導體器件的小型化和端子數(shù)目的增加方面是有利的。此外，優(yōu)選的是，在測試焊盤區(qū)RT中，將多個引線30的各個測試焊盤部33分布在 多行上。例如，如圖5所示，引線30-il的測試焊盤部33-il在χ方向上被對準，并布置在 同一行中。此外，引線30-i2的測試焊盤部33-i2在χ方向上被對準，并布置在同一行中。此外，引線30-i3的測試焊盤部33-i3在χ方向上被對準，并布置在同一行中。換句話說，以規(guī)則的方式來布置多個引線30的各個測試焊盤部33，并且測試焊盤部30-il至30-i3的 模式重復出現(xiàn)。這使得在測試時，各個探針較容易與相應的測試焊盤部33 —對一地接觸。圖6示出測試焊盤區(qū)RT中的多個引線30和它們的測試焊盤部33的布置的另一 示例。如圖6所示，引線30可以被形成為繞過相鄰引線30的測試焊盤部33。同樣在該情 況下，能夠獲得與在圖5的情況下相同的效果。如上所述，根據(jù)本實施例，在測試半導體芯片20時，不使用特定的接觸焊盤與探 針卡接觸。而是，測試焊盤部33被形成在引線的芯片連接部31與外部端子部32之間，并 且測試焊盤部33用于與探針卡接觸。因此，不提供如圖1所示的專用于測試的接觸焊盤 140，并從基膜10上除去焊盤放置區(qū)RP。結果，與圖1的情況相比較，能夠極大地減小基膜 10上的一個半導體芯片20所需的區(qū)域。因此，可以降低材料成本，并且還可以提高將半導 體芯片20放置在基膜10上的效率。因此，可以降低制造半導體器件1的成本。此外，根據(jù)本實施例，能夠抑制由金屬毛刺所引起的短路故障。作為比較示例，讓 我們考慮圖1所示的情形。在比較示例中，半導體芯片120通過引線130連接至測試接觸 焊盤140。因此，在逐個地分開半導體芯片120時，需要沿切割線CL來切割引線130。此時 產(chǎn)生的金屬毛刺隨后能夠?qū)е露搪饭收?。另一方面，根?jù)本實施例，不提供測試接觸焊盤 140。如圖3所示，僅在由切割線CL圍繞的器件區(qū)RD內(nèi)形成引線30。因此，在逐個地分開 半導體芯片10時，不進行引線30的切割。結果，能夠抑制由金屬毛刺所引起的短路故障。 另外，用于逐個地分開半導體器件1的夾具不需要切割金屬引線30，因而增加夾具壽命。應指出的是，測試焊盤部33的平面形狀不局限于如圖4所示的矩形。每個引線30 的測試焊盤部33只形成得比同一引線30的其它部分更寬。例如，如圖7所示，測試焊盤部 33的平面形狀可以是具有圓角的矩形。如圖8所示，測試焊盤部33的平面形狀可以是橢圓 形。如圖9所示，測試焊盤部33的平面形狀可以是淚滴形。顯然，本發(fā)明不局限于以上的實施例，并且在不偏離本發(fā)明的范圍和精神的情況 下可以進行變更和改變。
權利要求
一種TCP型半導體器件，包括基膜；安裝在所述基膜上的半導體芯片；以及形成在所述基膜上并且電連接至所述半導體芯片的多個引線，其中，所述多個引線中的每個引線在所述每個引線的兩端以外的位置處包括測試焊盤部。
2.根據(jù)權利要求1所述的TCP型半導體器件， 其中，所述每個引線還包括芯片連接部，該芯片連接部包括所述每個引線的一端并且連接至所述半導體芯片；以及外部端子部，該外部端子部包括所述每個引線的另一端并且位于所述芯片連接部的相 對側(cè)，其中，所述測試焊盤部位于所述芯片連接部與所述外部端子部之間，以及 其中，所述外部端子部和所述測試焊盤部被露出。
3.根據(jù)權利要求1所述的TCP型半導體器件，其中，所述每個引線的所述測試焊盤部的寬度大于所述每個引線的其它部分的最小寬度。
4.根據(jù)權利要求1所述的TCP型半導體器件，其中，所述每個弓I線的所述測試焊盤部形成在所述基膜上的測試焊盤區(qū)中， 所述測試焊盤區(qū)中的所述每個弓丨線的延伸方向為第一方向， 所述多個引線包括彼此相鄰的第一引線和第二引線，以及在所述第一方向上，所述第一引線的所述測試焊盤部和所述第二引線的所述測試焊盤 部的位置不同。
5.根據(jù)權利要求4所述的TCP型半導體器件，其中，所述第一引線的所述測試焊盤部與所述第二引線的所述測試焊盤部在所述第一方向 上彼此部分地重疊。
6.一種TCP型半導體器件，包括具有多個器件區(qū)的基膜，所述多個器件區(qū)中的每個器件區(qū)由切割線圍繞，其中沿著所 述切割線來切割所述基膜；以及分別放置在所述多個器件區(qū)內(nèi)的多個半導體器件，其中，所述多個半導體器件中的每個半導體器件包括安裝在所述基膜上的半導體芯片；以及形成在所述基膜上并且電連接至所述半導體芯片的多個引線，其中，所述多個引線中的每個引線在所述每個引線的兩端以外的位置處包括測試焊盤部。
7.根據(jù)權利要求6所述的TCP型半導體器件，其中，所述每個引線的所述測試焊盤部的寬度大于所述每個引線的其它部分的最小寬度。
8.根據(jù)權利要求6所述的TCP型半導體器件，其中，沿著所述基膜的延伸方向串聯(lián)地設置所述多個器件區(qū)， 其中，在所述每個半導體器件中，所述多個引線包括彼此相鄰的第一引線和第二引線，以及在所述延伸方向上，所述第一引線的所述測試焊盤部和所述第二引線的所述測試焊盤部的位置不同。
全文摘要
本發(fā)明涉及TCP型半導體器件。所述TCP型半導體器件包括基膜；半導體芯片，其安裝在基膜上；以及多個引線，其形成在基膜上，并且電連接至半導體芯片。多個引線中的每個引線包括在除了每個引線的兩端以外的位置處的測試焊盤部。
文檔編號H01L21/66GK101826510SQ20101012983
公開日2010年9月8日 申請日期2010年3月4日 優(yōu)先權日2009年3月4日
發(fā)明者佐佐木卓 申請人:恩益禧電子股份有限公司